JP2003163449A - Mounting method of chip component - Google Patents

Mounting method of chip component

Info

Publication number
JP2003163449A
JP2003163449A JP2001360737A JP2001360737A JP2003163449A JP 2003163449 A JP2003163449 A JP 2003163449A JP 2001360737 A JP2001360737 A JP 2001360737A JP 2001360737 A JP2001360737 A JP 2001360737A JP 2003163449 A JP2003163449 A JP 2003163449A
Authority
JP
Japan
Prior art keywords
mask
substrate
land
chip component
printing machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001360737A
Other languages
Japanese (ja)
Inventor
Yasuhiro Ujiie
康裕 氏家
Kazutomo Ishibashi
和知 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARENA CO Ltd
Alps Alpine Co Ltd
Original Assignee
ARENA CO Ltd
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARENA CO Ltd, Alps Electric Co Ltd filed Critical ARENA CO Ltd
Priority to JP2001360737A priority Critical patent/JP2003163449A/en
Publication of JP2003163449A publication Critical patent/JP2003163449A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mounting method of a chip component in which cream solder can be printed with high precision on a land of a substrate and which is suitable for high density mounting. <P>SOLUTION: Before a substrate 1 of a lot is supplied to a printing machine 5, degree of dimensional deviation between a plurality of recognition marks which are formed on the substrate 1 in the lot to a reference value is recognized, and an optimum mask is selected from among a plurality of kinds of masks 10A-10C on the basis of the recognized result and set on the printing machine 5. Substrates 1 of the same lot are supplied in sequence to the printing machine 5. After the cream solder 4 is printed on the respective lands 3a of these substrates 1, chip components 2 are mounted on the lands 3a by mounter equipment 7, the cream solder 4 is fused by a reflow furnace 9, and the chip components 2 are subjected to reflow soldering on the lands 3a. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、印刷機を用いて基
板のランド上にクリーム半田を印刷した後、この基板に
チップ部品をマウントしてからリフロー半田するチップ
部品の実装方法に係り、特に、高密度実装に好適なチッ
プ部品の実装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip component mounting method in which cream solder is printed on a land of a substrate by using a printing machine, and then the chip component is mounted on the substrate and then reflow soldered. , A chip component mounting method suitable for high-density mounting.

【0002】[0002]

【従来の技術】図3は例えば高周波デバイスとして使用
される電子回路ユニットの平面図、図4は該電子回路ユ
ニットの断面図であり、この電子回路ユニットは、ガラ
スエポキシ樹脂等の絶縁材料からなる基板1と、この基
板1上に実装されたチップコンデンサやチップ抵抗等か
らなる多数のチップ部品2とを備えている。基板1には
銅箔等からなる配線パターン3が設けられており、この
配線パターン3には対をなす多数組みのランド3aが形
成されている。これらランド3a上にはクリーム半田4
が塗布されており、チップ部品2の両端に設けられた電
極部2aを対をなすランド3a上に搭載した後、クリー
ム半田4をリフロー炉で溶融することにより、各チップ
部品2は基板1上の所定位置に実装されるようになって
いる。
2. Description of the Related Art FIG. 3 is a plan view of an electronic circuit unit used as, for example, a high frequency device, and FIG. 4 is a sectional view of the electronic circuit unit. The electronic circuit unit is made of an insulating material such as glass epoxy resin. A substrate 1 and a large number of chip components 2 including chip capacitors, chip resistors and the like mounted on the substrate 1 are provided. A wiring pattern 3 made of copper foil or the like is provided on the substrate 1, and a large number of pairs of lands 3a are formed on the wiring pattern 3. Cream solder 4 is placed on these lands 3a.
After the electrode portions 2a provided on both ends of the chip component 2 are mounted on the paired lands 3a, the cream solder 4 is melted in a reflow furnace, so that each chip component 2 is placed on the substrate 1. It is designed to be mounted at a predetermined position.

【0003】図5はこのような電子回路ユニットの製造
工程を示す従来例である。同図に示すように、まず基板
1を印刷機5に供給した後、この印刷機5を用いて基板
1の各ランド3a上にクリーム半田4を印刷する。この
印刷工程では、所定位置に位置決めされた基板1上にメ
タルマスクを載置した後、メタルマスク上でクリーム半
田4をスキーズすることにより、クリーム半田4をメタ
ルマスクを通して各ランド3a上にスクリーン印刷す
る。図6に示すように、このメタルマスク10は方形状
のメタルプレート10aとその中央部に設けられた印刷
マスク10bとで構成されており、印刷マスク10bに
は基板1の各ランド3aに対応する透過部が形成されて
いる。
FIG. 5 is a conventional example showing a manufacturing process of such an electronic circuit unit. As shown in the figure, first, the board 1 is supplied to the printing machine 5, and then the cream solder 4 is printed on each land 3 a of the board 1 using the printing machine 5. In this printing process, after the metal mask is placed on the substrate 1 positioned at a predetermined position, the cream solder 4 is squeezed on the metal mask to screen-print the cream solder 4 on each land 3a through the metal mask. To do. As shown in FIG. 6, the metal mask 10 is composed of a rectangular metal plate 10a and a printing mask 10b provided in the center thereof, and the printing mask 10b corresponds to each land 3a of the substrate 1. A transparent portion is formed.

【0004】次に、印刷工程が終了した基板1を印刷機
5から排出し、この基板1をコンベア6からマウンタ装
置7に搬入する。このマウンタ装置7では、種々のチッ
プ部品2を基板1のランド3a上に搭載する部品マウン
ト工程が行われ、この部品マウント工程により、各チッ
プ部品2の両電極部2aがクリーム半田4を介して対応
するランド3a上に搭載される。しかる後、マウンタ装
置7から排出された基板1をコンベア8でリフロー炉9
に搬入し、このリフロー炉9で各ランド3a上のクリー
ム半田4を溶融・固化するリフロー工程が行われる。そ
して、このリフロー工程が終了した基板1をリフロー炉
9から排出すると、図3,4に示すように、基板1の各
ランド3a上に対応するチップ部品2を半田付けした電
子回路ユニットが得られる。
Next, the substrate 1 after the printing process is discharged from the printing machine 5, and the substrate 1 is carried into the mounter device 7 from the conveyor 6. In this mounter device 7, a component mounting step of mounting various chip components 2 on the lands 3a of the substrate 1 is performed, and by this component mounting step, both electrode portions 2a of each chip component 2 via the cream solder 4. It is mounted on the corresponding land 3a. After that, the substrate 1 discharged from the mounter device 7 is transferred to the reflow furnace 9 by the conveyor 8.
Then, a reflow process of melting and solidifying the cream solder 4 on each land 3a is carried out in the reflow furnace 9. Then, when the substrate 1 on which the reflow process is completed is discharged from the reflow furnace 9, as shown in FIGS. 3 and 4, an electronic circuit unit in which the corresponding chip component 2 is soldered on each land 3a of the substrate 1 is obtained. .

【0005】[0005]

【発明が解決しようとする課題】ところで近年、チップ
コンデンサやチップ抵抗等のチップ部品2を小型化する
技術は著しく進歩しており、それに伴って基板1上の限
られたスペース内に多数のチップ部品2を高密度に実装
できるようになってきたが、このように高密度実装化が
促進されていくと、各ランド3a自体の面積や対をなす
ランド3a間距離が狭くなるため、印刷工程で各ランド
3a上にクリーム半田4が高精度に印刷されていない
と、その後の部品マウント工程やリフロー工程でチップ
部品2のマウント不良が発生しやすくなる。
By the way, in recent years, the technology for miniaturizing the chip component 2 such as the chip capacitor and the chip resistor has been remarkably advanced, and accordingly, a large number of chips are provided in a limited space on the substrate 1. It has become possible to mount the components 2 at a high density. However, when the high-density mounting is promoted in this way, the area of each land 3a itself and the distance between the lands 3a forming a pair become smaller, so that the printing process Therefore, unless the cream solder 4 is printed with high accuracy on each land 3a, a mounting defect of the chip component 2 is likely to occur in the subsequent component mounting process and reflow process.

【0006】しかしながら、前述した従来例にあって
は、必要とされる回路構成のパターンデータを基準にし
て基板1とメタルマスク10とを製造し、1種類のメタ
ルマスク10を用いて基板1にクリーム半田4を印刷し
ているため、印刷機5に供給される基板1のランド3a
が基準位置から若干ズレていると、そのランド3a上に
クリーム半田4を高精度に印刷できなくなるという問題
があった。特に、基板1は製造時の環境条件(温度と湿
度)の変動や配線パターン3をパターニングするための
マスクズレ等に起因して、製造ロット毎にランド間隔に
ズレを生じる傾向にあるため、あるロットの基板1につ
いてマウント不良が発生しないのに拘らず、別のロット
の基板1を印刷機5に供給するとマウント不良を発生す
ることがある。
However, in the above-mentioned conventional example, the substrate 1 and the metal mask 10 are manufactured on the basis of the pattern data of the required circuit structure, and the substrate 1 is formed by using one kind of the metal mask 10. Since the cream solder 4 is printed, the land 3a of the substrate 1 supplied to the printing machine 5
However, if there is a slight deviation from the reference position, the cream solder 4 cannot be printed on the land 3a with high accuracy. In particular, the substrate 1 tends to cause a deviation in the land interval for each manufacturing lot due to a change in environmental conditions (temperature and humidity) during manufacturing, a mask deviation for patterning the wiring pattern 3, and the like. Although the mounting failure does not occur with respect to the substrate 1, the mounting failure may occur when the substrate 1 of another lot is supplied to the printing machine 5.

【0007】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、基板のランド上にク
リーム半田を高精度に印刷することができ、高密度実装
に好適なチップ部品の実装方法を提供することにある。
The present invention has been made in view of the circumstances of the prior art as described above, and an object thereof is to make it possible to print cream solder on the land of the substrate with high precision and to be suitable for high-density mounting. It is to provide a mounting method of components.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明によるチップ部品の実装方法では、印刷機に
供給される基板の複数のランド間隔を認識する基板認識
工程と、この基板認識工程の認識結果に基づいて複数の
マスクの中から最適なマスクを選択するマスク選択工程
と、このマスク選択工程で選択されたマスクを用いて基
板のランド上にクリーム半田を印刷する印刷工程と、こ
の印刷工程後の基板に対してチップ部品をマウントする
部品マウント工程と、この部品マウント工程後の基板を
加熱してクリーム半田を溶融するリフロー工程とを具備
している。
In order to achieve the above object, in the chip component mounting method according to the present invention, a board recognizing step of recognizing a plurality of land intervals of a board supplied to a printing machine and the board recognizing step. A mask selection step of selecting an optimum mask from a plurality of masks based on the recognition result of the step, and a printing step of printing cream solder on the land of the substrate using the mask selected in the mask selection step, A component mounting step of mounting a chip component on the substrate after the printing step and a reflow step of heating the substrate after the component mounting step to melt the cream solder are provided.

【0009】予め標準マスクを含めた複数種類のマスク
を準備しておき、あるロットの基板を印刷機に供給する
前に、その基板のランドが基準位置に対してどの程度ズ
レているかを認識し、その結果に基づいて各マスクの中
から最適なマスクを選択すれば、このマスクを使用して
印刷された同一ロットの基板についてランドのズレが補
正されるため、各ランド上にクリーム半田を高精度に印
刷することができる。また、別のロットの基板を印刷機
に供給する場合は、上記と同様の手順を実行し、そのロ
ットの基板に最適なマスクを選択して印刷すればよく、
したがって、このような方法を採用すれば、ランドのズ
レに起因するチップ部品のマウント不良を低減でき、チ
ップ部品を基板上に高密度に実装することができる。
A plurality of kinds of masks including a standard mask are prepared in advance, and before feeding a lot of substrates to the printing machine, it is recognized how much the land of the substrate is displaced from the reference position. , If you select the most suitable mask from each mask based on the result, the deviation of the land is corrected for the boards of the same lot printed by using this mask. It can be printed with high precision. In addition, when supplying a substrate of another lot to the printing machine, the same procedure as above may be performed, and an optimal mask may be selected and printed on the substrate of the lot.
Therefore, by adopting such a method, it is possible to reduce the mounting failure of the chip component due to the deviation of the land and to mount the chip component on the substrate with high density.

【0010】上記の構成において、基板認識工程でラン
ド間隔を認識する手段として、基板上のランドを画像認
識することにより、基準値に対する複数のランド間寸法
のズレ量を直接測定してもよいが、基板上に複数の認識
マークをランドと同一工程で形成し、これら認識マーク
間の寸法を測定することが好ましい。例えば、あるロッ
トの基板上に形成された認識マーク間の寸法を画像認識
した結果、その寸法が基準値よりも大きい場合は、当該
基板の寸法ズレに応じてランドも基準位置からズレるた
め、ランドのズレを簡単に認識することができる。
In the above arrangement, as a means for recognizing the land interval in the board recognizing step, the lands on the board may be image-recognized to directly measure the deviation amount between the plurality of lands relative to the reference value. It is preferable to form a plurality of recognition marks on the substrate in the same step as the land and measure the dimension between the recognition marks. For example, as a result of image recognition of the dimension between the recognition marks formed on the substrate of a certain lot, if the dimension is larger than the reference value, the land will also deviate from the reference position according to the dimension deviation of the substrate. You can easily recognize the deviation.

【0011】また、上記の構成において、マスク選択工
程で用いられるマスクとして少なくとも、ランド間隔が
基準値内である基板に対応する標準マスクと、ランド間
隔が基準値よりも大きい基板に対応する第1のマスク
と、ランド間隔が基準値よりも小さい基板に対応する第
2のマスクとを準備していることが好ましい。
In the above structure, as the mask used in the mask selecting step, at least a standard mask corresponding to a substrate having a land interval within a reference value and a first mask corresponding to a substrate having a land interval larger than the reference value. It is preferable to prepare the above mask and the second mask corresponding to the substrate whose land interval is smaller than the reference value.

【0012】[0012]

【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図1は実施形態例に係るチ
ップ部品の実装方法を示すブロック図、図2は該実装方
法のフローチャートである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a mounting method of a chip component according to an embodiment, and FIG. 2 is a flowchart of the mounting method. is there.

【0013】図1に示すように、本実施形態例が適用さ
れる製造ラインにおいては、印刷機5とマウンタ装置7
およびリフロー炉9が直列配置されており、これらを使
用して図3,4に示すような電子回路ユニットを製造す
る点で前述した従来例と同様である。ただし、本実施形
態例が図5に示す従来例と相違する点は、印刷機5に供
給される前の基板1に対してロット毎に基板認識工程1
1とマスク選択工程12を実行し、このマスク選択工程
12で選択された最適なマスク10A〜10Cを使用す
ることにより、印刷機5に供給された基板1の各ランド
3a上にクリーム半田4を印刷することである。
As shown in FIG. 1, in the manufacturing line to which this embodiment is applied, a printing machine 5 and a mounter device 7 are provided.
Further, the reflow furnace 9 is arranged in series, and these are used to manufacture the electronic circuit unit as shown in FIGS. However, the difference between the present embodiment example and the conventional example shown in FIG. 5 is that the substrate recognition step 1 is performed for each lot with respect to the substrate 1 before being supplied to the printing machine 5.
1 and the mask selecting step 12 are performed, and the optimum masks 10A to 10C selected in the mask selecting step 12 are used to apply the cream solder 4 on each land 3a of the substrate 1 supplied to the printing machine 5. To print.

【0014】基板認識工程11では、あるロット中の基
板1をサンプルとしてピックアップし、この基板1を例
えば撮像カメラで撮影することにより、基板1上に形成
された複数の認識マーク(図示省略)の間隔が基準値に
対してどの程度寸法ズレしているかを測定する。ここ
で、一般的に基板1上のランド3aを含む配線パターン
3は、基板1の全面に設けた銅箔を所望のパターン形状
にエッチングして形成され、そのエッチング時に使用さ
れるマスクはCAD(Computer Aided Design)データ
を基に作製されるようになっている。したがって、基板
1上に複数の認識マークをランド3aと同一工程で形成
しておけば、この基板1が膨張・収縮して基準値から寸
法ズレすると、それに伴ってランド3aもCADデータ
本来の位置からズレることになり、基準値に対する認識
マーク間の寸法ズレを測定すればランド3aのズレを認
識することができる。なお、同一ロットの基板1は全て
同じ製造条件で製造されるため、基板認識工程11では
同一ロットの中から1枚または複数枚の基板1をサンプ
リングすればよい。
In the board recognizing step 11, the board 1 in a certain lot is picked up as a sample, and the board 1 is photographed by, for example, an image pickup camera, whereby a plurality of recognition marks (not shown) formed on the board 1 are formed. Measure how much the gap is displaced from the standard value. Here, generally, the wiring pattern 3 including the land 3a on the substrate 1 is formed by etching a copper foil provided on the entire surface of the substrate 1 into a desired pattern shape, and a mask used at the time of etching is CAD ( Computer Aided Design) is created based on the data. Therefore, if a plurality of recognition marks are formed on the substrate 1 in the same process as the land 3a, when the substrate 1 expands and contracts and the dimension deviates from the reference value, the land 3a also has the original CAD data position. The deviation of the land 3a can be recognized by measuring the dimensional deviation between the recognition marks and the reference value. Since all the substrates 1 of the same lot are manufactured under the same manufacturing conditions, one or a plurality of substrates 1 may be sampled from the same lot in the substrate recognition step 11.

【0015】マスク選択工程12では、基板認識工程1
1によって測定されたランド間隔のズレ量に基づいて、
予め準備された複数種類のメタルマスクの中から最適な
マスクを選択する。本実施形態例においては、標準マス
ク10Aと第1のマスク10Bおよび第2のマスク10
Cという3種類のマスク10A〜10Cが準備されてい
る。ここで、標準マスク10Aは上記CADデータを基
に作製されたもので、この標準マスク10Aは測定され
たランド間隔が基準値の範囲内にある基板1に対応して
いる。第1および第2のマスク10B,10Cは上記C
ADデータに若干の補正値を加味して作製されたもので
あり、第1のマスク10Bは測定されたランド間隔が基
準値よりも大きい基板1に対応し、第2のマスク10C
は測定されたランド間隔が基準値よりも小さい基板1に
対応している。したがって、基板認識工程11で基板1
のランド間隔が基準値の範囲内にあると認識された場合
は、マスク選択工程12で標準マスク10Aを選択し、
この標準マスク10Aを印刷機5にセットすればよい。
また、基板認識工程11で基板1のランド間隔が基準値
よりも大きいと認識された場合は、マスク選択工程12
で第1のマスク10Bを選択し、この第1のマスク10
Bを印刷機5にセットすればよい。あるいは、基板認識
工程11で基板1のランド間隔が基準値よりも小さいと
認識された場合は、マスク選択工程12で第2のマスク
10Cを選択し、この第2のマスク10Cを印刷機5に
セットすればよい。
In the mask selection process 12, the substrate recognition process 1
Based on the deviation amount of the land interval measured by 1,
The optimum mask is selected from a plurality of types of metal masks prepared in advance. In the present embodiment example, the standard mask 10A, the first mask 10B, and the second mask 10 are used.
Three types of masks 10A to 10C called C are prepared. Here, the standard mask 10A is manufactured based on the CAD data, and the standard mask 10A corresponds to the substrate 1 in which the measured land interval is within the range of the reference value. The first and second masks 10B and 10C are C
The first mask 10B corresponds to the substrate 1 in which the measured land interval is larger than the reference value, and the second mask 10C is manufactured by adding a slight correction value to the AD data.
Corresponds to the substrate 1 whose measured land spacing is smaller than the reference value. Therefore, in the board recognition step 11, the board 1
If it is recognized that the land interval of is within the range of the reference value, the standard mask 10A is selected in the mask selection step 12,
The standard mask 10A may be set on the printing machine 5.
Further, when it is recognized that the land interval of the substrate 1 is larger than the reference value in the substrate recognition step 11, the mask selection step 12
To select the first mask 10B and select the first mask 10B.
B may be set on the printing machine 5. Alternatively, when it is recognized in the board recognition step 11 that the land interval of the board 1 is smaller than the reference value, the second mask 10C is selected in the mask selection step 12, and the second mask 10C is set in the printing machine 5. Just set it.

【0016】次に、上記の製造ラインを使用して基板1
上にチップ部品2の実装する方法を図2のフローチャー
トと共に説明する。
Next, using the above manufacturing line, the substrate 1
A method of mounting the chip component 2 on the above will be described with reference to the flowchart of FIG.

【0017】まず、製造ラインを稼働させる前の準備段
階として、印刷機5に供給する予定の同一ロットの基板
1の中から1つまたは複数枚をサンプリングし、ステッ
プS−1に示すように、撮像カメラ等を用いてこの基板
1上に形成された複数の認識マーク間の寸法が基準値に
対してどの程度ズレているか、換言すると、基板1の複
数のランド間隔が基準値に対してどの程度ズレているか
を測定する(基板認識工程11)。ステップS−1で基
板1のランド間隔を測定した後にステップS−2へ移行
し、このステップS−2において、3種類のマスク10
A〜10Cの中から測定したランド間隔のズレ量を補正
できる最適なマスクを選択する(マスク選択工程1
2)。すなわち、基板1のランド間隔が基準値の範囲内
である場合は標準マスク10Aを選択し、基板1のラン
ド間隔が基準値よりも大きい場合は第1のマスク10B
を選択し、基板1のランド間隔が基準値よりも小さい場
合は第2のマスク10Cを選択する。しかる後にステッ
プS−3へ移行し、このステップS−3において、ステ
ップS−2で選択した最適なマスク10A〜10Cを印
刷機5にセットする。以上説明したステップS−1から
ステップS−3は製造ライン外のオフラインで実行さ
れ、以下、ステップS−4からステップS−7までの動
作が製造ライン中のオンラインで実行される。
First, as a preparatory step before operating the production line, one or a plurality of substrates 1 of the same lot to be supplied to the printing machine 5 are sampled, and as shown in step S-1, To what extent the dimensions between the plurality of recognition marks formed on the substrate 1 using an image pickup camera or the like deviate from the reference value, in other words, how many land intervals on the substrate 1 differ from the reference value. It is measured whether or not there is a deviation (board recognition step 11). After measuring the land spacing of the substrate 1 in step S-1, the process proceeds to step S-2, and in this step S-2, three types of masks 10 are used.
An optimum mask capable of correcting the deviation amount of the measured land interval is selected from A to 10C (mask selection step 1
2). That is, the standard mask 10A is selected when the land interval of the substrate 1 is within the range of the reference value, and the first mask 10B is selected when the land interval of the substrate 1 is larger than the reference value.
If the land spacing of the substrate 1 is smaller than the reference value, the second mask 10C is selected. After that, the process proceeds to step S-3, and in this step S-3, the optimum masks 10A to 10C selected in step S-2 are set in the printing machine 5. The steps S-1 to S-3 described above are executed off-line outside the manufacturing line, and thereafter, the operations from step S-4 to step S-7 are executed online inside the manufacturing line.

【0018】すなわち、ステップS−3で最適なマスク
10A〜10Cを印刷機5にセットした後、ステップS
−4に示すように、サンプリング対象となった同一ロッ
トの基板1を図示せぬローダ等を用いて印刷機5に順次
供給し、ステップS−5に示すように、この印刷機5で
基板1の各ランド3a上にクリーム半田4を印刷する
(印刷工程)。この印刷工程では、印刷機5の所定位置
に位置決めされた基板1上に最適なマスク10A〜10
Cを載置した後、このマスク上でクリーム半田4をスキ
ーズすることにより、クリーム半田4をマスクを通して
各ランド3a上にスクリーン印刷する。この場合、印刷
機5に供給される基板1に若干の寸法バラツキがあった
としても、その基板1の寸法ズレに対応する最適なマス
ク10A〜10Cを使用して印刷されるため、同一ロッ
トの基板1についてランド間隔のズレ量が補正され、各
ランド3a上にクリーム半田4を高精度に印刷すること
ができる。
That is, after the optimum masks 10A to 10C are set on the printing machine 5 in step S-3, step S3 is performed.
-4, the substrates 1 of the same lot as the sampling target are sequentially supplied to the printing machine 5 by using a loader or the like (not shown), and as shown in step S-5, the substrates 1 are printed by the printing machine 5 as shown in step S-5. The cream solder 4 is printed on each land 3a (printing step). In this printing process, the optimum masks 10A to 10A are placed on the substrate 1 positioned at a predetermined position of the printing machine 5.
After C is placed, the cream solder 4 is squeezed on this mask to screen print the solder paste 4 on each land 3a through the mask. In this case, even if there is some dimensional variation in the substrate 1 supplied to the printing machine 5, the optimum masks 10A to 10C corresponding to the dimensional deviation of the substrate 1 are used for printing, so that the same lot is printed. The deviation of the land interval of the board 1 is corrected, and the cream solder 4 can be printed on each land 3a with high accuracy.

【0019】次に、印刷工程が終了した基板1を印刷機
5から排出し、この基板1をコンベア6からマウンタ装
置7に搬入することにより、ステップS−6に示すよう
に、マウンタ装置7で基板1のランド3a上に種々のチ
ップ部品2を搭載する(部品マウント工程)。この部品
マウント工程により、各チップ部品2の両電極部2aが
クリーム半田4を介して対応するランド3a上に搭載さ
れる。しかる後、マウンタ装置7から排出された基板1
をコンベア8でリフロー炉9に搬入し、ステップS−7
に示すように、リフロー炉9で各ランド3a上のクリー
ム半田4を溶融・固化する(リフロー工程)。そして、
このリフロー工程が終了した基板1をリフロー炉9から
排出すると、図3,4に示すように、基板1の各ランド
3a上に対応するチップ部品2を半田付けした電子回路
ユニットが得られる。
Next, the substrate 1 after the printing process is discharged from the printing machine 5, and the substrate 1 is carried into the mounter device 7 from the conveyor 6, so that the mounter device 7 is operated as shown in step S-6. Various chip components 2 are mounted on the lands 3a of the substrate 1 (component mounting step). By this component mounting step, both electrode portions 2a of each chip component 2 are mounted on the corresponding lands 3a via the cream solder 4. After that, the substrate 1 ejected from the mounter device 7
Is carried into the reflow furnace 9 by the conveyor 8 and step S-7
As shown in, the reflow furnace 9 melts and solidifies the cream solder 4 on each land 3a (reflow process). And
When the board 1 on which the reflow process is completed is discharged from the reflow furnace 9, an electronic circuit unit in which the corresponding chip component 2 is soldered on each land 3a of the board 1 is obtained as shown in FIGS.

【0020】上記実施形態例によれば、あるロットの基
板1を印刷機5に供給する前に、そのロット中の基板1
が基準値に対してどの程度寸法ズレているか、すなわち
該基板1のランド間隔のズレ量を認識し、その結果に基
づいて予め準備された複数種類のマスク10A〜10C
の中から最適なマスクを選択した後、このマスクを使用
して印刷機5で基板1の各ランド3a上にクリーム半田
4を印刷するようにしたので、印刷時に同一ロットの基
板1についてランド間隔のズレ量が補正され、各ランド
3a上にクリーム半田4を高精度に印刷することができ
る。また、別のロットの基板1を印刷機5に供給する場
合は、上記と同様の手順を実行し、各マスク10A〜1
0Cの中からそのロットの基板1に最適なマスクを選択
して印刷すれば、このロットの基板1についても各ラン
ド3a上にクリーム半田4を高精度に印刷することがで
きる。したがって、このような方法を採用すれば、ラン
ド間隔のズレに起因するチップ部品2のマウント不良を
低減でき、チップ部品2を基板1上に高密度に実装する
ことができる。
According to the above embodiment, before the substrates 1 in a lot are supplied to the printing machine 5, the substrates 1 in the lot are
Of the masks 10A to 10C prepared in advance based on the result of recognizing the deviation of the land interval of the substrate 1 from the reference value.
After the optimum mask is selected from among the above, the mask 5 is used to print the cream solder 4 on each land 3a of the board 1 by using this mask. The amount of misalignment is corrected and the cream solder 4 can be printed on each land 3a with high accuracy. Moreover, when supplying the substrate 1 of another lot to the printing machine 5, the same procedure as the above is performed, and each mask 10A-1.
If the optimum mask is selected and printed on the board 1 of the lot from 0C, the cream solder 4 can be printed on the lands 3a of the board 1 of this lot with high accuracy. Therefore, by adopting such a method, it is possible to reduce the mounting failure of the chip component 2 due to the deviation of the land interval, and it is possible to mount the chip component 2 on the substrate 1 at a high density.

【0021】なお、上記実施形態例では、予め標準マス
ク10Aと第1のマスク10Bおよび第2のマスク10
Cという3種類のメタルマスクを準備しておき、マスク
選択工程12でこれら3種類の中から1つを最適なマス
クとして選択する場合について説明したが、基板1の寸
法ズレ(ランド間隔のズレ)により一層細かく対応する
ために、標準マスク10Aを含む4種類以上のメタルマ
スクの中から最適なマスクを選択するようにしてもよ
い。
In the above embodiment, the standard mask 10A, the first mask 10B, and the second mask 10 are previously prepared.
The case where three types of metal masks C are prepared and one of these three types is selected as the optimum mask in the mask selection step 12 has been described. However, the dimensional deviation of the substrate 1 (land gap deviation) is described. Therefore, in order to respond more finely, an optimum mask may be selected from four or more kinds of metal masks including the standard mask 10A.

【0022】また、上記実施形態例では、本発明による
チップ部品の実装方法を印刷機5とマウンタ装置7およ
びリフロー炉9を直列配置した製造ラインに適用した場
合について説明したが、例えば、1台の印刷機5と1台
のリフロー炉7との間に複数台のマウンタ装置7並列配
置した製造ラインや、1台の印刷機5と1台のリフロー
炉7との間に複数台のマウンタ装置7直列配置した製造
ラインにも適用可能である。
Further, in the above embodiment, the case where the chip component mounting method according to the present invention is applied to the production line in which the printing machine 5, the mounter device 7 and the reflow oven 9 are arranged in series has been described. Manufacturing machine in which a plurality of mounter devices 7 are arranged in parallel between the printing machine 5 and one reflow furnace 7, and a plurality of mounter devices between one printing machine 5 and one reflow furnace 7 It is also applicable to a production line in which 7 units are arranged in series.

【0023】[0023]

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
The present invention is carried out in the form as described above, and has the following effects.

【0024】予め標準マスクを含めた複数種類のマスク
を準備しておき、あるロットの基板を印刷機に供給する
前に、その基板のランドが基準位置に対してどの程度ズ
レているかを認識し、その結果に基づいて各マスクの中
から最適なマスクを選択すれば、このマスクを使用して
印刷された同一ロットの基板についてランドのズレが補
正されるため、各ランド上にクリーム半田を高精度に印
刷することができる。また、別のロットの基板を印刷機
に供給する場合は、上記と同様の手順を実行し、そのロ
ットの基板に最適なマスクを選択して印刷すればよく、
したがって、このような方法を採用すれば、ランドのズ
レに起因するチップ部品のマウント不良を低減でき、チ
ップ部品を基板上に高密度に実装することができる。
A plurality of types of masks including a standard mask are prepared in advance, and before feeding a lot of substrates to the printing machine, it is recognized how much the land of the substrate is displaced from the reference position. , If you select the most suitable mask from each mask based on the result, the deviation of the land is corrected for the boards of the same lot printed by using this mask. It can be printed with high precision. In addition, when supplying a substrate of another lot to the printing machine, the same procedure as above may be performed, and an optimal mask may be selected and printed on the substrate of the lot.
Therefore, by adopting such a method, it is possible to reduce the mounting failure of the chip component due to the deviation of the land and to mount the chip component on the substrate with high density.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態例に係るチップ部品の実装方法を示す
ブロック図である。
FIG. 1 is a block diagram illustrating a method of mounting a chip component according to an exemplary embodiment.

【図2】該実装方法のフローチャートである。FIG. 2 is a flowchart of the mounting method.

【図3】電子回路ユニットの平面図である。FIG. 3 is a plan view of an electronic circuit unit.

【図4】該電子回路ユニットの断面図である。FIG. 4 is a sectional view of the electronic circuit unit.

【図5】従来例に係る電子回路ユニットの製造ラインを
示すレイアウト図である。
FIG. 5 is a layout diagram showing a manufacturing line of an electronic circuit unit according to a conventional example.

【図6】該製造ラインの印刷機で使用されるメタルマス
クの説明図である。
FIG. 6 is an explanatory diagram of a metal mask used in the printing machine of the manufacturing line.

【符号の説明】[Explanation of symbols]

1 基板 2 チップ部品 2a 電極部 3 配線パターン 3a ランド 4 クリーム半田 5 印刷機 7 マウンタ装置 9 リフロー炉 10A 標準マスク 10B 第1のマスク 10C 第2のマスク 11 基板認識工程 12 マスク選択工程 1 substrate 2 chip parts 2a Electrode part 3 wiring patterns 3a land 4 cream solder 5 printing machines 7 Mounter device 9 reflow furnace 10A standard mask 10B first mask 10C second mask 11 Board recognition process 12 Mask selection process

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石橋 和知 福島県相馬市石上字宝田69 株式会社アリ ーナ内 Fターム(参考) 5E319 AA03 AB05 AC01 BB05 CC33 CD29 GG01    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kazutoshi Ishibashi             69 Takarada Ishigami, Soma City, Fukushima Prefecture Ali Co., Ltd.             Inside F-term (reference) 5E319 AA03 AB05 AC01 BB05 CC33                       CD29 GG01

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 印刷機に供給される基板の複数のランド
間隔を認識する基板認識工程と、この基板認識工程の認
識結果に基づいて複数のマスクの中から最適なマスクを
選択するマスク選択工程と、このマスク選択工程で選択
されたマスクを用いて基板のランド上にクリーム半田を
印刷する印刷工程と、この印刷工程後の基板に対してチ
ップ部品をマウントする部品マウント工程と、この部品
マウント工程後の基板を加熱してクリーム半田を溶融す
るリフロー工程とを具備することを特徴とするチップ部
品の実装方法。
1. A board recognition step of recognizing a plurality of land intervals of a board supplied to a printing machine, and a mask selection step of selecting an optimum mask from a plurality of masks based on a recognition result of the board recognition step. A printing step of printing cream solder on the land of the board using the mask selected in the mask selection step, a component mounting step of mounting a chip component on the board after the printing step, and a component mounting step. And a reflow step of melting the cream solder by heating the substrate after the step.
【請求項2】 請求項1の記載において、前記基板認識
工程が基準値に対する複数のランド間寸法のズレを認識
することを特徴とするチップ部品の実装方法。
2. The chip component mounting method according to claim 1, wherein the substrate recognition step recognizes a deviation of a plurality of land sizes from a reference value.
【請求項3】 請求項1または2の記載において、前記
ランド間隔をランドと同一工程で形成された複数の認識
マーク間の寸法によって認識することを特徴とするチッ
プ部品の実装方法。
3. The chip component mounting method according to claim 1, wherein the land interval is recognized by a dimension between a plurality of recognition marks formed in the same step as the land.
【請求項4】 請求項1〜3のいずれかの記載におい
て、前記マスク選択工程で用いられるマスクとして少な
くとも、ランド間隔が基準値内である基板に対応する標
準マスクと、ランド間隔が基準値よりも大きい基板に対
応する第1のマスクと、ランド間隔が基準値よりも小さ
い基板に対応する第2のマスクとを準備していることを
特徴とするチップ部品の実装方法。
4. The standard mask according to claim 1, wherein the mask used in the mask selection step is at least a standard mask corresponding to a substrate whose land interval is within a reference value, and the land interval is less than the reference value. A method of mounting a chip component, characterized in that a first mask corresponding to a substrate having a large size and a second mask corresponding to a substrate having a land interval smaller than a reference value are prepared.
JP2001360737A 2001-11-27 2001-11-27 Mounting method of chip component Pending JP2003163449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001360737A JP2003163449A (en) 2001-11-27 2001-11-27 Mounting method of chip component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001360737A JP2003163449A (en) 2001-11-27 2001-11-27 Mounting method of chip component

Publications (1)

Publication Number Publication Date
JP2003163449A true JP2003163449A (en) 2003-06-06

Family

ID=19171499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001360737A Pending JP2003163449A (en) 2001-11-27 2001-11-27 Mounting method of chip component

Country Status (1)

Country Link
JP (1) JP2003163449A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248591A (en) * 2011-05-26 2012-12-13 Panasonic Corp Component mounting system and component mounting method
JP2012248589A (en) * 2011-05-26 2012-12-13 Panasonic Corp Component mounting system and component mounting method
JP2012248590A (en) * 2011-05-26 2012-12-13 Panasonic Corp Component mounting system and component mounting method
JP2013088699A (en) * 2011-10-20 2013-05-13 Panasonic Corp Mask manufacturing system and mask manufacturing method for screen printing
JP2017226151A (en) * 2016-06-23 2017-12-28 パナソニックIpマネジメント株式会社 Screen printing apparatus and component mounting line
JP2018152502A (en) * 2017-03-14 2018-09-27 ハンファエアロスペース株式会社Hanwha Aerospace Co.,Ltd. Electronic component packaging system
JP2020191447A (en) * 2019-05-20 2020-11-26 シークス株式会社 Electronic component packaging method and electronic component packaging system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248591A (en) * 2011-05-26 2012-12-13 Panasonic Corp Component mounting system and component mounting method
JP2012248589A (en) * 2011-05-26 2012-12-13 Panasonic Corp Component mounting system and component mounting method
JP2012248590A (en) * 2011-05-26 2012-12-13 Panasonic Corp Component mounting system and component mounting method
JP2013088699A (en) * 2011-10-20 2013-05-13 Panasonic Corp Mask manufacturing system and mask manufacturing method for screen printing
JP2017226151A (en) * 2016-06-23 2017-12-28 パナソニックIpマネジメント株式会社 Screen printing apparatus and component mounting line
JP2018152502A (en) * 2017-03-14 2018-09-27 ハンファエアロスペース株式会社Hanwha Aerospace Co.,Ltd. Electronic component packaging system
JP2020191447A (en) * 2019-05-20 2020-11-26 シークス株式会社 Electronic component packaging method and electronic component packaging system
WO2020235545A1 (en) * 2019-05-20 2020-11-26 シークス株式会社 Electronic component mounting method and electronic component mounting system

Similar Documents

Publication Publication Date Title
KR101058160B1 (en) Solder Print Inspection Device and Component Mounting System
CN110268220B (en) Substrate inspection apparatus, substrate inspection method, and substrate manufacturing method
JP2006261478A (en) Printed circuit board, manufacturing method and packaging method therefor, and program
US6729532B2 (en) Component mounting method
US7823276B2 (en) Parts mounting method
JP2003163449A (en) Mounting method of chip component
JP2007027510A (en) Packaging substrate and packaging method of electronic part
JP3128891B2 (en) Component mounting method and component mounting device
JP3264395B2 (en) Surface component mounting apparatus and surface component mounting method
JP2000103033A (en) Cream solder printing machine
JPH0976454A (en) Mounting method for electronic component
JPH02122590A (en) Positioning device of parts
JP2003324271A (en) Soldering method
CN108811367B (en) Surface mounting method
JP2005123236A (en) Method of manufacturing module
JPS59111385A (en) Method of producing electronic circuit board
WO2017168261A2 (en) Extended pads to ease rework for btc and bga type technology
JPH06326446A (en) Board and manufacture thereof
JP2003332794A (en) Circuit component having positional mark and mounting method
JP2008166310A (en) Solder print mask, printed wiring board, and method for manufacturing circuit board
JP2003163498A (en) Mounting method for chip
JP2002280681A (en) Method for manufacturing part mounting board and printed wiring board
JP2010283260A (en) Printed wiring board and method for mounting component to the printed wiring board
JP2000031627A (en) Manufacture of printed wiring board and method for mounting therefor
EP1718138A2 (en) Technique for compensating for substrate shrinkage during manufacture of an electronic assembly

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A02 Decision of refusal

Effective date: 20061003

Free format text: JAPANESE INTERMEDIATE CODE: A02