JPH06326446A - Board and manufacture thereof - Google Patents

Board and manufacture thereof

Info

Publication number
JPH06326446A
JPH06326446A JP13507193A JP13507193A JPH06326446A JP H06326446 A JPH06326446 A JP H06326446A JP 13507193 A JP13507193 A JP 13507193A JP 13507193 A JP13507193 A JP 13507193A JP H06326446 A JPH06326446 A JP H06326446A
Authority
JP
Japan
Prior art keywords
copper foil
substrate
resist mask
board
reference position
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13507193A
Other languages
Japanese (ja)
Inventor
Makoto Takahashi
誠 高橋
Ryoichi Katayama
良一 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13507193A priority Critical patent/JPH06326446A/en
Publication of JPH06326446A publication Critical patent/JPH06326446A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

PURPOSE:To adequately mount a component on a board at a soldering effective spot even if a resist mask deviates from a copper foil land in a process and to enable a board to be protected against troubles such as solder bridges or imperfect soldering and improved in yield by a method wherein a component is mounted on the board on the basis of a reference position mark provided onto the board. CONSTITUTION:In a process wherein a resist mask is provided onto a copper foil pattern of a board 1, a resist, mask where a reference position mark 4 of prescribed shape is punched is provided onto a position detecting copper foil land 2 formed on the board 1 at two or more different prescribed positions.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、銅箔パターン部に対し
てレジストマスクを施していわゆる絞り込みを行ってい
る実装基板の製造方法及びその基板に関するものであ
り、特に、比較的に高密度の実装が要求され、チップ部
品等を基板の銅箔ランドといわれるパターン部分に表面
実装する基板及びその基板の製造方法にとって好適なも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a mounting substrate in which a resist mask is applied to a copper foil pattern portion to perform so-called narrowing down and a substrate thereof, and particularly, to a relatively high density. It is suitable for a substrate which is required to be mounted and in which a chip component or the like is surface-mounted on a pattern portion called a copper foil land of the substrate and a method for manufacturing the substrate.

【0002】[0002]

【従来の技術】実装基板の高密度化に伴い、いわゆるチ
ップ部品を基板に表面実装する技術が知られている。図
5は表面実装基板の一例を示す斜視図であり、この図に
示すように、基板1の表面にはエッチング工程等を経て
形成された銅箔ランド10のパターンが形成されてい
る。11はチップ部品であり、本体部の両端には電極1
1a,11aが設けらた形状を有している。これらのチ
ップ部品11は、図の破線に示すように銅箔ランド1
0、10に対して電極11a,11aが位置するように
装着された後に、図のもっとも左側に示すチップ部品1
1のように半田12により銅箔ランド10、10と電極
11a,11aが半田付けされることで、基板に実装さ
れるものである。
2. Description of the Related Art A technique of surface-mounting so-called chip parts on a substrate is known as the density of a mounting substrate increases. FIG. 5 is a perspective view showing an example of a surface mount board. As shown in this figure, a pattern of copper foil lands 10 formed through an etching process or the like is formed on the surface of the board 1. Reference numeral 11 is a chip component, and electrodes 1 are provided on both ends of the main body.
It has a shape provided with 1a and 11a. These chip parts 11 have copper foil lands 1 as shown by broken lines in the figure.
After the electrodes 11a and 11a are mounted so as to be positioned with respect to 0 and 10, the chip component 1 shown on the leftmost side of the drawing
The copper foil lands 10 and 10 and the electrodes 11a and 11a are soldered with the solder 12 as in No. 1 to be mounted on the substrate.

【0003】このような表面実装基板においては、高密
度実装の要求から隣り合うパターン部分がかなり近接し
た状態にある場合が多い。このため、近接する銅箔ラン
ド10やチップ部品11どうしのブリッジ等を防ぐた
め、銅箔ランド10の外周に対してレジストマスクとい
われる半田付け不可部分が形成されるよう、基板に対し
てレジスト印刷して、銅箔ランド10の半田付け有効面
積を縮小する、いわゆる絞り込みという技術が知られて
いる。例えば、図6(a)は基板上に形成された銅箔ラ
ンド10を示している。この図の場合には、矢印にて示
すように上下における銅箔ランド10の間隔が狭くなっ
ている。そこで、図6(b)に示すように、これらの銅
箔ランド10に対して斜線で示すようにレジストマスク
9を施し、所定面積の銅箔ランド10の半田付け有効部
分10aを形成する。これにより、図の矢印にて示すよ
うに実質上の銅箔ランド10の上下の間隔を広く取った
ことになる。そして、図の破線に示すようにチップ部品
11の電極11a,11aが、半田付け有効部分10a
に対して位置するようにチップ部品を装着した後、半田
付けを行うこととなる。このようにレジストマスク9を
施した後チップ部品を半田付けすることで、近接する銅
箔ランド10同志の半田のブリッジ等の事故を防ぐこと
ができる。
In such a surface mounting board, adjacent pattern portions are often in close proximity to each other due to the requirement of high density mounting. For this reason, in order to prevent bridging between the adjacent copper foil lands 10 and the chip parts 11 and the like, resist printing is performed on the substrate so that a non-solderable portion called a resist mask is formed on the outer periphery of the copper foil lands 10. Then, there is known a so-called narrowing-down technique for reducing the effective soldering area of the copper foil land 10. For example, FIG. 6A shows the copper foil land 10 formed on the substrate. In the case of this figure, the space between the copper foil lands 10 at the top and bottom is narrowed as shown by the arrow. Therefore, as shown in FIG. 6B, a resist mask 9 is applied to these copper foil lands 10 as indicated by diagonal lines to form a soldering effective portion 10a of the copper foil lands 10 having a predetermined area. As a result, substantially the upper and lower intervals of the copper foil lands 10 are widened as shown by the arrows in the figure. The electrodes 11a, 11a of the chip component 11 are connected to the soldering effective portion 10a as shown by the broken line in the figure.
After mounting the chip component so as to be positioned with respect to, soldering is performed. By soldering the chip parts after applying the resist mask 9 in this way, it is possible to prevent accidents such as solder bridges between the adjacent copper foil lands 10.

【0004】また、基板に対してチップ部品11を装着
する場合には、例えば自動的にロボットにより行われる
こととなるが、この際にはロボットがチップ部品を適正
な位置に装着可能なように、基準となる位置を検出する
ことが必要となる。図7(a)は、チップ部品を自動装
着する際の基準位置の検出方法の一例を示す斜視図であ
る。図に示すように、部品装着テーブル8の所定位置に
基板1が配置される。ただし基板1は、電子部品やチッ
プ部品を接続した時にそれらを接続するための銅箔ラン
ド等のパターンが既に形成されているものであるが、こ
の場合には基板1上のパターンの図示は省略している。
この基板1の対角線上のコーナー部に一対に設けられて
いる14は、基準位置検出用の基準マークである。これ
らの基準マーク14、14は、図7(b)の拡大斜視図
に示すように、例えば所定サイズの円形形状で、銅箔に
より形成されている。すなわち、基板1上の銅箔ランド
等のパターンを形成する工程においてパターンと同時進
行で形成されたものである。5、6は基準位置検出用カ
メラであり、この場合には基準マーク14、14の数に
応じて2つ設けられている。
When the chip component 11 is mounted on the substrate, for example, it is automatically performed by a robot. At this time, the robot can mount the chip component 11 at an appropriate position. It is necessary to detect the reference position. FIG. 7A is a perspective view showing an example of a reference position detection method when automatically mounting a chip component. As shown in the figure, the board 1 is placed at a predetermined position on the component mounting table 8. However, the board 1 is already formed with patterns such as copper foil lands for connecting electronic parts and chip parts when they are connected, but in this case, the pattern on the board 1 is not shown. is doing.
A pair of reference marks 14 provided at the diagonal corners of the substrate 1 is a reference mark for detecting a reference position. As shown in the enlarged perspective view of FIG. 7B, these reference marks 14, 14 are, for example, circular shapes of a predetermined size and are formed of copper foil. That is, it is formed simultaneously with the pattern in the step of forming the pattern such as the copper foil land on the substrate 1. Reference numerals 5 and 6 are reference position detection cameras, and in this case, two reference marks 14 and 14 are provided according to the number of reference marks 14 and 14.

【0005】チップ部品装着時には、先ず基準位置検出
用カメラ5、6がそれぞれ基板1上の基準マーク14、
14の中心位置C(図7(b)に示す)を読取り、基板
の位置のずれを検出する。そして、基準マーク14、1
4のそれぞれの中心位置Cを基準として基板1と部品装
着位置の相対的な位置を一致させ、図示しない部品供給
口等から基板1上の図示しない銅箔ランドに対してチッ
プ部品11を装着することとなる。これにより、図6
(b)に示すように銅箔ランド10に対して適正な位置
にチップ部品11が装着されることとなる。
When mounting the chip parts, first, the reference position detecting cameras 5 and 6 are moved to the reference mark 14 and the reference mark 14 on the substrate 1, respectively.
The center position C of 14 (shown in FIG. 7B) is read to detect the displacement of the substrate position. And the reference marks 14, 1
The relative positions of the board 1 and the component mounting position are matched with each other with respect to the respective center positions C of 4 and the chip component 11 is mounted on the copper foil land (not shown) on the substrate 1 from the component supply port (not shown) or the like. It will be. As a result, FIG.
As shown in (b), the chip component 11 is mounted on the copper foil land 10 at an appropriate position.

【0006】[0006]

【発明が解決しようとする課題】ところが、上述したレ
ジストマスク9を銅箔ランド10に施す工程において
は、銅箔ランド10に対してレジストマスク9が適正な
位置に印刷されずに若干のずれを有して印刷されてしま
う場合がある。また、図7にて説明した方法により基準
位置を検出してチップ部品11を装着する場合には、前
述のように、チップ部品11は銅箔ランド10を基準位
置として適正な位置に装着される。
However, in the step of applying the resist mask 9 to the copper foil land 10 as described above, the resist mask 9 is not printed at a proper position with respect to the copper foil land 10 and a slight misalignment occurs. There is a case where it is printed and held. Further, when the reference position is detected by the method described with reference to FIG. 7 and the chip component 11 is mounted, as described above, the chip component 11 is mounted at an appropriate position with the copper foil land 10 as the reference position. .

【0007】したがって、レジストマスク9がずれて印
刷された基板1に対し、図7に示した方法でチップ部品
11を装着しようとする場合には、図8の平面図に示す
ように、チップ部品11の電極11a,11aと実際の
半田付け有効部分10aとの位置のずれが生じることと
なる。特に、レジストマスク9の印刷は、通常、基板の
パターンに対して一括して印刷されるため、基準位置の
検出段階においてチップ部品の装着位置のずれが生じる
ことは、チップ部品のすべての装着位置においてずれが
生じていることを意味する。そしてこの状態から半田付
けの工程に入った場合には、適正に電極11a,11a
と半田付け有効部分10aが半田付けされずに、未半田
やブリッジ等の事故が起こる可能性が非常に多くなり、
この結果、製品の歩留まりが著しく低下してしまうとい
う問題を引き起こしている。
Therefore, when the chip component 11 is to be mounted on the substrate 1 on which the resist mask 9 is displaced and printed by the method shown in FIG. 7, as shown in the plan view of FIG. Positions of the electrodes 11a, 11a of 11 and the actual soldering effective portion 10a are displaced. In particular, since the resist mask 9 is usually printed all together on the pattern of the substrate, the mounting positions of the chip components may be displaced at the reference position detection stage. Means that there is a deviation in. When the soldering process is started from this state, the electrodes 11a, 11a are properly
And the soldering effective portion 10a is not soldered, and there is a great possibility that an accident such as unsoldered or bridge occurs.
As a result, the yield of products is significantly reduced.

【0008】[0008]

【課題を解決するための手段】そこで、本発明は上記し
た問題を解決するため、基板上の銅箔パターン部分の半
田付け有効面積を縮小するレジストマスクを施す工程に
おいて、基板上の2つ以上の所定位置に形成された位置
検出用銅箔部分に対して所定形状の基準位置マークが打
ち抜かれたレジストマスクを施すという方法により基板
を製造することとした。
Therefore, in order to solve the above-mentioned problems, the present invention solves the above-mentioned problems by applying two or more resist masks on the substrate in the step of applying a resist mask for reducing the soldering effective area of the copper foil pattern portion on the substrate. The substrate is manufactured by a method of applying a resist mask in which a reference position mark having a predetermined shape is punched to the position detecting copper foil portion formed at the predetermined position.

【0009】[0009]

【作用】基板の銅箔パターン部分にレジストマスクを施
す工程時に、同時に基板上の2つ以上の所定位置に形成
された位置検出用銅箔部分に対して、基準位置マークが
打ち抜かれたレジストマスクを施すことで、部品装着時
の基準位置がレジストマスクにより形成された半田付け
有効部分と一致することとなる。
When the step of applying a resist mask to the copper foil pattern portion of the substrate, the resist mask in which the reference position marks are punched out on the position detecting copper foil portions formed at two or more predetermined positions on the substrate at the same time By performing the step, the reference position at the time of mounting the component coincides with the soldering effective portion formed by the resist mask.

【0010】[0010]

【実施例】以下、図1〜図4を参照して本発明の実施例
について説明する。図1は、本実施例における基板1の
一部を示す斜視図であり、この基板1は既に銅箔ランド
等のパターンが形成された工程を経たものであるが、チ
ップ部品が半田付けされるべき基板1上の銅箔ランド等
のパターンは図示を省略している。
Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is a perspective view showing a part of a substrate 1 according to the present embodiment. This substrate 1 has been subjected to a process in which a pattern such as a copper foil land has already been formed, but a chip component is soldered. The pattern of copper foil lands or the like on the substrate 1 is not shown.

【0011】基板1上のコーナー部に設けられている2
は、基準位置の位置検出用銅箔ランドであり、他の銅箔
パターンと共に形成されたもので、この場合には所定サ
イズの方形とされるが他の形状を有していてもよい。3
は位置検出用銅箔ランド2に対して印刷される基準位置
検出用レジストマスクを示しており、位置検出用銅箔ラ
ンド2よりも1回り小さな所定サイズの方形とされる
が、他の形状を有していても構わない。そして、この基
準位置検出用レジストマスク3の中央には、所定サイズ
の円形の基準マーク4が打ち抜かれている。なお、この
基準マーク4の形状は、後述する中心位置Cが検出可能
な形状であれば円形に限定されないが、円形はもっとも
中心位置を検出することが容易で、かつその形状も形成
が容易であるため、本実施例では基準マーク4の形状を
円形としている。
2 provided at the corner of the substrate 1
Is a copper foil land for detecting the position of the reference position and is formed together with other copper foil patterns. In this case, it is a square of a predetermined size, but may have another shape. Three
Shows a resist mask for reference position detection printed on the copper foil land 2 for position detection, and it is a square of a predetermined size smaller than the copper foil land 2 for position detection by one size, but other shapes are used. You may have it. A circular reference mark 4 having a predetermined size is punched out at the center of the reference position detecting resist mask 3. The shape of the reference mark 4 is not limited to a circle as long as the center position C described later can be detected, but the circle is the easiest to detect the center position and the shape thereof is easy to form. Therefore, in this embodiment, the reference mark 4 has a circular shape.

【0012】この基板1に対しては、前述のレジストマ
スクによる絞り込みの工程が施されるが、基準位置検出
用レジストマスク3は、この絞り込みの印刷パターンに
描かれており、絞り込み工程時に同時に位置検出用銅箔
ランド2に対して印刷されるものである。従って、本実
施例の基準マーク4の形成は絞り込みの工程において他
のレジストマスクと同時に形成されるため、特に他の工
程を追加する必要もないから、コスト等の観点からも有
利となる。
The substrate 1 is subjected to the above-described step of narrowing down with the resist mask, but the reference position detecting resist mask 3 is drawn in the print pattern of this narrowing down, and the reference position detecting resist mask 3 is positioned at the same time as the narrowing down step. It is printed on the copper foil land 2 for detection. Therefore, the reference mark 4 of this embodiment is formed at the same time as another resist mask in the step of narrowing down, and it is not necessary to add another step, which is advantageous from the viewpoint of cost.

【0013】図2は、この基準位置検出用レジストマス
ク3が基板1の位置検出用銅箔ランド2に印刷された状
態を示す平面図であり、他の銅箔ランド等のパターンは
図示を省略している。この図に示すように、基準位置検
出用レジストマスク3が位置検出用銅箔ランド2の上に
印刷された状態においては、基準マーク4の部分は銅箔
が露出することとなる。そして次に説明するように、こ
の銅箔が露出した基準マーク4の部分が部品装着時の基
準位置検出の対象となる。なお、この図において基準位
置検出用レジストマスク3は位置検出用銅箔ランド2に
対してずれて印刷された状態で示されているが、これに
ついては後述する。
FIG. 2 is a plan view showing a state in which the reference position detecting resist mask 3 is printed on the position detecting copper foil lands 2 of the substrate 1. Other copper foil lands and other patterns are not shown. is doing. As shown in this figure, when the reference position detecting resist mask 3 is printed on the position detecting copper foil land 2, the copper foil is exposed at the reference mark 4. Then, as will be described next, the portion of the reference mark 4 where the copper foil is exposed becomes an object of reference position detection when the component is mounted. In this figure, the reference position detecting resist mask 3 is shown in a state of being printed with being displaced from the position detecting copper foil land 2, which will be described later.

【0014】図3は、上記のようにして基準マーク4が
形成された基板1に対してチップ部品を装着する際の装
着位置検出方法を示す斜視図である。部品装着テーブル
8の所定位置に基板1が配置されているが、図から分か
るように、この基板1に対しては、図2にて説明した基
準マーク4が3個所のコーナー部に形成されている。こ
のように基板1上においてなるべく基準マーク4どうし
を距離を隔てて配置するようにすることで位置検出の精
度が向上する。また、位置検出には基準マーク4が最小
限2つあれば可能であるが、さらに基準マーク4を1つ
追加して基板1上に3つ形成することで、同様に位置検
出の精度を上げることができる。また、5、6、7は基
準位置検出用カメラであり、この場合には基準マーク4
が3個所に形成されていることから、これに応じて3つ
設けられている。
FIG. 3 is a perspective view showing a mounting position detecting method when mounting a chip component on the substrate 1 on which the reference mark 4 is formed as described above. The board 1 is arranged at a predetermined position on the component mounting table 8. As can be seen from the figure, the reference marks 4 described in FIG. 2 are formed on the board 1 at three corners. There is. By thus arranging the reference marks 4 on the substrate 1 as far as possible from each other, the accuracy of position detection is improved. Further, it is possible to detect the position by using at least two reference marks 4, but by further adding one reference mark 4 to form three on the substrate 1, similarly, the accuracy of position detection is improved. be able to. Reference numerals 5, 6, and 7 are reference position detection cameras, and in this case, the reference mark 4
Are formed in three places, three are provided accordingly.

【0015】チップ部品装着時には、先ず基準位置検出
用カメラ5、6、7がそれぞれ、銅箔部分が円形に露出
している基準マーク4、4、4の中心位置C(図3
(b)の拡大斜視図に示す)を読取り、基板1の位置の
ずれを検出する。そして、このようにして検出された位
置を部品装着の基準位置としてずれを補正し、図示しな
い部品供給口等から基板1上の規定の装着位置に対して
チップ部品11を装着することとなる。
When mounting the chip parts, first, the reference position detecting cameras 5, 6 and 7 respectively have center positions C (see FIG. 3) of the reference marks 4, 4 and 4 in which the copper foil portions are exposed in a circular shape.
(Shown in the enlarged perspective view of (b)) is read to detect the positional deviation of the substrate 1. Then, the position detected in this way is used as a reference position for component mounting to correct the deviation, and the chip component 11 is mounted at a prescribed mounting position on the substrate 1 from a component supply port (not shown) or the like.

【0016】この際、図2に示すように位置検出用銅箔
ランド2に対して基準位置検出用レジストマスク3がず
れて印刷されている場合には、図4に示すように、チッ
プ部品11が半田付けされるべき他の銅箔ランド10に
施されたレジストマスクもずれていることとなる。とこ
ろが、上述の方法により基準位置の検出を行った場合に
は、チップ部品11の装着位置は、従来例において図8
に示したように銅箔ランド10を基準にチップ部品を装
着するのではなく、銅箔ランド10に印刷されたレジス
トマスク9のパターンを基準にチップ部品11を装着す
ることとなる。従って、装着されるチップ部品11は図
4の破線に示すように、ずれて印刷されたレジストマス
ク9により形成された半田付け有効部分10a、10a
に対して電極11a,11aが位置することとなる。こ
の後、半田付けの工程が行われるが、半田付け有効部分
10a、10aに対する電極11a,11aの位置が適
正であることから、確実な半田付けが行われることとな
り、ブリッジや未半田等の事故を防ぐことができる。
At this time, when the reference position detecting resist mask 3 is printed with a displacement on the position detecting copper foil land 2 as shown in FIG. 2, as shown in FIG. The resist mask applied to the other copper foil lands 10 to be soldered is also displaced. However, when the reference position is detected by the above-described method, the mounting position of the chip component 11 is the same as that of the conventional example shown in FIG.
Instead of mounting the chip component on the basis of the copper foil land 10 as shown in FIG. 2, the chip component 11 is mounted on the basis of the pattern of the resist mask 9 printed on the copper foil land 10. Therefore, the chip component 11 to be mounted is, as shown by the broken line in FIG. 4, effective soldering portions 10a and 10a formed by the resist mask 9 printed with a shift.
The electrodes 11a and 11a are positioned with respect to the. After that, the soldering process is performed, but since the positions of the electrodes 11a and 11a with respect to the effective soldering portions 10a and 10a are proper, reliable soldering is performed, and an accident such as a bridge or unsoldering occurs. Can be prevented.

【0017】なお、上記実施例においてはチップ部品を
表面実装する場合について説明したが、銅箔ランド等の
パターンに限らず、他の配線パターンを有する穴あき基
板等に対してもレジストマスクを施す処理が行われる限
り、本発明による基板を用いた部品装着位置の検出方法
の応用は可能とされる。
Although the case where the chip component is surface-mounted has been described in the above embodiment, the resist mask is applied not only to the pattern of the copper foil land or the like but also to the perforated substrate or the like having another wiring pattern. As long as the processing is performed, the method for detecting the component mounting position using the substrate according to the present invention can be applied.

【0018】[0018]

【発明の効果】以上説明したように本発明は、基板上の
銅箔パターン部分の半田付け有効面積を縮小するレジス
トマスクを施す際に、検出用銅箔部分に対して基準位置
マークが打ち抜かれたレジストマスクを施した基板を製
造し、この基板に形成された基準マークを基準に部品を
装着することで、銅箔ランドに対してレジストマスクが
ずれて印刷されていても、半田付け有効部分に対して適
正にチップ部品を装着することができることとなった。
これにより、ブリッジや未半田等を防ぐことができるよ
うになり、製品の歩留まりが向上するという利点を有し
ている。また、絞り込みの工程において他のレジストマ
スクと同時に基準マークを形成することから他の特種な
工程が必要とされないため、低コストで問題の解決を実
現できることとなる。
As described above, according to the present invention, when the resist mask for reducing the effective soldering area of the copper foil pattern portion on the substrate is applied, the reference position mark is punched out on the detection copper foil portion. Even if the resist mask is printed with a deviation from the copper foil land, the effective soldering area can be achieved by manufacturing a substrate with a resist mask and mounting parts based on the reference marks formed on this substrate. It is now possible to properly mount the chip component.
This makes it possible to prevent bridging, unsoldering, etc., which has the advantage of improving the yield of products. Further, since the reference mark is formed at the same time as another resist mask in the narrowing down process, no other special process is required, so that the problem can be solved at low cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例において基準マークが形成され
る基板を示す斜視図である。
FIG. 1 is a perspective view showing a substrate on which a reference mark is formed in an embodiment of the present invention.

【図2】本実施例において基準マークが形成された基板
を示す平面図である。
FIG. 2 is a plan view showing a substrate on which a reference mark is formed in this embodiment.

【図3】本実施例における部品装着位置検出方法を示す
斜視図である。
FIG. 3 is a perspective view showing a component mounting position detecting method in the present embodiment.

【図4】本実施例においてチップ部品が装着された状態
を示す平面図である。
FIG. 4 is a plan view showing a state in which a chip component is mounted in this embodiment.

【図5】従来例においてチップ部品が実装される状態を
示す斜視図である。
FIG. 5 is a perspective view showing a state in which a chip component is mounted in a conventional example.

【図6】レジストマスクを施す工程を示す平面図であ
る。
FIG. 6 is a plan view showing a step of applying a resist mask.

【図7】従来例における部品装着位置検出方法を示す斜
視図である。
FIG. 7 is a perspective view showing a component mounting position detecting method in a conventional example.

【図8】従来例において、レジストマスクがずれて印刷
された基板に対してチップ部品が装着された状態を示す
平面図である。
FIG. 8 is a plan view showing a state in which a chip component is mounted on a substrate on which a resist mask is displaced and printed in a conventional example.

【符号の説明】[Explanation of symbols]

1 基板 2 位置検出用銅箔ランド 3 基準位置検出用レジストマスク 4 基準マーク 5、6、7 基準位置検出用カメラ 8 部品装着テーブル 9 レジストマスク 10 銅箔ランド 10a 半田付け有効部分 11 チップ部品 11a 電極 1 substrate 2 position detection copper foil land 3 reference position detection resist mask 4 reference marks 5, 6, 7 reference position detection camera 8 component mounting table 9 resist mask 10 copper foil land 10a soldering effective portion 11 chip component 11a electrode

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された銅箔パターン部分の
半田付け有効面積を縮小するレジストマスクを施す工程
において、前記基板上の2つ以上の所定位置に形成され
た位置検出用銅箔部分に対して所定形状の基準位置マー
クが打ち抜かれたレジストマスクを施すことを特徴とす
る基板製造方法。
1. A position detecting copper foil portion formed at two or more predetermined positions on the substrate in a step of applying a resist mask for reducing a soldering effective area of a copper foil pattern portion formed on the substrate. A method of manufacturing a substrate, wherein a resist mask in which a reference position mark having a predetermined shape is punched is applied to the substrate.
【請求項2】 基板上に形成された銅箔パターン部分の
半田付け有効面積を縮小するレジストマスクが施される
工程において、前記基板上の2つ以上の所定位置に形成
された位置検出用銅箔部分に対して所定形状の基準位置
マークが打ち抜かれたレジストマスクが施されることを
特徴とする基板。
2. A position detecting copper formed at two or more predetermined positions on the substrate in a step of applying a resist mask for reducing a soldering effective area of a copper foil pattern portion formed on the substrate. A substrate, wherein a resist mask in which a reference position mark having a predetermined shape is punched is applied to the foil portion.
JP13507193A 1993-05-14 1993-05-14 Board and manufacture thereof Withdrawn JPH06326446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13507193A JPH06326446A (en) 1993-05-14 1993-05-14 Board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13507193A JPH06326446A (en) 1993-05-14 1993-05-14 Board and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06326446A true JPH06326446A (en) 1994-11-25

Family

ID=15143178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13507193A Withdrawn JPH06326446A (en) 1993-05-14 1993-05-14 Board and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06326446A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207655A (en) * 2002-12-26 2004-07-22 Matsushita Electric Ind Co Ltd Metallic base substrate and light-emitting unit
JP2006261478A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Printed circuit board, manufacturing method and packaging method therefor, and program
JP2012160766A (en) * 2012-05-29 2012-08-23 Canon Machinery Inc Substrate cutting device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207655A (en) * 2002-12-26 2004-07-22 Matsushita Electric Ind Co Ltd Metallic base substrate and light-emitting unit
JP2006261478A (en) * 2005-03-18 2006-09-28 Ricoh Co Ltd Printed circuit board, manufacturing method and packaging method therefor, and program
JP4646661B2 (en) * 2005-03-18 2011-03-09 株式会社リコー Printed wiring board printing method, mounting method, and program
JP2012160766A (en) * 2012-05-29 2012-08-23 Canon Machinery Inc Substrate cutting device

Similar Documents

Publication Publication Date Title
US7084353B1 (en) Techniques for mounting a circuit board component to a circuit board
JP4646661B2 (en) Printed wiring board printing method, mounting method, and program
US6365841B1 (en) Printed circuit board with resist coating defining reference marks
US6729532B2 (en) Component mounting method
US20060186182A1 (en) Cream solder printing metal mask with positioning function and its positioning method
JPH06326446A (en) Board and manufacture thereof
WO2005107343A1 (en) Printed wiring board and method for mounting component on the printed wiring board
JPH11307890A (en) Printed wiring board
JP2002271009A (en) Printed wiring board for high density mounting and base material therefor
JP2020102472A (en) Printed board
JPH02122590A (en) Positioning device of parts
KR101851455B1 (en) Printed Circuit Board, method of manufacturing the same and electronic device package
JPH0613741A (en) Circuit board for surface mount component
JPH0514541Y2 (en)
JPH10163587A (en) Printed board
JP2000133898A (en) Bga-mounted printed wiring board
JPH06350243A (en) Printed wiring board
JPH0265295A (en) Printed board
JP2000031627A (en) Manufacture of printed wiring board and method for mounting therefor
JPH01128589A (en) Printed wiring board and manufacture thereof
JP2004022829A (en) Backside electrode component and its manufacturing method
JP2001007510A (en) Printed circuit board and electronic device using the same
JPS60231383A (en) Printed circuit board
JPH0655277U (en) Component mounting circuit board
JP2002009409A (en) Substrate for surface mount

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801