JP2003158138A - 薄膜トランジスタ用の多層を形成する方法およびこれによって形成されたデバイス - Google Patents
薄膜トランジスタ用の多層を形成する方法およびこれによって形成されたデバイスInfo
- Publication number
- JP2003158138A JP2003158138A JP2002220491A JP2002220491A JP2003158138A JP 2003158138 A JP2003158138 A JP 2003158138A JP 2002220491 A JP2002220491 A JP 2002220491A JP 2002220491 A JP2002220491 A JP 2002220491A JP 2003158138 A JP2003158138 A JP 2003158138A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- vapor deposition
- physical vapor
- forming
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 67
- 239000000377 silicon dioxide Substances 0.000 claims description 33
- 235000012239 silicon dioxide Nutrition 0.000 claims description 33
- 238000005240 physical vapour deposition Methods 0.000 claims description 31
- 239000007789 gas Substances 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 19
- 238000004544 sputter deposition Methods 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 239000000203 mixture Substances 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 12
- 239000001307 helium Substances 0.000 claims description 12
- 229910052734 helium Inorganic materials 0.000 claims description 12
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 11
- 238000001552 radio frequency sputter deposition Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910052754 neon Inorganic materials 0.000 claims description 6
- 238000009751 slip forming Methods 0.000 claims description 5
- 229910052743 krypton Inorganic materials 0.000 claims description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 4
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 239000002210 silicon-based material Substances 0.000 claims description 4
- 238000002425 crystallisation Methods 0.000 claims description 2
- 230000008025 crystallization Effects 0.000 claims description 2
- 229910008051 Si-OH Inorganic materials 0.000 abstract description 11
- 229910006358 Si—OH Inorganic materials 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 11
- 238000000151 deposition Methods 0.000 description 19
- 230000008021 deposition Effects 0.000 description 16
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000003570 air Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000005289 physical deposition Methods 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 101000783705 Myxoma virus (strain Uriarra) Envelope protein A28 homolog Proteins 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000002144 chemical decomposition reaction Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 or Kr Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Abstract
(57)【要約】
【課題】 ＴＦＴの製造プロセスを簡素化し、水分また
はＳｉ−ＯＨの含有量を減らしつつ、ＢＣ層および活性
層などの薄膜材料を形成する方法を提供する 【解決手段】 本発明の方法は、薄膜トランジスタを製
造するための多層を形成する方法であって、第１層を第
１の物理蒸着法を用いて透明基板の上に形成するステッ
プと、真空破壊されることなく、第２層を第２の物理蒸
着法を用いて該第１層の上に連続的に形成するステップ
とを含む。また、前記第１層を形成すための前記の物理
蒸着法はパルスＤＣまたはＲＦスパッタリングを含む。
はＳｉ−ＯＨの含有量を減らしつつ、ＢＣ層および活性
層などの薄膜材料を形成する方法を提供する 【解決手段】 本発明の方法は、薄膜トランジスタを製
造するための多層を形成する方法であって、第１層を第
１の物理蒸着法を用いて透明基板の上に形成するステッ
プと、真空破壊されることなく、第２層を第２の物理蒸
着法を用いて該第１層の上に連続的に形成するステップ
とを含む。また、前記第１層を形成すための前記の物理
蒸着法はパルスＤＣまたはＲＦスパッタリングを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、一般には薄膜トラ
ンジスタ（ＴＦＴ）に関し、より詳細には、液晶ディス
プレイ（ＬＣＤ）などのデバイス用の薄膜トランジスタ
（ＴＦＴ）製造において用いられる多数の薄膜材料を形
成する方法に関する。
ンジスタ（ＴＦＴ）に関し、より詳細には、液晶ディス
プレイ（ＬＣＤ）などのデバイス用の薄膜トランジスタ
（ＴＦＴ）製造において用いられる多数の薄膜材料を形
成する方法に関する。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）液晶ディス
プレイ（ＬＣＤ）の製造において、このディスプレイの
活性領域は、ガラス基板上に構築されたピクセル配列か
ら構成される。このＴＦＴはこのガラス基板上に通常の
種々のプロセスによって作成される。
プレイ（ＬＣＤ）の製造において、このディスプレイの
活性領域は、ガラス基板上に構築されたピクセル配列か
ら構成される。このＴＦＴはこのガラス基板上に通常の
種々のプロセスによって作成される。
【０００３】ＴＦＴを製造する前に、一般に、このガラ
ス基板は、ガラス材料の中に通常存在する不純物のＴＦ
Ｔ層への拡散を防ぐために、ベースコート（ＢＣ）層で
コーティングされる必要がある。最も典型的なベースコ
ート材料は、従来のＣＶＤ（化学蒸着法）プロセスによ
って堆積される二酸化ケイ素である。
ス基板は、ガラス材料の中に通常存在する不純物のＴＦ
Ｔ層への拡散を防ぐために、ベースコート（ＢＣ）層で
コーティングされる必要がある。最も典型的なベースコ
ート材料は、従来のＣＶＤ（化学蒸着法）プロセスによ
って堆積される二酸化ケイ素である。
【０００４】不幸にも、このような従来方法に従って形
成された二酸化ケイ素は、しばしばＴＦＴの性能を劣化
させる受容し難い高い水分含有量を有する。従って、良
質のＴＦＴ特性および信頼性を得るために、この水分を
このＢＣ層から除去することが極めて重要である。
成された二酸化ケイ素は、しばしばＴＦＴの性能を劣化
させる受容し難い高い水分含有量を有する。従って、良
質のＴＦＴ特性および信頼性を得るために、この水分を
このＢＣ層から除去することが極めて重要である。
【０００５】この理由のため従来技術では、ＢＣ層堆積
後、通常、連続的に堆積されるＴＦＴ層に接触する前に
追加のアニーリング（高密度化（ｄｅｎｓｉｆｉｃａｔ
ｉｏｎ）プロセスを伴う。
後、通常、連続的に堆積されるＴＦＴ層に接触する前に
追加のアニーリング（高密度化（ｄｅｎｓｉｆｉｃａｔ
ｉｏｎ）プロセスを伴う。
【０００６】しかしながら、このような追加のアニーリ
ングプロセスはＴＦＴの製造工程を複雑にし、そして汚
染源にもなる。これは、このガラス基板がアニーリング
され、アニーリング炉と堆積チャンバとの間に運ばれて
いる間に、ＢＣ層の表面が外気に曝され、したがって汚
染されるためである。さらに、このベースコート層から
の水分除去は、特に表面が外気に曝されている場合、従
来方法では困難である。
ングプロセスはＴＦＴの製造工程を複雑にし、そして汚
染源にもなる。これは、このガラス基板がアニーリング
され、アニーリング炉と堆積チャンバとの間に運ばれて
いる間に、ＢＣ層の表面が外気に曝され、したがって汚
染されるためである。さらに、このベースコート層から
の水分除去は、特に表面が外気に曝されている場合、従
来方法では困難である。
【０００７】他のアプローチでは、デュアルＢＣ層の利
用が後続の堆積アニーリングプロセスの必要性を低減す
る方法として提案される。この場合は、ＳｉＮＸ／Ｓｉ
Ｏ２スタックが堆積される。このＳｉＮＸ層は良質なバ
リア特性を示すが、ＳｉＯ２層は、このＢＣスタック
と、連続的に堆積されるＴＦＴ層間の界面の品質を主に
改善する。しかしながら、このアプローチは結果として
さらなるプロセス工程となる２層の堆積を必要とし、そ
してさらに堆積化学処理の結果として、この層の中で捕
捉された−ＯＨラジカルを完全に除去できない。
用が後続の堆積アニーリングプロセスの必要性を低減す
る方法として提案される。この場合は、ＳｉＮＸ／Ｓｉ
Ｏ２スタックが堆積される。このＳｉＮＸ層は良質なバ
リア特性を示すが、ＳｉＯ２層は、このＢＣスタック
と、連続的に堆積されるＴＦＴ層間の界面の品質を主に
改善する。しかしながら、このアプローチは結果として
さらなるプロセス工程となる２層の堆積を必要とし、そ
してさらに堆積化学処理の結果として、この層の中で捕
捉された−ＯＨラジカルを完全に除去できない。
【０００８】
【発明が解決しようとする課題】従って、２、３のプロ
セス工程、または簡素化されたプロセス工程を用いて、
水分またはＳｉ−ＯＨの含有量を減らしつつ、ＢＣ層お
よび活性層などの薄膜材料を形成する、さらに有効な方
法が必要である。
セス工程、または簡素化されたプロセス工程を用いて、
水分またはＳｉ−ＯＨの含有量を減らしつつ、ＢＣ層お
よび活性層などの薄膜材料を形成する、さらに有効な方
法が必要である。
【０００９】
【課題を解決するための手段】本発明の方法は、薄膜ト
ランジスタを製造するための多層を形成する方法であっ
て、第１層を第１の物理蒸着法を用いて透明基板の上に
形成するステップと、真空破壊されることなく、第２層
を第２の物理蒸着法を用いて該第１層の上に連続的に形
成するステップとを含む。
ランジスタを製造するための多層を形成する方法であっ
て、第１層を第１の物理蒸着法を用いて透明基板の上に
形成するステップと、真空破壊されることなく、第２層
を第２の物理蒸着法を用いて該第１層の上に連続的に形
成するステップとを含む。
【００１０】本発明の方法は、前記第１層を形成すため
の前記の物理蒸着法はパルスＤＣまたはＲＦスパッタリ
ングを含んでもよい。
の前記の物理蒸着法はパルスＤＣまたはＲＦスパッタリ
ングを含んでもよい。
【００１１】本発明の方法は、前記第１層は二酸化ケイ
素であってもよい。
素であってもよい。
【００１２】本発明の方法は、前記第２層がアモルファ
スシリコンであってもよい。
スシリコンであってもよい。
【００１３】本発明の方法は、前記第１層を形成するス
テップが、所定の抵抗率を有するポリシリコンおよび単
結晶シリコンからなる群から選択されたシリコン材料を
含む第１のターゲットを用いてスパッタリングによって
実現されてもよい。
テップが、所定の抵抗率を有するポリシリコンおよび単
結晶シリコンからなる群から選択されたシリコン材料を
含む第１のターゲットを用いてスパッタリングによって
実現されてもよい。
【００１４】本発明の方法は、前記第１層が二酸化ケイ
素であり、酸素反応ガスで前記第１ターゲットからスパ
ッタ堆積されてもよい。
素であり、酸素反応ガスで前記第１ターゲットからスパ
ッタ堆積されてもよい。
【００１５】本発明の方法は、前記第１層は、二酸化ケ
イ素であり、酸素およびヘリウムを含む反応ガス混合気
を用いて前記第１ターゲットからスパッタ堆積されても
よい。
イ素であり、酸素およびヘリウムを含む反応ガス混合気
を用いて前記第１ターゲットからスパッタ堆積されても
よい。
【００１６】本発明の方法は、前記第１層が、二酸化ケ
イ素であり、酸素および水素を含む反応ガス混合気を用
いて前記第１ターゲットからスパッタ堆積されてもよ
い。
イ素であり、酸素および水素を含む反応ガス混合気を用
いて前記第１ターゲットからスパッタ堆積されてもよ
い。
【００１７】本発明の方法は、前記第１層が、二酸化ケ
イ素であり、酸素、ヘリウム、および水素を含む反応ガ
ス混合気を用いて前記第ターゲットからスパッタ堆積さ
れてもよい。
イ素であり、酸素、ヘリウム、および水素を含む反応ガ
ス混合気を用いて前記第ターゲットからスパッタ堆積さ
れてもよい。
【００１８】本発明の方法は、前記第１層が、二酸化ケ
イ素であり、酸素と、アルゴン、ネオンまたはクリプト
ンのうち任意の１つとを含む反応ガス混合気を用いて前
記第１ターゲットからスパッタ堆積されてもよい。
イ素であり、酸素と、アルゴン、ネオンまたはクリプト
ンのうち任意の１つとを含む反応ガス混合気を用いて前
記第１ターゲットからスパッタ堆積されてもよい。
【００１９】本発明の方法は、前記第１層は、二酸化ケ
イ素であり、酸素と、ヘリウムと、アルゴン、ネオンま
たはクリプトンのうち任意の１つとを含む反応ガス混合
気を用いて前記第１ターゲットからスパッタ堆積されて
もよい。
イ素であり、酸素と、ヘリウムと、アルゴン、ネオンま
たはクリプトンのうち任意の１つとを含む反応ガス混合
気を用いて前記第１ターゲットからスパッタ堆積されて
もよい。
【００２０】本発明の方法は、前記反応ガス混合気は、
酸素と、ヘリウムおよびアルゴンとを含み、ヘリウム中
のアルゴンの比率は約３〜２０％であってもよい。
酸素と、ヘリウムおよびアルゴンとを含み、ヘリウム中
のアルゴンの比率は約３〜２０％であってもよい。
【００２１】本発明の方法は、前記所定の抵抗率Ｒ１
が、約１〜５０Ω・ｃｍの範囲にあってもよい。
が、約１〜５０Ω・ｃｍの範囲にあってもよい。
【００２２】本発明の方法は、前記第１層を形成するス
テップが、二酸化ケイ素を含む第１のターゲットを用い
てスパッタリングによって実現されてもよい。
テップが、二酸化ケイ素を含む第１のターゲットを用い
てスパッタリングによって実現されてもよい。
【００２３】本発明の方法は、前記第２層を形成するス
テップが、単結晶シリコンおよび多結晶シリコンからな
るグループから選択されたシリコン材料で形成されたタ
ーゲットを用いてスパッタリングによって実現されても
よい。
テップが、単結晶シリコンおよび多結晶シリコンからな
るグループから選択されたシリコン材料で形成されたタ
ーゲットを用いてスパッタリングによって実現されても
よい。
【００２４】本発明の方法は、前記第２層を形成すため
の前記物理蒸着法は、規則ＤＣ、パルスＤＣまたはＲＦ
スパッタリングを含んでもよい。
の前記物理蒸着法は、規則ＤＣ、パルスＤＣまたはＲＦ
スパッタリングを含んでもよい。
【００２５】本発明の薄膜トランジスタは、透明基板
と、第１の物理蒸着法を用いて該透明基板の上に形成す
る第１層と、真空破壊されることなく、第２の物理蒸着
法を用いて該第１層の上に連続的に形成する第２層とを
含む。
と、第１の物理蒸着法を用いて該透明基板の上に形成す
る第１層と、真空破壊されることなく、第２の物理蒸着
法を用いて該第１層の上に連続的に形成する第２層とを
含む。
【００２６】本発明の薄膜トランジスタは、前記第１層
はパルスＤＣまたはＲＦスパッタリングを用いて形成さ
れてもよい。
はパルスＤＣまたはＲＦスパッタリングを用いて形成さ
れてもよい。
【００２７】本発明の薄膜トランジスタは、前記第１層
が二酸化ケイ素であってもよい。
が二酸化ケイ素であってもよい。
【００２８】本発明の薄膜トランジスタは、前記第２層
がアモルファスシリコンであってもよい。
がアモルファスシリコンであってもよい。
【００２９】本発明のポリシリコン薄膜トランジスタ
は、透明基板と、物理蒸着法を用いて該透明基板の上に
形成される第１層と、真空破壊されることなく、該物理
蒸着法および結晶化のためのアニーリングプロセスを用
いて、該第１層の上に連続的に形成される第２層とを含
む。
は、透明基板と、物理蒸着法を用いて該透明基板の上に
形成される第１層と、真空破壊されることなく、該物理
蒸着法および結晶化のためのアニーリングプロセスを用
いて、該第１層の上に連続的に形成される第２層とを含
む。
【００３０】本発明のポリシリコン薄膜トランジスタ
は、前記第１層を形成すための前記物理蒸着法はパルス
ＤＣまたはＲＦスパッタリングを含んでもよい。
は、前記第１層を形成すための前記物理蒸着法はパルス
ＤＣまたはＲＦスパッタリングを含んでもよい。
【００３１】本発明のポリシリコン薄膜トランジスタ
は、前記第１層が二酸化ケイ素であってもよい。
は、前記第１層が二酸化ケイ素であってもよい。
【００３２】本発明のポリシリコン薄膜トランジスタ
は、前記第２層が多結晶シリコンであってもよい。
は、前記第２層が多結晶シリコンであってもよい。
【００３３】本発明のディスプレイデバイスは、透明基
板と、第１の物理蒸着法を用いて該透明基板の上に形成
される第１層と、真空破壊されることなく、第２の物理
蒸着法を用いて該第１層の上に連続的に形成される第２
層とを含む。
板と、第１の物理蒸着法を用いて該透明基板の上に形成
される第１層と、真空破壊されることなく、第２の物理
蒸着法を用いて該第１層の上に連続的に形成される第２
層とを含む。
【００３４】本発明のディスプレイデバイスは、前記第
１層はパルスＤＣまたはＲＦスパッタリングを用いて形
成されてもよい。
１層はパルスＤＣまたはＲＦスパッタリングを用いて形
成されてもよい。
【００３５】本発明のディスプレイデバイスは、前記第
１層が二酸化ケイ素であってもよい。
１層が二酸化ケイ素であってもよい。
【００３６】本発明のディスプレイデバイスは、前記第
２層はアモルファスシリコンであってもよい。
２層はアモルファスシリコンであってもよい。
【００３７】ベースコート（ＢＣ）および活性層などの
多層はＴＦＴ用に形成される。本発明の好ましい実施形
態によれば、第１層は第１の物理蒸着法を用いて透明基
板上に形成される。続いて、真空破壊されることなく、
第２層は、第２の物理蒸着法を用いて第１層の上に形成
される。
多層はＴＦＴ用に形成される。本発明の好ましい実施形
態によれば、第１層は第１の物理蒸着法を用いて透明基
板上に形成される。続いて、真空破壊されることなく、
第２層は、第２の物理蒸着法を用いて第１層の上に形成
される。
【００３８】本発明は、このＴＦＴの製造プロセスを簡
素化するが、ＢＣ層を含む多層での水分または水素含有
量を少なくすることによりＴＦＴのデバイス特性を改善
するなどの利点を有する。
素化するが、ＢＣ層を含む多層での水分または水素含有
量を少なくすることによりＴＦＴのデバイス特性を改善
するなどの利点を有する。
【００３９】本発明の好適な実施形態の、添付図面を参
考にして進められる次の詳細な説明から、本発明の先述
した目的と他の目的、特徴、および利点は簡単に理解さ
れる。
考にして進められる次の詳細な説明から、本発明の先述
した目的と他の目的、特徴、および利点は簡単に理解さ
れる。
【００４０】
【発明の実施の形態】次の説明において、本発明の完璧
な理解を与えるために、多くの特別な詳細説明がなされ
る。しかしながら、通常技術を有する当業者は、本発明
がこれらの特別な詳細説明なしで実現され得ることを認
識すべきである。幾つかの例において、本発明の不明瞭
さを避けるために、周知のプロセス工程、デバイス構
造、および技術は詳細に示されていない。
な理解を与えるために、多くの特別な詳細説明がなされ
る。しかしながら、通常技術を有する当業者は、本発明
がこれらの特別な詳細説明なしで実現され得ることを認
識すべきである。幾つかの例において、本発明の不明瞭
さを避けるために、周知のプロセス工程、デバイス構
造、および技術は詳細に示されていない。
【００４１】本発明の発明者は、二酸化ケイ素のベース
コート（ＢＣ）層に含まれる水分の源は２つの主な経路
で明らかにされ得ることを決定した。すなわち、（１）
この二酸化ケイ素層におけるＳｉ−ＯＨ結合から生じる
水分含有量、（２）外気に曝された二酸化ケイ素層に吸
収される水分から生じる水分含有量。
コート（ＢＣ）層に含まれる水分の源は２つの主な経路
で明らかにされ得ることを決定した。すなわち、（１）
この二酸化ケイ素層におけるＳｉ−ＯＨ結合から生じる
水分含有量、（２）外気に曝された二酸化ケイ素層に吸
収される水分から生じる水分含有量。
【００４２】第１の源は堆積化学処理に起因し得る。す
なわち、この層のような水素（Ｈ）、酸素（Ｏ）および
ケイ素（Ｓｉ）の相互作用はＳｉＨ４またはオルトケイ
酸テトラエチル（ＴＥＯＳ）などの前駆物質から形成さ
れる。第２の源はこの二酸化ケイ素層の物理的特性に依
存する。すなわち、多孔性の層（高密度の層でさえも）
は外気に曝されると、ある程度水分を吸収する傾向にあ
る。
なわち、この層のような水素（Ｈ）、酸素（Ｏ）および
ケイ素（Ｓｉ）の相互作用はＳｉＨ４またはオルトケイ
酸テトラエチル（ＴＥＯＳ）などの前駆物質から形成さ
れる。第２の源はこの二酸化ケイ素層の物理的特性に依
存する。すなわち、多孔性の層（高密度の層でさえも）
は外気に曝されると、ある程度水分を吸収する傾向にあ
る。
【００４３】図１は、熱脱離（ＴＤＳ）実験によって明
確化された２つの寄与する水分源の例を示す。ＴＤＳス
ペクトラム（〜２７０℃および〜４００℃）における第
１の２つのピークはリモートプラズマＣＶＤなどの従来
の方法によって調製された二酸化ケイ素層において吸収
された水分に対応する。〜６００℃のピークはこの層に
おけるＳｉ−ＯＨ結合に対応する。これらの結合を完璧
に排除することは可能ではなく、このことがこれらの層
の信頼性において重要な結論を有し得るという事実が考
えられる。
確化された２つの寄与する水分源の例を示す。ＴＤＳス
ペクトラム（〜２７０℃および〜４００℃）における第
１の２つのピークはリモートプラズマＣＶＤなどの従来
の方法によって調製された二酸化ケイ素層において吸収
された水分に対応する。〜６００℃のピークはこの層に
おけるＳｉ−ＯＨ結合に対応する。これらの結合を完璧
に排除することは可能ではなく、このことがこれらの層
の信頼性において重要な結論を有し得るという事実が考
えられる。
【００４４】これらの観察を基に、本発明は、一般に、
薄膜トランジスタ（ＴＦＴ）の製造において用いられる
薄膜材料の形成方法を企図する。本発明の好適な実施形
態は、従来の方法とは対照的に、プロセス工程数を減ら
すと同時に、この薄膜材料からの水分含有量または水素
を減少させることも企図する。本発明は、以下でさらに
説明されるように、上述した水分源のそれぞれを処理す
ることによりこれを達成する。
薄膜トランジスタ（ＴＦＴ）の製造において用いられる
薄膜材料の形成方法を企図する。本発明の好適な実施形
態は、従来の方法とは対照的に、プロセス工程数を減ら
すと同時に、この薄膜材料からの水分含有量または水素
を減少させることも企図する。本発明は、以下でさらに
説明されるように、上述した水分源のそれぞれを処理す
ることによりこれを達成する。
【００４５】図２Ａ〜図２Ｃは、本発明の実施形態に従
った薄膜トランジスタの製造工程を示す断面図である。
った薄膜トランジスタの製造工程を示す断面図である。
【００４６】図２Ａを参照すると、ガラスもしくは任意
の他の適切な透明材料または半透明材料などの絶縁材料
で形成される透明基板１０は、ＴＦＴ４０を形成するた
めに、第１堆積チャンバ（図示されてない）に供給され
る。この図では、部分的にのみ明瞭化および簡素化のた
めに示す。
の他の適切な透明材料または半透明材料などの絶縁材料
で形成される透明基板１０は、ＴＦＴ４０を形成するた
めに、第１堆積チャンバ（図示されてない）に供給され
る。この図では、部分的にのみ明瞭化および簡素化のた
めに示す。
【００４７】次に、バリア層またはベースコート（Ｂ
Ｃ）層１２はこの透明基板１０の上に形成される。実際
には、スパッタリングなどの物理蒸着法プロセスは、こ
の透明基板１０の上に、二酸化ケイ素などの材料で形成
されるＢＣ層１２を堆積するために用いられる。堆積の
間では、堆積されるべき材料のブロック（“ｓｐｕｔｔ
ｅｒｉｎｇ ｔａｒｇｅｔ”）は、このターゲットに適
切な電圧を印加することによってプラズマイオンを衝突
させ、このことが所望の層を堆積させるために、ターゲ
ット材料の粒子を透明基板１０に向かってスパッタリン
グターゲットから出射させる。
Ｃ）層１２はこの透明基板１０の上に形成される。実際
には、スパッタリングなどの物理蒸着法プロセスは、こ
の透明基板１０の上に、二酸化ケイ素などの材料で形成
されるＢＣ層１２を堆積するために用いられる。堆積の
間では、堆積されるべき材料のブロック（“ｓｐｕｔｔ
ｅｒｉｎｇ ｔａｒｇｅｔ”）は、このターゲットに適
切な電圧を印加することによってプラズマイオンを衝突
させ、このことが所望の層を堆積させるために、ターゲ
ット材料の粒子を透明基板１０に向かってスパッタリン
グターゲットから出射させる。
【００４８】別の説明を行うと、スパッタリングターゲ
ットと基板との間の電界の影響の下で、イオン化された
化学種はこのスパッタリングターゲットに向かって加速
され、これらのエネルギーの一部をターゲット材料の原
子に与える。この相互作用の結果として、ホスト原子の
幾つかはターゲット本体から出射され、基板１０の上に
堆積される。従って、スパッタリングは物理的堆積プロ
セス（すなわち、化学的堆積プロセスではない）であ
り、そのため、酸素（Ｏ）原子と組み合わせた場合、−
ＯＨ基を生成し得る水素（Ｈ）含有化学種が存在しな
い。結果的に、本発明によれば、水分含有量の第１源は
実質的には減少され得る。
ットと基板との間の電界の影響の下で、イオン化された
化学種はこのスパッタリングターゲットに向かって加速
され、これらのエネルギーの一部をターゲット材料の原
子に与える。この相互作用の結果として、ホスト原子の
幾つかはターゲット本体から出射され、基板１０の上に
堆積される。従って、スパッタリングは物理的堆積プロ
セス（すなわち、化学的堆積プロセスではない）であ
り、そのため、酸素（Ｏ）原子と組み合わせた場合、−
ＯＨ基を生成し得る水素（Ｈ）含有化学種が存在しな
い。結果的に、本発明によれば、水分含有量の第１源は
実質的には減少され得る。
【００４９】この利点の他に、スパッタリングは、種々
のＳｉベースのＴＦＴ層を形成する際、以下の理由によ
り極めて適切な方法である。
のＳｉベースのＴＦＴ層を形成する際、以下の理由によ
り極めて適切な方法である。
【００５０】１．安全でかつ環境的に優しい技術であ
る。
る。
【００５１】２．室温であっても用いられ得る。従っ
て、これは任意の種類の基板にも適合する。
て、これは任意の種類の基板にも適合する。
【００５２】３．非常に低い含有量の水素（Ｈ２）を有
するシリコン基板が、通常堆積され得る（従って、過剰
な水素を放出する脱水素の必要性はない）。また、水素
がもし必要な場合は、層の中に取りこまれ得る。
するシリコン基板が、通常堆積され得る（従って、過剰
な水素を放出する脱水素の必要性はない）。また、水素
がもし必要な場合は、層の中に取りこまれ得る。
【００５３】４．他の従来の方法より簡単かつより容易
に拡張可能な方法であり、化学処理に依存しない。
に拡張可能な方法であり、化学処理に依存しない。
【００５４】上述した考察を基に、本発明の好適な実施
形態によれば、ＢＣ層１２は、好ましくは約１００〜２
００ｎｍの厚さで、反応性スパッタリングなどの物理蒸
着法プロセスによって透明基板１０の上に形成される。
形態によれば、ＢＣ層１２は、好ましくは約１００〜２
００ｎｍの厚さで、反応性スパッタリングなどの物理蒸
着法プロセスによって透明基板１０の上に形成される。
【００５５】さらに詳細に説明すると、スパッタリング
プロセスに関して、パルスＤＣ制御、規則ＤＣ制御、ま
たはＤＣマグネトロン制御等のスパッタリングプロセス
は、好ましくは水素（Ｈ２）、ヘリウム（Ｈｅ）および
／またはＡｒ＋Ｏ２のスパッタリング反応性ガスの混合
物が本発明に用いられ得る。ここでは、このプラズマ
は、通常、イオン化されたＡｒガスから構成される。し
かしながら、Ｈｅ／Ａｒの混合物はまた極めて効率的で
あり得る（図３を参照）。好ましくは、ヘリウムに対し
て約３〜２０％Ａｒを含むガスが用いられる。Ａｒが３
％未満の場合、プラズマ特性は純粋なＨｅを用いた場合
の特性と類似し、これはＤＣスパッタリングでは望まし
くない。Ａｒ比率が２０％より高い場合、このプラズマ
特性は純粋のＡｒを用いた場合の特性と類似し、これは
また望ましくない。他の可能な反応性ガス混合は、酸素
とＡｒ、Ｎｅ、またはＫｒの任意の１つから構成される
か、あるいは、酸素とＨｅとＡｒ、Ｎｅ、またはＫｒの
任意の１つから構成される。ＢＣ層１２の形成におい
て、単結晶シリコンまたは多結晶シリコンなどのＳｉの
スパッタリングターゲットが反応性スパッタリング用に
利用される。このＳｉターゲットは、好ましくは、１〜
５０Ω・ｃｍの抵抗を有するようにＰドープされる。
プロセスに関して、パルスＤＣ制御、規則ＤＣ制御、ま
たはＤＣマグネトロン制御等のスパッタリングプロセス
は、好ましくは水素（Ｈ２）、ヘリウム（Ｈｅ）および
／またはＡｒ＋Ｏ２のスパッタリング反応性ガスの混合
物が本発明に用いられ得る。ここでは、このプラズマ
は、通常、イオン化されたＡｒガスから構成される。し
かしながら、Ｈｅ／Ａｒの混合物はまた極めて効率的で
あり得る（図３を参照）。好ましくは、ヘリウムに対し
て約３〜２０％Ａｒを含むガスが用いられる。Ａｒが３
％未満の場合、プラズマ特性は純粋なＨｅを用いた場合
の特性と類似し、これはＤＣスパッタリングでは望まし
くない。Ａｒ比率が２０％より高い場合、このプラズマ
特性は純粋のＡｒを用いた場合の特性と類似し、これは
また望ましくない。他の可能な反応性ガス混合は、酸素
とＡｒ、Ｎｅ、またはＫｒの任意の１つから構成される
か、あるいは、酸素とＨｅとＡｒ、Ｎｅ、またはＫｒの
任意の１つから構成される。ＢＣ層１２の形成におい
て、単結晶シリコンまたは多結晶シリコンなどのＳｉの
スパッタリングターゲットが反応性スパッタリング用に
利用される。このＳｉターゲットは、好ましくは、１〜
５０Ω・ｃｍの抵抗を有するようにＰドープされる。
【００５６】別の実施形態に従うと、ＲＦスパッタリン
グは、化合物ＳｉＯ２ターゲットを用いて、Ａｒ＋Ｏ２
またはＨｅ／Ａｒ＋Ｏ２の混合ガスでＢＣ層１２を形成
するために用いられ得る。Ｈｅの中のＡｒの百分率（Ｈ
ｅ／Ａｒの場合）は最適化目的に従って変化する。
グは、化合物ＳｉＯ２ターゲットを用いて、Ａｒ＋Ｏ２
またはＨｅ／Ａｒ＋Ｏ２の混合ガスでＢＣ層１２を形成
するために用いられ得る。Ｈｅの中のＡｒの百分率（Ｈ
ｅ／Ａｒの場合）は最適化目的に従って変化する。
【００５７】図２Ｂに戻って、真空破壊されることなく
（すなわち、基板１０を外気または雰囲気に曝すことな
く）、この透明基板１０は、このＢＣ層１２の上にアモ
ルファスシリコン（ａ−シリコン）１４を連続的に堆積
するために、第１の堆積チャンバから第２の堆積チャン
バ（図示されていない）に移送される。好ましくは、Ｄ
Ｃマグネトロンスパッタリングは、１〜５０Ω・ｃｍの
抵抗を有するＰドープされたＳｉターゲット（単結晶シ
リコンまたは多結晶シリコン）を用いて、Ｈｅ／Ａｒの
混合ガスとともに用いる。しかしながら、本発明の意図
および本発明の範囲内の他の物理的堆積プロセスが代わ
りに用いられ得る。Ｈｅガス中のＡｒの比率は最適化目
的に従って変化する。
（すなわち、基板１０を外気または雰囲気に曝すことな
く）、この透明基板１０は、このＢＣ層１２の上にアモ
ルファスシリコン（ａ−シリコン）１４を連続的に堆積
するために、第１の堆積チャンバから第２の堆積チャン
バ（図示されていない）に移送される。好ましくは、Ｄ
Ｃマグネトロンスパッタリングは、１〜５０Ω・ｃｍの
抵抗を有するＰドープされたＳｉターゲット（単結晶シ
リコンまたは多結晶シリコン）を用いて、Ｈｅ／Ａｒの
混合ガスとともに用いる。しかしながら、本発明の意図
および本発明の範囲内の他の物理的堆積プロセスが代わ
りに用いられ得る。Ｈｅガス中のＡｒの比率は最適化目
的に従って変化する。
【００５８】Ｈｅスパッタリングガスによって与えられ
る低減されたプラズマ電圧は、誘電体層堆積の場合には
非常に有益になると考えられる。この場合、プラズマ破
壊は、通常、絶縁層への固定電荷の注入に原因がある。
より低いプラズマ電圧はこのプラズマ破壊を減らすこと
ができ、したがって、誘電体層の品質を向上させ得る。
ａ−Ｓｉ層を堆積するために、Ｈｅ／Ａｒ混合ガスは異
なる混合比でも用いられ得る。層１２、１４のいずれか
の堆積の間、少量の水素の流れもまた、与えられ得る。
る低減されたプラズマ電圧は、誘電体層堆積の場合には
非常に有益になると考えられる。この場合、プラズマ破
壊は、通常、絶縁層への固定電荷の注入に原因がある。
より低いプラズマ電圧はこのプラズマ破壊を減らすこと
ができ、したがって、誘電体層の品質を向上させ得る。
ａ−Ｓｉ層を堆積するために、Ｈｅ／Ａｒ混合ガスは異
なる混合比でも用いられ得る。層１２、１４のいずれか
の堆積の間、少量の水素の流れもまた、与えられ得る。
【００５９】スパッタリングされたＳｉＯ２層におい
て、ＯＨ基の有意な削減を考えると、本発明の方法は、
ＢＣ層１２のバルク電子的特性（品質）を改善するのに
極めて適切である。さらに、連続（順次）堆積モードを
利用することによって、ここでは、このａ−Ｓｉ層１４
が、真空破壊されることなく、ＢＣ層１２の上面に堆積
されるが、第２水分源の削減が達成され得る。これは、
ＢＣ層１２が堆積工程間で外気条件に曝されないため、
実質的にＢＣ層には水分が吸収されないことを意味す
る。従って、この品質を改善するために分離されたアニ
ーリング工程が組み込まれる必要がない。このようにし
て、本発明によると、処理工程が簡素化され、かつ削減
され得る。
て、ＯＨ基の有意な削減を考えると、本発明の方法は、
ＢＣ層１２のバルク電子的特性（品質）を改善するのに
極めて適切である。さらに、連続（順次）堆積モードを
利用することによって、ここでは、このａ−Ｓｉ層１４
が、真空破壊されることなく、ＢＣ層１２の上面に堆積
されるが、第２水分源の削減が達成され得る。これは、
ＢＣ層１２が堆積工程間で外気条件に曝されないため、
実質的にＢＣ層には水分が吸収されないことを意味す
る。従って、この品質を改善するために分離されたアニ
ーリング工程が組み込まれる必要がない。このようにし
て、本発明によると、処理工程が簡素化され、かつ削減
され得る。
【００６０】ここで図２Ｃを参照し、本発明の好適な実
施形態に従ってＬＣＤなどのディスプレイデバイス用の
ＴＦＴ４０を形成するために、このＴＦＴの他の部分は
フォトリソグラフィ、イオン注入、およびエッチングな
どの従来技術を用いて、連続的に形成される。例えば、
ポリ−Ｓｉ（ポリシリコン）ＴＦＴの場合では、ａ−シ
リコン層１４はポリシリコン層を結晶化するためにアニ
ーリングされる。このポリシリコンは、ポリシリコン層
パターン１５を形成するためにパターン化される。次
に、ゲート酸化物層１７はポリシリコン層パターン１５
上に堆積される。金属層などの導体層はゲート酸化物層
１７上に堆積される。その後、この導体層は、ゲート電
極１９を形成するためにパターン化される。続いて、イ
オン注入は、このポリシリコン層パターン１５において
ソース／ドレイン領域３０を形成するために実施され
る。次に、低温シリコン酸化物（ＬＴＯ）などの誘電体
層３２はこの上に形成される。ソースおよびドレイン電
極３４、３６は、ゲート酸化物層１７およびソース／ド
レイン領域３０に対応する誘電体３２を介して形成され
る。しかしながら、当業者は、本発明の意図および範囲
内で、下部のゲート構造などの他のＴＦＴ構成が考えら
れることを理解する。
施形態に従ってＬＣＤなどのディスプレイデバイス用の
ＴＦＴ４０を形成するために、このＴＦＴの他の部分は
フォトリソグラフィ、イオン注入、およびエッチングな
どの従来技術を用いて、連続的に形成される。例えば、
ポリ−Ｓｉ（ポリシリコン）ＴＦＴの場合では、ａ−シ
リコン層１４はポリシリコン層を結晶化するためにアニ
ーリングされる。このポリシリコンは、ポリシリコン層
パターン１５を形成するためにパターン化される。次
に、ゲート酸化物層１７はポリシリコン層パターン１５
上に堆積される。金属層などの導体層はゲート酸化物層
１７上に堆積される。その後、この導体層は、ゲート電
極１９を形成するためにパターン化される。続いて、イ
オン注入は、このポリシリコン層パターン１５において
ソース／ドレイン領域３０を形成するために実施され
る。次に、低温シリコン酸化物（ＬＴＯ）などの誘電体
層３２はこの上に形成される。ソースおよびドレイン電
極３４、３６は、ゲート酸化物層１７およびソース／ド
レイン領域３０に対応する誘電体３２を介して形成され
る。しかしながら、当業者は、本発明の意図および範囲
内で、下部のゲート構造などの他のＴＦＴ構成が考えら
れることを理解する。
【００６１】図４は、従来プロセスと本開示したプロセ
スとの間のＴＦＴ製造フローの関連部分を比較すること
によって本発明の利点を示す。図４で示されるように、
本発明のスパッタリングされたＢＣおよびＢＣ／ａ−Ｓ
ｉの連続堆積（両方ともスパッタリングによって）によ
ると、（ａ）ＢＣアニーリング工程および（ｂ）ａ−Ｓ
ｉ層の脱水素工程が省かれ得る（このＰＶＤ−Ｓｉでは
Ｈ２の含有量が極めて低いため）。
スとの間のＴＦＴ製造フローの関連部分を比較すること
によって本発明の利点を示す。図４で示されるように、
本発明のスパッタリングされたＢＣおよびＢＣ／ａ−Ｓ
ｉの連続堆積（両方ともスパッタリングによって）によ
ると、（ａ）ＢＣアニーリング工程および（ｂ）ａ−Ｓ
ｉ層の脱水素工程が省かれ得る（このＰＶＤ−Ｓｉでは
Ｈ２の含有量が極めて低いため）。
【００６２】図５を参照し、本発明の方法の利点をさら
に説明すると、すべての化学蒸着法（ＣＶＤ）の技術
は、結果的にはかなりの量のＳｉ−ＯＨ基を生じさせ、
そしてさらに、この種のほとんどの技術によって、かな
りの水分吸収を同様に示す層を生成する。これらのすべ
ての技術は二酸化ケイ素（ＳｉＯ２）を形成するため
に、ＳｉｘＨｙ基の化学的分解および酸素（Ｏ）との相
互作用に依存するので、Ｓｉ−ＯＨ基が形成されること
が考えられ得る。しかしながら、ＰＶＤの場合、この層
周辺には水素が存在せず（基本レベルを越えて）、従っ
て、Ｓｉ−ＯＨ基の副生成物の形成を伴わず、二酸化ケ
イ素の形成が生じる。
に説明すると、すべての化学蒸着法（ＣＶＤ）の技術
は、結果的にはかなりの量のＳｉ−ＯＨ基を生じさせ、
そしてさらに、この種のほとんどの技術によって、かな
りの水分吸収を同様に示す層を生成する。これらのすべ
ての技術は二酸化ケイ素（ＳｉＯ２）を形成するため
に、ＳｉｘＨｙ基の化学的分解および酸素（Ｏ）との相
互作用に依存するので、Ｓｉ−ＯＨ基が形成されること
が考えられ得る。しかしながら、ＰＶＤの場合、この層
周辺には水素が存在せず（基本レベルを越えて）、従っ
て、Ｓｉ−ＯＨ基の副生成物の形成を伴わず、二酸化ケ
イ素の形成が生じる。
【００６３】Ｓｉ−ＯＨ基の密度と酸化層の品質との関
係の検証が図６に示される。この場合には、酸化物層の
固定電荷密度（Ｄｆ）がこの層のＳｉ−ＯＨ基の密度に
対してプロットされている。より低い固定電荷密度はよ
り高品質の酸化物と同様に考えられる。明瞭な相関は図
６のデータから推測され得るし、ここでは酸化物はより
低い密度のＳｉ−ＯＨ基を有し、したがってこの酸化物
はより高品質である。
係の検証が図６に示される。この場合には、酸化物層の
固定電荷密度（Ｄｆ）がこの層のＳｉ−ＯＨ基の密度に
対してプロットされている。より低い固定電荷密度はよ
り高品質の酸化物と同様に考えられる。明瞭な相関は図
６のデータから推測され得るし、ここでは酸化物はより
低い密度のＳｉ−ＯＨ基を有し、したがってこの酸化物
はより高品質である。
【００６４】ＢＣ層１２においてＳｉ−ＯＨ基を排除す
ることによって、ＢＣ層１２の品質の重要な改善が達成
され得る。このことはＢＣ層１２の堆積用にスパッタリ
ング方法を実行し、ＢＣ層１２の水分吸収を阻止するた
めに、真空破壊されることなく活性層（ａ−Ｓｉ）を連
続的に堆積することにより達成される。このようにし
て、ＢＣ層１２の電気的特性を改善するために、標準の
ＴＦＴ製造プロセスにおいて、現在使用される追加のア
ニーリング工程が削除され得る。したがって、本発明に
よれば、プロセス工程は削減され得る。
ることによって、ＢＣ層１２の品質の重要な改善が達成
され得る。このことはＢＣ層１２の堆積用にスパッタリ
ング方法を実行し、ＢＣ層１２の水分吸収を阻止するた
めに、真空破壊されることなく活性層（ａ−Ｓｉ）を連
続的に堆積することにより達成される。このようにし
て、ＢＣ層１２の電気的特性を改善するために、標準の
ＴＦＴ製造プロセスにおいて、現在使用される追加のア
ニーリング工程が削除され得る。したがって、本発明に
よれば、プロセス工程は削減され得る。
【００６５】本発明は、ＴＦＴ用のベースコートおよび
活性層などの多層を形成する方法に関する。本発明の好
適な実施形態に従うと、第１層は物理蒸着法を用いて透
明基板の上に形成される。そして第２層は、真空破壊さ
れることなく、物理蒸着法を用いて該第１層の上に連続
的に形成される。
活性層などの多層を形成する方法に関する。本発明の好
適な実施形態に従うと、第１層は物理蒸着法を用いて透
明基板の上に形成される。そして第２層は、真空破壊さ
れることなく、物理蒸着法を用いて該第１層の上に連続
的に形成される。
【００６６】本発明はＴＦＴ製造を簡素化すると同時
に、ベースコート（ＢＣ）層を含む多層内の水分または
水素含有量を低減する。
に、ベースコート（ＢＣ）層を含む多層内の水分または
水素含有量を低減する。
【００６７】本発明の原理を本明細書の好適な実施形態
において説明および例示してきたが、本発明がこれらの
原理を逸脱することなく、構成および細部を変更できる
ことが明かである。全ての改変および変更は上掲の特許
請求の範囲に含まれる。
において説明および例示してきたが、本発明がこれらの
原理を逸脱することなく、構成および細部を変更できる
ことが明かである。全ての改変および変更は上掲の特許
請求の範囲に含まれる。
【００６８】
【発明の効果】本発明の方法は、薄膜トランジスタを製
造するための多層を形成する方法であって、第１層を第
１の物理蒸着法を用いて透明基板の上に形成するステッ
プと、真空破壊されることなく、第２層を第２の物理蒸
着法を用いて該第１層の上に連続的に形成するステップ
とを含み、これによりＴＦＴの製造プロセスを簡素化す
ることができ、水分またはＳｉ−ＯＨの含有量を減らし
つつ、ＢＣ層および活性層などの薄膜材料を形成してＴ
ＦＴのデバイス特性を改善することができる。
造するための多層を形成する方法であって、第１層を第
１の物理蒸着法を用いて透明基板の上に形成するステッ
プと、真空破壊されることなく、第２層を第２の物理蒸
着法を用いて該第１層の上に連続的に形成するステップ
とを含み、これによりＴＦＴの製造プロセスを簡素化す
ることができ、水分またはＳｉ−ＯＨの含有量を減らし
つつ、ＢＣ層および活性層などの薄膜材料を形成してＴ
ＦＴのデバイス特性を改善することができる。
【図１】ＲＰ−ＣＶＤによって調製された二酸化ケイ素
層の水分源を示すグラフである。
層の水分源を示すグラフである。
【図２Ａ】本発明の実施形態に従った方法の連続する段
階を概略的に示す断面図である。
階を概略的に示す断面図である。
【図２Ｂ】本発明の実施形態に従った方法の連続する段
階を概略的に示す断面図である。
階を概略的に示す断面図である。
【図２Ｃ】本発明の実施形態に従った方法の連続する段
階を概略的に示す断面図である。
階を概略的に示す断面図である。
【図３】電力の関数としての堆積比およびスパッタリン
グガスの中でのＡｒの百分率を示すグラフである。
グガスの中でのＡｒの百分率を示すグラフである。
【図４】従来の多層形成プロセスと本発明の好適な実施
形態に従ったプロセスとの比較を示す図である。
形態に従ったプロセスとの比較を示す図である。
【図５】種々のＣＶＤ ＳｉＯ２層における水分源およ
び水分の相対的な大きさを示すグラフである。
び水分の相対的な大きさを示すグラフである。
【図６】種々のＣＶＤ方法で調製された酸化物層におけ
るＳｉ−ＯＨ密度と固定電荷密度の間の関係を示すグラ
フである。
るＳｉ−ＯＨ密度と固定電荷密度の間の関係を示すグラ
フである。
１０ 透明基板
１２ ベースコート（ＢＣ）層
１４ アモルファスシリコン（ａ−Ｓｉ）層
１５ ポリシリコン層パターン
１７ ゲート酸化層
１９ ゲート電極
３０ ソース／ドレイン領域
３２ 誘電体
３４ ソース電極
３６ ドレイン電極
４０ ＴＦＴ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/78 ６２６Ｃ
Ｆターム(参考） 2H088 FA24 HA08 MA16 MA20
2H092 JA25 KA04 KA05 MA04 MA05
MA13 MA28 NA27
5F058 BA07 BB07 BC02 BF14
5F110 AA01 AA30 BB01 CC02 DD02
DD13 EE02 FF02 GG02 GG13
GG43 HJ13 NN02 NN23 QQ09
Claims (28)
- 【請求項１】 薄膜トランジスタを製造するための多層
を形成する方法であって、 第１層を第１の物理蒸着法を用いて透明基板の上に形成
するステップと、 真空破壊されることなく、第２層を第２の物理蒸着法を
用いて該第１層の上に連続的に形成するステップとを含
む、方法。 - 【請求項２】 前記第１層を形成すための前記の物理蒸
着法はパルスＤＣまたはＲＦスパッタリングを含む、請
求項１に記載の方法。 - 【請求項３】 前記第１層は二酸化ケイ素である、請求
項１に記載の方法。 - 【請求項４】 前記第２層はアモルファスシリコンであ
る、請求項３に記載の方法。 - 【請求項５】 前記第１層を形成するステップが、所定
の抵抗率を有するポリシリコンおよび単結晶シリコンか
らなる群から選択されたシリコン材料を含む第１のター
ゲットを用いてスパッタリングによって実現される、請
求項１に記載の方法。 - 【請求項６】 前記第１層は、二酸化ケイ素であり、酸
素反応ガスで前記第１ターゲットからスパッタ堆積され
る、請求項５に記載の方法。 - 【請求項７】 前記第１層は、二酸化ケイ素であり、酸
素およびヘリウムを含む反応ガス混合気を用いて前記第
１ターゲットからスパッタ堆積される、請求項５に記載
の方法。 - 【請求項８】 前記第１層は、二酸化ケイ素であり、酸
素および水素を含む反応ガス混合気を用いて前記第１タ
ーゲットからスパッタ堆積される、請求項５に記載の方
法。 - 【請求項９】 前記第１層は、二酸化ケイ素であり、酸
素、ヘリウム、および水素を含む反応ガス混合気を用い
て前記第１ターゲットからスパッタ堆積される、請求項
５に記載の方法。 - 【請求項１０】 前記第１層は、二酸化ケイ素であり、
酸素と、アルゴン、ネオンまたはクリプトンのうち任意
の１つとを含む反応ガス混合気を用いて前記第１ターゲ
ットからスパッタ堆積される、請求項５に記載の方法。 - 【請求項１１】 前記第１層は、二酸化ケイ素であり、
酸素と、ヘリウム、アルゴン、ネオンまたはクリプトン
のうち任意の１つとを含む反応ガス混合気を用いて前記
第１ターゲットからスパッタ堆積される、請求項５に記
載の方法。 - 【請求項１２】 前記反応ガス混合気は、酸素と、ヘリ
ウムおよびアルゴンとを含み、ヘリウム中のアルゴンの
比率は約３〜２０％である、請求項１１に記載の方法。 - 【請求項１３】 前記所定の抵抗率Ｒ１は、約１〜５０
Ω・ｃｍの範囲にある、請求項５に記載の方法。 - 【請求項１４】 前記第１層を形成するステップが、二
酸化ケイ素を含む第１のターゲットを用いてスパッタリ
ングによって実現される、請求項１に記載の方法。 - 【請求項１５】 前記第２層を形成するステップが、単
結晶シリコンおよび多結晶シリコンからなるグループか
ら選択されたシリコン材料で形成されたターゲットを用
いてスパッタリングによって実現される、請求項１に記
載の方法。 - 【請求項１６】 前記第２層を形成すための前記物理蒸
着法は、規則ＤＣ、パルスＤＣまたはＲＦスパッタリン
グを含む、請求項１に記載の方法。 - 【請求項１７】 透明基板と、第１の物理蒸着法を用い
て該透明基板の上に形成する第１層と、真空破壊される
ことなく、第２の物理蒸着法を用いて該第１層の上に連
続的に形成する第２層とを含む、薄膜トランジスタ。 - 【請求項１８】 前記第１層はパルスＤＣまたはＲＦス
パッタリングを用いて形成される、請求項１７に記載の
薄膜トランジスタ。 - 【請求項１９】 前記第１層は二酸化ケイ素である、請
求項１７に記載の薄膜トランジスタ。 - 【請求項２０】 前記第２層はアモルファスシリコンで
ある、請求項１９に記載の薄膜トランジスタ。 - 【請求項２１】 透明基板と、 物理蒸着法を用いて該透明基板の上に形成される第１層
と、 真空破壊されることなく、該物理蒸着法および結晶化の
ためのアニーリングプロセスを用いて、該第１層の上に
連続的に形成する第２層とを含む、ポリシリコン薄膜ト
ランジスタ。 - 【請求項２２】 前記第１層を形成すための前記物理蒸
着法はパルスＤＣまたはＲＦスパッタリングを含む、請
求項２１に記載の薄膜トランジスタ。 - 【請求項２３】 前記第１層は二酸化ケイ素である、請
求項２１に記載の薄膜トランジスタ。 - 【請求項２４】 前記第２層は多結晶シリコンである、
請求項２３に記載の薄膜トランジスタ。 - 【請求項２５】 透明基板と、 第１の物理蒸着法を用いて該透明基板の上に形成される
第１層と、 真空破壊されることなく、第２の物理蒸着法を用いて該
第１層の上に連続的に形成される第２層とを含む、ディ
スプレイデバイス。 - 【請求項２６】 前記第１層はパルスＤＣまたはＲＦス
パッタリングを用いて形成される、請求項２５に記載の
デバイス。 - 【請求項２７】 前記第１層は二酸化ケイ素である、請
求項２５に記載のデバイス。 - 【請求項２８】 前記第２層はアモルファスシリコンで
ある、請求項２７に記載のデバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/945,063 US6900083B2 (en) | 2001-08-31 | 2001-08-31 | Method of forming multi-layers for a thin film transistor |
| US09/945,063 | 2001-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003158138A true JP2003158138A (ja) | 2003-05-30 |
Family
ID=25482563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220491A Withdrawn JP2003158138A (ja) | 2001-08-31 | 2002-07-29 | 薄膜トランジスタ用の多層を形成する方法およびこれによって形成されたデバイス |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6900083B2 (ja) |
| JP (1) | JP2003158138A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012087391A (ja) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | スパッタリング用ターゲット材、珪素含有膜の成膜方法、およびフォトマスクブランク |
| JP2014222352A (ja) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | フォトマスクブランクの製造方法 |
| JP2015108190A (ja) * | 2013-11-07 | 2015-06-11 | エスピーティーエス テクノロジーズ リミティド | 二酸化ケイ素の堆積 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080027296A (ko) * | 2005-07-01 | 2008-03-26 | 후지필름 디마틱스, 인크. | 유체 방사기 상의 비습식성 코팅 |
| JP2007305698A (ja) * | 2006-05-09 | 2007-11-22 | Nec Corp | 半導体装置及びその製造方法 |
| CN102642404B (zh) * | 2006-12-01 | 2015-10-28 | 富士胶卷迪马蒂克斯股份有限公司 | 在流体喷射器上的非润湿涂层 |
| WO2010051282A1 (en) * | 2008-10-27 | 2010-05-06 | University Of Toledo | Low-temperature pulsed dc reactive sputtering deposition of thin films from metal targets |
| WO2010051272A1 (en) * | 2008-10-30 | 2010-05-06 | Fujifilm Corporation | Non-wetting coating on a fluid ejector |
| US8262200B2 (en) * | 2009-09-15 | 2012-09-11 | Fujifilm Corporation | Non-wetting coating on a fluid ejector |
| US20160221097A1 (en) * | 2015-01-29 | 2016-08-04 | Sandia Corporation | Coatings to enhance wetting, adhesion and strength |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499979A3 (en) * | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| KR100355938B1 (ko) * | 1993-05-26 | 2002-12-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| US5773088A (en) * | 1995-12-05 | 1998-06-30 | Materials Research Group, Inc. | Treatment system including vacuum isolated sources and method |
| US6391690B2 (en) * | 1995-12-14 | 2002-05-21 | Seiko Epson Corporation | Thin film semiconductor device and method for producing the same |
| JP3516424B2 (ja) * | 1996-03-10 | 2004-04-05 | 株式会社半導体エネルギー研究所 | 薄膜半導体装置 |
| US6506635B1 (en) * | 1999-02-12 | 2003-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and method of forming the same |
-
2001
- 2001-08-31 US US09/945,063 patent/US6900083B2/en not_active Expired - Fee Related
-
2002
- 2002-07-29 JP JP2002220491A patent/JP2003158138A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012087391A (ja) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | スパッタリング用ターゲット材、珪素含有膜の成膜方法、およびフォトマスクブランク |
| US8647795B2 (en) | 2010-10-22 | 2014-02-11 | Shin-Etsu Chemical Co., Ltd. | Sputtering target material, silicon-containing film forming method, and photomask blank |
| JP2015108190A (ja) * | 2013-11-07 | 2015-06-11 | エスピーティーエス テクノロジーズ リミティド | 二酸化ケイ素の堆積 |
| JP2014222352A (ja) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | フォトマスクブランクの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030042545A1 (en) | 2003-03-06 |
| US6900083B2 (en) | 2005-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171661B1 (en) | Deposition of copper with increased adhesion | |
| US6319728B1 (en) | Method for treating a deposited film for resistivity reduction | |
| US6120846A (en) | Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition | |
| JP2002329847A (ja) | ｈｉｇｈ−ｋ絶縁膜を備えた単一トランジスタ強誘電体トランジスタ構造、およびその製造方法 | |
| JP2002053954A (ja) | 物理蒸着真空チャンバ、物理蒸着方法、薄膜デバイスおよび液晶ディスプレイ | |
| JP2002343790A (ja) | 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法 | |
| JP2003158138A (ja) | 薄膜トランジスタ用の多層を形成する方法およびこれによって形成されたデバイス | |
| US7648873B2 (en) | Methods of forming capacitors | |
| KR100318457B1 (ko) | 플라즈마를이용한강유전체박막형성방법 | |
| KR100451569B1 (ko) | 수소배리어막을 구비한 반도체 장치의 제조 방법 | |
| JPH11233513A (ja) | 強誘電体膜を用いた装置の製造方法及び装置 | |
| US20040198046A1 (en) | Method for decreasing contact resistance of source/drain electrodes | |
| US20020086480A1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
| US7157334B2 (en) | Method of manufacturing flash memory device | |
| JPH08213386A (ja) | 半導体装置の製造方法 | |
| US6579425B2 (en) | System and method for forming base coat and thin film layers by sequential sputter depositing | |
| JPH0817174B2 (ja) | 絶縁膜の改質方法 | |
| JP3563032B2 (ja) | 半導体装置及びその製造方法 | |
| KR20020002754A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JP2779996B2 (ja) | 半導体装置の製造方法 | |
| CN1716636A (zh) | 薄膜晶体管及其制备方法 | |
| KR100388203B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2005175408A (ja) | 酸化・窒化絶縁薄膜の形成方法 | |
| KR20060101965A (ko) | 박막 제조 방법 및 이를 이용한 게이트 구조물, 커패시터의제조 방법 | |
| JP3869537B2 (ja) | 半導体装置の製造方法及び多層配線の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051004 |