JP2003157294A - 論理回路のテスト容易化方法 - Google Patents

論理回路のテスト容易化方法

Info

Publication number
JP2003157294A
JP2003157294A JP2001356330A JP2001356330A JP2003157294A JP 2003157294 A JP2003157294 A JP 2003157294A JP 2001356330 A JP2001356330 A JP 2001356330A JP 2001356330 A JP2001356330 A JP 2001356330A JP 2003157294 A JP2003157294 A JP 2003157294A
Authority
JP
Japan
Prior art keywords
test
description
circuit
facilitating
rtl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001356330A
Other languages
English (en)
Other versions
JP3701230B2 (ja
Inventor
Hiroshi Date
博 伊達
Toshinori Hosokawa
利典 細川
Michiaki Muraoka
道明 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Technology Academic Research Center
Original Assignee
Semiconductor Technology Academic Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Technology Academic Research Center filed Critical Semiconductor Technology Academic Research Center
Priority to JP2001356330A priority Critical patent/JP3701230B2/ja
Priority to US10/190,158 priority patent/US7437340B2/en
Priority to TW091115417A priority patent/TWI281625B/zh
Priority to CNB021253897A priority patent/CN1223931C/zh
Publication of JP2003157294A publication Critical patent/JP2003157294A/ja
Application granted granted Critical
Publication of JP3701230B2 publication Critical patent/JP3701230B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 テスト容易化のために付加する回路の面積を
低減する。 【解決手段】 演算解析部３０において動作記述１０内
の演算を抽出し、動作合成の際に展開される演算につい
ては、展開前の演算に対してテスト容易化するが回路面
積を低減できるときは、動作合成の際に展開しないこと
を指示するパラメータを生成し、テスト容易化構造をＤ
ＦＴライブラリに追加する（３４）。動作合成部１２′
においてはパラメータに従って演算を展開しない形のＲ
ＴＬ記述１４′を生成する。テスト容易化部１６′にお
いてＤＦＴライブラリ１７′を参照してテスト容易化
し、その後演算を展開する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、論理回路のテスト
容易化の方法と装置およびプログラムに関する。
【０００２】
【従来の技術】従来、論理回路のテスト容易化設計技術
としては、論理回路のＲＴＬ回路記述に対してテスト容
易化を行う、和田、増澤、Ｋ．Ｓａｌｕｊａ、藤原、
“完全故障検出効率を保証するデータパスの非スキャン
テスト容易化設計法、”電子情報通信学会論文誌Ｄ−
Ｉ，ＶＯＬ．Ｊ８２−Ｄ−Ｉ，Ｎｏ．７，Ｊｕｌｙ １
９９９、に記載されたものが知られている。この文献で
は、ＲＴＬ回路記述とＤＦＴライブラリを入力しテスト
容易化回路を付加したテスト容易化済ＲＴＬ回路を生成
する。
【０００３】このテスト容易化回路とは、外部入力から
テスト対象となる回路要素の入力へ任意の値を伝達しそ
の出力の値を外部出力へ伝達することを可能にするた
め、各回路要素へ必要に応じて付加されるマスク素子や
バイパス回路を用いたスルー機能とレジスタのホールド
機能である。
【０００４】
【発明が解決しようとする課題】テスト容易化回路の生
成においては、各演算器に対してテスト容易化のために
付加する回路の面積をなるべく小さくすることが要求さ
れている。本発明は、テスト容易化のために付加する回
路面積を低減することを目的とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明では、動作記述に含まれる演算を抽出し、抽出
された各演算について、展開前の演算に対してテスト容
易化するか、演算を複数の回路要素に展開した後の各回
路要素に対してテスト容易化するかを決定し、決定に従
って、動作記述からテスト容易化したＲＴＬ記述を生成
する。
【０００６】この決定は例えばテスト容易化による回路
面積の増加を評価することにより行なわれる。
【０００７】
【発明の実施の形態】前述のテスト容易化回路の付加
は、従来では、図１に示すように、Ｃ言語などにより回
路の動作を記述した動作記述１０から動作合成１２によ
りＲＴＬ記述１４を生成した後にＤＦＴライブラリ１７
を参照して行なわれていた（１６，１８）。ＲＴＬ記述
１４の生成の際には、動作記述に含まれる例えば Ｙ＝｜Ａ−Ｂ｜ のような演算（図２参照）は、 ｉｆ Ａ＞Ｂ ｔｈｅｎ Ｙ＝Ａ−Ｂ ｅｌｓｅ Ｙ＝Ｂ−Ａ のように展開される。これは図３に示す回路に相当す
る。このように展開された後に従来のＤＦＴライブラリ
１７を参照してテスト容易化１６が行なわれると、図３
の比較器２２と引算器２４にスルー機能を実現するため
の回路を付加することになる。
【０００８】一方、展開前の図２に着目すると、図４に
示すように、ＴＥＳＴ入力を０にすることによりＢ入力
をゼロにするＡＮＤ回路２６を付加するだけで演算Ｙ＝
｜Ａ−Ｂ｜に対するスルー機能を達成でき、テスト容易
化のために付加される回路の面積を削減することができ
る。
【０００９】本発明では、動作記述内に含まれている各
演算について、展開前の演算に対してテスト容易化する
か、演算を複数の回路要素に展開した後の各回路要素に
対してテスト容易化するかを決定し、決定に従って動作
記述からテスト容易化したＲＴＬ記述を生成する。この
決定は例えばテスト容易化による回路面積の増加をそれ
ぞれ評価して比較することにより行なわれる。
【００１０】図５は本発明に係るテスト容易化処理の一
実施例のフローチャートであり、図６はその中の演算解
析部３０の処理の一例を示し、図７はＤＦＴライブラリ
とパラメータ演算部３４の処理の一例を示す。
【００１１】図５において、演算解析部３０は動作記述
１０中に現われる演算の種類を解析し抽出する。例えば
図６に示すような（ａ１，ａ２）と（ｂ１，ｂ２）の２
点間のマンハッタン距離を計算する回路の場合、動作記
述１０から“ｄｉｆｆ（Ａ，Ｂ）”と“＋”の２つの演
算が使用演算リスト３２として抽出される。
【００１２】ＤＦＴライブラリ及びパラメータ生成部３
４はこの使用演算リスト３２を入力し、各演算について
展開の可能性および展開可能である場合には展開前の演
算に対してテスト容易化する場合と展開後にテスト容易
化する場合のそれぞれについて、例えば付加回路の面積
を評価し、その結果に基いて展開前の演算に対してテス
ト容易化するか展開後にテスト容易化するかの決定を行
なう。展開前にテスト容易化すると決定された演算につ
いては、演算を展開しないことを指示するパラメータ３
６と、ＤＦＴライブラリ１７に追加する情報を生成し出
力する。ＤＦＴライブラリ１７に追加する情報には、演
算とその演算のテスト容易化の形態とその演算の展開の
形態が含まれる。
【００１３】図７に示すように、マンハッタン距離を計
算する回路の例では、Ｙ＝ｄｉｆｆ（Ａ，Ｂ）を展開し
ないことを指示するパラメータが生成され、ＤＦＴライ
ブラリ１７に追加するものとしては、ｄｉｆｆ（Ａ，
Ｂ）とそのスルー機能付加の形態と展開のための回路情
報とが生成される。
【００１４】図５に戻って、動作合成部１２′は、動作
記述１０からＲＴＬ記述１４′を生成する。この際に演
算を展開しないことをパラメータ３６で指示されている
演算については、演算を展開しない。テスト容易化部１
６′はＤＦＴライブラリ１７′を参照してＲＴＬ記述１
４′のテスト容易化を行なう。この際に、展開のための
回路情報がＤＦＴライブラリ１７′に格納されている演
算については、テスト容易化のための回路を付加した後
に演算の展開が行なわれ、テスト容易化済ＲＴＬ記述１
８′が生成される。マンハッタン距離を計算する回路の
例では、Ｙ＝｜Ａ−Ｂ｜のＢにテスト容易化のためのＡ
ＮＤ回路（前述）が付加され、さらに比較器とセレクタ
と引算器に展開された形のテスト容易化済ＲＴＬ記述が
生成される。
【００１５】図８には３次ラティスウェーブフィルタの
動作記述に対応するデータフローグラフを示す。図中、
ＰＩはデータの入力、ＰＯはデータの出力、Ｄ１，Ｄ
２，Ｄ３はデータ変換、黒丸は変数を表わす。この場合
に、演算解析部３０が抽出する演算リストは｛＋（加
算）、＊（乗算）｝となる。乗算器は動作合成において
通常、図９に示す加算器を使った回路に展開されるが、
この展開された各回路要素に対してテスト容易化すると
付加すべき回路面積が増大する。そこで、ＤＦＴライブ
ラリとパラメータ演算部３４はＤＦＴライブラリに乗算
器用として図１０に示すテスト容易化の構成と図９に示
す展開の構成を追加し、＊（乗算）を加算器を使用した
回路に展開しないことを指示するパラメータを生成す
る。
【００１６】これにより、動作合成部１２′は図１１に
示すように、乗算器（Ｍｕｌｔ．１）を展開しない形の
ＲＴＬ記述１４′を生成し、テスト容易化部１６′はＤ
ＦＴライブラリ１７′を参照して、図１２に示すように
乗算器に対するテスト容易化を行なう。図示しないが、
この後テスト容易化部１６′はＤＦＴライブラリ１７′
の情報に基いて乗算器Ｍｕｌｔ．１を加算器を使用した
構成に展開する。
【００１７】以上説明した例では、動作合成と演算解析
部とＤＦＴライブラリ及びパラメータ生成部とを区別し
て構成した例で説明したが、動作合成の中に演算解析部
とＤＦＴライブラリ及びパラメータ生成部の機能をもた
せることによっても同様に実施可能である。
【００１８】また、図１３に示すように動作記述そのも
のを変更することによっても同様に実施可能である。こ
の場合に、前述のマンハッタン距離計算の例では、ブロ
ック４０において、動作記述 （マンハッタン距離計算） Ｙ＝ｄｉｆｆ（ａ１，ｂ１）＋ｄｉｆｆ（ａ２，ｂ２） ｄｉｆｆ（Ａ，Ｂ）＝｜Ａ−Ｂ｜ は、 （マンハッタン距離計算） Ｙ＝ｄｉｆｆ（ａ１，ｂ１）＋ｄｉｆｆ（ａ２，ｂ２） ｄｉｆｆ（Ａ，Ｂ）＝｜Ａ−Ｂ｜ （ｄｉｆｆ（Ａ，Ｂ）のアルゴリズム） ｉｆ Ａ＞Ｂ ｔｈｅｎ ｄｉｆｆ（Ａ，Ｂ）＝Ａ−Ｂ ｅｌｓｅ ｄｉｆｆ（Ａ，Ｂ）＝Ｂ−Ａ に変換され、ｄｉｆｆ（Ａ，Ｂ）を展開しないことを指
示するパラメータが生成される。動作合成部１２′はパ
ラメータの指示に従ってｄｉｆｆ（Ａ，Ｂ）を展開しな
いＲＴＬ記述を生成し、テスト容易化部１６′はｄｉｆ
ｆ（Ａ，Ｂ）に対してＤＦＴライブラリ１７′を参照し
てテスト容易化した後、展開する。
【００１９】これまでに説明したテスト容易化方法はコ
ンピュータに所定の処理を実行させるためのプログラム
により実現される。このプログラムは、コンピュータに
接続されたハードディスクに格納しても良いし、ＣＤ−
ＲＯＭなどの記憶媒体に記憶させて必要に応じてＣＤ−
ＲＯＭをＣＤ−ＲＯＭドライブへ挿入することにより、
ＣＤ−ＲＯＭに格納されたプログラムをコンピュータ内
の記憶装置へ読み込ませても良いし、ネットワークを介
してネットワークに接続された記憶装置から必要に応じ
てパーソナルコンピュータ内の記憶装置へ読み込ませて
も良い。それによって、本発明の方法及び装置が実現さ
れる。
【００２０】
【発明の効果】以上のように本発明によれば、テスト容
易化のために付加する回路の面積を低減するという有利
な効果が得られる。
【図面の簡単な説明】
【図１】従来のテスト容易化の手順を示す図である。
【図２】動作記述内の演算の一例を示す図である。
【図３】図２の演算を展開した形を示す図である。
【図４】展開前の演算を考慮したテスト容易化の一例を
示す図である。
【図５】本発明のテスト容易化の手順を示す図である。
【図６】演算解析部の動作の一例を示す図である。
【図７】ＤＦＴライブラリ及びパラメータ生成部の動作
の一例を示す図である。
【図８】動作記述の他の例を示すデータフローグラフで
ある。
【図９】乗算器の展開を示す図である。
【図１０】展開前の乗算器を考慮したテスト容易化の例
を示す図である。
【図１１】図８の動作記述から生成されるＲＴＬ記述を
示す図である。
【図１２】テスト容易化したＲＴＬ記述の例を示す図で
ある。
【図１３】本発明のテスト容易化の手順の他の例を示す
図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G132 AA01 AC11 AL00 5B046 AA08 BA03 KA06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）動作記述に含まれる演算を抽出
    し、 （ｂ）抽出された各演算について、展開前の演算に対し
    てテスト容易化するか、演算を複数の回路要素に展開し
    た後の各回路要素に対してテスト容易化するかを決定
    し、 （ｃ）決定に従って、動作記述からテスト容易化したＲ
    ＴＬ記述を生成する各ステップを具備する論理回路のテ
    スト容易化方法。
  2. 【請求項２】 ステップ（ｂ）は（ｉ）各演算につい
    て、複数の回路要素に展開するか否かを示すパラメータ
    を生成し、 （ii）展開前の演算に対してテスト容易化する演算につ
    いて、テスト容易化の形態および、演算の展開形態を示
    す回路情報を生成するサブステップを含み、 ステップ（ｃ）は、 （ｉ）前記パラメータに従って、動作記述から演算を複
    数の回路要素に展開したＲＴＬ記述および演算を展開し
    ないＲＴＬ記述を含むＲＴＬ記述を生成し、 （ii）前記テスト容易化形態および回路情報に従って、
    該ＲＴＬ記述からテスト容易化したＲＴＬ記述を生成す
    るサブステップを含む請求項１記載の方法。
  3. 【請求項３】 前記テスト容易化形態および回路情報は
    各回路要素に対するテスト容易化の形態を記憶するＤＦ
    Ｔライブラリに追加され、 サブステップ（ｃ）（ii）において、該ＤＦＴライブラ
    リを参照することによってＲＴＬ記述からテスト容易化
    したＲＴＬ記述が生成される請求項２記載の方法。
  4. 【請求項４】 ステップ（ｂ）における決定はテスト容
    易化による回路面積の増加を評価することにより行なわ
    れる請求項１記載の方法。
  5. 【請求項５】 動作記述に含まれる演算を抽出する演算
    解析部と、 抽出された各演算について、展開前の演算に対してテス
    ト容易化するか、演算を複数の回路要素に展開した後の
    各回路要素に対してテスト容易化するかを決定する手段
    と、 決定に従って、動作記述からテスト容易化したＲＴＬ記
    述を生成する手段とを具備する論理回路のテスト容易化
    装置。
  6. 【請求項６】 前記決定手段は各演算について、複数の
    回路要素に展開するか否かを示すパラメータを生成する
    手段と、 展開前の演算に対してテスト容易化する演算について、
    テスト容易化の形態および、演算の展開形態を示す回路
    情報を生成する手段とを含み、 前記生成手段は、 前記パラメータに従って、動作記述から演算を複数の回
    路要素に展開したＲＴＬ記述および演算を展開しないＲ
    ＴＬ記述を含むＲＴＬ記述を生成する動作合成部と、 前記テスト容易化形態および回路情報に従って、該ＲＴ
    Ｌ記述からテスト容易化したＲＴＬ記述を生成するテス
    ト容易化部とを含む請求項５記載の装置。
  7. 【請求項７】 前記テスト容易化形態および回路情報は
    各回路要素に対するテスト容易化の形態を記憶するＤＦ
    Ｔライブラリに追加され、 前記テスト容易化部は、該ＤＦＴライブラリを参照する
    ことによってＲＴＬ記述からテスト容易化したＲＴＬ記
    述を生成する請求項６記載の装置。
  8. 【請求項８】 前記決定手段の決定はテスト容易化のた
    めの回路面積の増加を評価することにより行なわれる請
    求項５記載の装置。
  9. 【請求項９】 請求項１〜４記載のいずれか１項に記載
    の方法をコンピュータに実行させるためのプログラムを
    記憶した記憶媒体。
  10. 【請求項１０】 請求項１〜４記載のいずれか１項に記
    載の方法をコンピュータに実行させるためのプログラ
    ム。
JP2001356330A 2001-11-21 2001-11-21 論理回路のテスト容易化方法 Expired - Fee Related JP3701230B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001356330A JP3701230B2 (ja) 2001-11-21 2001-11-21 論理回路のテスト容易化方法
US10/190,158 US7437340B2 (en) 2001-11-21 2002-07-05 Designing of a logic circuit for testability
TW091115417A TWI281625B (en) 2001-11-21 2002-07-11 Designing of logic circuit for testability
CNB021253897A CN1223931C (zh) 2001-11-21 2002-07-30 逻辑电路的易测化设计

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001356330A JP3701230B2 (ja) 2001-11-21 2001-11-21 論理回路のテスト容易化方法

Publications (2)

Publication Number Publication Date
JP2003157294A true JP2003157294A (ja) 2003-05-30
JP3701230B2 JP3701230B2 (ja) 2005-09-28

Family

ID=19167871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001356330A Expired - Fee Related JP3701230B2 (ja) 2001-11-21 2001-11-21 論理回路のテスト容易化方法

Country Status (4)

Country Link
US (1) US7437340B2 (ja)
JP (1) JP3701230B2 (ja)
CN (1) CN1223931C (ja)
TW (1) TWI281625B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2168045B2 (es) 1999-11-05 2004-01-01 Ind Aux Es Faus Sl Nuevo suelo laminado directo.
US8209928B2 (en) 1999-12-13 2012-07-03 Faus Group Embossed-in-registration flooring system
US6691480B2 (en) 2002-05-03 2004-02-17 Faus Group Embossed-in-register panel system
US7836649B2 (en) 2002-05-03 2010-11-23 Faus Group, Inc. Flooring system having microbevels
US8181407B2 (en) 2002-05-03 2012-05-22 Faus Group Flooring system having sub-panels
US8112958B2 (en) 2002-05-03 2012-02-14 Faus Group Flooring system having complementary sub-panels
US8201377B2 (en) 2004-11-05 2012-06-19 Faus Group, Inc. Flooring system having multiple alignment points
CN103376399B (zh) * 2012-04-24 2015-08-05 北京兆易创新科技股份有限公司 一种逻辑电路
CN103885819B (zh) * 2012-12-21 2017-11-17 中国科学院微电子研究所 一种针对fpga面积优化的优先级资源共享方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513123A (en) 1994-06-30 1996-04-30 Nec Usa, Inc. Non-scan design-for-testability of RT-level data paths
US5949692A (en) * 1996-08-28 1999-09-07 Synopsys, Inc. Hierarchical scan architecture for design for test applications
US6311317B1 (en) * 1999-03-31 2001-10-30 Synopsys, Inc. Pre-synthesis test point insertion
US6931572B1 (en) * 1999-11-30 2005-08-16 Synplicity, Inc. Design instrumentation circuitry

Also Published As

Publication number Publication date
US7437340B2 (en) 2008-10-14
TWI281625B (en) 2007-05-21
CN1420430A (zh) 2003-05-28
JP3701230B2 (ja) 2005-09-28
CN1223931C (zh) 2005-10-19
US20030097347A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
Naviner et al. FIFA: A fault-injection–fault-analysis-based tool for reliability assessment at RTL level
JPH11153646A (ja) 故障伝搬経路抽出システム及びその方法並びにその制御プログラムを記録した記録媒体
JP2003157294A (ja) 論理回路のテスト容易化方法
US20020144218A1 (en) Method and device for verification of VLSI designs
US20050228616A1 (en) Method and system for providing fast design for testability prototyping in integrated circuit designs
US7203880B2 (en) Generating an abbreviated netlist including pseudopin inputs and output nodes
Shah et al. Multiple stuck-at fault testability analysis of ROBDD based combinational circuit design
JP4039853B2 (ja) テスト容易化設計システム
JP4370335B2 (ja) Ｌｓｉ解析プログラム、該プログラムを記録した記録媒体、ｌｓｉ解析装置、およびｌｓｉ解析方法
US8015523B2 (en) Method and system for sequential netlist reduction through trace-containment
JP2001135791A (ja) 集積回路及びその集積回路の回路設計方法
Kukimoto et al. Approximate timing analysis of combinational circuits under the xbdO model
JP4097461B2 (ja) テスト容易化設計システム、テスト容易化設計方法、プログラムおよび記録媒体
US7398424B2 (en) False path detection program
JPH0894714A (ja) Ｌｓｉの故障箇所推定方法
Polian et al. Exact computation of maximally dominating faults and its application to n-detection tests for full-scan circuits
JP3196735B2 (ja) 順序回路等価検証装置、方法及び記録媒体
US10783305B1 (en) System, method, and computer program product for handling combinational loops associated with the formal verification of an electronic circuit design
JP2004185550A (ja) 半導体集積回路のテスト容易化設計方法および装置
JP4332680B2 (ja) テスト容易化設計システム
JP2001235522A (ja) テストベクタ作成装置
JP2972499B2 (ja) 論理回路遅延シミュレータ装置
Nešković et al. SystemC Model of Power Side-Channel Attacks Against AI Accelerators: Superstition or not?
Chen et al. Efficient BIST TPG design and test set compaction for delay testing via input reduction
Armstrong et al. Rapid development and testing of behavioral models

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050502

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S202 Request for registration of non-exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R315201

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080722

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090722

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100722

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110722

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees