CN1223931C

CN1223931C - 逻辑电路的易测化设计

Info

Publication number: CN1223931C
Application number: CNB021253897A
Authority: CN
Inventors: 伊达博; 细川利典; 村冈道明
Original assignee: SEMICONDUCTOR MECHANICS RESEARCH CENTER Co Ltd
Current assignee: Semiconductor Mechanics Research Center Co., Ltd.
Priority date: 2001-11-21
Filing date: 2002-07-30
Publication date: 2005-10-19
Anticipated expiration: 2022-07-30
Also published as: US7437340B2; TWI281625B; CN1420430A; JP3701230B2; JP2003157294A; US20030097347A1

Abstract

减小为易测化所要增加的电路面积。在运算分析单元中提取出行为描述中包含的运算；当在行为合成的时候展开任何运算时，如果对展开之前的运算应用DFT能更大程度地减小该电路面积的话，则生成一个参数指出在行为合成的时候该运算不要被展开，并向DFT库添加DFT信息。行为合成单元根据该参数生成不展开该运算的RTL描述。DFT单元通过参照该DFT库来实施DFT，进而展开该运算。

Description

逻辑电路的易测化设计

技术领域

本发明涉及把易测性设计(design-for-testability，易测化)(DFT)技术应用于逻辑电路的方法和装置，以及实现这一应用所需要的程序。

背景技术

先前已知的用于逻辑电路的DFT技术包括由Wada H.、Masuzawa、K.Saluja、以及Fujiwara写的文章中描述的那种技术，该文章题为“提供完全故障有效性的数据路径的非扫描DFT方法”(IEICE学报D-I，Vol.J82-D-I，No.7，1999年7月)。根据这篇文章，输入RTL电路描述和DFT库，通过把实现DFT的电路纳入其中，生成具有DFT的RTL电路。

根据需要，对每个电路元件增加实现DFT的电路，每个该实现DFT的电路具有使用屏蔽元件或旁路电路实现的寄存器保持功能或通过(passthrough)功能，从而能把任意值从外部输入端加到要测试的电路元件的输入端，并使该电路元件的输出值能传播到一个外部输出端。

发明内容

在生成具有DFT的电路时，希望加到每个算术运算单元上的用于实现易测性(easy testability)的电路的面积尽可能小。本发明的一个目的就是减小为易测性而增加的电路的面积。

为解决这一问题，根据本发明，提取出在行为描述中包含的运算，对每个提取出的运算，决定是要在展开之前对运算应用DFT还是要对已把该运算展开到其中的多个电路元件中的每一个应用DFT，并根据这样做出的决定，从行为描述中生成带有DFT的RTL描述。

例如，通过评估由于应用DFT会造成的电路面积的增大，来做出决定。

附图说明

图1图示了根据先有技术的DFT处理过程；

图2图示了在行为描述中包含的一个运算的示例；

图3图示了图2的运算的展开形式；

图4图示了通过考虑展开之前的运算实现的DFT的一个示例；

图5图示了根据本发明的DFT处理过程；

图6图示了一个运算分析单元的操作的示例；

图7图示了一个DFT库和参数生成单元的操作的示例；

图8是显示行为描述的另一举例的数据流图；

图9以展开形式图示了一个乘法器；

图10图示了通过考虑展开之前的乘法器实现的DFT的一个示例；

图11图示了由图8的行为描述生成的RTL描述；

图12图示了具有DFT的一个RTL描述；以及

图13图示了本发明的DFT处理过程的另一示例。

具体实施方式

如图1中所示，在先有技术中，首先通过行为合成12从以C语言或类似语言描述电路行为的行为描述10生成一个RTL描述14，然后参照一个DFT库17(16和18)，来实施用于实现DFT的电路的添加。当生成RTL描述14时，在行为描述中包含的每个运算，例如运算

Y＝|A-B|(见图2)，

被展开成：

如果A＞B

则Y＝A-B

否则

Y＝B-A这对应于图3中所示电路。在该运算被展开之后，通过访问先有技术的DFT库17实现DFT 16，从而把用于实现通过功能的电路添加到图3中的每个比较器22和减法器24。

另一方面，如果着眼于展开前的图2的运算，则如图4中所示，只要添加一个“与”(AND)电路26，当该“与”电路的测试(TEST)输入置为0时它的B输入置为零，便能实现运算Y＝|A-B|的通过功能，从而能减小为实现DFT所要添加的电路的面积。

在本发明中，对行为描述中包含的每个运算，决定是要对展一之前的运算应用DFT还是要对已把该运算展开到其中的多个电路元件的每一个应用DFT，并根据这样做出的决定，从行为描述生成带有DFT的RTL描述。例如，通过评估由于增加DFT方法会造成的电路面积的增大，来做出这一决定。

图5是一个流程图，说明根据本发明的一个DFT处理过程的一个实施例，图6图示了由那里包含的运算分析单元30完成的处理的一个示例，而图7显示由一个DFT库和参数运算单元34完成的处理的一个示例。

在图5中，运算分析单元30分析行为描述10中出现的每个运算的类型，并提取出该运算。例如，在用于计算两点(a1，a2)和(b1，b2)之间的Manhattan距离的电路的情况中，如图6中所示，从行为描述10中提取出的两个运算“diff(A，B)”和“+”，作为“使用运算列表”32。

DFT库和参数生成单元34将“使用运算列表”32作为输入，并对每个运算判断该运算是否是可展开的；如果它是可展开的，则对例如展开前的运算应用DFT的情况和对展开后应用DFT的情况进行评估要增加的电路的面积，并根据评估的结果，判断是在展开之前还是在展开之后对该运算应用DFT。对于确定在展开之前应用DFT的任何运算，生成并输出指出该运算不要被展开的参数36以及要添加到DFT库17中的信息。要添加到DFT库中的信息包括该运算本身、如何对该运算实现DFT、以及如何对该运算进行展开。

在用于计算Manhattan距离的电路的例子中，生成一个参数指出Y＝diff(A，B)是不要被展开的，并生成运算diff(A，B)、如何添加它的通过功能、以及用于展开的电路信息，作为要添加到DFT库17中的信息，如图7中所示。

回到图5，行为合成单元12′由行为描述10生成RTL描述14′。在这时，由参数36指定为不要被展开的任何运算都不被展开。DFT单元16′通过参考DFT库17′把DFT应用于RTL描述14′。在这时，如果一个运算的用于电路展开的信息被存储在DFT库17′中，则在这种情况中，在添加了为实现DFT而生成的电路之后该运算被展开，从而生成带有DFT18′的RTL描述。在用于计算Manhattan距离的电路的例子中，一个与(AND)电路(和先前描述的与电路相同)被加到Y＝|A-B|中的B输入端以实现DFT，于是以展开为比较器、选择器和减法器的形式生成带有DFT的RTL描述。

图8显示一个数据流图，它对应于一个三阶晶格波过滤器(third-orderlattice wave filter)的行为描述。在该图中，PI是数据输入，PO是数据输出，D1、D2和D3是数据转换，实心黑圈是变量。在这一情况中，由运算分析单元30提取的运算列表是

{+(加)，*(乘)}

在行为合成时，乘法器通常被展开成图9所示使用加法器的电路，但是，如果对展开的电路的每个电路元件应用DFT，则将增大要要添加的电路的面积。所以，DFT库和参数运算单元34把图9和图10所示用于该乘法器的展开的结构添加到DFT库中，并生成一个参数，指出*(乘法)不要被展开到使用加法器的电路中。

结果，行为合成单元12′生成不展开乘法器(Mult.1)的RTL描述14′，如图11中所示，而DFT单元16′通过参照DFT库17′把DFT应用于该乘法器，如图12中所示。尽管这里没有显示，但在此之后DFT单元16′根据DFT库17′中存储的信息，把乘法器Mult.1展开成使用加法器的结构。

在上述例子中，已对行为合成、运算分析单元、DFT库和参数生成单元作为构成的单独部件进行了描述，但也能通过把运算分析单元以及DFT库和参数生成单元的功能纳入到行为合成之中来实现本发明的结构。

再有，还可以如图13所示通过改变行为描述本身来实现该结构。在这种情况中，在上文描述的Manhattan距离计算的例子中，在块40中把行为描述

(Manhattan距离计算)

Y＝diff(a1，b1)+diff(a2，b2)

diff(A，B)＝|A-B|

转换成

(Manhattan距离计算)

Y＝diff(a1，b1)+diff(a2，b2)

diff(A，B)＝|A-B|

(diff(A，B)的算法)

如果A＞B

则diff(A，B)＝A-B

否则

diff(A，B)＝B-A

并生成一个参数指出diff(A，B)是不要被展开的。如该参数指示的那样，行为合成单元12′生成不展开diff(A，B)的RTL描述，而DFT单元16′通过参照DFT库17′对diff(A，B)应用DFT之后展开该运算。

到此所描述的DFT方法是使用一个程序使计算机执行预定处理来实现的。该程序可以存储在与计算机相连的硬盘中，或者可以存储在诸如CD-ROM等存储介质上，并在需要时通过把该CD-ROM插入CD-ROM驱动器可以把该程序读入计算机内的内部存储装置；另一种作法是，该程序可以存储在与一网络相连的存储装置中，并在需要时经由网络把该程序读入计算机内的内部存储装置。从而实现本发明的方法和装置。

如上所述，根据本发明，提供了一种有利的效果，使能减小为实现简易测试能力要添加的电路的面积。

Claims

1.一种易测性设计方法，包含如下步骤：

(a)提取在行为描述中包含的运算；

(b)对每个被提取出的运算，决定是要对展开之前的运算应用易测性设计还是要对已把该运算展开到其中的多个电路元件中的每一个应用易测性设计；以及

(c)根据该决定从行为描述中生成带有易测性设计的RTL描述；

其中，在步骤(b)中是通过评估由于应用易测性设计会造成的电路面积的增大而做出决定的。

2.根据权利要求1的方法，其特征在于步骤(b)包括如下子步骤：

(i)对每个提取出的运算生成一个参数，指出该运算是否要被展开到多个电路元件中；以及

(ii)当决定对展开前的运算应用易测性设计时，生成指出如何对该运算实施易测性设计的易测性设计信息和指出如何进行展开的电路信息，而且

步骤(c)包含如下子步骤：

(i)根据该参数由行为描述生成RTL描述，该RTL描述包括通过把该运算展开到多个电路元件而生成的第一RTL描述以及不展开该运算所生成的第二RTL描述；以及

(ii)根据易测性设计信息和电路信息，由第一和第二RTL描述生成带有易测性设计的RTL描述。

3.根据权利要求2的方法，其特征在于所述易测性设计信息和电路信息被添加到易测性设计库，该易测性设计库存储每个电路元件的易测性设计信息，而且

在子步骤(c)(ii)中，通过参照该易测性设计库，由第一和第二RTL描述生成带有易测性设计的RTL描述。

4.一种实现易测性设计方法的装置，包含：

运算分析单元，用于提取在行为描述中包含的运算；

用于对每个被提取出的运算决定是要对展开之前的运算应用易测性设计还是要对已把该运算展开到其中的多个电路元件中的每一个应用易测性设计的决定装置；以及

用于根据该决定从行为描述中生成带有易测性设计的RTL描述的生成装置；

其中，在决定装置中是通过评估由于应用易测性设计会造成的电路面积的增大而做出决定的。

5.根据权利要求4的装置，其特征在于所述决定装置包括：

对每个提取出的运算生成一个参数的装置，该参数指出该运算是否要被展开到多个电路元件中；以及

当决定对该展开之前的运算应用易测性设计时生成指出如何对该运算实施易测性设计的易测性设计信息和指出如何对该运算进行展开的电路信息，而且

生成RTL描述的上述生成装置包括：

行为合成单元，用于根据所述参数由行为描述生成RTL描述，该RTL描述包括通过把该运算展开到多个电路元件而生成的第一RTL描述以及不展开该运算的情况下生成的第二RTL描述；以及

易测性设计单元，用于根据所述易测性设计信息和电路信息，由第一和第二RTL描述生成带有易测性设计的RTL描述。

6.根据权利要求5的装置，其特征在于所述易测性设计信息和电路信息被添加到易测性设计库，该易测性设计库存储每个电路元件的易测性设计信息，而且

该易测性设计单元通过参照易测性设计库，由第一和第二RTL描述生成带有易测性设计的RTL描述。