JP3196735B2 - 順序回路等価検証装置、方法及び記録媒体 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の順序回路が
論理的に等価であるかどうかを検証する順序回路等価検
証装置、方法及びこの方法を記録した記録媒体に関し、
特にＢＤＤ（Binary Decision Diagram：二分決定図）
の演算に基づいて複数の順序回路が論理的に等価である
かどうかを検証するものに関する。

【０００２】

【従来の技術】従来、一般に、２つの順序回路が論理的
に等価であることを検証するために、テストパタンを入
力して回路動作のシミュレーションを行い、出力信号を
比較する方法が用いられてきた。しかしながら、この方
法は実行に膨大な時間がかかる上、すべての回路動作を
網羅するテストパタンを入力することが事実上不可能で
あるという問題があった。

【０００３】そこで、このような問題を解決するため
に、順序回路の動作を静的に解析する形式的検証（form
alverification）手法が、例えば、文献１：AbhijitGho
sh, et.al,. "SEQUENTIAL LOGIC TESTING AND VERIFICA
TION",KluwerAcademic Publishers, 1992や、文献２：T
ouati,et.al., "Implicit State Enumeration of Finit
e State Machines usingBDD's", in Proc. ICCAD, pp.1
30-133, 1990 で提案されている。この方法は、次のよ
うな原理に基づいて検証を行うものである。

【０００４】ところで、フリップフロップを記憶素子と
する同期式順序回路は、図２７に示すように、組合せ回
路部４０と複数のフリップフロップ４１〜４ｎとから構
成される。ここで、２つの順序回路（順序回路１と順序
回路２）の等価性を検証する場合には、各順序回路が共
通のプライマリ入力信号を持ち、かつプライマリ出力信
号の対応関係が分かっていることを前提とする。そし
て、初期状態から開始して、順序回路１と順序回路２に
対して同一の入力パタンを入力したときに、常に対応す
るプライマリ出力信号が一致すれば２つの順序回路は、
論理的に等価であると判定できる。

【０００５】図２８は、従来より用いられてきた形式的
検証により複数の順序回路が論理的に等価であるかどう
かを検証する順序回路等価検証装置の構成を示すブロッ
ク図である。図２９は、従来の順序回路等価検証装置の
動作を示すフローチャートである。以下、図２８のブロ
ック図と図２９のフローチャートとに従って、従来の順
序回路の等価検証の手法について、説明する。

【０００６】まず、回路入力装置５１は、例えば、ライ
ブラリなどから入力した順序回路１と順序回路２を結合
し順序回路Ｃを生成する（ステップＳ５１〜Ｓ５３）。
この結合は、図３０に示すように、２つの順序回路のプ
ライマリ入力信号を共有させ、対応するプライマリ出力
信号同士をＥＸＯＲゲートに入力し、さらに全てのＥＸ
ＯＲゲートの出力をＯＲゲートに入力することによって
行う。このＯＲゲートの出力信号が論理値「０」ならば
全ての対応するプライマリ出力信号が一致することにな
る。

【０００７】次に、状態遷移ＢＤＤ生成装置５２は、順
序回路Ｃを論理関数に変換し（ステップＳ５４）、さら
に順序回路Ｃの状態遷移を表すＢＤＤを生成する（ステ
ップＳ５５）。初期状態入力装置５４は、入力された初
期状態を論理式に変換し、さらにこれを初期状態のＢＤ
Ｄに変換する（ステップＳ５６）。次状態計算装置５９
は、状態の集合を表す変数Ｓに生成された初期状態のＢ
ＤＤをセットする（ステップＳ５７）。

【０００８】出力信号検査装置５７は、変数Ｓが表す状
態集合における順序回路Ｃのプライマリ出力信号を、Ｂ
ＤＤの演算によって計算する（ステップＳ５８）。そし
て、出力信号検査装置５７は、ステップＳ５８で計算し
たプライマリ出力信号が「０」となっているかどうかを
判定する（ステップＳ５９）。ここで、プライマリ出力
信号が「０」以外になった場合は、結果出力装置５８か
ら順序回路１と順序回路２を不一致という結果を出力し
（ステップＳ５９）、処理を終了する。

【０００９】一方、ステップＳ５８でプライマリ出力信
号が「０」になっていると判定した場合は、出力信号検
査装置５７は、さらに変数Ｓが表す状態集合にそこから
１クロックで到達する状態集合Ｎが含まれるかどうかを
判定する（ステップＳ６２）。次状態計算装置５９は、
変数Ｓが表す状態集合に前記状態集合Ｎを加えて新たな
変数Ｓとし（ステップＳ６３）、ステップＳ５８に戻
る。

【００１０】一方、ステップＳ６２で前記状態集合Ｎが
変数Ｓの表す状態集合に含まれると判定した場合は、出
力信号検査装置５７は、順序回路１と順序回路２を一致
という結果を出力し（ステップＳ６４）、処理を終了す
る。

【００１１】

【発明が解決しようとする課題】ところで、上記従来例
では、順序構造をＢＤＤで表し、回路動作の解析、すな
わち次状態の計算及びある状態集合における出力信号値
の計算は、ＢＤＤの演算の処理によって行っているた
め、ＢＤＤの演算の処理速度に大きく依存する。ここ
で、ＢＤＤの演算の処理速度は対象となるＢＤＤの規模
（ＢＤＤを構成するノード数）の積に比例するが、等価
検証の対象となる順序回路に含まれるフリップフロップ
の数が多くなると、検証対象となる順序回路の構造を表
すＢＤＤの規模が大きくなる。これにより、等価検証の
対象となる順序回路に含まれるフリップフロップの数が
多くなると、ＢＤＤの演算の処理に極端に時間がかかる
ようになり、上記従来例では、順序回路が論理的に等価
であるかどうかの検証が実際上不可能になってしまうと
いう問題があった。

【００１２】本発明は、上記従来例の問題点を解消する
ためになされたものであり、二分決定図の演算に基づい
て複数の順序回路が論理的に等価であるかどうかを検証
する場合に、その検証を高速に行うことができる順序回
路等価検証装置、方法及びこの方法を記録した記録媒体
を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の観点にかかる順序回路等価検証装置
は、論理的に等価であるかどうかの検証の対象となる複
数の順序回路を結合し、１つの結合順序回路を生成する
順序回路結合手段と、前記順序回路結合手段が生成した
結合順序回路の出力を表す論理関数を生成する出力関数
生成手段と、前記結合順序回路の状態遷移をノードの結
合によって表す二分決定図を生成する二分決定図生成手
段と、所定の基準値を保持し、前記二分決定図生成手段
が生成した二分決定図に含まれるノード数が前記所定の
基準値を越えるとき、それぞれに含まれるノード数が前
記所定の基準値以下である複数の二分決定図に分割する
二分決定図分割手段と、前記結合順序回路の状態集合と
して、その初期状態を入力する初期状態入力手段と、前
記二分決定図分割手段によって分割された複数の二分決
定図のそれぞれに前記状態集合に含まれる各状態を適用
し、それぞれに対応する次状態を示す複数の次状態二分
決定図を生成する次状態二分決定図生成手段と、前記次
状態二分決定図生成手段が生成した複数の次状態二分決
定図を結合して前記結合順序回路の次状態を表す次状態
二分決定図を生成し、該次状態二分決定図に対応する次
状態を前記状態集合に追加する次状態二分決定図結合手
段と、前記出力関数生成手段が生成した論理関数に前記
状態集合に含まれる各状態を適用し、各状態での前記結
合順序回路の出力が所定の値になるかどうかを検査する
出力検査手段と、前記出力検査手段の検査結果に従っ
て、前記検証の対象となる複数の順序回路が論理的に等
価であるかどうかを検証する等価検証手段とを備えるこ
とを特徴とする。

【００１４】上記順序回路等価検証装置では、複数の順
序回路が論理的に等価であるかどうかを検証するために
結合した結合順序回路の状態遷移は、二分決定図分割手
段によって分割され、それぞれのノード数が所定の基準
値以下の複数の二分決定図によって表される。すなわ
ち、結合順序回路の状態遷移を示す二分決定図からその
次状態を求める場合に、演算対象となる二分決定図に含
まれるノードの数が少なくて済むようになる。このた
め、複数の順序回路が論理的に等価であるかどうかの検
証を高速に行うことができるようになる。

【００１５】上記順序回路等価検証装置において、前記
順序回路結合手段は、例えば、前記結合の対象となる複
数の順序回路の入力信号を共通とし、前記複数の順序回
路の出力信号をそのすべての一致により所定の値を出力
する一致検出回路に入力することによって、前記複数の
順序回路を結合するものとすることができる。

【００１６】上記順序回路等価検証装置において、前記
二分決定図分割手段が前記二分決定図を分割するための
組み合わせは、複数ある場合がある。このような場合、
前記二分決定図分割手段は、分割によって得られる複数
の二分決定図のそれぞれに含まれるノード数が最大であ
るものが最小となる組み合わせによって前記二分決定図
生成手段が生成した二分決定図を分割することを好適と
する。

【００１７】上記順序回路等価検証装置において、前記
二分決定図分割手段は、前記二分決定図生成手段が生成
した二分決定図を、互いの論理和をとることによって前
記結合順序回路の状態遷移を表すことができる複数の二
分決定図に分割するものとすることができ、前記次状態
二分決定図結合手段は、前記次状態二分決定図生成手段
が生成した複数の次状態二分決定図の論理和をとること
により、前記複数の次状態二分決定図を結合するものと
することができる。

【００１８】上記順序回路等価検証装置は、前記次状態
二分決定図結合手段によって生成された次状態二分決定
図に対応する次状態が、すでに前記状態集合に含まれて
いるかどうかを判定する状態集合判定手段をさらに備え
るものとすることができる。そして、この場合には、前
記等価検証手段は、前記状態判定手段によって次状態が
すでに前記状態集合に含まれていると判定され、かつ前
記出力検査手段の検査結果が前記状態集合に含まれるす
べての状態において前記結合順序回路の出力が所定の値
となるときに、前記検証の対象となる複数の順序回路が
それぞれ論理的に等価であると結論することができる。

【００１９】上記目的を達成するため、本発明の第２の
観点にかかる順序回路等価検証装置は、複数の順序回路
を結合した結合順序回路の状態遷移をノードの結合によ
って表す二分決定図を生成し、該二分決定図から前記結
合順序回路がとりうる各状態を順次求め、各状態におけ
る前記結合順序回路の出力が所定の値になるかどうかを
検査することで前記複数の順序回路が論理的に等価であ
るかどうかを検証する順序回路等価検証装置であって、
所定の手法により結合されることで前記結合順序回路の
状態遷移を表す複数の二分決定図を生成する二分決定図
生成手段と、前記二分決定図生成手段によって生成され
た複数の二分決定図のそれぞれに前記結合順序回路がと
りうる状態を適用し、それぞれに対応する複数の次状態
二分決定図を生成する次状態二分決定図生成手段と、前
記次状態二分決定図生成手段が生成した複数の次状態二
分決定図を結合して前記結合順序回路の次状態を表す次
状態二分決定図を生成し、該次状態二分決定図に対応す
る状態を前記結合順序回路の次状態とする次状態二分決
定図結合手段とを備えることを特徴とする。

【００２０】上記順序回路等価検証装置において、前記
二分決定図生成手段は、それぞれに含まれるノードの数
が所定の基準値以下となるように前記複数の二分決定図
を生成するするものとすることができる。

【００２１】上記順序回路等価検証装置において、前記
二分決定図生成手段は、互いの論理和をとることによっ
て前記結合順序回路の状態遷移を表すことができる複数
の二分決定図を生成するものとすることができ、前記次
状態二分決定図結合手段は、前記次状態二分決定図生成
手段が生成した複数の次状態二分決定図の論理和をとる
ことにより、前記複数の次状態二分決定図を結合するも
のとすることができる。

【００２２】上記目的を達成するため、本発明の第３の
観点にかかる順序回路等価検証方法は、プログラム制御
により動作するコンピュータを用いて実行される方法で
あって、 前記コンピュータが、回路ライブラリに蓄積さ
れた論理的に等価であるかどうかの検証の対象となる複
数の順序回路を読み出すステップと、前記コンピュータ
が、前記読み出した複数の順序回路を結合し、１つの結
合順序回路を生成する順序回路結合ステップと、前記コ
ンピュータが、前記順序回路結合ステップで生成した結
合順序回路の出力を表す論理関数を生成する出力関数生
成ステップと、前記コンピュータが、前記結合順序回路
の状態遷移をノードの結合によって表す二分決定図を生
成する二分決定図生成ステップと、前記コンピュータ
が、所定の基準値を保持し、前記二分決定図生成ステッ
プで生成した二分決定図に含まれるノード数が前記所定
の基準値を越えるとき、それぞれに含まれるノード数が
前記所定の基準値以下である複数の二分決定図に分割す
る二分決定図分割ステップと、前記コンピュータが、前
記結合順序回路の状態集合として、その初期状態を入力
する初期状態入力ステップと、前記コンピュータが、前
記二分決定図分割ステップで分割された複数の二分決定
図のそれぞれに前記状態集合に含まれる各状態を適用
し、それぞれに対応する次状態を示す複数の次状態二分
決定図を生成する次状態二分決定図生成ステップと、前
記コンピュータが、前記次状態二分決定図生成ステップ
で生成した複数の次状態二分決定図を結合して前記結合
順序回路の次状態を表す次状態二分決定図を生成し、該
次状態二分決定図に対応する次状態を前記状態集合に追
加する次状態二分決定図結合ステップと、前記コンピュ
ータが、前記出力関数生成ステップで生成した論理関数
に前記状態集合に含まれる各状態を適用し、各状態での
前記結合順序回路の出力が所定の値になるかどうかを検
査する出力検査ステップと、前記コンピュータが、前記
出力検査ステップでの検査結果に従って、前記検証の対
象となる複数の順序回路が論理的に等価であるかどうか
を検証する等価検証ステップと、前記コンピュータが、
前記等価検証ステップの検証結果を出力装置から出力さ
せるステップとを含むことを特徴とする。

【００２３】上記目的を達成するため、本発明の第４の
観点にかかる順序回路等価検証方法は、プログラム制御
により動作するコンピュータが、回路ライブラリに蓄積
された複数の順序回路を読み出し、前記読み出した複数
の順序回路を結合した結合順序回路の状態遷移をノード
の結合によって表す二分決定図を生成し、該二分決定図
から前記結合順序回路がとりうる各状態を順次求め、各
状態における前記結合順序回路の出力が所定の値になる
かどうかを検査することで前記複数の順序回路が論理的
に等価であるかどうかを検証し、該検証結果を出力装置
から出力させる順序回路等価検証方法であって、前記コ
ンピュータが、所定の手法により結合されることで前記
結合順序回路の状態遷移を表す複数の二分決定図を生成
する二分決定図生成ステップと、前記コンピュータが、
前記二分決定図生成ステップで生成された複数の二分決
定図のそれぞれに前記結合順序回路がとりうる状態を適
用し、それぞれに対応する複数の次状態二分決定図を生
成する次状態二分決定図生成ステップと、前記コンピュ
ータが、前記次状態二分決定図生成ステップで生成した
複数の次状態二分決定図を結合して前記結合順序回路の
次状態を表す次状態二分決定図を生成し、該次状態二分
決定図に対応する状態を前記結合順序回路の次状態とす
る次状態二分決定図結合ステップとを含むことを特徴と
する。

【００２４】上記目的を達成するため、本発明の第５の
観点にかかるコンピュータ読み取り可能な記録媒体は、
回路ライブラリに蓄積された論理的に等価であるかどう
かの検証の対象となる複数の順序回路を読み出すステッ
プと、前記読み出した複数の順序回路を結合し、１つの
結合順序回路を生成する順序回路結合ステップと、前記
順序回路結合ステップで生成した結合順序回路の出力を
表す論理関数を生成する出力関数生成ステップと、前記
結合順序回路の状態遷移をノードの結合によって表す二
分決定図を生成する二分決定図生成ステップと、所定の
基準値を保持し、前記二分決定図生成ステップで生成し
た二分決定図に含まれるノード数が前記所定の基準値を
越えるとき、それぞれに含まれるノード数が前記所定の
基準値以下である複数の二分決定図に分割する二分決定
図分割ステップと、前記結合順序回路の状態集合とし
て、その初期状態を入力する初期状態入力ステップと、
前記二分決定図分割ステップで分割された複数の二分決
定図のそれぞれに前記状態集合に含まれる各状態を適用
し、それぞれに対応する次状態を示す複数の次状態二分
決定図を生成する次状態二分決定図生成ステップと、前
記次状態二分決定図生成ステップで生成した複数の次状
態二分決定図を結合して前記結合順序回路の次状態を表
す次状態二分決定図を生成し、該次状態二分決定図に対
応する次状態を前記状態集合に追加する次状態二分決定
図結合ステップと、前記出力関数生成ステップで生成し
た論理関数に前記状態集合に含まれる各状態を適用し、
各状態での前記結合順序回路の出力が所定の値になるか
どうかを検査する出力検査ステップと、前記出力検査ス
テップでの検査結果に従って、前記検証の対象となる複
数の順序回路が論理的に等価であるかどうかを検証する
等価検証ステップと、 前記等価検証ステップの検証結果
を出力装置から出力するステップとをコンピュータ装置
に実行させるためのプログラムを記録することを特徴と
する。

【００２５】上記目的を達成するため、本発明の第６の
観点にかかるコンピュータ読み取り可能な記録媒体は、
回路ライブラリに蓄積された複数の順序回路を読み出
し、前記読み出した複数の順序回路を結合した結合順序
回路の状態遷移をノードの結合によって表す二分決定図
を生成し、該二分決定図から前記結合順序回路がとりう
る各状態を順次求め、各状態における前記結合順序回路
の出力が所定の値になるかどうかを検査することで前記
複数の順序回路が論理的に等価であるかどうかを検証
し、該検証結果を出力装置から出力するプログラムを記
録した記録媒体であって、所定の手法により結合される
ことで前記結合順序回路の状態遷移を表す複数の二分決
定図を生成する二分決定図生成ステップと、前記二分決
定図生成ステップで生成された複数の二分決定図のそれ
ぞれに前記結合順序回路がとりうる状態を適用し、それ
ぞれに対応する複数の次状態二分決定図を生成する次状
態二分決定図生成ステップと、前記次状態二分決定図生
成ステップで生成した複数の次状態二分決定図を結合し
て前記結合順序回路の次状態を表す次状態二分決定図を
生成し、該次状態二分決定図に対応する状態を前記結合
順序回路の次状態とする次状態二分決定図結合ステップ
とをコンピュータ装置に実行させるためのプログラムを
記録することを特徴とする。

【００２６】

【発明の実施の形態】以下に示す実施の形態は、任意の
論理関数は２つの論理関数の論理和に展開できるとい
う、数式１に示すシャノンの展開定理に基づいている。

【数１】ｆ（ｘ_１，ｘ_２，・・・，ｘ_ｎ）＝ｘ_１’＊ｆ
（０，ｘ_２，・・・，ｘ_ｎ）＋ｘ_１＊ｆ（１，ｘ_２，・・・，
ｘ_ｎ） （但し、「＊」は論理積を、「＋」は論理和を、「’」
は論理否定を表す。以下、同じ）

【００２７】以下、このシャノンの展開定理を利用して
分割した二分決定図（ＢＤＤ）を利用して、複数の順序
回路が論理的に等価であるかどうかを検証する本発明の
実施の形態について、図面を参照して説明する。

【００２８】図１は、この実施の形態にかかる順序回路
等価検証装置の構成を示すブロック図である。図示する
ように、この順序回路等価検証装置は、回路ライブラリ
０は、回路入力装置１と、状態遷移ＢＤＤ生成装置２
と、状態遷移ＢＤＤ分割装置３と、初期状態入力装置４
と、次状態ＢＤＤ計算装置５と、次状態ＢＤＤ結合装置
６と、出力信号検査装置７と、結果出力装置８とから構
成される。

【００２９】回路ライブラリ０は、論理的に等価である
かどうかの検証対象としての候補となりうる複数の順序
回路を蓄積している。

【００３０】回路入力装置１は、プログラム制御により
動作し、オペレータからの指示に従って回路ライブラリ
０から等価検証の対象となる２つの順序回路（それぞれ
内部にフリップフロップを含む順序回路１及び順序回路
２）を読み出し、これら２つの順序回路を結合して順序
回路Ｃを生成する。ここで生成される順序回路Ｃは、順
序回路１と順序回路２とで共通のプライマリ入力信号を
有し、また、順序回路１と順序回路２との排他論理和を
プライマリ出力信号とするものである。

【００３１】状態遷移ＢＤＤ生成装置２は、プログラム
制御により動作し、回路入力装置１により生成された順
序回路Ｃを論理関数に変換し、さらに順序回路Ｃの状態
遷移をノードの結合によって示す状態遷移ＢＤＤを生成
する。この状態遷移ＢＤＤの生成過程において、状態遷
移ＢＤＤ生成装置２は、必要な場合には状態遷移ＢＤＤ
分割装置３を用いて状態遷移ＢＤＤを分割させる。

【００３２】状態遷移ＢＤＤ分割装置３は、プログラム
制御により動作し、ＢＤＤのノード数の閾値として所定
の基準値を保持し、状態遷移ＢＤＤ生成装置２が生成し
た回路全体の状態遷移を表す状態遷移ＢＤＤが有するノ
ード数が所定の閾値を超えたときに、その状態遷移ＢＤ
Ｄをシャノンの展開定理に従って分割する。状態遷移Ｂ
ＤＤ分割装置３は、分割した状態遷移ＢＤＤを再び状態
遷移ＢＤＤ生成装置２に供給する。

【００３３】初期状態入力装置４は、プログラム制御に
より動作すると共に、マウス、キーボードなどの入力装
置を有し、オペレータの操作に従って入力された順序回
路Ｃの初期状態からＢＤＤを生成し、その初期状態を後
述する順序回路Ｃがとりうる状態集合の要素として追加
する。

【００３４】次状態ＢＤＤ計算装置５は、プログラム制
御により動作し、状態遷移ＢＤＤ生成手段２によって生
成され、状態遷移ＢＤＤ分割手段３によって分割された
１つまたは複数の状態遷移ＢＤＤと、順序回路Ｃの状態
集合とに基づいて、分割されたそれぞれの状態遷移ＢＤ
Ｄに対応する次状態を示す複数の次状態ＢＤＤを生成す
る。

【００３５】次状態ＢＤＤ結合装置６は、プログラム制
御により動作し、次状態ＢＤＤ計算装置５によって生成
された複数の次状態ＢＤＤを論理和演算によって結合
し、順序回路Ｃの次状態を示す１つの次状態ＢＤＤを生
成する。生成された次状態ＢＤＤに対応する順序回路Ｃ
の次状態は、状態集合に追加される。

【００３６】出力信号検査装置７は、プログラム制御に
より動作し、順序回路Ｃの論理関数に状態集合に含まれ
ている各状態を順次適用してその出力を検査し、また、
次状態ＢＤＤ結合装置６によって生成された次状態ＢＤ
Ｄに対応する順序回路Ｃの次状態がすでに状態集合に含
まれているかどうかを検査する。出力信号検査装置７
は、これらの検査結果に従って、順序回路１と順序回路
２との一致または不一致の判定、或いは処理の継続を判
定する。

【００３７】結果出力装置８は、ＣＲＴ（Cathode Ray
Tube）などのディスプレイ装置、或いはプリンタ装置な
どによって構成され、出力信号検査装置７による検査結
果に従って、順序回路１及び順序回路２の一致、または
不一致を出力する。

【００３８】以下、この実施の形態にかかる順序回路等
価検証装置における処理について、図２のフローチャー
トを参照して説明する。

【００３９】処理が開始すると、まず、回路入力装置１
は、オペレータの操作に従って等価検証の対象となる２
つの順序回路（順序回路１及び順序回路２）をライブラ
リ０から順次読み出す（ステップＳ１、Ｓ２）。次に、
回路入力装置１は、ステップＳ１、Ｓ２で読み出した順
序回路１と順序回路２とを結合し、順序回路Ｃを生成す
る（ステップＳ３）。

【００４０】次に、状態遷移ＢＤＤ生成装置２は、ステ
ップＳ３で結合した順序回路Ｃを論理関数に変換する。
ここでは、順序回路Ｃに含まれる各フリップフロップの
値を決定する組み合わせ回路の論理関数Ｆｉと、順序回
路Ｃのプライマリ出力信号ＺＣを決定する組み合わせ回
路の論理関数ＧＣとを求める（ステップＳ４）。

【００４１】状態遷移ＢＤＤ生成装置２は、順序回路Ｃ
の状態遷移ＢＤＤを生成する（ステップＳ５）。ステッ
プＳ５の処理を、図３に詳細に示す。まず、状態遷移Ｂ
ＤＤ生成装置２は、フリップフロップの値を決定する組
み合わせ回路の論理関数ＦｉをＢＤＤに変換する（ステ
ップＳ５．１）。ここで、論理関数ＦｉをＢＤＤに変換
するには、既知の方法（例えば、Bryant,R.E. Graph-Ba
sed Algorithms for Boolean Function Manipulation,
IEEETrans. Comput. Vol.C-35, No.8, pp.677-691,1986
に提案されている方法）を使えばよい。

【００４２】次に、状態遷移ＢＤＤ生成装置２は、順序
回路Ｃに含まれるフリップフロップの値の遷移を表す論
理関数ｔｒ_ｉを、数式２によって生成する（ステップＳ
５．２）。

【数２】ｔｒ_ｉ＝Ｙ_ｉ＊Ｆ_ｉ（Ｉ，Ｘ）＋Ｙ_ｉ’＊Ｆ_ｉ
（Ｉ，Ｘ）’

【００４３】ここで、論理関数ｔｒ_ｉは、ｉ番目のフリ
ップフロップの次クロックにおける値Ｙ_ｉと、現在のす
べてのフリップフロップの値Ｘと、プライマリ入力信号
の値Ｉとに依存する関数である。現在のフリップフロッ
プの値がＸであり、プライマリ入力信号の値がＩのとき
に、ｉ番目のフリップフロップの値が次クロックでＹ _ｉ
となるときに限り、ｔｒ_ｉの値は「１」になる。これよ
り、論理関数ｔｒ_ｉは、ｉ番目のフリップフロップの値
の遷移関係を表すことができる。

【００４４】次に、状態遷移ＢＤＤ生成装置２は、数式
３に示すように、すべてｔｒ_ｉの論理積を計算すること
によって、回路全体の状態遷移を表す状態遷移ＢＤＤ
（論理関数ＴＲ）を生成する（ステップＳ５．３）。

【数３】ＴＲ＝Πｔｒ_ｉ

【００４５】ここで、論理関数ＴＲは、全てのフリップ
フロップの次クロックの値Ｙと、全てのフリップフロッ
プの現在の値Ｘと、プライマリ入力信号の値Iに依存す
る関数である。現在のフリップフロップの値がＸであり
プライマリ入力信号の値がＩのときに次クロックにおけ
るフリップフロップの値がＹであるときに限り、論理関
数ＴＲの値は１になる。これにより、論理関数ＴＲは、
全てのフリップフロップの値の遷移関係、すなわち順序
回路Ｃの状態遷移を表すことができる。

【００４６】この順序回路Ｃの状態遷移ＢＤＤを生成す
る過程において、論理関数ＴＲを表す状態遷移ＢＤＤに
含まれるノード数が基準値を越えることとなる場合に
は、状態遷移ＢＤＤ分割装置３は、シャノンの展開論理
に従い、状態遷移ＢＤＤ分割装置３を用いて状態遷移Ｂ
ＤＤ（論理関数ＴＲ）を数式４に示す２つの論理関数Ｔ
Ｒ１、ＴＲ２の論理和に展開する。

【００４７】

【数４】ＴＲ１＝ｘ_ｉ’＊ｆ（ｘ_１，ｘ_２，・・・．ｘ
_ｉ−１，０，ｘ_ｉ＋１，・・・，ｘ _ｎ） ＴＲ２＝ｘ_ｉ＊ｆ（ｘ_１，ｘ_２，・・・．ｘ_ｉ−１，１，
ｘ_ｉ＋１，・・・，ｘ_ｎ）

【００４８】ここで、論理関数ＴＲ１とＴＲ２とは、そ
れぞれｘ_ｉ＝１のときとｘ_ｉ＝０のときに限定した論理
関数ＴＲを表す。変数順序が同じであるとするならば、
論理関数ＴＲを表す状態遷移ＢＤＤよりも論理関数ＴＲ
１及びＴＲ２を表す状態遷移ＢＤＤは、ノード数が少な
くなる。状態遷移ＢＤＤ分割装置３は、論理関数ＴＲ１
とＴＲ２を表す状態遷移ＢＤＤのノード数が最も少なく
なるような論理変数ｘ _ｉを選択する。なお、本来は論理
変数Ｘ，Ｙ，Ｉの中から任意の一つを選択できるが、現
在の状態集合を表す論理関数がＸのみに依存する関数で
あるので、ここでも、論理変数Ｘのみを選択の対象とし
ている（ステップＳ５．３）。

【００４９】このステップＳ５．３の手続きを、図４、
図５のプログラム例に従ってさらに詳細に説明すると、
図４に示すように、手続き開始時には、値「１」の論理
関数ＴＲ１で論理関数ＴＲを表し、分割数を表す変数ｄ
ｉｖの値を「１」としている。次に、ｉ＝１からｉ＝ｎ
まで、ＴＲ１＝ ＴＲ１＊ｔｒ_ｉを順次計算していく。
ここで、論理関数ＴＲ１を表すＢＤＤのノード数が基準
値を超えた場合は、手続きｓｅｌｅｃｔ＿ｖａｒによっ
て１つの変数ｘを決定し、ＴＲ１をｘ＊ＴＲ１
_{（ｘ＝１）}とｘ’＊ＴＲ１_{（ｘ＝０）}とに分割すると共
に、分割数を表す変数ｄｉｖを「１」増加させる。

【００５０】図４のｓｅｌｅｃｔ＿ｖａｒ（）によっ
て、論理関数ＴＲ１を分割する論理変数ｘ_ｉを決定する
場合、図５に示すように、対象とするＢＤＤに対して論
理変数ｘｉを順番に適用してＴＲ_{（ｘｉ＝１）}とＴＲ
_{（ｘｉ＝０）}のＢＤＤを作る。ＢＤＤのノード数を ｓ
ｉｚｅ（ＢＤＤ）で表すとすると、ＭＡＸ（ｓｉｚｅ
（ＴＲ_{（ｘｉ＝１）}），ｓｉｚｅ（Ｔ
Ｒ_{（ｘｉ＝０）}））が一番小さくなるｉを選ぶことによ
って、ｘ_ｉ を選択する。

【００５１】以上説明したステップＳ５（ステップＳ
５．１〜Ｓ５．３）の処理により、順序回路Ｃの値の遷
移を表す状態遷移ＢＤＤが生成される。

【００５２】次に、初期状態入力装置４は、オペレータ
の操作に従って順序回路Ｃの初期状態が入力されると、
それを論理関数Ｘ_ｉｎｉｔに変換し、さらにその論理関
数Ｘ _ｉｎｉｔからＢＤＤを生成する（ステップＳ６）。
そして、出力信号検査装置７は、順序回路Ｃの状態集合
を表す変数Ｓに、論理関数Ｘ_ｉｎｉｔをセットする（ス
テップＳ７）。

【００５３】次に、出力信号検査装置７は、ステップＳ
４で生成した論理関数ＧＣに状態集合Ｓを適用し、Ｓ＊
ＧＣの演算を行うことによって、順序回路Ｃのプライマ
リ出力信号を計算する（ステップＳ８）。そして、出力
信号計算装置７は、計算したプライマリ出力信号の値が
「０」となっているかどうかを判定する（ステップＳ
９）。

【００５４】プライマリ出力信号の値が「０」となって
いると判定した場合には、次状態ＢＤＤ計算装置５は、
状態集合を示す変数Ｓに含まれる現在の状態を、ステッ
プＳ５で生成した状態遷移ＢＤＤのそれぞれに適用し、
順序回路Ｃの次状態を示す次状態ＢＤＤを生成する（ス
テップＳ１０）。さらに、次状態ＢＤＤ結合装置６は、
生成された次状態ＢＤＤが複数ある場合には、その論理
和をとることによって、複数の次状態ＢＤＤを結合した
１つの次状態ＢＤＤ（その次状態を変数Ｎで示す）を生
成する（ステップＳ１１）。

【００５５】さらに、出力信号検査装置７は、ステップ
Ｓ１１で生成した次状態ＢＤＤに対応する次状態Ｎが状
態集合を表す変数Ｓに含まれているかどうかを判定する
（ステップＳ１２）。次状態Ｎが状態集合を表す変数Ｓ
に含まれていないと判定したときは、出力信号検査装置
７は、次状態Ｎを状態集合に追加し（ステップＳ１
３）、ステップＳ８の処理に戻る。

【００５６】一方、ステップＳ９でプライマリ出力信号
の値が「０」となっていないと判定した場合には、出力
信号検査装置７は、結果出力装置８から順序回路１と順
序回路２とは論理的に一致しないという検証結果を出力
し（ステップＳ１４）、このフローチャートの処理を終
了する。また、ステップＳ１２で順序回路Ｃの次状態Ｎ
が状態集合を表す変数Ｓにすでに含まれていると判定し
た場合には、出力信号検査装置７は、結果出力装置８か
ら順序回路１と順序回路２とが論理的に一致するという
検証結果を出力し（ステップＳ１５）、このフローチャ
ートの処理を終了する。

【００５７】以下、この実施の形態にかかる順序回路等
価検証装置における処理について、具体例に基づいてさ
らに詳しく説明する。この具体例において、等価検証の
対象となる順序回路１及び順序回路２をそれぞれ図８、
図９に示す。

【００５８】図８に示すように、順序回路１は、２つの
フリップフロップＦＦ１、ＦＦ２と、２つの３入力ＡＮ
Ｄゲート、２つのＮＯＴゲート及び１つのＯＲゲートで
構成される組み合わせ回路とからなり、１ビットのプラ
イマリ入力信号Ｉｎが入力され、１ビットのプライマリ
出力信号Ｚ１を出力する。フリップフロップＦＦ１、Ｆ
Ｆ２のそれぞれの次クロックにおける値Ｙ１、Ｙ２は、
フリップフロップＦＦ１、ＦＦ２の現在における値Ｘ
１、Ｘ２と、プライマリ入力信号Ｉｎに依存する。ま
た、プライマリ出力信号Ｚ１は、フリップフロップＦＦ
１、ＦＦ２の現在の状態Ｘ１、Ｘ２の論理和となる。

【００５９】また、図９に示すように、順序回路２は、
４つのフリップフロップＦＦ３〜ＦＦ６と、４つの２入
力ＡＮＤゲート、２つのＮＯＴゲート及び１つのＯＲゲ
ートで構成される組み合わせ回路とからなり、１ビット
のプライマリ入力信号Ｉｎが入力され、１ビットのプラ
イマリ出力信号Ｚ１を出力する。フリップフロップＦＦ
３〜ＦＦ６のそれぞれの次クロックにおける値Ｙ３〜Ｙ
６は、フリップフロップＦＦ３〜ＦＦ６の現在における
値Ｘ３〜Ｘ６と、プライマリ入力信号Ｉｎに依存する。
また、プライマリ出力信号Ｚ２は、フリップフロップＦ
Ｆ３、ＦＦ４の現在の状態Ｘ３、Ｘ４の論理積とフリッ
プフロップＦＦ５、ＦＦ６の現在の状態Ｘ５、Ｘ６の論
理積との論理和となる。

【００６０】回路入力装置１は、回路ライブラリ０から
上記の順序回路１と順序回路２とを読み出し、これらを
結合することによって、図１０に示すような順序回路Ｃ
を得る（ステップＳ１〜Ｓ３）。ここで、図１０に示す
順序回路Ｃは、順序回路１と順序回路２とで共通のプラ
イマリ入力信号Ｉｎを入力し、順序回路１の出力信号Ｚ
１と順序回路２の出力信号Ｚ２とをＥＸＯＲゲートで排
他論理和をとってプライマリ出力信号ＺＣとすることに
よって、結合される。

【００６１】次に、状態遷移ＢＤＤ生成装置２は、図１
０に示す順序回路Ｃから、数式５に示す各フリップフロ
ップＦＦ１〜ＦＦ６の値を決定する組み合わせ回路の論
理関数Ｆ１〜Ｆ６と、数式６示すプライマリ出力信号Ｚ
Ｃを決定する組み合わせ回路の論理関数ＧＣとを求める
（ステップＳ４）。

【００６２】

【数５】 Ｙ１＝Ｆ１（Ｘ１，Ｘ２，Ｉ）＝Ｘ１＊Ｘ２’＊Ｉ Ｙ２＝Ｆ２（Ｘ１，Ｘ２，Ｉ）＝Ｘ１’＊Ｘ２＊Ｉ Ｙ３＝Ｆ３（Ｘ３，Ｘ４，Ｘ５，Ｘ６，Ｉ）＝Ｘ３＊Ｘ
４＊Ｉ Ｙ４＝Ｆ４（Ｘ３，Ｘ４，Ｘ５，Ｘ６，Ｉ）＝（Ｘ５＊
Ｘ６）’ Ｙ５＝Ｆ５（Ｘ３，Ｘ４，Ｘ５，Ｘ６，Ｉ）＝（Ｘ３＊
Ｘ４）’＊Ｉ Ｙ６＝Ｆ６（Ｘ３，Ｘ４，Ｘ５，Ｘ６，Ｉ）＝Ｘ５＊Ｘ
６

【００６３】

【数６】ＺＣ＝ＧＣ（Ｘ１，…，Ｘ６，Ｉ）＝（Ｘ１＋
Ｘ２）ＥＸＯＲ（（Ｘ３＊Ｘ４）＋（Ｘ５＊Ｘ６））

【００６４】次に、状態遷移ＢＤＤ生成装置２は、フリ
ップフロップＦＦ１〜ＦＦ６の値を表す論理関数Ｆ１〜
Ｆ６と、プライマリ出力信号ＺＣの値を表す論理関数Ｇ
Ｃとを変換し、それぞれ図１１（ａ）〜（ｆ）、図１２
に示すＢＤＤを生成する（ステップＳ５．１）。但し、
ここでは、Ｘ１，Ｙ１，Ｘ２，Ｙ２，Ｘ３，Ｙ３，Ｘ
４，Ｙ４，Ｘ５，Ｙ５，Ｘ６，Ｙ６，Ｉｎの変数順序に
よるものとする。

【００６５】さらに、状態遷移ＢＤＤ生成装置２は、ｉ
＝１からｉ＝６まで、上記の数式２の計算を行って、フ
リップフロップＦＦ１〜ＦＦ６の値の遷移を表す論理関
数ｔｒ_１からｔｒ_６を生成する（ステップＳ５．２）。

【００６６】そして、状態遷移ＢＤＤ生成装置２は、ｉ
＝１からｉ＝６まで順に上記の数式３の計算を行い、順
序回路Ｃの値の遷移を表す状態遷移ＢＤＤを生成してい
く。この計算の過程で生成される、ｔｒ_１＊ｔｒ_２、ｔ
ｒ_１＊ｔｒ_２＊ｔｒ_３、ｔｒ _１＊ｔｒ_２＊ｔｒ_３＊ｔｒ
_４、ｔｒ_１＊ｔｒ_２＊ｔｒ_３＊ｔｒ_４＊ｔｒ_５の状態遷
移ＢＤＤを、それぞれ図１４〜図１７に示す。図１４〜
図１７の状態遷移ＢＤＤに含まれるノードの数は、それ
ぞれ１４、２３、３７、５２となる。

【００６７】ここで、状態遷移分割装置３は、分割の基
準となる基準値として「５０」を保持しているとする
と、ｔｒ_１＊ｔｒ_２＊ｔｒ_３＊ｔｒ_４＊ｔｒ_５の状態遷
移ＢＤＤを分割する。このとき、ｉ＝１からｉ＝６のそ
れぞれについて、分割後の状態遷移ＢＤＤに含まれるノ
ードの数を示すｓｉｚｅ（ＴＲ_(xi=1)）とｓｉｚｅ（Ｔ
Ｒ_(xi=0)）とを計算すると、数式７に示すものとなる。

【００６８】

【数７】ｓｉｚｅ（ＴＲ_(x1=1)）＝４７，ｓｉｚｅ（Ｔ
Ｒ_(x1=0)）＝４５ ｓｉｚｅ（ＴＲ_(x2=1)）＝４７，ｓｉｚｅ（Ｔ
Ｒ_(x2=0)）＝４９ ｓｉｚｅ（ＴＲ_(x3=1)）＝４９，ｓｉｚｅ（Ｔ
Ｒ_(x3=0)）＝４０ ｓｉｚｅ（ＴＲ_(x4=1)）＝５１，ｓｉｚｅ（Ｔ
Ｒ_(x4=0)）＝４０ ｓｉｚｅ（ＴＲ_(x5=1)）＝４６，ｓｉｚｅ（Ｔ
Ｒ_(x5=0)）＝３４ ｓｉｚｅ（ＴＲ_(x6=1)）＝４０，ｓｉｚｅ（Ｔ
Ｒ_(x6=0)）＝３２

【００６９】このとき、ＭＡＸ（ｓｉｚｅ（Ｔ
Ｒ_(xi=1)），ｓｉｚｅ（ＴＲ_(xi=0)））は、ｉ＝６のと
きの４０であるので、状態遷移ＢＤＤ分割装置３は、図
１７に示すｔｒ_１＊ｔｒ_２＊ｔｒ_３＊ｔｒ_４＊ｔｒ_５の
状態遷移ＢＤＤを図１８（ａ）、（ｂ）に示す２つの状
態遷移ＢＤＤ、ＴＲ_(x6=1)とＴＲ_(x6=0)とに分割する。

【００７０】次に、状態遷移ＢＤＤ生成装置２は、ＴＲ
_(x6=1)を論理関数ＴＲ１とし、ＴＲ _(x6=0)を論理関数Ｔ
Ｒ２としてそれぞれ、ＴＲ１＊ｔｒ_６、ＴＲ２＊ｔｒ_６
を計算し、それぞれ新たな論理関数ＴＲ１、論理関数Ｔ
Ｒ２とする。これにより、それぞれ図１９と図２０に示
す、順序回路Ｃの値の遷移を示す２つの状態遷移ＢＤＤ
が生成される（ステップＳ５．３）。なお、図１９と図
２０の状態遷移ＢＤＤにおいて、それぞれに含まれるノ
ード数はそれぞれ５０と４６とであり、さらに状態遷移
ＢＤＤの分割は行われない。

【００７１】次に、初期状態入力装置４は、例えば、順
序回路Ｃの初期状態として Ｘ１＝０，Ｘ２＝０，Ｘ３
＝０，Ｘ４＝０，Ｘ５＝０，Ｘ６＝０が入力されたとす
ると、その初期状態を数式８に示す論理関数Ｘ_ｉｎｉｔ
に変換し（ステップＳ６）、出力信号検査装置７によっ
て状態集合を表す変数Ｓに代入される（ステップＳ
７）。

【数８】Ｘ_ｉｎｉｔ＝Ｘ１’＊Ｘ２’＊Ｘ３’＊Ｘ４’
＊Ｘ５’＊Ｘ６’

【００７２】次に、出力信号検査装置７は、状態集合を
表す変数ＳにＸ_ｉｎｉｔを代入し（ステップＳ７）、数
式９に示すように論理関数ＧＣにＳを適用し、状態集合
Ｓにおける出力信号を決定する論理関数ＧＣ_Ｓを得る
（ステップＳ８）。

【数９】ＧＣ_Ｓ＝ＧＣ ＊ Ｓ ここで、ＧＣ_Ｚ＝０と計算され、プライマリ出力信号Ｚ
Ｃが状態集合Ｓに於いて常に「０」であることが判明す
るため、次に次状態ＢＤＤ計算装置５と次状態ＢＤＤ結
合装置６とによって、Ｓが表す状態集合の次状態の算出
が行われる。

【００７３】ここで、次状態ＢＤＤ計算装置５は、論理
関数ＴＲ１＊Ｓに対してＩとＸに関するＥｘｉｓｔｅｎ
ｔｉａｌ Ｑｕａｎｔｉｆｉｃａｔｉｏｎを計算する。
論理関数Ｆに対する論理変数ＸのＥｘｉｓｔｅｎｔｉａ
ｌ Ｑｕａｎｔｉｆｉｃａｔｉｏｎは、ＦにＸ＝１を代
入した論理関数とＦにＸ＝０を代入した論理関数の論理
和によって計算できる。すなわち、論理関数Ｆに対する
論理変数ＸのＥｘｉｓｔｅｎｔｉａｌ Ｑｕａｎｔｉｆ
ｉｃａｔｉｏｎを＄ＸＦで表すことにし、Ｘ＝１を代入
したＦをＦ_Ｘ＝１、Ｘ＝０を代入したＦをＦ_Ｘ＝０で表
すことにすると、＄ＸＦは数式１０に示す通りに計算さ
れる。

【数１０】＄ＸＦ ＝ Ｆ_Ｘ＝１＋Ｆ_Ｘ＝０

【００７４】この表記法にしたがえば論理関数ＴＲ１＊
Ｓに対してＩとＸに関するＥｘｉｓｔｅｎｔｉａｌ Ｑ
ｕａｎｔｉｆｉｃａｔｉｏｎは＄Ｉ（（＄Ｘ（ＴＲ１＊
Ｓ））で表され、次のように計算される。ＴＲ１＊Ｓの
演算結果のＢＤＤは、図２１に示すものとなり、これに
対してＸに関するＥｘｉｓｔｅｎｔｉａｌ Ｑｕａｎｔ
ｉｆｉｃａｔｉｏｎを計算するとその演算結果のＢＤＤ
は図２２に示すものとなる。さらに、Ｉに関するＥｘｉ
ｓｔｅｎｔｉａｌ Ｑｕａｎｔｉｆｉｃａｔｉｏｎを計
算すると、図２３に示すような、論理関数ＴＲ１につい
ての次状態ＢＤＤが生成される。同様にして、論理関数
ＴＲ２に対して＄Ｉ（（＄Ｘ（ＴＲ２＊ Ｓ））を計算
すると図２４のような次状態ＢＤＤが得られる（ステッ
プＳ１０）。

【００７５】さらに、次状態ＢＤＤ結合装置６は、図２
３の次状態ＢＤＤと図２４の次状態ＢＤＤのＯＲ演算、
すなわち＄Ｉ（（＄Ｘ（ＴＲ１＊Ｓ））＋＄Ｉ（（＄Ｘ
（ＴＲ２＊Ｓ））を計算し、２つの次状態ＢＤＤを結合
して、図２５に示す次状態ＢＤＤを生成する。さらに、
この論理関数はＹに依存する関数であるが、Ｙを対応す
るＸに置き換え、図２６に示す１つの次状態ＢＤＤを生
成する（ステップＳ１１）。

【００７６】そして、この次状態ＢＤＤに対応する次状
態Ｎを状態集合を示す変数Ｓに加えて、ステップＳ８に
戻り、同様の処理を続ける。そして、最終的に、順序回
路１と順序回路２とは論理的に等価であるという結論を
得ることができる。

【００７７】以上説明したように、この実施の形態にか
かる順序回路等価検証装置では、順序回路１と順序回路
２を結合した順序回路Ｃの状態遷移ＢＤＤを生成する場
合に、含まれるノードの数が所定の基準値を越えないよ
うな複数の状態遷移ＢＤＤに分割されて生成される。こ
れにより、次状態ＢＤＤ計算装置５及び次状態ＢＤＤ結
合装置６による次状態ＢＤＤの生成の際に、演算対象と
なるノードの数を少なくすることができる。このため、
この実施の形態にかかる順序回路等価検証装置によれ
ば、順序回路１と順序回路２とが論理的に等価であるか
どうかの検証を高速に行うことができる。

【００７８】上記の実施の形態では、２つの順序回路が
論理的に等価であるかどうかの検証に、本発明を適用し
た場合について説明した。しかしながら、本発明は、３
つ以上の順序回路が論理的に等価であるかどうかを検証
する場合にも、適用することができる。この場合、結合
される各順序回路でプライマリ入力信号を共通にし、各
順序回路の出力信号がすべて一致したときのみに「０」
または「１」を出力する一致検出回路によって、結合さ
れた順序回路を生成すればよい。

【００７９】上記の実施の形態では、本発明を実現する
ためのプログラムである図２のフローチャートに示すプ
ログラムは、プログラム制御により動作する回路入力装
置１、状態遷移ＢＤＤ生成装置２、状態遷移分割装置
３、初期状態入力装置４、次状態ＢＤＤ計算装置５、次
状態ＢＤＤ結合装置６或いは出力信号検査装置７などが
実行するものとしていた。しかしながら、本発明では、
このようなプログラムをＣＤ−ＲＯＭやフロッピーディ
スクなどのコンピュータ読み取り可能な記録媒体に格納
して配布し、汎用コンピュータのハードディスクにイン
ストールして実行させてもよい。

【００８０】

【発明の効果】以上説明したように、本発明によれば、
演算対象となる二分決定図に含まれるノードの数が少な
くて済むので、複数の順序回路が論理的に等価であるか
どうかの検証を高速に行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態にかかる順序回路等価検証
装置の構成を示すブロック図である。

【図２】本発明の実施の形態にかかる順序回路等価検証
装置における処理を示すフローチャートである。

【図３】図２のステップＳ５の処理を詳細に示すフロー
チャートである。

【図４】図３のステップ５．３の手続きを示すプログラ
ム例である。

【図５】図４のプログラム例において、ＢＤＤを分割す
る変数を選ぶ手続きを示すプログラム例である。

【図６】図２のステップＳ１１の手続きを示すプログラ
ム例である。

【図７】図２のステップＳ１２の手続きを示すプログラ
ム例である。

【図８】本発明の実施の形態において、等価検証の対象
となる順序回路１の例を示す図である。

【図９】本発明の実施の形態において、等価検証の対象
となる順序回路２の例を示す図である。

【図１０】図８の順序回路１と図９の順序回路２とを結
合した順序回路Ｃを示す図である。

【図１１】（ａ）〜（ｆ）は、図１０の順序回路Ｃにつ
いて、それぞれのフリップフロップの値を表す論理関数
Ｆ１〜Ｆ６から変換されるＢＤＤの例を示す図である。

【図１２】図１０の順序回路Ｃについて、プライマリ出
力信号の値を表す論理関数ＺＣから変換されるＢＤＤの
例を示す図である。

【図１３】（ａ）〜（ｆ）は、図１０の順序回路Ｃにつ
いて、それぞれのフリップフロップの状態遷移を表す論
理関数ｔｒ_１〜ｔｒ_６のＢＤＤの例を示す図である。

【図１４】順序回路Ｃの状態遷移を表す状態遷移ＢＤＤ
を生成する過程において生成されるｔｒ_１＊ｔｒ_２のＢ
ＤＤの例を示す図である。

【図１５】順序回路Ｃの状態遷移を表す状態遷移ＢＤＤ
を生成する過程において生成されるｔｒ_１＊ｔｒ_２＊ｔ
ｒ_３のＢＤＤの例を示す図である。

【図１６】順序回路Ｃの状態遷移を表す状態遷移ＢＤＤ
を生成する過程において生成されるｔｒ_１＊ｔｒ_２＊ｔ
ｒ_３＊ｔｒ_４のＢＤＤの例を示す図である。

【図１７】順序回路Ｃの状態遷移を表す状態遷移ＢＤＤ
を生成する過程において生成されるｔｒ_１＊ｔｒ_２＊ｔ
ｒ_３＊ｔｒ_４＊ｔｒ_５のＢＤＤの例を示す図である。

【図１８】（ａ）、（ｂ）は、図１７のＢＤＤを分割し
たＢＤＤの例を示す図である。

【図１９】図１８（ａ）に示すＢＤＤとｔｒ_６との論理
積によって生成される、順序回路Ｃの状態遷移を表す第
１の状態遷移ＢＤＤを示す図である。

【図２０】図１８（ｂ）に示すＢＤＤとｔｒ_６との論理
積によって生成される、順序回路Ｃの状態遷移を表す第
２の状態遷移ＢＤＤを示す図である。

【図２１】図１９に示す論理関数ＴＲ１の状態遷移ＢＤ
Ｄに、初期状態の状態集合Ｓを適用したＢＤＤの例を示
す図である。

【図２２】図２１のＢＤＤに対して、Ｘに関するExiste
ntialQuantificationを計算して得られるＢＤＤの例を
示す図である。

【図２３】図２２のＢＤＤに対して、Ｉに関するExiste
ntialQuantificationを計算して得られる、論理関数Ｔ
Ｒ１についての次状態ＢＤＤの例を示す図である。

【図２４】図２０の論理関数ＴＲ２の状態遷移ＢＤＤか
ら得られる次状態ＢＤＤの例を示す図である。

【図２５】図２３の次状態ＢＤＤと図２４の次状態ＢＤ
Ｄを結合した次状態ＢＤＤの例を示す図である。

【図２６】図２５の次状態ＢＤＤのＹをＸに置き換えた
次状態ＢＤＤの例を示す図である。

【図２７】同期式順序回路の構成を示すブロック図であ
る。

【図２８】従来例にかかる順序回路等価検証装置の構成
を示すブロック図である。

【図２９】従来例にかかる順序回路等価検証装置におけ
る処理を示すフローチャートである。

【図３０】２つの同期式順序回路を結合した順序回路の
構成を示すブロック図である。

【符号の説明】

０ 回路ライブラリ １ 回路入力装置 ２ 状態遷移ＢＤＤ生成装置 ３ 状態遷移ＢＤＤ分割装置 ４ 初期状態入力装置 ５ 次状態ＢＤＤ計算装置 ６ 次状態ＢＤＤ結合装置 ７ 出力信号検査装置 ８ 結果出力装置

フロントページの続き (56)参考文献 特開 平11−219378（ＪＰ，Ａ) 特開 平10−228498（ＪＰ，Ａ) 特開 平８−829129（ＪＰ，Ａ) 平石裕実、外１名、”論理関数処理に 基づく形式的検証手法”、情報処理、情 報処理学会、平成６年、Ｖｏｌ．35、Ｎ ｏ．８、ｐ．710〜718 樋口博之、外１名、”状態変数の動的 削除を用いた状態数え上げの効率化”、 情報処理学会研究報告（ＤＡ−87）、情 報処理学会、平成10年１月、ｐ．９〜16 中岡敏博、外３名、”ＢＤＤサイズを 考慮した回路分割に基づく形式的論理検 証手法”、情報処理学会研究報告（ＤＡ −69）、情報処理学会、平成５年、ｐ. 47〜54 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 664 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】論理的に等価であるかどうかの検証の対象
   となる複数の順序回路を結合し、１つの結合順序回路を
   生成する順序回路結合手段と、 前記順序回路結合手段が生成した結合順序回路の出力を
   表す論理関数を生成する出力関数生成手段と、 前記結合順序回路の状態遷移をノードの結合によって表
   す二分決定図を生成する二分決定図生成手段と、 所定の基準値を保持し、前記二分決定図生成手段が生成
   した二分決定図に含まれるノード数が前記所定の基準値
   を越えるとき、それぞれに含まれるノード数が前記所定
   の基準値以下である複数の二分決定図に分割する二分決
   定図分割手段と、 前記結合順序回路の状態集合として、その初期状態を入
   力する初期状態入力手段と、 前記二分決定図分割手段によって分割された複数の二分
   決定図のそれぞれに前記状態集合に含まれる各状態を適
   用し、それぞれに対応する次状態を示す複数の次状態二
   分決定図を生成する次状態二分決定図生成手段と、 前記次状態二分決定図生成手段が生成した複数の次状態
   二分決定図を結合して前記結合順序回路の次状態を表す
   次状態二分決定図を生成し、該次状態二分決定図に対応
   する次状態を前記状態集合に追加する次状態二分決定図
   結合手段と、 前記出力関数生成手段が生成した論理関数に前記状態集
   合に含まれる各状態を適用し、各状態での前記結合順序
   回路の出力が所定の値になるかどうかを検査する出力検
   査手段と、 前記出力検査手段の検査結果に従って、前記検証の対象
   となる複数の順序回路が論理的に等価であるかどうかを
   検証する等価検証手段とを備えることを特徴とする順序
   回路等価検証装置。
2. 【請求項２】前記順序回路結合手段は、前記結合の対象
   となる複数の順序回路の入力信号を共通とし、前記複数
   の順序回路の出力信号をそのすべての一致により所定の
   値を出力する一致検出回路に入力することによって、前
   記複数の順序回路を結合することを特徴とする請求項１
   に記載の順序回路等価検証装置。
3. 【請求項３】前記二分決定図分割手段が前記二分決定図
   を分割するための組み合わせは、複数あり、 前記二分決定図分割手段は、分割によって得られる複数
   の二分決定図のそれぞれに含まれるノード数が最大であ
   るものが最小となる組み合わせによって前記二分決定図
   生成手段が生成した二分決定図を分割することを特徴と
   する請求項１または２に記載の順序回路等価検証装置。
4. 【請求項４】前記二分決定図分割手段は、前記二分決定
   図生成手段が生成した二分決定図を、互いの論理和をと
   ることによって前記結合順序回路の状態遷移を表すこと
   ができる複数の二分決定図に分割し、 前記次状態二分決定図結合手段は、前記次状態二分決定
   図生成手段が生成した複数の次状態二分決定図の論理和
   をとることにより、前記複数の次状態二分決定図を結合
   することを特徴とする請求項１乃至３のいずれか１項に
   記載の順序回路等価検証装置。
5. 【請求項５】前記次状態二分決定図結合手段によって生
   成された次状態二分決定図に対応する次状態が、すでに
   前記状態集合に含まれているかどうかを判定する状態集
   合判定手段をさらに備え、 前記等価検証手段は、前記状態判定手段によって次状態
   がすでに前記状態集合に含まれていると判定され、かつ
   前記出力検査手段の検査結果が前記状態集合に含まれる
   すべての状態において前記結合順序回路の出力が所定の
   値となるときに、前記検証の対象となる複数の順序回路
   がそれぞれ論理的に等価であると結論することを特徴と
   する請求項１乃至４のいずれか１項に記載の順序回路等
   価検証装置。
6. 【請求項６】複数の順序回路を結合した結合順序回路の
   状態遷移をノードの結合によって表す二分決定図を生成
   し、該二分決定図から前記結合順序回路がとりうる各状
   態を順次求め、各状態における前記結合順序回路の出力
   が所定の値になるかどうかを検査することで前記複数の
   順序回路が論理的に等価であるかどうかを検証する順序
   回路等価検証装置であって、 所定の手法により結合されることで前記結合順序回路の
   状態遷移を表す複数の二分決定図を生成する二分決定図
   生成手段と、 前記二分決定図生成手段によって生成された複数の二分
   決定図のそれぞれに前記結合順序回路がとりうる状態を
   適用し、それぞれに対応する複数の次状態二分決定図を
   生成する次状態二分決定図生成手段と、 前記次状態二分決定図生成手段が生成した複数の次状態
   二分決定図を結合して前記結合順序回路の次状態を表す
   次状態二分決定図を生成し、該次状態二分決定図に対応
   する状態を前記結合順序回路の次状態とする次状態二分
   決定図結合手段とを備えることを特徴とする順序回路等
   価検証装置。
7. 【請求項７】前記二分決定図生成手段は、それぞれに含
   まれるノードの数が所定の基準値以下となるように前記
   複数の二分決定図を生成することを特徴とする請求項６
   に記載の順序回路等価検証装置。
8. 【請求項８】前記二分決定図生成手段は、互いの論理和
   をとることによって前記結合順序回路の状態遷移を表す
   ことができる複数の二分決定図を生成し、 前記次状態二分決定図結合手段は、前記次状態二分決定
   図生成手段が生成した複数の次状態二分決定図の論理和
   をとることにより、前記複数の次状態二分決定図を結合
   することを特徴とする請求項６または７に記載の順序回
   路等価検証装置。
9. 【請求項９】プログラム制御により動作するコンピュー
   タを用いて実行される方法であって 、 前記コンピュータが、 回路ライブラリに蓄積された論理
   的に等価であるかどうかの検証の対象となる複数の順序
   回路を読み出すステップと、前記コンピュータが、 前記読み出した複数の順序回路を
   結合し、１つの結合順序回路を生成する順序回路結合ス
   テップと、前記コンピュータが、 前記順序回路結合ステップで生成
   した結合順序回路の出力を表す論理関数を生成する出力
   関数生成ステップと、前記コンピュータが、 前記結合順序回路の状態遷移をノ
   ードの結合によって表す二分決定図を生成する二分決定
   図生成ステップと、前記コンピュータが、 所定の基準値を保持し、前記二分
   決定図生成ステップで生成した二分決定図に含まれるノ
   ード数が前記所定の基準値を越えるとき、それぞれに含
   まれるノード数が前記所定の基準値以下である複数の二
   分決定図に分割する二分決定図分割ステップと、前記コンピュータが、 前記結合順序回路の状態集合とし
   て、その初期状態を入力する初期状態入力ステップと、前記コンピュータが、 前記二分決定図分割ステップで分
   割された複数の二分決定図のそれぞれに前記状態集合に
   含まれる各状態を適用し、それぞれに対応する次状態を
   示す複数の次状態二分決定図を生成する次状態二分決定
   図生成ステップと、前記コンピュータが、 前記次状態二分決定図生成ステッ
   プで生成した複数の次状態二分決定図を結合して前記結
   合順序回路の次状態を表す次状態二分決定図を生成し、
   該次状態二分決定図に対応する次状態を前記状態集合に
   追加する次状態二分決定図結合ステップと、前記コンピュータが、 前記出力関数生成ステップで生成
   した論理関数に前記状態集合に含まれる各状態を適用
   し、各状態での前記結合順序回路の出力が所定の値にな
   るかどうかを検査する出力検査ステップと、前記コンピュータが、 前記出力検査ステップでの検査結
   果に従って、前記検証の対象となる複数の順序回路が論
   理的に等価であるかどうかを検証する等価検証ステップ
   と、前記コンピュータが、 前記等価検証ステップの検証結果
   を出力装置から出力させるステップとを含むことを特徴
   とする順序回路等価検証方法。
10. 【請求項１０】プログラム制御により動作するコンピュ
    ータが、回路ライブラリに蓄積された複数の順序回路を
    読み出し、前記読み出した複数の順序回路を結合した結
    合順序回路の状態遷移をノードの結合によって表す二分
    決定図を生成し、該二分決定図から前記結合順序回路が
    とりうる各状態を順次求め、各状態における前記結合順
    序回路の出力が所定の値になるかどうかを検査すること
    で前記複数の順序回路が論理的に等価であるかどうかを
    検証し、該検証結果を出力装置から出力させる順序回路
    等価検証方法であって、前記コンピュータが、 所定の手法により結合されること
    で前記結合順序回路の状態遷移を表す複数の二分決定図
    を生成する二分決定図生成ステップと、前記コンピュータが、 前記二分決定図生成ステップで生
    成された複数の二分決定図のそれぞれに前記結合順序回
    路がとりうる状態を適用し、それぞれに対応する複数の
    次状態二分決定図を生成する次状態二分決定図生成ステ
    ップと、前記コンピュータが、 前記次状態二分決定図生成ステッ
    プで生成した複数の次状態二分決定図を結合して前記結
    合順序回路の次状態を表す次状態二分決定図を生成し、
    該次状態二分決定図に対応する状態を前記結合順序回路
    の次状態とする次状態二分決定図結合ステップとを含む
    ことを特徴とする順序回路等価検証方法。
11. 【請求項１１】回路ライブラリに蓄積された論理的に等
    価であるかどうかの検証の対象となる複数の順序回路を
    読み出すステップと、 前記読み出した複数の順序回路を結合し、１つの結合順
    序回路を生成する順序回路結合ステップと、 前記順序回路結合ステップで生成した結合順序回路の出
    力を表す論理関数を生成する出力関数生成ステップと、 前記結合順序回路の状態遷移をノードの結合によって表
    す二分決定図を生成する二分決定図生成ステップと、 所定の基準値を保持し、前記二分決定図生成ステップで
    生成した二分決定図に含まれるノード数が前記所定の基
    準値を越えるとき、それぞれに含まれるノード数が前記
    所定の基準値以下である複数の二分決定図に分割する二
    分決定図分割ステップと、 前記結合順序回路の状態集合として、その初期状態を入
    力する初期状態入力ステップと、 前記二分決定図分割ステップで分割された複数の二分決
    定図のそれぞれに前記状態集合に含まれる各状態を適用
    し、それぞれに対応する次状態を示す複数の次状態二分
    決定図を生成する次状態二分決定図生成ステップと、 前記次状態二分決定図生成ステップで生成した複数の次
    状態二分決定図を結合して前記結合順序回路の次状態を
    表す次状態二分決定図を生成し、該次状態二分決定図に
    対応する次状態を前記状態集合に追加する次状態二分決
    定図結合ステップと、 前記出力関数生成ステップで生成した論理関数に前記状
    態集合に含まれる各状態を適用し、各状態での前記結合
    順序回路の出力が所定の値になるかどうかを検査する出
    力検査ステップと、 前記出力検査ステップでの検査結果に従って、前記検証
    の対象となる複数の順序回路が論理的に等価であるかど
    うかを検証する等価検証ステップと、 前記等価検証ステップの検証結果を出力装置から出力す
    るステップとをコンピュータ装置に実行させるためのプ
    ログラムを記録することを特徴とするコンピュータ読み
    取り可能な記録媒体。
12. 【請求項１２】回路ライブラリに蓄積された複数の順序
    回路を読み出し、前記読み出した複数の順序回路を結合
    した結合順序回路の状態遷移をノードの結合によって表
    す二分決定図を生成し、該二分決定図から前記結合順序
    回路がとりうる各状態を順次求め、各状態における前記
    結合順序回路の出力が所定の値になるかどうかを検査す
    ることで前記複数の順序回路が論理的に等価であるかど
    うかを検証し、該検証結果を出力装置から出力するプロ
    グラムを記録した記録媒体であって、 所定の手法により結合されることで前記結合順序回路の
    状態遷移を表す複数の二分決定図を生成する二分決定図
    生成ステップと、 前記二分決定図生成ステップで生成された複数の二分決
    定図のそれぞれに前記結合順序回路がとりうる状態を適
    用し、それぞれに対応する複数の次状態二分決定図を生
    成する次状態二分決定図生成ステップと、 前記次状態二分決定図生成ステップで生成した複数の次
    状態二分決定図を結合して前記結合順序回路の次状態を
    表す次状態二分決定図を生成し、該次状態二分決定図に
    対応する状態を前記結合順序回路の次状態とする次状態
    二分決定図結合ステップとをコンピュータ装置に実行さ
    せるためのプログラムを記録することを特徴とするコン
    ピュータ読み取り可能な記録媒体。