JP2003152016A - パッケージ基板およびその製造方法、ならびに集積回路装置およびその製造方法 - Google Patents
パッケージ基板およびその製造方法、ならびに集積回路装置およびその製造方法Info
- Publication number
- JP2003152016A JP2003152016A JP2001353195A JP2001353195A JP2003152016A JP 2003152016 A JP2003152016 A JP 2003152016A JP 2001353195 A JP2001353195 A JP 2001353195A JP 2001353195 A JP2001353195 A JP 2001353195A JP 2003152016 A JP2003152016 A JP 2003152016A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- package substrate
- electrode
- integrated circuit
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ方式でパッケージ基板に搭載
された集積回路素子の接合強度の向上を図る。 【解決手段】 素子基板上に所定の導電パターンおよび
突起電極１３が形成された集積回路素子１１を搭載し得
るパッケージ基板１２の製造方法であり、セラミック製
の基板材上に突起電極１３と電気的および機械的に接続
される基板電極１２ａの基部層２１を形成し、基部層２
１の形成された基板材を焼結し、焼結された基板材にお
ける基部層２１の表面を研磨し、研磨された基部層２１
上にメッキ層２２，２３を形成して、基板電極１２ａの
表面粗さをたとえば０．１μｍＲＭＳ以下とする。
された集積回路素子の接合強度の向上を図る。 【解決手段】 素子基板上に所定の導電パターンおよび
突起電極１３が形成された集積回路素子１１を搭載し得
るパッケージ基板１２の製造方法であり、セラミック製
の基板材上に突起電極１３と電気的および機械的に接続
される基板電極１２ａの基部層２１を形成し、基部層２
１の形成された基板材を焼結し、焼結された基板材にお
ける基部層２１の表面を研磨し、研磨された基部層２１
上にメッキ層２２，２３を形成して、基板電極１２ａの
表面粗さをたとえば０．１μｍＲＭＳ以下とする。
Description
【０００１】
【発明の属する技術分野】本発明は、パッケージ基板お
よびその製造方法、ならびに集積回路装置およびその製
造方法に関し、特に、フリップチップ実装された集積回
路素子のパッケージ基板に対する接合強度の向上に適用
して有効な技術に関するものである。
よびその製造方法、ならびに集積回路装置およびその製
造方法に関し、特に、フリップチップ実装された集積回
路素子のパッケージ基板に対する接合強度の向上に適用
して有効な技術に関するものである。
【０００２】
【従来の技術】パッケージ基板に集積回路素子が搭載さ
れた集積回路装置においては、搭載方式の一つとして、
集積回路素子の素子電極上に突起電極を形成し、当該突
起電極をパッケージ基板に形成された基板電極と直接接
合するフリップチップ方式がある。また、搭載方式の他
の一つとして、集積回路素子をパッケージ基板に接合
し、集積回路素子の素子電極とパッケージ基板の基板電
極とをワイヤを介して接続するワイヤボンディング方式
がある。
れた集積回路装置においては、搭載方式の一つとして、
集積回路素子の素子電極上に突起電極を形成し、当該突
起電極をパッケージ基板に形成された基板電極と直接接
合するフリップチップ方式がある。また、搭載方式の他
の一つとして、集積回路素子をパッケージ基板に接合
し、集積回路素子の素子電極とパッケージ基板の基板電
極とをワイヤを介して接続するワイヤボンディング方式
がある。
【０００３】ここで、Ａｕ線やＡｌ線などを用いてワイ
ヤボンディングを行うワイヤボンディング方式の場合で
は、パッケージ基板、特にセラミック製のパッケージ基
板に形成された基板電極は、導体材料をパッケージ基板
の表面に印刷することにより形成されている。そして、
その面粗さは基板電極を構成する導体材料の粒径やパッ
ケージ基板の素地、つまり基板材の粗さをそのまま反映
している。
ヤボンディングを行うワイヤボンディング方式の場合で
は、パッケージ基板、特にセラミック製のパッケージ基
板に形成された基板電極は、導体材料をパッケージ基板
の表面に印刷することにより形成されている。そして、
その面粗さは基板電極を構成する導体材料の粒径やパッ
ケージ基板の素地、つまり基板材の粗さをそのまま反映
している。
【０００４】ワイヤボンディングにおいては、前述のよ
うに集積回路素子がパッケージ基板に接合されているの
で、ワイヤにボンディングされるパッケージ基板の基板
電極における接合部分は装置全体に対する機械的衝撃、
振動あるいは熱衝撃時に構造的に応力の掛かる部分では
ない。したがって、当該部分の接合信頼性評価は、ワイ
ヤ・プル試験によるものが一般的である。
うに集積回路素子がパッケージ基板に接合されているの
で、ワイヤにボンディングされるパッケージ基板の基板
電極における接合部分は装置全体に対する機械的衝撃、
振動あるいは熱衝撃時に構造的に応力の掛かる部分では
ない。したがって、当該部分の接合信頼性評価は、ワイ
ヤ・プル試験によるものが一般的である。
【０００５】そのプル強度は５ｇ〜４０ｇ程度が一般的
であり、破壊はワイヤと基板電極との接合部分ではな
く、ワイヤの破断によるものである。よって、ワイヤボ
ンディング方式においては、接合部分に要求される強度
はワイヤの破断強度以下でないことである。したがっ
て、パッケージ基板に形成された基板電極も、ワイヤの
破断強度以下で接合が破壊されないことが条件となって
いる。
であり、破壊はワイヤと基板電極との接合部分ではな
く、ワイヤの破断によるものである。よって、ワイヤボ
ンディング方式においては、接合部分に要求される強度
はワイヤの破断強度以下でないことである。したがっ
て、パッケージ基板に形成された基板電極も、ワイヤの
破断強度以下で接合が破壊されないことが条件となって
いる。
【０００６】そして、前述したフリップチップ方式にお
いて、パッケージ基板の基板電極の表面の面粗さはワイ
ヤボンディング方式における場合と同様となっており、
何らかの留意がなされたものではない。
いて、パッケージ基板の基板電極の表面の面粗さはワイ
ヤボンディング方式における場合と同様となっており、
何らかの留意がなされたものではない。
【０００７】
【発明が解決しようとする課題】ＬＴＣＣ（Ｌｏｗ Ｔ
ｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉ
ｃｓ−低温焼成セラミックス基板−）のように基板材の
色が白の場合、個々の基板電極の面粗さにより基板電極
部分のパターンに再現性がなく、基板材と基板電極との
光学的位置認識が困難であった。
ｅｍｐｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉ
ｃｓ−低温焼成セラミックス基板−）のように基板材の
色が白の場合、個々の基板電極の面粗さにより基板電極
部分のパターンに再現性がなく、基板材と基板電極との
光学的位置認識が困難であった。
【０００８】また、突起電極により集積回路素子とパッ
ケージ基板とが接合されるフリップチップ方式の場合、
接合強度に対する要求はワイヤボンディング方式の場合
とは異なる。すなわち、フリップチップ方式では、突起
電極により集積回路素子とパッケージ基板との接合が行
われているので、機械的衝撃や振動による応力は突起電
極に集中する。したがって、接合信頼性は突起電極と基
板電極との接合強度に依存する。
ケージ基板とが接合されるフリップチップ方式の場合、
接合強度に対する要求はワイヤボンディング方式の場合
とは異なる。すなわち、フリップチップ方式では、突起
電極により集積回路素子とパッケージ基板との接合が行
われているので、機械的衝撃や振動による応力は突起電
極に集中する。したがって、接合信頼性は突起電極と基
板電極との接合強度に依存する。
【０００９】ここで、突起電極と基板電極との接合部の
信頼性は、ダイシェア試験により評価される。
信頼性は、ダイシェア試験により評価される。
【００１０】そこで、本発明は、フリップチップ方式で
パッケージ基板に搭載された集積回路素子の接合強度の
向上を図ることのできる技術を提供することを目的とす
る。
パッケージ基板に搭載された集積回路素子の接合強度の
向上を図ることのできる技術を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るパッケージ基板の製造方法は、素子基
板上に所定の導電パターンおよび突起電極が形成された
集積回路素子を搭載し得るパッケージ基板の製造方法で
あり、セラミック製の基板材上に突起電極と電気的およ
び機械的に接続される基板電極の基部層を形成し、基部
層の形成された基板材を焼結し、焼結された基板材にお
ける基部層の表面を研磨し、研磨された基部層上にメッ
キ層を形成して、基板電極の表面粗さをたとえば０．１
μｍＲＭＳ以下としたことを特徴とする。
め、本発明に係るパッケージ基板の製造方法は、素子基
板上に所定の導電パターンおよび突起電極が形成された
集積回路素子を搭載し得るパッケージ基板の製造方法で
あり、セラミック製の基板材上に突起電極と電気的およ
び機械的に接続される基板電極の基部層を形成し、基部
層の形成された基板材を焼結し、焼結された基板材にお
ける基部層の表面を研磨し、研磨された基部層上にメッ
キ層を形成して、基板電極の表面粗さをたとえば０．１
μｍＲＭＳ以下としたことを特徴とする。
【００１２】また、上記課題を解決するため、本発明に
係るパッケージ基板は、素子基板上に所定の導電パター
ンおよび突起電極が形成された集積回路素子を搭載し得
るパッケージ基板であり、パッケージ基板に形成され、
基部層および当該基部層上に形成されたメッキ層から構
成されて突起電極と電気的および機械的に接続される基
板電極の表面粗さが０．１μｍＲＭＳ以下であることを
特徴とする。
係るパッケージ基板は、素子基板上に所定の導電パター
ンおよび突起電極が形成された集積回路素子を搭載し得
るパッケージ基板であり、パッケージ基板に形成され、
基部層および当該基部層上に形成されたメッキ層から構
成されて突起電極と電気的および機械的に接続される基
板電極の表面粗さが０．１μｍＲＭＳ以下であることを
特徴とする。
【００１３】このような発明によれば、基板電極の基部
層の表面を研磨した後にメッキ層を形成しているので、
基板電極の表面粗さが著しく改善され、フリップチップ
方式でパッケージ基板に搭載された集積回路素子のシェ
ア強度を大幅に向上させることが可能になる。
層の表面を研磨した後にメッキ層を形成しているので、
基板電極の表面粗さが著しく改善され、フリップチップ
方式でパッケージ基板に搭載された集積回路素子のシェ
ア強度を大幅に向上させることが可能になる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照しつつさらに具体的に説明する。ここで、添付
図面において同一の部材には同一の符号を付しており、
また、重複した説明は省略されている。なお、発明の実
施の形態は、本発明が実施される特に有用な形態として
のものであり、本発明がその実施の形態に限定されるも
のではない。
面を参照しつつさらに具体的に説明する。ここで、添付
図面において同一の部材には同一の符号を付しており、
また、重複した説明は省略されている。なお、発明の実
施の形態は、本発明が実施される特に有用な形態として
のものであり、本発明がその実施の形態に限定されるも
のではない。
【００１５】図１は本発明の一実施の形態である弾性表
面波素子がパッケージ化された弾性表面波装置を示す断
面図、図２は図１の弾性表面波素子の回路を示す概略
図、図３は図２の弾性表面波素子の一部を示す平面図、
図４は図１の弾性表面波装置における突起電極と基板電
極との接合部位を示す断面図、図５は基部層に研磨処理
を施してメッキ層を形成した基板電極の表面を撮影した
写真、図６は基部層に研磨処理を施してメッキ層を形成
した基板電極の表面粗さを測定したグラフ、図７は基部
層に研磨処理を施さずにメッキ層を形成した基板電極の
表面を撮影した写真、図８は基部層に研磨処理を施さず
にメッキ層を形成した基板電極の表面粗さを測定したグ
ラフ、図９は基部層に研磨処理を施してメッキ層を形成
した基板電極を有するパッケージ基板にフリップチップ
方式で弾性表面波素子を接合した場合における１つの突
起電極当たりのシェア強度を示すグラフである。
面波素子がパッケージ化された弾性表面波装置を示す断
面図、図２は図１の弾性表面波素子の回路を示す概略
図、図３は図２の弾性表面波素子の一部を示す平面図、
図４は図１の弾性表面波装置における突起電極と基板電
極との接合部位を示す断面図、図５は基部層に研磨処理
を施してメッキ層を形成した基板電極の表面を撮影した
写真、図６は基部層に研磨処理を施してメッキ層を形成
した基板電極の表面粗さを測定したグラフ、図７は基部
層に研磨処理を施さずにメッキ層を形成した基板電極の
表面を撮影した写真、図８は基部層に研磨処理を施さず
にメッキ層を形成した基板電極の表面粗さを測定したグ
ラフ、図９は基部層に研磨処理を施してメッキ層を形成
した基板電極を有するパッケージ基板にフリップチップ
方式で弾性表面波素子を接合した場合における１つの突
起電極当たりのシェア強度を示すグラフである。
【００１６】図１に示す弾性表面波装置１０は、圧電基
板（素子基板）上に所定の導電パターンおよび突起電極
１３が形成された弾性表面波素子（集積回路素子）１１
が、単層あるいは複数層からなり所定の配線パターンや
回路パターンの形成されたＬＴＣＣ（Ｌｏｗ Ｔｅｍｐ
ｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ−
低温焼成セラミックス基板−）やアルミナなどセラミッ
ク製のパッケージ基板１２に搭載されたものである。な
お、パッケージ基板は、セラミック製ではなく樹脂製で
あってもよい。また、セラミック製においても、素地つ
まり基板材の種類はＬＴＣＣやアルミナ以外を用いるこ
とができる。
板（素子基板）上に所定の導電パターンおよび突起電極
１３が形成された弾性表面波素子（集積回路素子）１１
が、単層あるいは複数層からなり所定の配線パターンや
回路パターンの形成されたＬＴＣＣ（Ｌｏｗ Ｔｅｍｐ
ｅｒａｔｕｒｅ Ｃｏｆｉｒｅｄ Ｃｅｒａｍｉｃｓ−
低温焼成セラミックス基板−）やアルミナなどセラミッ
ク製のパッケージ基板１２に搭載されたものである。な
お、パッケージ基板は、セラミック製ではなく樹脂製で
あってもよい。また、セラミック製においても、素地つ
まり基板材の種類はＬＴＣＣやアルミナ以外を用いるこ
とができる。
【００１７】そして、弾性表面波素子１１における導電
パターンの形成された面はパッケージ基板１２と対向配
置されており、図示するように、弾性表面波素子１１は
パッケージ基板１２の素子搭載面に突起電極１３を介し
てフリップチップ接続されている。
パターンの形成された面はパッケージ基板１２と対向配
置されており、図示するように、弾性表面波素子１１は
パッケージ基板１２の素子搭載面に突起電極１３を介し
てフリップチップ接続されている。
【００１８】パッケージ基板１２には、弾性表面波素子
１１が搭載される素子搭載面に基板電極１２ａが形成さ
れ、この素子搭載面との反対面である端子形成面には、
図示しないマザーボード（実装基板）と電気的に接続さ
れる外部接続端子１２ｂが形成されている。
１１が搭載される素子搭載面に基板電極１２ａが形成さ
れ、この素子搭載面との反対面である端子形成面には、
図示しないマザーボード（実装基板）と電気的に接続さ
れる外部接続端子１２ｂが形成されている。
【００１９】ここで、圧電基板は、ＬｉＮｂＯ3 、Ｌｉ
ＴａＯ3 や水晶などの圧電単結晶、あるいはチタン酸ジ
ルコン酸鉛系圧電セラミックスのような圧電性セラミッ
クスにより形成されている。但し、絶縁基板上にＺｎＯ
薄膜などの圧電薄膜を形成したものを圧電基板として用
いてもよい。
ＴａＯ3 や水晶などの圧電単結晶、あるいはチタン酸ジ
ルコン酸鉛系圧電セラミックスのような圧電性セラミッ
クスにより形成されている。但し、絶縁基板上にＺｎＯ
薄膜などの圧電薄膜を形成したものを圧電基板として用
いてもよい。
【００２０】そして、パッケージ基板１２には、弾性表
面波素子１１を包囲するようにしてセラミック製や金属
製のキャップ１４が接着されており、弾性表面波素子１
１を塵埃や機械的衝撃などから保護している。
面波素子１１を包囲するようにしてセラミック製や金属
製のキャップ１４が接着されており、弾性表面波素子１
１を塵埃や機械的衝撃などから保護している。
【００２１】このようなパッケージ基板１２に実装され
た弾性表面波素子１１の圧電基板上には、図２に示すよ
うに、所定周波数の弾性表面波に共振する励振電極部１
５が形成されている。この励振電極部１５には、励振電
極部１５とパッケージ基板１２とを電気的に接続し、励
振電極部１５に対する電気信号が入出力される素子電極
である入力電極１６、出力電極１７および接地電極１８
が配線部１９を介して電気的に接続されている。そし
て、配線部１９は励振電極部１５と素子電極１６，１
７，１８、および励振電極部１５相互間を電気的に接続
する。そして、励振電極部１５および配線部１９はアル
ミニウムまたはアルミニウム合金で形成されている。但
し、アルミニウムまたはアルミニウム合金以外の部材が
含まれていてもよい。
た弾性表面波素子１１の圧電基板上には、図２に示すよ
うに、所定周波数の弾性表面波に共振する励振電極部１
５が形成されている。この励振電極部１５には、励振電
極部１５とパッケージ基板１２とを電気的に接続し、励
振電極部１５に対する電気信号が入出力される素子電極
である入力電極１６、出力電極１７および接地電極１８
が配線部１９を介して電気的に接続されている。そし
て、配線部１９は励振電極部１５と素子電極１６，１
７，１８、および励振電極部１５相互間を電気的に接続
する。そして、励振電極部１５および配線部１９はアル
ミニウムまたはアルミニウム合金で形成されている。但
し、アルミニウムまたはアルミニウム合金以外の部材が
含まれていてもよい。
【００２２】なお、素子電極１６，１７，１８にはたと
えば金（Ａｕ）で構成された突起電極１３が形成され、
当該突起電極１３とパッケージ基板１２に形成された基
板電極１２ａとが超音波接続されることにより弾性表面
波素子１１がパッケージ基板１２に搭載される。なお、
突起電極１３は金以外、たとえばアルミニウム（Ａｌ）
などで構成することもできる。
えば金（Ａｕ）で構成された突起電極１３が形成され、
当該突起電極１３とパッケージ基板１２に形成された基
板電極１２ａとが超音波接続されることにより弾性表面
波素子１１がパッケージ基板１２に搭載される。なお、
突起電極１３は金以外、たとえばアルミニウム（Ａｌ）
などで構成することもできる。
【００２３】ここで、励振電極部１５は、図３に示すよ
うに、相互に入り組んだ一対の櫛の歯状に形成されてい
る。そして、入力側の励振電極部１５に電圧を印加して
電界をかけると、圧電基板には圧電効果により弾性表面
波が発生する。また、このようにして生成された弾性表
面波による機械的歪みが電界を生じさせ、出力側の励振
電極部１５で電気信号に変換される。励振電極部１５の
両側には、弾性表面波を反射する反射器２０が配置され
ている。
うに、相互に入り組んだ一対の櫛の歯状に形成されてい
る。そして、入力側の励振電極部１５に電圧を印加して
電界をかけると、圧電基板には圧電効果により弾性表面
波が発生する。また、このようにして生成された弾性表
面波による機械的歪みが電界を生じさせ、出力側の励振
電極部１５で電気信号に変換される。励振電極部１５の
両側には、弾性表面波を反射する反射器２０が配置され
ている。
【００２４】なお、本実施の形態は、入力電極１６と出
力電極１７との間の配線部１９を直列腕とし、この直列
腕と接地電極１８との間に複数の配線部１９である並列
腕を構成し、直列腕および並列腕に励振電極部１５を配
置したラダー型回路を構成しているが、ラダー型回路以
外であってもよい。
力電極１７との間の配線部１９を直列腕とし、この直列
腕と接地電極１８との間に複数の配線部１９である並列
腕を構成し、直列腕および並列腕に励振電極部１５を配
置したラダー型回路を構成しているが、ラダー型回路以
外であってもよい。
【００２５】図４に示すように、基板電極１２ａは、パ
ッケージ基板１２に素地である基板材上に形成されたた
とえば銀（Ａｇ）や銅（Ｃｕ）からなる基部層２１と、
基部層２１上に順次積層形成されたたとえばニッケル
（Ｎｉ）メッキ層２２および金（Ａｕ）メッキ層２３か
らなるメッキ層とから構成されている。そして、このよ
うな基板電極１２ａは、信号線電極または接地電極とし
て使用される。なお、メッキ層は、ニッケルメッキ層お
よびスズメッキ層などとすることもできる。
ッケージ基板１２に素地である基板材上に形成されたた
とえば銀（Ａｇ）や銅（Ｃｕ）からなる基部層２１と、
基部層２１上に順次積層形成されたたとえばニッケル
（Ｎｉ）メッキ層２２および金（Ａｕ）メッキ層２３か
らなるメッキ層とから構成されている。そして、このよ
うな基板電極１２ａは、信号線電極または接地電極とし
て使用される。なお、メッキ層は、ニッケルメッキ層お
よびスズメッキ層などとすることもできる。
【００２６】ここで、本実施の形態において、パッケー
ジ基板１２の基板電極１２ａは、基部層２１を形成した
後に、その表面がバレル研磨法により研磨されている。
その結果、メッキ処理後の基板電極１２ａの表面粗さが
０．１μｍＲＭＳ（二乗平均）以下となっている。な
お、本発明において、表面粗さは０．１μｍＲＭＳ以下
である必要はなく、基部層２１に研磨処理が施されて平
坦化が図られていればよい。また、基部層２１はラッピ
ング研磨法にて研磨してもよい。
ジ基板１２の基板電極１２ａは、基部層２１を形成した
後に、その表面がバレル研磨法により研磨されている。
その結果、メッキ処理後の基板電極１２ａの表面粗さが
０．１μｍＲＭＳ（二乗平均）以下となっている。な
お、本発明において、表面粗さは０．１μｍＲＭＳ以下
である必要はなく、基部層２１に研磨処理が施されて平
坦化が図られていればよい。また、基部層２１はラッピ
ング研磨法にて研磨してもよい。
【００２７】このように基部層２１に研磨処理を施して
メッキ層２２，２３を形成した基板電極１２ａの表面を
撮影した写真を図５に、表面粗さを測定したグラフを図
６に示す。また、比較例として、基部層に研磨処理を施
さずにメッキ層を形成した基板電極の表面を撮影した写
真を図７に、表面粗さを測定したグラフを図８に示す。
メッキ層２２，２３を形成した基板電極１２ａの表面を
撮影した写真を図５に、表面粗さを測定したグラフを図
６に示す。また、比較例として、基部層に研磨処理を施
さずにメッキ層を形成した基板電極の表面を撮影した写
真を図７に、表面粗さを測定したグラフを図８に示す。
【００２８】図５に示すように、研磨処理を実施した基
板電極１２ａは、図７に示す研磨処理を行わない基板電
極に比べて、電極材料の表面状態が明らかに異なってい
る。つまり、研磨処理を行わない基板電極（図７）は、
電極材料の粒および電極材料に混入されたガラス成分に
よる凹凸が観察できる。これに対して研磨処理を行った
基板電極１２ａ（図５）は、周辺部側面に多少の凹凸が
あるものの、非常に平坦である。そして、これにより、
電極パターンの光学的認識率は、研磨処理を行わない場
合にはその判別が不能であったのに対して、研磨処理を
行った場合には認識率が１００％なった。
板電極１２ａは、図７に示す研磨処理を行わない基板電
極に比べて、電極材料の表面状態が明らかに異なってい
る。つまり、研磨処理を行わない基板電極（図７）は、
電極材料の粒および電極材料に混入されたガラス成分に
よる凹凸が観察できる。これに対して研磨処理を行った
基板電極１２ａ（図５）は、周辺部側面に多少の凹凸が
あるものの、非常に平坦である。そして、これにより、
電極パターンの光学的認識率は、研磨処理を行わない場
合にはその判別が不能であったのに対して、研磨処理を
行った場合には認識率が１００％なった。
【００２９】また、図６に示すように、研磨処理を実施
した基板電極１２ａは、図８に示す研磨処理を行わない
基板電極に比べて、表面粗さが非常に改善されている。
した基板電極１２ａは、図８に示す研磨処理を行わない
基板電極に比べて、表面粗さが非常に改善されている。
【００３０】研磨処理を行わない基板電極の表面粗さ
（図８）は、０．６μｍＲＭＳ、範囲は３μｍ程度であ
る。また、直径２０μｍ前後の大きな粒があることも確
認できる。この大きな粒は、表面のガラス成分が結合し
て発生したものである。そして、このように表面粗さの
大きな基板電極上に直径１００μｍ前後の突起電極が接
合されると、シェア強度が極めて弱くなる。
（図８）は、０．６μｍＲＭＳ、範囲は３μｍ程度であ
る。また、直径２０μｍ前後の大きな粒があることも確
認できる。この大きな粒は、表面のガラス成分が結合し
て発生したものである。そして、このように表面粗さの
大きな基板電極上に直径１００μｍ前後の突起電極が接
合されると、シェア強度が極めて弱くなる。
【００３１】これに対して、研磨処理を行った本願の基
板電極１２ａの表面粗さ（図６）は、０．１μｍＲＭＳ
以下、範囲は０．４μｍ程度と改善されている。
板電極１２ａの表面粗さ（図６）は、０．１μｍＲＭＳ
以下、範囲は０．４μｍ程度と改善されている。
【００３２】このような基板電極１２ａを有するパッケ
ージ基板１２にフリップチップ方式で弾性表面波素子１
１を接合した場合における１つの突起電極当たりのシェ
ア強度は、図９に示すようになる。つまり、基板電極１
２ａの表面粗さが小さい程、１つの突起電極１３当たり
のシェア強度が強くなっていることが分かる。そして、
表面粗さが０．１μｍＲＭＳの場合、シェア強度は１つ
の突起電極当たり約１６６ｇとなっている。なお、前述
のように研磨処理を行わない場合の表面粗さは０．６μ
ｍＲＭＳであることから、そのときの１つの突起電極当
たりのシェア強度は約１００ｇである。
ージ基板１２にフリップチップ方式で弾性表面波素子１
１を接合した場合における１つの突起電極当たりのシェ
ア強度は、図９に示すようになる。つまり、基板電極１
２ａの表面粗さが小さい程、１つの突起電極１３当たり
のシェア強度が強くなっていることが分かる。そして、
表面粗さが０．１μｍＲＭＳの場合、シェア強度は１つ
の突起電極当たり約１６６ｇとなっている。なお、前述
のように研磨処理を行わない場合の表面粗さは０．６μ
ｍＲＭＳであることから、そのときの１つの突起電極当
たりのシェア強度は約１００ｇである。
【００３３】次に、このような構成を有する弾性表面波
装置の製造方法について説明する。
装置の製造方法について説明する。
【００３４】先ず、パッケージ基板１２の素地である基
板材の上に基板電極１２ａの基部層２１を印刷技術で形
成する。そして、セラミック製のパッケージ基板１２で
ある本実施の形態の場合、基部層２１の形成された基板
材を焼結する。焼結後、たとえばバレル研磨法で基部層
２１の表面を研磨する。このときに、次に述べるメッキ
層の形成された基板電極１２ａの表面粗さが、たとえば
０．１μｍＲＭＳ以下になるように、基部層２１の表面
研磨を行う。
板材の上に基板電極１２ａの基部層２１を印刷技術で形
成する。そして、セラミック製のパッケージ基板１２で
ある本実施の形態の場合、基部層２１の形成された基板
材を焼結する。焼結後、たとえばバレル研磨法で基部層
２１の表面を研磨する。このときに、次に述べるメッキ
層の形成された基板電極１２ａの表面粗さが、たとえば
０．１μｍＲＭＳ以下になるように、基部層２１の表面
研磨を行う。
【００３５】研磨処理を行ったならば、基部層２１上
に、たとえばニッケルメッキ層２２および金（Ａｕ）メ
ッキ層２３を順次積層形成する。なお、メッキ層２２，
２３は、耐腐食性の向上、はんだ濡れ性の向上、突起電
極１２の接合性の向上のため等に行われる。
に、たとえばニッケルメッキ層２２および金（Ａｕ）メ
ッキ層２３を順次積層形成する。なお、メッキ層２２，
２３は、耐腐食性の向上、はんだ濡れ性の向上、突起電
極１２の接合性の向上のため等に行われる。
【００３６】メッキ層２２，２３を形成した後に、素子
搭載面を外側に向けてパッケージ基板１２をステージ
（図示せず）上にセットする。そして、突起電極１３と
これに対応する基板電極１２ａとを接触させて弾性表面
波素子１１に超音波振動を与えて当該弾性表面波素子１
１をパッケージ基板１２の素子搭載面に接合し、突起電
極１３と基板電極１２ａとを電気的および機械的に接続
する。
搭載面を外側に向けてパッケージ基板１２をステージ
（図示せず）上にセットする。そして、突起電極１３と
これに対応する基板電極１２ａとを接触させて弾性表面
波素子１１に超音波振動を与えて当該弾性表面波素子１
１をパッケージ基板１２の素子搭載面に接合し、突起電
極１３と基板電極１２ａとを電気的および機械的に接続
する。
【００３７】弾性表面波素子１１をパッケージ基板１２
の素子搭載面に接合した後は、弾性表面波素子１１を包
囲するようにしてキャップ１４をパッケージ基板１２に
接着し、弾性表面波素子１１を封止する。
の素子搭載面に接合した後は、弾性表面波素子１１を包
囲するようにしてキャップ１４をパッケージ基板１２に
接着し、弾性表面波素子１１を封止する。
【００３８】このように、本実施の形態によれば、基板
電極１２ａの基部層２１の表面を研磨した後にメッキ層
２２，２３を形成しているので、基板電極１２ａの表面
粗さが著しく改善され、フリップチップ方式でパッケー
ジ基板１２に搭載された弾性表面波素子１１の接合強度
の向上を図ることが可能になる。
電極１２ａの基部層２１の表面を研磨した後にメッキ層
２２，２３を形成しているので、基板電極１２ａの表面
粗さが著しく改善され、フリップチップ方式でパッケー
ジ基板１２に搭載された弾性表面波素子１１の接合強度
の向上を図ることが可能になる。
【００３９】また、このように基板電極１２ａの表面粗
さが向上することから、高周波特性が向上する。つま
り、基部層２１を銀や銅で形成した場合、２ＧＨｚでの
表皮厚さは約１．４μｍであり、研磨処理を行わないと
７０％程度の導電率となるが、研磨処理を行って表面粗
さが向上することによって導電率が１００％近くにな
る。
さが向上することから、高周波特性が向上する。つま
り、基部層２１を銀や銅で形成した場合、２ＧＨｚでの
表皮厚さは約１．４μｍであり、研磨処理を行わないと
７０％程度の導電率となるが、研磨処理を行って表面粗
さが向上することによって導電率が１００％近くにな
る。
【００４０】なお、以上の説明では、弾性表面波素子１
１が一個搭載された弾性表面波装置１０が示されている
が、たとえば相互に異なる帯域中心周波数を有する２つ
の弾性表面波素子を搭載して分波器とするなど、本発明
の弾性表面波素子は種々の形態の弾性表面波装置に適用
することが可能である。
１が一個搭載された弾性表面波装置１０が示されている
が、たとえば相互に異なる帯域中心周波数を有する２つ
の弾性表面波素子を搭載して分波器とするなど、本発明
の弾性表面波素子は種々の形態の弾性表面波装置に適用
することが可能である。
【００４１】また、本発明は、このような弾性表面波装
置に限定されるものではなく、圧電基板やシリコン基板
などの素子基板上に所定の回路パターンが形成された集
積回路素子がパッケージ基板上に搭載された種々の集積
回路装置に適用することができる。なお、このような集
積回路装置の一例を挙げると、パワーアンプ、携帯端末
用フロントエンドモジュール、温度補償型水晶発振器、
電圧制御水晶発振器、高周波用半導体集積回路装置、高
周波用マルチチップモジュールなどがある。
置に限定されるものではなく、圧電基板やシリコン基板
などの素子基板上に所定の回路パターンが形成された集
積回路素子がパッケージ基板上に搭載された種々の集積
回路装置に適用することができる。なお、このような集
積回路装置の一例を挙げると、パワーアンプ、携帯端末
用フロントエンドモジュール、温度補償型水晶発振器、
電圧制御水晶発振器、高周波用半導体集積回路装置、高
周波用マルチチップモジュールなどがある。
【００４２】
【発明の効果】以上の説明から明らかなように、本発明
によれば以下の効果を奏することができる。 (1).基板電極の基部層の表面を研磨した後にメッキ層を
形成しているので、基板電極の表面粗さが著しく改善さ
れ、フリップチップ方式でパッケージ基板に搭載された
集積回路素子のシェア強度を大幅に向上させることが可
能になる。 (2).このようにフリップチップ方式でパッケージ基板に
搭載された集積回路素子のシェア強度を大幅に向上させ
ることが可能になることから、集積回路素子の接合不良
を減少することができる。 (3).また、このように基板電極の表面粗さが向上するこ
とから、装置の高周波特性が向上する。
によれば以下の効果を奏することができる。 (1).基板電極の基部層の表面を研磨した後にメッキ層を
形成しているので、基板電極の表面粗さが著しく改善さ
れ、フリップチップ方式でパッケージ基板に搭載された
集積回路素子のシェア強度を大幅に向上させることが可
能になる。 (2).このようにフリップチップ方式でパッケージ基板に
搭載された集積回路素子のシェア強度を大幅に向上させ
ることが可能になることから、集積回路素子の接合不良
を減少することができる。 (3).また、このように基板電極の表面粗さが向上するこ
とから、装置の高周波特性が向上する。
【図１】本発明の一実施の形態である弾性表面波素子が
パッケージ化された弾性表面波装置を示す断面図であ
る。
パッケージ化された弾性表面波装置を示す断面図であ
る。
【図２】図１の弾性表面波素子の回路を示す概略図であ
る。
る。
【図３】図２の弾性表面波素子の一部を示す平面図であ
る。
る。
【図４】図１の弾性表面波装置における突起電極と基板
電極との接合部位を示す断面図である。
電極との接合部位を示す断面図である。
【図５】基部層に研磨処理を施してメッキ層を形成した
基板電極の表面を撮影した写真である。
基板電極の表面を撮影した写真である。
【図６】基部層に研磨処理を施してメッキ層を形成した
基板電極の表面粗さを測定したグラフである。
基板電極の表面粗さを測定したグラフである。
【図７】基部層に研磨処理を施さずにメッキ層を形成し
た基板電極の表面を撮影した写真である。
た基板電極の表面を撮影した写真である。
【図８】基部層に研磨処理を施さずにメッキ層を形成し
た基板電極の表面粗さを測定したグラフである。
た基板電極の表面粗さを測定したグラフである。
【図９】基部層に研磨処理を施してメッキ層を形成した
基板電極を有するパッケージ基板にフリップチップ方式
で弾性表面波素子を接合した場合における１つの突起電
極当たりのシェア強度を示すグラフである。
基板電極を有するパッケージ基板にフリップチップ方式
で弾性表面波素子を接合した場合における１つの突起電
極当たりのシェア強度を示すグラフである。
１０ 弾性表面波装置（集積回路装置）
１１ 弾性表面波素子（集積回路素子）
１２ パッケージ基板
１２ａ 基板電極
１２ｂ 外部接続端子
１３ 突起電極
１４ キャップ（封止部材）
１５ 励振電極部
１６ 入力電極
１７ 出力電極
１８ 接地電極
１９ 配線部
２０ 反射器
２１ 基部層
２２ ニッケルメッキ層（メッキ層）
２３ 金メッキ層（メッキ層）
Claims (12)
- 【請求項１】 素子基板上に所定の導電パターンおよび
突起電極が形成された集積回路素子を搭載し得るパッケ
ージ基板の製造方法であって、 基板材上に前記突起電極と電気的および機械的に接続さ
れる基板電極の基部層を形成し、 前記基部層の表面を研磨し、 研磨された前記基部層上にメッキ層を形成することを特
徴とするパッケージ基板の製造方法。 - 【請求項２】 素子基板上に所定の導電パターンおよび
突起電極が形成された集積回路素子を搭載し得るパッケ
ージ基板の製造方法であって、 セラミック製の基板材上に前記突起電極と電気的および
機械的に接続される基板電極の基部層を形成し、 前記基部層の形成された前記基板材を焼結し、 焼結された前記基板材における前記基部層の表面を研磨
し、 研磨された前記基部層上にメッキ層を形成することを特
徴とするパッケージ基板の製造方法。 - 【請求項３】 前記メッキ層形成後の前記基板電極の表
面粗さが０．１μｍＲＭＳ以下であることを特徴とする
請求項１または２記載のパッケージ基板の製造方法。 - 【請求項４】 前記基部層の表面は、バレル研磨法また
はラッピング研磨法にて研磨することを特徴とする請求
項１〜３の何れか一項に記載のパッケージ基板の製造方
法。 - 【請求項５】 前記メッキ層の表層は金メッキ層である
ことを特徴とする請求項１〜４の何れか一項に記載のパ
ッケージ基板の製造方法。 - 【請求項６】 請求項１〜５の何れか一項に記載のパッ
ケージ基板の製造方法で製造されたパッケージ基板を用
意し、 素子基板上に所定の導電パターンおよび突起電極が形成
された集積回路素子を用意し、 前記集積回路素子の前記突起電極と前記パッケージ基板
の基板電極とを電気的および機械的に接続して前記集積
回路素子を前記パッケージ基板上に搭載し、 前記パッケージ基板に搭載された前記集積回路素子を封
止することを特徴とする集積回路装置の製造方法。 - 【請求項７】 前記突起電極は金で構成されていること
を特徴とする請求項６記載の集積回路装置の製造方法。 - 【請求項８】 素子基板上に所定の導電パターンおよび
突起電極が形成された集積回路素子を搭載し得るパッケ
ージ基板であって、 前記パッケージ基板に形成され、基部層および当該基部
層上に形成されたメッキ層から構成されて前記突起電極
と電気的および機械的に接続される基板電極の表面粗さ
が０．１μｍＲＭＳ以下であることを特徴とするパッケ
ージ基板。 - 【請求項９】 前記基部層の表面に研磨処理が行われて
いることを特徴とする請求項８記載のパッケージ基板。 - 【請求項１０】 前記パッケージ基板はセラミック製で
あることを特徴とする請求項８または９記載のパッケー
ジ基板。 - 【請求項１１】 請求項８〜１０の何れか一項に記載の
パッケージ基板と、 素子基板上に所定の導電パターンおよび突起電極が形成
され、前記突起電極と前記パッケージ基板の基板電極と
を電気的および機械的に接続して前記パッケージ基板上
に搭載された集積回路素子と、 前記パッケージ基板に搭載された前記集積回路素子を封
止する封止部材とを有することを特徴とする集積回路装
置。 - 【請求項１２】 前記メッキ層の表層および前記突起電
極の少なくとも何れか一方は金で構成されていることを
特徴とする請求項１１記載の集積回路装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353195A JP2003152016A (ja) | 2001-11-19 | 2001-11-19 | パッケージ基板およびその製造方法、ならびに集積回路装置およびその製造方法 |
| EP02025815.8A EP1313214B1 (en) | 2001-11-16 | 2002-11-18 | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| US10/298,228 US20030137039A1 (en) | 2001-11-16 | 2002-11-18 | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| US10/813,393 US7015556B2 (en) | 2001-11-16 | 2004-03-31 | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device |
| US11/333,316 US7132310B2 (en) | 2001-11-16 | 2006-01-18 | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and SAW device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001353195A JP2003152016A (ja) | 2001-11-19 | 2001-11-19 | パッケージ基板およびその製造方法、ならびに集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152016A true JP2003152016A (ja) | 2003-05-23 |
Family
ID=19165256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001353195A Withdrawn JP2003152016A (ja) | 2001-11-16 | 2001-11-19 | パッケージ基板およびその製造方法、ならびに集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003152016A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251065A (ja) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | セラミック配線基板およびその製造方法 |
-
2001
- 2001-11-19 JP JP2001353195A patent/JP2003152016A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251065A (ja) * | 2006-03-17 | 2007-09-27 | Mitsubishi Electric Corp | セラミック配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678148B2 (ja) | 圧電デバイス | |
| JP4221756B2 (ja) | 圧電発振器およびその製造方法 | |
| US7132310B2 (en) | Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and SAW device | |
| JP2008131549A (ja) | 水晶振動デバイス | |
| KR100378919B1 (ko) | 범프 전극을 갖는 탄성 표면파 장치 및 그 장치의 제조방법 | |
| US11646712B2 (en) | Bulk acoustic wave structure and bulk acoustic wave device | |
| TWI538268B (zh) | 用來連接一第一電子元件及一第二元件之方法 | |
| US20230208388A1 (en) | Vibrator device and method for manufacturing vibrator device | |
| JP4496652B2 (ja) | 弾性表面波装置とその製造方法 | |
| JP2003283289A (ja) | 弾性表面波装置 | |
| JP2020156059A (ja) | 弾性波デバイス、フィルタおよびマルチプレクサ | |
| JP2001102905A (ja) | 弾性表面波装置 | |
| JPH05291864A (ja) | 弾性表面波素子実装回路とその製造方法 | |
| JP2003152016A (ja) | パッケージ基板およびその製造方法、ならびに集積回路装置およびその製造方法 | |
| JP2004129193A (ja) | 弾性表面波装置 | |
| US11271542B2 (en) | Acoustic wave device and method of fabricating the same | |
| JP2005136683A (ja) | 電子部品 | |
| JP4085549B2 (ja) | 圧電デバイス及びその製造方法 | |
| JPH07212180A (ja) | 表面実装型圧電部品 | |
| JP2000165185A (ja) | 弾性表面波素子およびその製造方法 | |
| JP2003152130A (ja) | 集積回路装置 | |
| JP3647796B2 (ja) | パッケージ基板およびそれを用いた集積回路装置、ならびに集積回路装置の製造方法 | |
| JP2003163563A (ja) | 圧電装置 | |
| JP3678106B2 (ja) | 圧電デバイス及びその製造方法 | |
| US20050088060A1 (en) | Compact electronic component including piezo-electric resonator mounted by face-down bonding with improved reliability |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |