JP2003151984A - Silicon epitaxial wafer and manufacturing method thereof - Google Patents
Silicon epitaxial wafer and manufacturing method thereofInfo
- Publication number
- JP2003151984A JP2003151984A JP2001352687A JP2001352687A JP2003151984A JP 2003151984 A JP2003151984 A JP 2003151984A JP 2001352687 A JP2001352687 A JP 2001352687A JP 2001352687 A JP2001352687 A JP 2001352687A JP 2003151984 A JP2003151984 A JP 2003151984A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resistivity
- heat treatment
- type silicon
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 95
- 239000010703 silicon Substances 0.000 title claims abstract description 95
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000002019 doping agent Substances 0.000 claims abstract description 11
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 93
- 229910052760 oxygen Inorganic materials 0.000 claims description 93
- 239000001301 oxygen Substances 0.000 claims description 93
- 239000002244 precipitate Substances 0.000 claims description 75
- 238000010438 heat treatment Methods 0.000 claims description 63
- 235000012431 wafers Nutrition 0.000 description 51
- 239000013078 crystal Substances 0.000 description 23
- 238000001556 precipitation Methods 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000003325 tomography Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、優れたゲッタリン
グ能力を有するシリコンエピタキシャルウェーハ（以
下、単にエピウェーハと呼ぶことがある。）及びその製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon epitaxial wafer having excellent gettering ability (hereinafter sometimes simply referred to as an epi wafer) and a method for manufacturing the same.
【０００２】[0002]
【関連技術】半導体素子の基板として広く用いられてい
るシリコンウェーハの大半は、Ｃｚｏｃｈｒａｌｓｋｉ
（ＣＺ）法により育成されている。ＣＺ法により育成さ
れたシリコン単結晶中には、およそ１０18ａｔｏｍｓ／
ｃｍ3の濃度で格子間酸素が不純物として含まれる。こ
の格子間酸素は、結晶育成工程中の固化してから室温ま
で冷却されるまでの熱履歴（以下、結晶熱履歴と略すこ
とがある。）や半導体素子の作製工程における熱処理工
程において過飽和状態となるために析出して、シリコン
酸化物の析出物（以下、酸素析出物又は単に析出物と呼
ぶことがある。）が形成される。[Related Art] Most of silicon wafers widely used as substrates for semiconductor devices are Czochralski
It is grown by the (CZ) method. In the silicon single crystal grown by the CZ method, about 10 18 atoms /
Interstitial oxygen is contained as an impurity at a concentration of cm 3 . This interstitial oxygen is considered to be in a supersaturated state in the heat history from the solidification during the crystal growth step to the cooling to room temperature (hereinafter, may be abbreviated as crystal heat history) and the heat treatment step in the semiconductor element manufacturing step. Therefore, a precipitate of silicon oxide (hereinafter sometimes referred to as an oxygen precipitate or simply a precipitate) is formed.
【０００３】その酸素析出物は、デバイスプロセスにお
いて混入する重金属不純物を捕獲するサイトとして有効
に働き（Ｉｎｔｅｒｎａｌ Ｇｅｔｔｅｒｉｎｇ：Ｉ
Ｇ）、デバイス特性や歩留まりを向上させる。このこと
から、シリコンウェーハの品質の１つとして、ＩＧ能力
が重要視されている。The oxygen precipitate effectively acts as a site for trapping heavy metal impurities mixed in the device process (Internal Gettering: I).
G), improving device characteristics and yield. From this, the IG capability is regarded as important as one of the quality of silicon wafers.
【０００４】酸素析出の過程は、析出核形成とその成長
の過程から成る。通常は、結晶熱履歴において核形成が
進行し、その後のデバイスプロセス等の熱処理により大
きく成長し、酸素析出物として検出されるようになる。
このことから、結晶熱履歴で形成されたものをＧｒｏｗ
ｎ−ｉｎ析出核と呼ぶことにする。もちろん、その後の
熱処理においても酸素析出核が形成される場合がある。The process of oxygen precipitation consists of the process of forming precipitation nuclei and their growth. Usually, nucleation progresses in the thermal history of crystal, and after the subsequent heat treatment such as a device process, the nucleus grows largely and is detected as an oxygen precipitate.
From this fact, the one formed by the crystal thermal history is
It is called an n-in precipitation nucleus. Of course, oxygen precipitation nuclei may also be formed in the subsequent heat treatment.
【０００５】通常のａｓ−ｇｒｏｗｎウェーハの場合、
デバイスプロセス前の段階で存在している酸素析出核は
極めて小さく、ＩＧ能力を持たない。しかし、デバイス
プロセスを経ることにより、大きな酸素析出物に成長し
てＩＧ能力を有するようになる。ウェーハ表面近傍のデ
バイス作製領域を無欠陥化するために、ウェーハ上に気
相成長によってシリコン単結晶を堆積させたエピウェー
ハが使用される場合がある。このエピウェーハにおいて
も、基板にＩＧ能力を付加させることが重要である。In the case of a normal as-grown wafer,
Oxygen precipitate nuclei existing in the stage before the device process are extremely small and have no IG capability. However, through the device process, it grows into large oxygen precipitates and has IG capability. In order to make the device fabrication region near the wafer surface defect-free, an epi-wafer having a silicon single crystal deposited on the wafer by vapor phase growth may be used. Also in this epi-wafer, it is important to add the IG capability to the substrate.
【０００６】しかし、エピタキシャル工程（以下、エピ
工程と略すことがある。）が約１１００℃以上の高温で
あるために結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析
出核のほとんどが消滅してしまい、その後のデバイスプ
ロセスにおいて酸素析出物が形成されなくなってしま
う。そのために、エピウェーハではＩＧ能力が低下する
という問題がある。However, since the epitaxial process (hereinafter sometimes abbreviated as an epi process) is at a high temperature of about 1100 ° C. or higher, most of the grown-in precipitation nuclei formed by the crystal thermal history disappear, Oxygen precipitates are not formed in the subsequent device process. Therefore, the epi wafer has a problem that the IG capability is lowered.
【０００７】この問題を解決する方法として、エピウェ
ーハにＩＧ能力を付加するため、エピ工程前に熱処理を
施して基板中に酸素析出物を形成した後に、エピタキシ
ャル成長を行う方法がある。一般的な熱処理としては、
約１１００℃以上で表面近傍の酸素を外方拡散させる熱
処理、約６５０℃で内部に酸素析出核を形成する熱処
理、及び約１０００℃で酸素析出物を大きく成長させる
熱処理を組み合わせた３段熱処理（以下、ＤＺ−ＩＧ処
理と呼ぶことがある。）がある。初段の熱処理で酸素を
外方拡散させるのは、基板の表面近傍に酸素析出物が形
成されないようにして、無欠陥層（ＤＺ層）を形成する
ためである。このＤＺ−ＩＧ処理では、表面近傍にＤＺ
層が形成され、内部にはＩＧ能力を有する大きいサイズ
の酸素析出物が形成される理想的な構造となるが、熱処
理時間が長くなってしまう。As a method for solving this problem, there is a method in which, in order to add the IG capability to the epi-wafer, heat treatment is performed before the epi step to form oxygen precipitates in the substrate, and then epitaxial growth is performed. As a general heat treatment,
A three-step heat treatment that combines a heat treatment for outwardly diffusing oxygen near the surface at about 1100 ° C. or higher, a heat treatment for forming oxygen precipitation nuclei inside at about 650 ° C., and a heat treatment for growing oxygen precipitates at about 1000 ° C. ( Hereinafter, it may be referred to as DZ-IG processing). The outward diffusion of oxygen in the first-stage heat treatment is for forming a defect-free layer (DZ layer) so that oxygen precipitates are not formed near the surface of the substrate. In this DZ-IG process, DZ is generated near the surface.
The layer has an ideal structure in which large-sized oxygen precipitates having an IG capability are formed inside, but the heat treatment time becomes long.
【０００８】エピウェーハにＩＧ能力を付加する簡便な
方法として、広い幅のＤＺ層が必要ない場合や内部の酸
素析出物を大きく成長させなくても良い場合は、エピ工
程前に８００℃程度の熱処理を施すことにより、結晶熱
履歴で形成されたＧｒｏｗｎ−ｉｎ析出核を高温のエピ
工程でも消滅しないようなサイズまで成長させる方法が
ある。あるいは、エピ工程後に４５０〜７５０℃程度の
熱処理を施すことにより析出核を再形成させる方法があ
る。これらの場合は、デバイスプロセスにおいて酸素析
出物が大きく成長することになる。As a simple method for adding the IG capability to an epi-wafer, when a wide DZ layer is not necessary or when it is not necessary to grow oxygen precipitates in the inside of the epi-wafer, a heat treatment at about 800 ° C. is performed before the epi-step. There is a method of growing the grown-in precipitation nuclei formed by the crystal thermal history to a size that does not disappear even in the high temperature epi step. Alternatively, there is a method of re-forming precipitation nuclei by performing a heat treatment at about 450 to 750 ° C. after the epi step. In these cases, oxygen precipitates grow large in the device process.
【０００９】ｎ型ドーパントが高濃度に添加されたｎ+
基板を用いたｎ／ｎ+エピウェーハは、基板の抵抗率が
低いという構造上のメリットからＣＣＤ（Ｃｈａｒｇｅ
Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）用材料として有効で
ある。しかし、ｎ+基板用のドーパントとして用いられ
ているアンチモン（Ｓｂ）が高濃度に添加されると、酸
素析出が抑制されることにより、ＩＧ能力を付加するた
めに施す熱処理の時間が長くなり、エピウェーハの生産
性が低下してしまうという大きな問題点がある。N + with a high concentration of n-type dopant
An n / n + epi-wafer using a substrate is a CCD (Charge) because of its structural advantage that the resistivity of the substrate is low.
It is effective as a material for a Coupled Device. However, when antimony (Sb) used as a dopant for the n + substrate is added at a high concentration, oxygen precipitation is suppressed, so that the heat treatment time for adding the IG capability becomes longer, There is a big problem that the productivity of the epi-wafer is reduced.
【００１０】一方、燐をｎ型ドーパントとしたｎ+基板
を作製するためのｎ+シリコン単結晶を引き上げようと
しても、燐はシリコン原料を溶融する際の昇温過程で昇
華しやすいため、低抵抗率の結晶を引き上げることは困
難であった。On the other hand, even if one tries to pull up an n + silicon single crystal for producing an n + substrate using phosphorus as an n-type dopant, phosphorus is easily sublimated in the temperature rising process when melting the silicon raw material, so that it is low. It was difficult to pull up the crystal of resistivity.
【００１１】その一方で、燐ドープシリコン単結晶はＳ
ｂやＡｓドープ単結晶に比べて結晶育成時の酸素濃度制
御が容易であったことから、デバイス作製用基板として
ある程度正確な酸素濃度制御が必要な通常抵抗率（１〜
１００Ω・ｃｍ）のｎ型基板を作製するためのｎ型ドー
パントとしては燐を用い、あまり正確な酸素濃度制御を
必要としないエピタキシャルウェーハ用の低抵抗率
（０．０２Ω・ｃｍ以下）のｎ+基板を作製するための
ｎ型ドーパントとしてはＳｂ又はＡｓを用いるというよ
うに、抵抗率の高低により使用されるドーパントの種類
は限定されていた。On the other hand, the phosphorus-doped silicon single crystal is S
Since it was easier to control the oxygen concentration during the crystal growth as compared with b or As-doped single crystals, the normal resistivity (1 to
Phosphorus is used as an n-type dopant for manufacturing an n-type substrate of 100 Ω · cm), and n + has a low resistivity (0.02 Ω · cm or less) for an epitaxial wafer that does not require oxygen concentration control with high accuracy. The type of dopant used was limited due to the high and low resistivity, such as Sb or As being used as the n-type dopant for producing the substrate.
【００１２】また、その間の抵抗率（０．０２〜１Ω・
ｃｍ）のｎ型基板については、デバイスを作製する側か
らのニーズがないためほとんど作製されることはなく、
わずかにニーズがあったとしても酸素濃度制御が容易な
燐ドープ基板が用いられていた。In addition, the resistivity (0.02-1Ω.
(cm) n-type substrate is rarely produced because there is no need from the side that produces the device.
Even if there is a slight need, a phosphorus-doped substrate that allows easy control of oxygen concentration has been used.
【００１３】これらのことから、ＣＣＤ用の基板として
は燐が低濃度に添加されたｎ型基板（１０Ω・ｃｍ程
度）を用い、４０〜５０Ω・ｃｍの高抵抗率のｎ-エピ
タキシャル層を形成したｎ-／ｎエピウェーハが広く用
いられ（例えば、特開平９−３２１２６６号参照）、Ｉ
Ｇ能力を付加しようとするためには、前述のようなＤＺ
−ＩＧ処理が施されていた。Forming an epitaxial layer - [0013] From these facts, an n-type substrate which phosphorus is added at a low concentration (about 10 [Omega · cm) as a substrate for CCD, n of the high resistivity 40~50Ω · cm The widely used n − / n epi-wafer is widely used (see, for example, JP-A-9-32266).
In order to add G capability, the above-mentioned DZ
-The IG process was applied.
【００１４】[0014]
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたものであり、ＩＧ能力が付加されＣＣＤを
はじめとする様々なデバイス用に好適なエピタキシャル
ウェーハ、及びそのエピタキシャルウェーハを生産性を
低下させることなく製造することのできる方法を提供す
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an epitaxial wafer suitable for various devices such as a CCD, which has an IG capability, and the productivity of the epitaxial wafer are provided. It is an object of the present invention to provide a method that can be manufactured without decreasing the temperature.
【００１５】[0015]
【課題を解決するための手段】上記課題を解決するため
に、本発明のシリコンエピタキシャルウェーハは、ドー
パントとしてアンチモンが添加され抵抗率が０．０４Ω
・ｃｍ以上のｎ型シリコン基板上に、該ｎ型シリコン基
板よりも高抵抗率のｎ型シリコンエピタキシャル層を有
することを特徴とする。In order to solve the above problems, the silicon epitaxial wafer of the present invention contains antimony as a dopant and has a resistivity of 0.04Ω.
It is characterized by having an n-type silicon epitaxial layer having a resistivity higher than that of the n-type silicon substrate on the n-type silicon substrate of cm or more.
【００１６】本発明者は、酸素析出が抑制される度合は
Sｂ濃度に依存することを見出し、本発明に到達した。
すなわち、後述の実験結果から明らかな様に、Ｓｂドー
プ基板の抵抗率を低下させても抵抗率が０．０４Ω・ｃ
ｍ以上となるＳｂ濃度であれば、酸素析出が抑制される
ことがほとんどないことを初めて発見した。The present inventor has found that the degree to which oxygen precipitation is suppressed is
They have found that they depend on the Sb concentration and have reached the present invention.
That is, as is clear from the experimental results described later, even if the resistivity of the Sb-doped substrate is lowered, the resistivity is 0.04Ω · c.
It was discovered for the first time that oxygen precipitation was hardly suppressed if the Sb concentration was at least m.
【００１７】そこで、これ以上の抵抗率を有するＳｂド
ープ基板であれば、酸素析出物を形成する熱処理時間を
長くすることなく（生産性を低下させることなく）Ｓｂ
添加基板に十分なＩＧ能力を付加することができること
を発想し本発明を完成させた。Therefore, in the case of an Sb-doped substrate having a resistivity higher than this, Sb does not increase the heat treatment time for forming oxygen precipitates (without reducing productivity).
The present invention has been completed on the idea that a sufficient IG capability can be added to the added substrate.
【００１８】従来のエピタキシャル成長用のＳｂドープ
基板は、前述の通り０．０２Ωｃｍ以下の低抵抗率に限
られており、それより高い抵抗率におけるエピタキシャ
ル成長用の基板としての用途はなかった。従って、この
ような０．０４Ω・ｃｍ以上のＳｂドープ基板をエピタ
キシャル用基板として用いるという発想は当業者といえ
ども全くなかったものである。The conventional Sb-doped substrate for epitaxial growth is limited to a low resistivity of 0.02 Ωcm or less as described above, and there is no use as a substrate for epitaxial growth at a resistivity higher than that. Therefore, even a person skilled in the art has no idea to use such an Sb-doped substrate having a thickness of 0.04 Ω · cm or more as an epitaxial substrate.
【００１９】本発明のエピウェーハは特にＣＣＤ用材料
として好適に用いられるが、その場合基板抵抗率を０．
５Ω・ｃｍ以下とすればデバイス特性に対するエピウェ
ーハの構造面でのメリットを得ることができる。The epi-wafer of the present invention is particularly suitable for use as a material for CCD, in which case the substrate resistivity is less than 0.
If it is 5 Ω · cm or less, the merit in terms of the structure of the epi-wafer with respect to device characteristics can be obtained.
【００２０】また、本発明のエピウェーハにおいては、
そのシリコン基板中に検出される酸素析出物の密度が１
×１０9／ｃｍ3以上であるのが好ましい。Further, in the epi-wafer of the present invention,
The density of oxygen precipitates detected in the silicon substrate is 1
It is preferably × 10 9 / cm 3 or more.
【００２１】このように、エピ工程直後に実験的に検出
される酸素析出物、あるいは、エピ工程後に基板中の酸
素析出物を成長させる付加的な熱処理を行った後に実験
的に検出される酸素析出物が１×１０9／ｃｍ3以上の高
密度に形成されていれば、デバイスプロセスの初期の段
階から優れたＩＧ能力を発揮できる。As described above, the oxygen precipitates experimentally detected immediately after the epi step, or the oxygen precipitates experimentally detected after the additional heat treatment for growing the oxygen precipitates in the substrate after the epi step is performed. If the precipitates are formed at a high density of 1 × 10 9 / cm 3 or more, excellent IG capability can be exhibited from the early stage of the device process.
【００２２】また、エピ工程直後には酸素析出物が１×
１０9／ｃｍ3以上の高密度に観察されなくてもその後に
付加的な熱処理を施すことにより高密度の酸素析出物が
検出される場合には、エピ工程後に小さい酸素析出物が
高密度に潜在している場合である。従って、エピ工程直
後にその潜在している酸素析出物が十分なＩＧ能力を有
するほど大きくなくても、デバイスプロセスを経ること
により大きく成長してＩＧ能力を有するようになる。Immediately after the epi step, 1 × of oxygen precipitates are formed.
Even if it is not observed at a high density of 10 9 / cm 3 or more, if high density oxygen precipitates are detected by performing additional heat treatment after that, small oxygen precipitates become high density after the epi step. It is a latent case. Therefore, immediately after the epi step, even if the latent oxygen precipitate is not large enough to have a sufficient IG capability, it grows to have a large IG capability through the device process.
【００２３】ここで、ＩＧ能力を有する酸素析出物のサ
イズは、実験的に検出可能な酸素析出物のサイズ（直径
３０〜４０ｎｍ程度）を目安にしている。一般的には、
実験的に検出できないサイズの酸素析出物でもＩＧ能力
を有すると考えられているので、実験的に検出可能なサ
イズであれば十分なＩＧ能力を有すると判断できる。Here, the size of the oxygen precipitate having the IG capability is based on the experimentally detectable size of the oxygen precipitate (about 30 to 40 nm in diameter). In general,
Since it is considered that even oxygen precipitates of a size that cannot be detected experimentally have IG capability, it can be determined that the size of oxygen precipitates that can be detected experimentally has sufficient IG capability.
【００２４】エピ工程後にバルク中に検出される酸素析
出物の密度を１×１０9／ｃｍ3以上とするには、例えば
エピ工程前に一般的なＤＺ−ＩＧ処理を施すことができ
る。また、より簡便な熱処理として、例えば約７００℃
以下の温度から約１０００℃以上の温度まで約５℃／分
以下の速度で昇温し、約０．５時間以上保持する熱処理
を施すことができる。すなわち、本発明のＳｂ添加基板
を用いたエピウェーハに対して、熱処理時間を長くする
ことなく優れたＩＧ能力を付加できる。In order to make the density of oxygen precipitates detected in the bulk after the epi step to be 1 × 10 9 / cm 3 or more, for example, a general DZ-IG treatment can be performed before the epi step. Further, as a simpler heat treatment, for example, about 700 ° C
A heat treatment can be performed in which the temperature is raised from the following temperature to a temperature of about 1000 ° C. or higher at a rate of about 5 ° C./min or less and held for about 0.5 hour or more. That is, an excellent IG capability can be added to the epitaxial wafer using the Sb-added substrate of the present invention without prolonging the heat treatment time.
【００２５】エピ工程後に熱処理を施した場合に検出さ
れる酸素析出物の密度を１×１０9／ｃｍ3以上とするに
は、エピ工程後の段階で小さいサイズの酸素析出物が潜
在していれば良いので、例えばエピ工程前に８００℃程
度で４時間程度の熱処理を施すことができる。また、エ
ピ工程後に４５０〜７５０℃程度で数時間の熱処理を施
すことができる。これらの場合は、デバイスプロセスを
経ることにより酸素析出物が大きく成長して、ＩＧ能力
を有するようになる。In order to increase the density of oxygen precipitates detected when heat treatment is performed after the epi step to 1 × 10 9 / cm 3 or more, small size oxygen precipitates are latent in the stage after the epi step. Therefore, heat treatment can be performed at about 800 ° C. for about 4 hours before the epitaxial process. In addition, heat treatment can be performed at about 450 to 750 ° C. for several hours after the epitaxial process. In these cases, the oxygen precipitate grows large by passing through the device process and has the IG capability.
【００２６】本発明のエピウェーハに対してより効率的
に優れたＩＧ能力を付加するには、基板の酸素濃度が約
１６ｐｐｍａ（ＪＥＩＤＡスケール）以上であることが
好ましい。酸素濃度が高ければ、短時間の熱処理で酸素
析出物の密度を高くし、サイズを大きくすることができ
る。尚、ＪＥＩＤＡは日本電子工業振興協会（現在は、
ＪＥＩＤＡ：日本電子情報技術産業協会に改称され
た。）の略称である。In order to more efficiently add excellent IG capability to the epi-wafer of the present invention, the oxygen concentration of the substrate is preferably about 16 ppma (JEIDA scale) or more. If the oxygen concentration is high, heat treatment for a short time can increase the density of oxygen precipitates and increase the size. JEIDA is the Japan Electronic Industry Development Association (currently,
JEIDA: Renamed to Japan Electronics and Information Technology Industries Association. ) Is an abbreviation.
【００２７】本発明のエピウェーハでは、基板の抵抗率
が一般的なｎ+基板の値（０．０１〜０．０２Ω・ｃ
ｍ）よりも高いので、熱処理時間を長くすることなくＩ
Ｇ能力を付加できる効果に加えて、オートドープによる
エピ層の抵抗率変化を防ぐために用いられるウェーハ裏
面の酸化膜を形成する必要がなくなるという付加的な効
果が得られる。従って、ＣＣＤ用ウェーハとしてだけで
なく、ディスクリートデバイスなどの他の用途としても
好適に用いることができる。In the epi-wafer of the present invention, the resistivity of the substrate is a general n + substrate value (0.01 to 0.02 Ω · c).
m), so that I
In addition to the effect that the G capability can be added, an additional effect is obtained in that it is not necessary to form an oxide film on the back surface of the wafer used for preventing the resistivity change of the epi layer due to autodoping. Therefore, it can be suitably used not only as a wafer for CCD but also as other applications such as a discrete device.
【００２８】上述のように、本発明のシリコンエピタキ
シャルウェーハは、優れたＩＧ能力が付加されたＳｂ添
加基板を用いたシリコンエピタキシャルウェーハであ
る。As described above, the silicon epitaxial wafer of the present invention is a silicon epitaxial wafer using the Sb-added substrate added with excellent IG capability.
【００２９】本発明のシリコンエピタキシャルウェーハ
の製造方法は、ドーパントとしてアンチモンが添加され
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準
備する工程と、前記ｎ型シリコン基板中の酸素析出物を
成長させる熱処理を行う工程と、前記ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリ
コンエピタキシャル層を成長させる工程とを有すること
を特徴とする。The method for producing a silicon epitaxial wafer of the present invention comprises the steps of preparing an n-type silicon substrate having a resistivity of 0.04 Ω · cm or more, to which antimony is added, and oxygen precipitates in the n-type silicon substrate. And a step of growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate.
【００３０】本発明のシリコンエピタキシャルウェーハ
の製造方法においては、ｎ型シリコン基板中の酸素析出
物を成長させる熱処理を行う工程と、ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ形シリ
コンエピタキシャル層を成長させる工程との工程順は後
述するようにいずれを先に行ってもよいものである。In the method for producing a silicon epitaxial wafer of the present invention, a step of performing a heat treatment for growing oxygen precipitates in the n-type silicon substrate and a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate. The order of the step of growing the n-type silicon epitaxial layer and the step may be performed first as described later.
【００３１】すなわち、前記ｎ型シリコン基板中の酸素
析出物を成長させる熱処理を行う工程を行った後、該ｎ
型シリコン基板表面に該ｎ型シリコン基板よりも高抵抗
率のｎ型シリコンエピタキシャル層を成長させる工程を
行うことができるし、また前記ｎ型シリコン基板表面上
に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエ
ピタキシャル層を成長させる工程を行った後、該ｎ型シ
リコン基板中の酸素析出物を成長させる熱処理を行うこ
とも可能である。いずれの工程順を採用しても本発明の
効果は充分に達成される。That is, after performing a heat treatment for growing oxygen precipitates in the n-type silicon substrate, the n
A step of growing an n-type silicon epitaxial layer having a resistivity higher than that of the n-type silicon substrate on the surface of the n-type silicon substrate can be performed, and a resistance higher than that of the n-type silicon substrate on the surface of the n-type silicon substrate. After the step of growing the n-type silicon epitaxial layer at a constant rate is performed, it is possible to perform the heat treatment for growing the oxygen precipitate in the n-type silicon substrate. The effect of the present invention can be sufficiently achieved regardless of the order of steps.
【００３２】本発明方法においても、上記ｎ型シリコン
基板の酸素濃度は１６ｐｐｍａ以上が好ましく、製造さ
れたシリコンエピタキシャルウェーハはＣＣＤをはじめ
とする種々のデバイスを製造する基板として好適に用い
られる。Also in the method of the present invention, the oxygen concentration of the n-type silicon substrate is preferably 16 ppma or more, and the produced silicon epitaxial wafer is suitably used as a substrate for producing various devices such as CCD.
【００３３】[0033]
【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明するが、図示例は例示的に示される
もので、本発明の技術思想から逸脱しない限り種々の変
形が可能なことはいうまでもない。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. The illustrated examples are shown as examples, and various modifications can be made without departing from the technical idea of the present invention. Needless to say.
【００３４】図１は本発明のシリコンエピタキシャルウ
ェーハの一つの実施の形態を示す断面的説明図である。
図１において、１０は本発明に係るシリコンエピタキシ
ャルウェーハである。このシリコンエピタキシャルウェ
ーハ１０は、ドーパントとしてアンチモンが添加された
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板１２
上に、該ｎ型シリコン基板１２よりも高抵抗率のｎ型シ
リコンエピタキシャル層１４を成長させた構成を有して
いる。FIG. 1 is a cross sectional view showing one embodiment of the silicon epitaxial wafer of the present invention.
In FIG. 1, 10 is a silicon epitaxial wafer according to the present invention. This silicon epitaxial wafer 10 is an n-type silicon substrate 12 to which antimony is added as a dopant and which has a resistivity of 0.04 Ω · cm or more.
It has a structure in which an n-type silicon epitaxial layer 14 having a higher resistivity than the n-type silicon substrate 12 is grown thereon.
【００３５】本発明は、一般的なＳｂを高濃度に添加し
た基板を用いたエピウェーハでは、酸素析出が抑制され
ることから、ＩＧ能力を付加するために施す熱処理の時
間が長くなり、生産性が低下してしまうという問題点に
鑑みなされたものである。すなわち、本発明のエピウェ
ーハは、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いたものである。抵抗率が０．０４Ω・ｃｍ以上の
Ｓｂ添加基板であれば、酸素析出が抑制されることがほ
とんどないので、熱処理時間を長くすることなくＳｂ添
加基板にＩＧ能力を付加することができる。従って、生
産性を低下させることなくＩＧ能力が付加されたＳｂ添
加基板を用いたエピウェーハを提供することができる。
酸素析出物によるＩＧ能力という観点からは抵抗率の上
限は特に限定されないが、一般的なデバイスへの適用を
考慮すると１００Ω・ｃｍ以下とすることが通常であ
る。According to the present invention, in an epi-wafer using a general substrate to which Sb is added at a high concentration, oxygen precipitation is suppressed, so that the heat treatment time for adding the IG capability is prolonged and the productivity is increased. It was made in view of the problem that That is, the epi-wafer of the present invention uses an Sb-added substrate having a resistivity of 0.04 Ω · cm or more. If the Sb-added substrate has a resistivity of 0.04 Ω · cm or more, oxygen precipitation is hardly suppressed, so that the IG capability can be added to the Sb-added substrate without increasing the heat treatment time. Therefore, it is possible to provide the epi-wafer using the Sb-added substrate to which the IG capability is added without lowering the productivity.
The upper limit of the resistivity is not particularly limited from the viewpoint of IG capability due to oxygen precipitates, but it is usually 100 Ω · cm or less in consideration of application to general devices.
【００３６】また、本発明のエピウェーハにおいては、
エピタキシャル工程後、あるいはエピタキシャル工程後
に熱処理を施した場合に、バルク中に検出される酸素析
出物の密度が１×１０9／ｃｍ3以上であるようにするこ
とができる。エピ工程後に実験的に検出されるような大
きいサイズの酸素析出物が高密度に形成されていれば、
デバイスプロセスの初期の段階から優れたＩＧ能力を発
揮できる。また、エピ工程後に熱処理を施した後に高密
度の酸素析出物が検出される場合は、エピ工程後に小さ
い酸素析出物が潜在している場合であり、その潜在して
いる酸素析出物は十分なＩＧ能力を有するほど大きくな
いが、デバイスプロセスを経ることにより大きく成長し
て、ＩＧ能力を有するようになる。Further, in the epi-wafer of the present invention,
The density of oxygen precipitates detected in the bulk can be set to 1 × 10 9 / cm 3 or more when the heat treatment is performed after the epitaxial step or after the epitaxial step. If large-sized oxygen precipitates that can be detected experimentally after the epi step are formed at high density,
Excellent IG capability can be demonstrated from the early stage of the device process. Further, when a high-density oxygen precipitate is detected after heat treatment after the epi step, it means that a small oxygen precipitate is latent after the epi step, and the latent oxygen precipitate is sufficient. Although not so large as having the IG capability, it grows significantly through the device process and becomes to have the IG capability.
【００３７】前記Ｓｂ添加基板の酸素濃度は約１６ｐｐ
ｍａ以上であることがより好ましい。酸素濃度が高けれ
ば、短時間の熱処理で酸素析出物の密度を高くし、サイ
ズを大きくすることができる。The oxygen concentration of the Sb-added substrate is about 16 pp.
It is more preferably ma or more. If the oxygen concentration is high, heat treatment for a short time can increase the density of oxygen precipitates and increase the size.
【００３８】次に、本発明のシリコンエピタキシャルウ
ェーハを製造する方法を、図２及び図３に基づいて詳細
に説明する。Next, a method of manufacturing the silicon epitaxial wafer of the present invention will be described in detail with reference to FIGS. 2 and 3.
【００３９】図２は本発明のシリコンエピタキシャルウ
ェーハを製造する方法の工程順の一例を示すフローチャ
ートである。FIG. 2 is a flow chart showing an example of the order of steps in the method for producing a silicon epitaxial wafer according to the present invention.
【００４０】図２に示したように、まずエピウェーハの
基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シ
リコンウェーハを準備する（ステップ１００）。この基
板は、ＣＺ法による結晶育成工程において適量のＳｂを
添加したシリコン単結晶を加工することにより得ること
ができる。その基板に対してエピ工程前の酸素析出物を
成長させる熱処理を施す（ステップ１０２）。As shown in FIG. 2, first, an Sb-doped silicon wafer having a resistivity of 0.04 Ω · cm or more to be a substrate of an epi-wafer is prepared (step 100). This substrate can be obtained by processing a silicon single crystal to which an appropriate amount of Sb has been added in the crystal growth step by the CZ method. The substrate is subjected to a heat treatment for growing oxygen precipitates before the epi step (step 102).
【００４１】ここで、エピ工程直後にバルク中に検出さ
れる酸素析出物の密度を１×１０9／ｃｍ3以上とするに
は、ステップ１０２における熱処理として例えば一般的
なＤＺ−ＩＧ処理を施すことができる。ＤＺ−ＩＧ処理
の条件は、例えば１１００℃／２時間＋６５０℃／６時
間＋１０００℃／６時間である。また、より簡便な熱処
理として、例えば７００℃から１０００℃まで３℃／分
の速度で昇温し、２時間保持する熱処理を施すことがで
きる。そのようなエピ工程前の熱処理により、Ｓｂ添加
基板中にＩＧ能力を有する大きいサイズの酸素析出物を
高密度に形成することができる。Here, in order to set the density of oxygen precipitates detected in the bulk immediately after the epitaxial process to 1 × 10 9 / cm 3 or more, for example, a general DZ-IG treatment is applied as the heat treatment in step 102. be able to. The conditions of the DZ-IG treatment are, for example, 1100 ° C./2 hours + 650 ° C./6 hours + 1000 ° C./6 hours. Further, as a simpler heat treatment, for example, a heat treatment in which the temperature is raised from 700 ° C. to 1000 ° C. at a rate of 3 ° C./min and held for 2 hours can be performed. By such heat treatment before the epi step, large-sized oxygen precipitates having an IG capability can be formed in the Sb-added substrate at a high density.
【００４２】エピ工程後に熱処理を施すことにより実験
的に検出される酸素析出物の密度を１×１０9／ｃｍ3以
上とするには、ステップ１０２における熱処理として、
例えば、８００℃／４時間の熱処理を施すことができ
る。また、より高密度の酸素析出物を得たい場合には、
例えば、７００℃から８５０℃まで３℃／分の速度で昇
温し、１時間保持する熱処理を施すことができる。それ
らの場合、デバイスプロセスを経ることにより酸素析出
物が大きく成長して、ＩＧ能力を有するようになる。In order to increase the density of oxygen precipitates experimentally detected by performing heat treatment after the epi step to 1 × 10 9 / cm 3 or more, the heat treatment in step 102 is
For example, heat treatment at 800 ° C./4 hours can be performed. Also, if you want to obtain a higher density of oxygen precipitates,
For example, heat treatment can be performed in which the temperature is raised from 700 ° C. to 850 ° C. at a rate of 3 ° C./min and held for 1 hour. In those cases, the oxygen precipitate grows large through the device process, and has the IG capability.
【００４３】次に、必要に応じてウェーハを洗浄、酸化
膜除去等を行ったのち、例えば、原料ガスであるトリク
ロルシランにホスフィンを混合し、１１００℃程度の温
度でｎ型１０Ωｃｍのエピタキシャル層を形成するエピ
タキシャル成長を行う（ステップ１０４）。Next, after cleaning the wafer and removing the oxide film, etc., if necessary, for example, phosphine is mixed with trichlorosilane, which is a source gas, and an n-type 10 Ωcm epitaxial layer is formed at a temperature of about 1100 ° C. Epitaxial growth is performed (step 104).
【００４４】図３は本発明のシリコンエピタキシャルウ
ェーハを製造する方法の工程順の他の一例を示すフロー
チャートである。図２の場合と同様に、エピウェーハの
基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シ
リコンウェーハを準備する（ステップ１０６）。次に、
エピ工程前の熱処理を施すことなく、エピタキシャル成
長を行う（ステップ１０８）。そのエピウェーハに対し
て酸素析出物を成長させる熱処理を施す（ステップ１１
０）。FIG. 3 is a flow chart showing another example of the process sequence of the method for producing a silicon epitaxial wafer according to the present invention. Similar to the case of FIG. 2, an Sb-added silicon wafer having a resistivity of 0.04 Ω · cm or more, which is a substrate of the epi-wafer, is prepared (step 106). next,
Epitaxial growth is performed without performing heat treatment before the epi step (step 108). The epitaxial wafer is subjected to a heat treatment for growing oxygen precipitates (step 11).
0).
【００４５】ここで、バルク中に検出される酸素析出物
の密度を１×１０9／ｃｍ3以上とするには、例えば６５
０℃／６時間＋１０００℃／６時間の熱処理を施すこと
ができる。また、デバイスプロセス等の熱処理が施され
た場合に検出される酸素析出物の密度を１×１０9／ｃ
ｍ3以上とするには、例えば６５０℃／６時間の熱処理
を施すことができる。上記の図２に示したエピ工程前の
熱処理の条件、及び図３に示したエピ工程後の熱処理の
条件は、上記した例に限定されるものではなく、その目
的が達成されれば、如何なる条件でも構わない。Here, in order to set the density of the oxygen precipitates detected in the bulk to 1 × 10 9 / cm 3 or more, for example, 65
A heat treatment of 0 ° C./6 hours + 1000 ° C./6 hours can be performed. In addition, the density of oxygen precipitates detected when a heat treatment such as a device process is performed is 1 × 10 9 / c
To obtain m 3 or more, for example, heat treatment at 650 ° C./6 hours can be performed. The conditions of the heat treatment before the epi process shown in FIG. 2 and the conditions of the heat treatment after the epi process shown in FIG. 3 are not limited to the above-mentioned examples, and any condition can be achieved as long as the object is achieved. The condition is okay.
【００４６】以上に述べたように、本発明によれば、熱
処理時間を長くすることなく、すなわち生産性を低下さ
せることなく、優れたＩＧ能力が付加されたＳｂ添加基
板を用いたエピウェーハを提供することができる。As described above, according to the present invention, there is provided an epi-wafer using an Sb-doped substrate to which excellent IG capability is added, without prolonging the heat treatment time, that is, without lowering productivity. can do.
【００４７】[0047]
【実施例】以下に本発明について具体的な実験例を挙げ
て説明するが、本発明はこれらに限定されるものではな
い。The present invention will be described below with reference to specific experimental examples, but the present invention is not limited thereto.
【００４８】（実験例１）直径８インチ、結晶方位＜１
００＞、抵抗率約０．０１５〜０．１Ω・ｃｍのＣＺ法
で育成されたＳｂ添加シリコン単結晶から作製された鏡
面ウェーハを準備した。ウェーハの酸素濃度は約１８ｐ
ｐｍａ（ＪＥＩＤＡ）である。それらのウェーハに対し
てエピ工程前の熱処理を施した。熱処理条件は、１１０
０℃／２時間＋６５０℃／６時間＋１０００℃／６時間
である。次に、熱処理後のウェーハを洗浄した後、約１
１００℃のエピタキシャル成長により約５μｍの厚みの
シリコン単結晶層を堆積させてエピウェーハとした。(Experimental Example 1) Diameter 8 inches, crystal orientation <1
00> and a resistivity of about 0.015 to 0.1 Ω · cm, and a mirror-finished wafer prepared from an Sb-added silicon single crystal grown by the CZ method was prepared. Wafer oxygen concentration is about 18p
pma (JEIDA). The wafers were heat-treated before the epitaxial process. The heat treatment condition is 110
0 ° C./2 hours + 650 ° C./6 hours + 1000 ° C./6 hours. Next, after cleaning the wafer after heat treatment,
An epitaxial wafer was obtained by depositing a silicon single crystal layer having a thickness of about 5 μm by epitaxial growth at 100 ° C.
【００４９】そのエピウェーハについて、如何なる熱処
理も施さずに、酸素析出物の密度を光散乱法の１つであ
る赤外散乱トモグラフ法（以下、ＬＳＴと呼ぶことがあ
る。）により測定した。ＬＳＴによれば、直径４０ｎｍ
程度以上のサイズの酸素析出物を検出することができ
る。The epitaxial wafer was measured for the density of oxygen precipitates by an infrared scattering tomography method (hereinafter sometimes referred to as LST), which is one of light scattering methods, without any heat treatment. 40nm diameter according to LST
It is possible to detect oxygen precipitates having a size equal to or larger than that.
【００５０】図４は、基板抵抗率と析出物密度との関係
を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合
には、基板抵抗率の低下に伴い析出物密度が低くなって
いる。すなわち、Ｓｂ添加により酸素析出が抑制されて
いる。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場
合には、析出物密度が基板抵抗率に依存することなくほ
ぼ一定となっている。この結果から、基板抵抗率が０．
０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸
素析出が抑制されないことがわかる。尚、基板抵抗率が
０．０８〜０．５Ω・ｃｍ、あるいはそれ以上の場合に
Ｓｂ添加による酸素析出抑制効果ははたらかないので、
０．０４〜０．０８Ω・ｃｍの場合と同等レベルの酸素
析出物密度が得られる。FIG. 4 shows the relationship between the substrate resistivity and the precipitate density. When the substrate resistivity is lower than about 0.04 Ω · cm, the density of the precipitates becomes low as the substrate resistivity decreases. That is, the oxygen precipitation is suppressed by the addition of Sb. However, when the substrate resistivity is 0.04 Ω · cm or more, the precipitate density is almost constant without depending on the substrate resistivity. From this result, the substrate resistivity is 0.
It can be seen that if it is 04 Ω · cm or more, oxygen precipitation is not suppressed even with the Sb-added substrate. If the substrate resistivity is 0.08 to 0.5 Ω · cm or higher, the effect of suppressing the precipitation of oxygen by adding Sb does not work.
The same level of oxygen precipitate density as in the case of 0.04 to 0.08 Ω · cm can be obtained.
【００５１】（実験例２）上記実験例１で準備したウェ
ーハにおいて、エピ工程前の熱処理を施さずに約１１０
０℃のエピタキシャル成長により約５μｍの厚みのシリ
コン単結晶層を堆積させてエピウェーハとした。そのエ
ピウェーハに６５０℃／６時間の熱処理を施した。その
後、潜在している小さい酸素析出物を大きく成長させる
ために、デバイスプロセスを模擬した１０００℃／６時
間の熱処理を施した後に、酸素析出物の密度をＬＳＴに
より測定した。(Experimental Example 2) The wafer prepared in Experimental Example 1 was subjected to a heat treatment before the epitaxial process to about 110
An epitaxial wafer was obtained by depositing a silicon single crystal layer having a thickness of about 5 μm by epitaxial growth at 0 ° C. The epitaxial wafer was heat-treated at 650 ° C. for 6 hours. Then, in order to grow large latent small oxygen precipitates, heat treatment at 1000 ° C./6 hours simulating a device process was performed, and then the density of oxygen precipitates was measured by LST.
【００５２】図５は、基板抵抗率と析出物密度との関係
を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合
には、基板抵抗率の低下に伴い析出物密度が低くなって
いる。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場
合には、析出物密度が基板抵抗率に依存することなくほ
ぼ一定となっている。この結果から、基板抵抗率が０．
０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸
素析出が抑制されないことがわかる。FIG. 5 shows the relationship between the substrate resistivity and the precipitate density. When the substrate resistivity is lower than about 0.04 Ω · cm, the density of the precipitates becomes low as the substrate resistivity decreases. However, when the substrate resistivity is 0.04 Ω · cm or more, the precipitate density is almost constant without depending on the substrate resistivity. From this result, the substrate resistivity is 0.
It can be seen that if it is 04 Ω · cm or more, oxygen precipitation is not suppressed even with the Sb-added substrate.
【００５３】以上のように、抵抗率が０．０４Ω・ｃｍ
以上のＳｂ添加基板を用いれば、Ｓｂ添加により酸素析
出が抑制されることがほとんどないことから、熱処理時
間を長くすることなく、優れたＩＧ能力を付加できるこ
とがわかった。つまり、優れたＩＧ能力が付加されたＳ
ｂ添加基板を用いたエピウェーハを生産性を低下させる
ことなく得ることができる。As described above, the resistivity is 0.04 Ω · cm.
It was found that when the above Sb-added substrate is used, oxygen precipitation is hardly suppressed by the addition of Sb, so that excellent IG capability can be added without prolonging the heat treatment time. In other words, S with excellent IG capability
An epi-wafer using a b-doped substrate can be obtained without lowering productivity.
【００５４】（比較例１）直径８インチ、結晶方位＜１
００＞、抵抗率約１０Ω・ｃｍのＣＺ法で育成された燐
添加シリコン単結晶から作製された鏡面ウェーハを準備
した。ウェーハの酸素濃度は約１８ｐｐｍａである。そ
の他の実験条件は、実験例１とまったく同じ条件とし
た。すなわち、そのウェーハに対してエピ工程前の熱処
理を施した。熱処理条件は、１１００℃／２時間＋６５
０℃／６時間＋１０００℃／６時間である。次に、熱処
理後のウェーハを洗浄した後、約１１００℃のエピタキ
シャル成長により約５μｍの厚みのシリコン単結晶層を
堆積させてエピウェーハとした。そのエピウェーハにお
いて、如何なる熱処理も施さずに、酸素析出物の密度を
ＬＳＴにより測定した。(Comparative Example 1) Diameter 8 inches, crystal orientation <1
00> and a resistivity of about 10 Ω · cm. A mirror-finished wafer prepared from a phosphorus-doped silicon single crystal grown by the CZ method was prepared. The oxygen concentration of the wafer is about 18 ppma. The other experimental conditions were exactly the same as in Experimental Example 1. That is, the wafer was subjected to heat treatment before the epitaxial process. Heat treatment conditions are 1100 ° C / 2 hours +65
0 ° C / 6 hours + 1000 ° C / 6 hours. Then, after the heat-treated wafer was washed, a silicon single crystal layer having a thickness of about 5 μm was deposited by epitaxial growth at about 1100 ° C. to obtain an epi-wafer. In the epi-wafer, the density of oxygen precipitates was measured by LST without any heat treatment.
【００５５】その結果、析出物密度は５×１０9／ｃｍ3
となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いた場合とほぼ同じであることがわかった。As a result, the precipitate density was 5 × 10 9 / cm 3.
Therefore, it was found that the resistivity was almost the same as when the Sb-doped substrate having a resistivity of 0.04 Ω · cm or more was used.
【００５６】（比較例２）比較例１と同様な鏡面ウェー
ハを準備した。その他の実験条件は、実験例２とまった
く同じ条件とした。すなわち、エピ工程前の熱処理を施
さずに約１１００℃のエピタキシャル成長により約５μ
ｍの厚みのシリコン単結晶層を堆積させてエピウェーハ
とした。そのエピウェーハに６５０℃／６時間の熱処理
を施した。その後、潜在している小さい酸素析出物を大
きく成長させるために、デバイスプロセスを模擬した１
０００℃／６時間の熱処理を施した後に、酸素析出物の
密度をＬＳＴにより測定した。Comparative Example 2 A mirror-finished wafer similar to Comparative Example 1 was prepared. The other experimental conditions were exactly the same as in Experimental Example 2. That is, about 5 μ is obtained by epitaxial growth at about 1100 ° C. without performing heat treatment before the epi step.
A silicon single crystal layer having a thickness of m was deposited to obtain an epiwafer. The epitaxial wafer was heat-treated at 650 ° C. for 6 hours. After that, the device process was simulated to grow large latent small oxygen precipitates.
After heat treatment at 000 ° C./6 hours, the density of oxygen precipitates was measured by LST.
【００５７】その結果、析出物密度は４×１０9／ｃｍ3
となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板
を用いた場合とほぼ同じであることがわかった。As a result, the precipitate density was 4 × 10 9 / cm 3.
Therefore, it was found that the resistivity was almost the same as when the Sb-doped substrate having a resistivity of 0.04 Ω · cm or more was used.
【００５８】[0058]
【発明の効果】以上述べたごとく、本発明によれば、抵
抗率が０．０４Ω・ｃｍ以上のＳｂが添加されたシリコ
ンウェーハを基板として用いることにより、生産性を低
下させることなくＩＧ能力が付加されたＳｂ添加基板を
用いたエピウェーハを提供することができる。As described above, according to the present invention, by using a silicon wafer to which Sb having a resistivity of 0.04 Ω · cm or more is added as a substrate, the IG capability can be improved without lowering the productivity. An epi wafer using the added Sb-added substrate can be provided.
【図１】 本発明のシリコンエピタキシャルウェーハの
一つの実施の形態を示す断面的説明図である。FIG. 1 is a cross-sectional explanatory view showing one embodiment of a silicon epitaxial wafer of the present invention.
【図２】 本発明のシリコンエピタキシャルウェーハの
製造方法の工程順の一例を示すフローチャートである。FIG. 2 is a flowchart showing an example of a process sequence of a method for manufacturing a silicon epitaxial wafer according to the present invention.
【図３】 本発明のシリコンエピタキシャルウェーハの
製造方法の工程順の他の例を示すフローチャートであ
る。FIG. 3 is a flowchart showing another example of the order of steps in the method for manufacturing a silicon epitaxial wafer according to the present invention.
【図４】 実験例１における基板抵抗率と酸素析出物密
度との関係を示すグラフである。FIG. 4 is a graph showing the relationship between substrate resistivity and oxygen precipitate density in Experimental Example 1.
【図５】 実験例２における基板抵抗率と酸素析出物密
度との関係を示すグラフである。5 is a graph showing the relationship between substrate resistivity and oxygen precipitate density in Experimental Example 2. FIG.
１０：シリコンエピタキシャルウェーハ、１２：ｎ型シ
リコン基板、１４：ｎ型シリコンエピタキシャル層。10: silicon epitaxial wafer, 12: n-type silicon substrate, 14: n-type silicon epitaxial layer.
Claims (9)
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板上
に、該ｎ型シリコン基板よりも高抵抗率のｎ型シリコン
エピタキシャル層を有することを特徴とするシリコンエ
ピタキシャルウェーハ。1. An n-type silicon epitaxial layer having a resistivity higher than that of the n-type silicon substrate is provided on an n-type silicon substrate to which antimony is added as a dopant and which has a resistivity of 0.04 Ω · cm or more. Silicon epitaxial wafer.
ｎ型シリコン基板中に検出される酸素析出物の密度が１
×１０9／ｃｍ3以上であることを特徴とする請求項１に
記載されたシリコンエピタキシャルウェーハ。2. The density of oxygen precipitates detected in the n-type silicon substrate of the silicon epitaxial wafer is 1 or less.
The silicon epitaxial wafer according to claim 1, wherein the silicon epitaxial wafer has a density of × 10 9 / cm 3 or more.
ｐｐｍａ以上であることを特徴とする請求項１又は２に
記載されたシリコンエピタキシャルウェーハ。3. The oxygen concentration of the n-type silicon substrate is 16
The silicon epitaxial wafer according to claim 1 or 2, which has a ppma or more.
ことを特徴とする請求項１〜３のいずれか１項に記載さ
れたシリコンエピタキシャルウェーハ。4. The silicon epitaxial wafer according to claim 1, which is used as a substrate for manufacturing a CCD.
抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準
備する工程と、前記ｎ型シリコン基板中の酸素析出物を
成長させる熱処理を行う工程と、前記ｎ型シリコン基板
表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリ
コンエピタキシャル層を成長させる工程とを有すること
を特徴とするシリコンエピタキシャルウェーハの製造方
法。5. A step of preparing an n-type silicon substrate having a resistivity of 0.04 Ω · cm or more, to which antimony is added as a dopant, and a step of performing heat treatment for growing oxygen precipitates in the n-type silicon substrate, And a step of growing an n-type silicon epitaxial layer having a resistivity higher than that of the n-type silicon substrate on the surface of the n-type silicon substrate.
成長させる熱処理を行う工程を行った後、該ｎ型シリコ
ン基板表面に該ｎ型シリコン基板よりも高抵抗率のｎ型
シリコンエピタキシャル層を成長させる工程を行うこと
を特徴とする請求項５に記載のシリコンエピタキシャル
ウェーハの製造方法。6. An n-type silicon epitaxial layer having a resistivity higher than that of the n-type silicon substrate after performing a step of performing a heat treatment for growing oxygen precipitates in the n-type silicon substrate. The method for producing a silicon epitaxial wafer according to claim 5, wherein the step of growing the silicon is performed.
リコン基板よりも高抵抗率のｎ型シリコンエピタキシャ
ル層を成長させる工程を行った後、該ｎ型シリコン基板
中の酸素析出物を成長させる熱処理を行う工程を行うこ
とを特徴とする請求項５に記載のシリコンエピタキシャ
ルウェーハの製造方法。7. A step of growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate, and then growing an oxygen precipitate in the n-type silicon substrate. The method for manufacturing a silicon epitaxial wafer according to claim 5, wherein a step of performing heat treatment is performed.
ｐｐｍａ以上であることを特徴とする請求項５〜７のい
ずれか１項に記載されたシリコンエピタキシャルウェー
ハの製造方法。8. The oxygen concentration of the n-type silicon substrate is 16
It is more than ppma, The manufacturing method of the silicon epitaxial wafer as described in any one of Claims 5-7 characterized by the above-mentioned.
ＣＣＤを製造する基板として用いられるものであること
を特徴とする請求項５〜８のいずれか１項に記載された
シリコンエピタキシャルウェーハの製造方法。9. The method for producing a silicon epitaxial wafer according to claim 5, wherein the silicon epitaxial wafer is used as a substrate for producing a CCD.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352687A JP4656788B2 (en) | 2001-11-19 | 2001-11-19 | Manufacturing method of silicon epitaxial wafer |
| PCT/JP2002/011550 WO2003044845A1 (en) | 2001-11-19 | 2002-11-06 | Silicon epitaxial wafer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352687A JP4656788B2 (en) | 2001-11-19 | 2001-11-19 | Manufacturing method of silicon epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003151984A true JP2003151984A (en) | 2003-05-23 |
| JP4656788B2 JP4656788B2 (en) | 2011-03-23 |
Family
ID=19164827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352687A Expired - Fee Related JP4656788B2 (en) | 2001-11-19 | 2001-11-19 | Manufacturing method of silicon epitaxial wafer |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4656788B2 (en) |
| WO (1) | WO2003044845A1 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (en) * | 2004-08-31 | 2006-03-16 | Sumco Corp | Silicon epitaxial wafer and its manufacturing method |
| JP2006179592A (en) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | Substrate for forming solid-state image sensor, solid-state image sensor using it, and its manufacturing method |
| JP2006190896A (en) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | Epitaxial silicon wafer and its manufacturing method, and semiconductor device and its manufacturing method |
| WO2007032180A1 (en) * | 2005-09-12 | 2007-03-22 | Shin-Etsu Handotai Co., Ltd. | Process for producing epitaxial wafer and epitaxial wafer produced therefrom |
| JP2007273959A (en) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | Light-detecting device and manufacturing method therefor |
| JPWO2009075257A1 (en) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | Silicon substrate and manufacturing method thereof |
| CN102064182A (en) * | 2010-12-07 | 2011-05-18 | 中国电子科技集团公司第四十四研究所 | Method for manufacturing CCD (Charge Couple Device) for reducing sensor dark current |
| WO2013057887A1 (en) * | 2011-10-20 | 2013-04-25 | 信越半導体株式会社 | Epitaxial wafer and method for manufacturing same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102005045338B4 (en) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
| DE102005045339B4 (en) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
| DE102005045337B4 (en) | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975637A (en) * | 1982-10-25 | 1984-04-28 | Nec Corp | Intrinsic-gettering method for silicon substrate |
| JPS60245235A (en) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0369584A (en) * | 1989-08-08 | 1991-03-25 | Mitsubishi Materials Corp | Antimony coated silicon particle and production thereof |
| JPH05238883A (en) * | 1992-02-28 | 1993-09-17 | Shin Etsu Handotai Co Ltd | Production of single crystal silicone rod and apparatus for production |
| JPH11243093A (en) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | Manufacture of silicon epitaxial wafer |
| JPH11354525A (en) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | Manufacture of silicon epitaxial wafer |
| JP2000072593A (en) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | Single silicon crystal wafer doped with antimony and epitaxial silicon wafer and their production |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066359A (en) * | 1990-09-04 | 1991-11-19 | Motorola, Inc. | Method for producing semiconductor devices having bulk defects therein |
| WO2000012787A1 (en) * | 1998-08-31 | 2000-03-09 | Shin-Etsu Handotai Co., Ltd. | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them |
-
2001
- 2001-11-19 JP JP2001352687A patent/JP4656788B2/en not_active Expired - Fee Related
-
2002
- 2002-11-06 WO PCT/JP2002/011550 patent/WO2003044845A1/en active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975637A (en) * | 1982-10-25 | 1984-04-28 | Nec Corp | Intrinsic-gettering method for silicon substrate |
| JPS60245235A (en) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0369584A (en) * | 1989-08-08 | 1991-03-25 | Mitsubishi Materials Corp | Antimony coated silicon particle and production thereof |
| JPH05238883A (en) * | 1992-02-28 | 1993-09-17 | Shin Etsu Handotai Co Ltd | Production of single crystal silicone rod and apparatus for production |
| JPH11243093A (en) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | Manufacture of silicon epitaxial wafer |
| JPH11354525A (en) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | Manufacture of silicon epitaxial wafer |
| JP2000072593A (en) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | Single silicon crystal wafer doped with antimony and epitaxial silicon wafer and their production |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (en) * | 2004-08-31 | 2006-03-16 | Sumco Corp | Silicon epitaxial wafer and its manufacturing method |
| JP2006179592A (en) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | Substrate for forming solid-state image sensor, solid-state image sensor using it, and its manufacturing method |
| JP2006190896A (en) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | Epitaxial silicon wafer and its manufacturing method, and semiconductor device and its manufacturing method |
| WO2007032180A1 (en) * | 2005-09-12 | 2007-03-22 | Shin-Etsu Handotai Co., Ltd. | Process for producing epitaxial wafer and epitaxial wafer produced therefrom |
| JP2007080958A (en) * | 2005-09-12 | 2007-03-29 | Shin Etsu Handotai Co Ltd | Method of manufacturing epitaxial wafer and epitaxial wafer manufactured therewith |
| JP2007273959A (en) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | Light-detecting device and manufacturing method therefor |
| JPWO2009075257A1 (en) * | 2007-12-11 | 2011-04-28 | 株式会社Sumco | Silicon substrate and manufacturing method thereof |
| CN102064182A (en) * | 2010-12-07 | 2011-05-18 | 中国电子科技集团公司第四十四研究所 | Method for manufacturing CCD (Charge Couple Device) for reducing sensor dark current |
| WO2013057887A1 (en) * | 2011-10-20 | 2013-04-25 | 信越半導体株式会社 | Epitaxial wafer and method for manufacturing same |
| JP2013089858A (en) * | 2011-10-20 | 2013-05-13 | Shin Etsu Handotai Co Ltd | Epitaxial wafer and method for manufacturing the same |
| US9425345B2 (en) | 2011-10-20 | 2016-08-23 | Shin-Etsu Handotai Co., Ltd. | Epitaxial wafer and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003044845A1 (en) | 2003-05-30 |
| JP4656788B2 (en) | 2011-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4805681B2 (en) | Epitaxial wafer and method for manufacturing epitaxial wafer | |
| JP2000044389A (en) | Production of epitaxial silicon single crystal wafer and epitaxial silicon single crystal wafer | |
| JP2002100632A (en) | Silicon wafer and method for manufacturing the same | |
| JP2003124219A (en) | Silicon wafer and epitaxial silicon wafer | |
| JP4656788B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP3381816B2 (en) | Semiconductor substrate manufacturing method | |
| WO2001016408A1 (en) | Epitaxial silicon wafer | |
| JPWO2003009365A1 (en) | Method for manufacturing silicon wafer, method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer | |
| JP4465141B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
| JP2011054821A (en) | Method of producing epitaxial wafer and epitaxial wafer | |
| KR100760736B1 (en) | Manufacturing process for silicon epitaxial wafer | |
| KR100774070B1 (en) | Method of producing silicon epitaxial wafers | |
| JP4510997B2 (en) | Silicon semiconductor substrate and manufacturing method thereof | |
| JP3147338B2 (en) | Semiconductor substrate manufacturing method | |
| JP3578396B2 (en) | Semiconductor disk having crystal lattice defects and method of manufacturing the same | |
| JPH10270455A (en) | Manufacture of semiconductor substrate | |
| JP2002299345A (en) | Silicon single-crystal wafer and method of manufacturing the same | |
| JPH06295913A (en) | Manufacture of silicon wafer and silicon wafer | |
| TW201909246A (en) | Wafer-manufacturing method and wafer | |
| JP2003188107A (en) | Manufacturing method for semiconductor epitaxial wafer and the semiconductor epitaxial wafer | |
| JP3903643B2 (en) | Epitaxial wafer manufacturing method | |
| JPH10209055A (en) | Thin film epitaxial wafer and manufacturing method of the same | |
| JP2003160395A (en) | Warp resistant silicon wafer | |
| JP2003100759A (en) | Method for manufacturing epitaxial silicon wafer | |
| JP2005064406A (en) | Epitaxial silicon single crystal wafer and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080624 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4656788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |