JP4656788B2 - Manufacturing method of silicon epitaxial wafer - Google Patents
Manufacturing method of silicon epitaxial wafer Download PDFInfo
- Publication number
- JP4656788B2 JP4656788B2 JP2001352687A JP2001352687A JP4656788B2 JP 4656788 B2 JP4656788 B2 JP 4656788B2 JP 2001352687 A JP2001352687 A JP 2001352687A JP 2001352687 A JP2001352687 A JP 2001352687A JP 4656788 B2 JP4656788 B2 JP 4656788B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type silicon
- heat treatment
- silicon substrate
- resistivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Description
【０００１】
【発明の属する技術分野】
本発明は、優れたゲッタリング能力を有するシリコンエピタキシャルウェーハ（以下、単にエピウェーハと呼ぶことがある。）及びその製造方法に関する。
【０００２】
【関連技術】
半導体素子の基板として広く用いられているシリコンウェーハの大半は、Ｃｚｏｃｈｒａｌｓｋｉ（ＣＺ）法により育成されている。ＣＺ法により育成されたシリコン単結晶中には、およそ１０18ａｔｏｍｓ／ｃｍ3の濃度で格子間酸素が不純物として含まれる。この格子間酸素は、結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴（以下、結晶熱履歴と略すことがある。）や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物（以下、酸素析出物又は単に析出物と呼ぶことがある。
）が形成される。
【０００３】
その酸素析出物は、デバイスプロセスにおいて混入する重金属不純物を捕獲するサイトとして有効に働き（Ｉｎｔｅｒｎａｌ Ｇｅｔｔｅｒｉｎｇ：ＩＧ）、デバイス特性や歩留まりを向上させる。このことから、シリコンウェーハの品質の１つとして、ＩＧ能力が重要視されている。
【０００４】
酸素析出の過程は、析出核形成とその成長の過程から成る。通常は、結晶熱履歴において核形成が進行し、その後のデバイスプロセス等の熱処理により大きく成長し、酸素析出物として検出されるようになる。このことから、結晶熱履歴で形成されたものをＧｒｏｗｎ−ｉｎ析出核と呼ぶことにする。もちろん、その後の熱処理においても酸素析出核が形成される場合がある。
【０００５】
通常のａｓ−ｇｒｏｗｎウェーハの場合、デバイスプロセス前の段階で存在している酸素析出核は極めて小さく、ＩＧ能力を持たない。しかし、デバイスプロセスを経ることにより、大きな酸素析出物に成長してＩＧ能力を有するようになる。ウェーハ表面近傍のデバイス作製領域を無欠陥化するために、ウェーハ上に気相成長によってシリコン単結晶を堆積させたエピウェーハが使用される場合がある。このエピウェーハにおいても、基板にＩＧ能力を付加させることが重要である。
【０００６】
しかし、エピタキシャル工程（以下、エピ工程と略すことがある。）が約１１００℃以上の高温であるために結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析出核のほとんどが消滅してしまい、その後のデバイスプロセスにおいて酸素析出物が形成されなくなってしまう。そのために、エピウェーハではＩＧ能力が低下するという問題がある。
【０００７】
この問題を解決する方法として、エピウェーハにＩＧ能力を付加するため、エピ工程前に熱処理を施して基板中に酸素析出物を形成した後に、エピタキシャル成長を行う方法がある。一般的な熱処理としては、約１１００℃以上で表面近傍の酸素を外方拡散させる熱処理、約６５０℃で内部に酸素析出核を形成する熱処理、及び約１０００℃で酸素析出物を大きく成長させる熱処理を組み合わせた３段熱処理（以下、ＤＺ−ＩＧ処理と呼ぶことがある。）がある。初段の熱処理で酸素を外方拡散させるのは、基板の表面近傍に酸素析出物が形成されないようにして、無欠陥層（ＤＺ層）を形成するためである。このＤＺ−ＩＧ処理では、表面近傍にＤＺ層が形成され、内部にはＩＧ能力を有する大きいサイズの酸素析出物が形成される理想的な構造となるが、熱処理時間が長くなってしまう。
【０００８】
エピウェーハにＩＧ能力を付加する簡便な方法として、広い幅のＤＺ層が必要ない場合や内部の酸素析出物を大きく成長させなくても良い場合は、エピ工程前に８００℃程度の熱処理を施すことにより、結晶熱履歴で形成されたＧｒｏｗｎ−ｉｎ析出核を高温のエピ工程でも消滅しないようなサイズまで成長させる方法がある。あるいは、エピ工程後に４５０〜７５０℃程度の熱処理を施すことにより析出核を再形成させる方法がある。これらの場合は、デバイスプロセスにおいて酸素析出物が大きく成長することになる。
【０００９】
ｎ型ドーパントが高濃度に添加されたｎ+基板を用いたｎ／ｎ+エピウェーハは、基板の抵抗率が低いという構造上のメリットからＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）用材料として有効である。しかし、ｎ+基板用のドーパントとして用いられているアンチモン（Ｓｂ）が高濃度に添加されると、酸素析出が抑制されることにより、ＩＧ能力を付加するために施す熱処理の時間が長くなり、エピウェーハの生産性が低下してしまうという大きな問題点がある。
【００１０】
一方、燐をｎ型ドーパントとしたｎ+基板を作製するためのｎ+シリコン単結晶を引き上げようとしても、燐はシリコン原料を溶融する際の昇温過程で昇華しやすいため、低抵抗率の結晶を引き上げることは困難であった。
【００１１】
その一方で、燐ドープシリコン単結晶はＳｂやＡｓドープ単結晶に比べて結晶育成時の酸素濃度制御が容易であったことから、デバイス作製用基板としてある程度正確な酸素濃度制御が必要な通常抵抗率（１〜１００Ω・ｃｍ）のｎ型基板を作製するためのｎ型ドーパントとしては燐を用い、あまり正確な酸素濃度制御を必要としないエピタキシャルウェーハ用の低抵抗率（０．０２Ω・ｃｍ以下）のｎ+基板を作製するためのｎ型ドーパントとしてはＳｂ又はＡｓを用いるというように、抵抗率の高低により使用されるドーパントの種類は限定されていた。
【００１２】
また、その間の抵抗率（０．０２〜１Ω・ｃｍ）のｎ型基板については、デバイスを作製する側からのニーズがないためほとんど作製されることはなく、わずかにニーズがあったとしても酸素濃度制御が容易な燐ドープ基板が用いられていた。
【００１３】
これらのことから、ＣＣＤ用の基板としては燐が低濃度に添加されたｎ型基板（１０Ω・ｃｍ程度）を用い、４０〜５０Ω・ｃｍの高抵抗率のｎ-エピタキシャル層を形成したｎ-／ｎエピウェーハが広く用いられ（例えば、特開平９−３２１２６６号参照）、ＩＧ能力を付加しようとするためには、前述のようなＤＺ−ＩＧ処理が施されていた。
【００１４】
【発明が解決しようとする課題】
本発明は上記問題点に鑑みなされたものであり、ＩＧ能力が付加されＣＣＤをはじめとする様々なデバイス用に好適なエピタキシャルウェーハ、及びそのエピタキシャルウェーハを生産性を低下させることなく製造することのできる方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記課題を解決するために、本シリコンエピタキシャルウェーハは、ドーパントとしてアンチモンが添加され抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板上に、該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を有することを特徴とする。
【００１６】
本発明者は、酸素析出が抑制される度合はSｂ濃度に依存することを見出し、本発明に到達した。すなわち、後述の実験結果から明らかな様に、Ｓｂドープ基板の抵抗率を低下させても抵抗率が０．０４Ω・ｃｍ以上となるＳｂ濃度であれば、酸素析出が抑制されることがほとんどないことを初めて発見した。
【００１７】
そこで、これ以上の抵抗率を有するＳｂドープ基板であれば、酸素析出物を形成する熱処理時間を長くすることなく（生産性を低下させることなく）Ｓｂ添加基板に十分なＩＧ能力を付加することができることを発想し本発明を完成させた。
【００１８】
従来のエピタキシャル成長用のＳｂドープ基板は、前述の通り０．０２Ωｃｍ以下の低抵抗率に限られており、それより高い抵抗率におけるエピタキシャル成長用の基板としての用途はなかった。従って、このような０．０４Ω・ｃｍ以上のＳｂドープ基板をエピタキシャル用基板として用いるという発想は当業者といえども全くなかったものである。
【００１９】
本エピウェーハは特にＣＣＤ用材料として好適に用いられるが、その場合基板抵抗率を０．５Ω・ｃｍ以下とすればデバイス特性に対するエピウェーハの構造面でのメリットを得ることができる。
【００２０】
また、本エピウェーハにおいては、そのシリコン基板中に検出される酸素析出物の密度が１×１０９／ｃｍ３以上であるのが好ましい。
【００２１】
このように、エピ工程直後に実験的に検出される酸素析出物、あるいは、エピ工程後に基板中の酸素析出物を成長させる付加的な熱処理を行った後に実験的に検出される酸素析出物が１×１０9／ｃｍ3以上の高密度に形成されていれば、デバイスプロセスの初期の段階から優れたＩＧ能力を発揮できる。
【００２２】
また、エピ工程直後には酸素析出物が１×１０9／ｃｍ3以上の高密度に観察されなくてもその後に付加的な熱処理を施すことにより高密度の酸素析出物が検出される場合には、エピ工程後に小さい酸素析出物が高密度に潜在している場合である。従って、エピ工程直後にその潜在している酸素析出物が十分なＩＧ能力を有するほど大きくなくても、デバイスプロセスを経ることにより大きく成長してＩＧ能力を有するようになる。
【００２３】
ここで、ＩＧ能力を有する酸素析出物のサイズは、実験的に検出可能な酸素析出物のサイズ（直径３０〜４０ｎｍ程度）を目安にしている。一般的には、実験的に検出できないサイズの酸素析出物でもＩＧ能力を有すると考えられているので、実験的に検出可能なサイズであれば十分なＩＧ能力を有すると判断できる。
【００２４】
エピ工程後にバルク中に検出される酸素析出物の密度を１×１０9／ｃｍ3以上とするには、例えばエピ工程前に一般的なＤＺ−ＩＧ処理を施すことができる。また、より簡便な熱処理として、例えば約７００℃以下の温度から約１０００℃以上の温度まで約５℃／分以下の速度で昇温し、約０．５時間以上保持する熱処理を施すことができる。すなわち、本発明のＳｂ添加基板を用いたエピウェーハに対して、熱処理時間を長くすることなく優れたＩＧ能力を付加できる。
【００２５】
エピ工程後に熱処理を施した場合に検出される酸素析出物の密度を１×１０9／ｃｍ3以上とするには、エピ工程後の段階で小さいサイズの酸素析出物が潜在していれば良いので、例えばエピ工程前に８００℃程度で４時間程度の熱処理を施すことができる。また、エピ工程後に４５０〜７５０℃程度で数時間の熱処理を施すことができる。これらの場合は、デバイスプロセスを経ることにより酸素析出物が大きく成長して、ＩＧ能力を有するようになる。
【００２６】
本エピウェーハに対してより効率的に優れたＩＧ能力を付加するには、基板の酸素濃度が約１６ｐｐｍａ（ＪＥＩＤＡスケール）以上であることが好ましい。酸素濃度が高ければ、短時間の熱処理で酸素析出物の密度を高くし、サイズを大きくすることができる。尚、ＪＥＩＤＡは日本電子工業振興協会（現在は、ＪＥＩＤＡ：日本電子情報技術産業協会に改称された。）の略称である。
【００２７】
本エピウェーハでは、基板の抵抗率が一般的なｎ＋基板の値（０．０１〜０．０２Ω・ｃｍ）よりも高いので、熱処理時間を長くすることなくＩＧ能力を付加できる効果に加えて、オートドープによるエピ層の抵抗率変化を防ぐために用いられるウェーハ裏面の酸化膜を形成する必要がなくなるという付加的な効果が得られる。従って、ＣＣＤ用ウェーハとしてだけでなく、ディスクリートデバイスなどの他の用途としても好適に用いることができる。
【００２８】
上述のように、本シリコンエピタキシャルウェーハは、優れたＩＧ能力が付加されたＳｂ添加基板を用いたシリコンエピタキシャルウェーハである。
【００２９】
本発明のシリコンエピタキシャルウェーハの製造方法の第１の態様は、ドーパントとしてアンチモンが添加され抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準備する工程と、前記ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行う工程と、前記ｎ型シリコン基板表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を成長させる工程とを有するシリコンエピタキシャルウェーハの製造方法であって、前記ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行う工程を行った後、該ｎ型シリコン基板表面に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を成長させる工程を行い、該エピタキシャル層成長工程後に該ｎ型シリコン基板中に検出される酸素析出物の密度が１×１０９／ｃｍ３以上であり、前記ｎ型シリコン基板の酸素濃度が１６ｐｐｍａ以上であり、かつ前記シリコンエピタキシャルウェーハがＣＣＤを製造する基板として用いられるものであることを特徴とする。
【００３０】
本発明のシリコンエピタキシャルウェーハの製造方法の第２の態様は、ドーパントとしてアンチモンが添加され抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板を準備する工程と、前記ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行う工程と、前記ｎ型シリコン基板表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を成長させる工程とを有するシリコンエピタキシャルウェーハの製造方法であって、前記ｎ型シリコン基板表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を成長させる工程を行った後、該ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行う工程を行い、該熱処理工程後に該ｎ型シリコン基板中に検出される酸素析出物の密度が１×１０９／ｃｍ３以上であり、前記ｎ型シリコン基板の酸素濃度が１６ｐｐｍａ以上であり、かつ前記シリコンエピタキシャルウェーハがＣＣＤを製造する基板として用いられるものであることを特徴とする。
本発明のシリコンエピタキシャルウェーハの製造方法においては、ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行う工程と、ｎ型シリコン基板表面上に該ｎ型シリコン基板よりも高抵抗率のｎ形シリコンエピタキシャル層を成長させる工程との工程順はいずれを先に行ってもよいものである。
【００３１】
すなわち、前記ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行う工程を行った後、該ｎ型シリコン基板表面に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を成長させる工程を行うことができるし、また前記ｎ型シリコン基板表面上に該ｎ型シリコン基板よりも高抵抗率のｎ型シリコンエピタキシャル層を成長させる工程を行った後、該ｎ型シリコン基板中の酸素析出物を成長させる熱処理を行うことも可能である。いずれの工程順を採用しても本発明の効果は充分に達成される。
【００３２】
本発明方法においても、上記ｎ型シリコン基板の酸素濃度は１６ｐｐｍａ以上が好ましく、製造されたシリコンエピタキシャルウェーハはＣＣＤをはじめとする種々のデバイスを製造する基板として好適に用いられる。
【００３３】
【発明の実施の形態】
以下に本発明の実施の形態を添付図面に基づいて説明するが、図示例は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【００３４】
図１は本発明のシリコンエピタキシャルウェーハの一つの実施の形態を示す断面的説明図である。図１において、１０は本発明に係るシリコンエピタキシャルウェーハである。このシリコンエピタキシャルウェーハ１０は、ドーパントとしてアンチモンが添加された抵抗率が０．０４Ω・ｃｍ以上のｎ型シリコン基板１２上に、該ｎ型シリコン基板１２よりも高抵抗率のｎ型シリコンエピタキシャル層１４を成長させた構成を有している。
【００３５】
本発明は、一般的なＳｂを高濃度に添加した基板を用いたエピウェーハでは、酸素析出が抑制されることから、ＩＧ能力を付加するために施す熱処理の時間が長くなり、生産性が低下してしまうという問題点に鑑みなされたものである。すなわち、本発明のエピウェーハは、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板を用いたものである。抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板であれば、酸素析出が抑制されることがほとんどないので、熱処理時間を長くすることなくＳｂ添加基板にＩＧ能力を付加することができる。従って、生産性を低下させることなくＩＧ能力が付加されたＳｂ添加基板を用いたエピウェーハを提供することができる。酸素析出物によるＩＧ能力という観点からは抵抗率の上限は特に限定されないが、一般的なデバイスへの適用を考慮すると１００Ω・ｃｍ以下とすることが通常である。
【００３６】
また、本発明のエピウェーハにおいては、エピタキシャル工程後、あるいはエピタキシャル工程後に熱処理を施した場合に、バルク中に検出される酸素析出物の密度が１×１０9／ｃｍ3以上であるようにすることができる。エピ工程後に実験的に検出されるような大きいサイズの酸素析出物が高密度に形成されていれば、デバイスプロセスの初期の段階から優れたＩＧ能力を発揮できる。また、エピ工程後に熱処理を施した後に高密度の酸素析出物が検出される場合は、エピ工程後に小さい酸素析出物が潜在している場合であり、その潜在している酸素析出物は十分なＩＧ能力を有するほど大きくないが、デバイスプロセスを経ることにより大きく成長して、ＩＧ能力を有するようになる。
【００３７】
前記Ｓｂ添加基板の酸素濃度は約１６ｐｐｍａ以上であることがより好ましい。酸素濃度が高ければ、短時間の熱処理で酸素析出物の密度を高くし、サイズを大きくすることができる。
【００３８】
次に、本発明のシリコンエピタキシャルウェーハを製造する方法を、図２及び図３に基づいて詳細に説明する。
【００３９】
図２は本発明のシリコンエピタキシャルウェーハを製造する方法の工程順の一例を示すフローチャートである。
【００４０】
図２に示したように、まずエピウェーハの基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シリコンウェーハを準備する（ステップ１００）。この基板は、ＣＺ法による結晶育成工程において適量のＳｂを添加したシリコン単結晶を加工することにより得ることができる。その基板に対してエピ工程前の酸素析出物を成長させる熱処理を施す（ステップ１０２）。
【００４１】
ここで、エピ工程直後にバルク中に検出される酸素析出物の密度を１×１０9／ｃｍ3以上とするには、ステップ１０２における熱処理として例えば一般的なＤＺ−ＩＧ処理を施すことができる。ＤＺ−ＩＧ処理の条件は、例えば１１００℃／２時間＋６５０℃／６時間＋１０００℃／６時間である。また、より簡便な熱処理として、例えば７００℃から１０００℃まで３℃／分の速度で昇温し、２時間保持する熱処理を施すことができる。そのようなエピ工程前の熱処理により、Ｓｂ添加基板中にＩＧ能力を有する大きいサイズの酸素析出物を高密度に形成することができる。
【００４２】
エピ工程後に熱処理を施すことにより実験的に検出される酸素析出物の密度を１×１０9／ｃｍ3以上とするには、ステップ１０２における熱処理として、例えば、８００℃／４時間の熱処理を施すことができる。また、より高密度の酸素析出物を得たい場合には、例えば、７００℃から８５０℃まで３℃／分の速度で昇温し、１時間保持する熱処理を施すことができる。それらの場合、デバイスプロセスを経ることにより酸素析出物が大きく成長して、ＩＧ能力を有するようになる。
【００４３】
次に、必要に応じてウェーハを洗浄、酸化膜除去等を行ったのち、例えば、原料ガスであるトリクロルシランにホスフィンを混合し、１１００℃程度の温度でｎ型１０Ωｃｍのエピタキシャル層を形成するエピタキシャル成長を行う（ステップ１０４）。
【００４４】
図３は本発明のシリコンエピタキシャルウェーハを製造する方法の工程順の他の一例を示すフローチャートである。図２の場合と同様に、エピウェーハの基板となる抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加シリコンウェーハを準備する（ステップ１０６）。次に、エピ工程前の熱処理を施すことなく、エピタキシャル成長を行う（ステップ１０８）。そのエピウェーハに対して酸素析出物を成長させる熱処理を施す（ステップ１１０）。
【００４５】
ここで、バルク中に検出される酸素析出物の密度を１×１０9／ｃｍ3以上とするには、例えば６５０℃／６時間＋１０００℃／６時間の熱処理を施すことができる。また、デバイスプロセス等の熱処理が施された場合に検出される酸素析出物の密度を１×１０9／ｃｍ3以上とするには、例えば６５０℃／６時間の熱処理を施すことができる。上記の図２に示したエピ工程前の熱処理の条件、及び図３に示したエピ工程後の熱処理の条件は、上記した例に限定されるものではなく、その目的が達成されれば、如何なる条件でも構わない。
【００４６】
以上に述べたように、本発明によれば、熱処理時間を長くすることなく、すなわち生産性を低下させることなく、優れたＩＧ能力が付加されたＳｂ添加基板を用いたエピウェーハを提供することができる。
【００４７】
【実施例】
以下に本発明について具体的な実験例を挙げて説明するが、本発明はこれらに限定されるものではない。
【００４８】
（実験例１）
直径８インチ、結晶方位＜１００＞、抵抗率約０．０１５〜０．１Ω・ｃｍのＣＺ法で育成されたＳｂ添加シリコン単結晶から作製された鏡面ウェーハを準備した。ウェーハの酸素濃度は約１８ｐｐｍａ（ＪＥＩＤＡ）である。それらのウェーハに対してエピ工程前の熱処理を施した。熱処理条件は、１１００℃／２時間＋６５０℃／６時間＋１０００℃／６時間である。次に、熱処理後のウェーハを洗浄した後、約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。
【００４９】
そのエピウェーハについて、如何なる熱処理も施さずに、酸素析出物の密度を光散乱法の１つである赤外散乱トモグラフ法（以下、ＬＳＴと呼ぶことがある。）により測定した。ＬＳＴによれば、直径４０ｎｍ程度以上のサイズの酸素析出物を検出することができる。
【００５０】
図４は、基板抵抗率と析出物密度との関係を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合には、基板抵抗率の低下に伴い析出物密度が低くなっている。すなわち、Ｓｂ添加により酸素析出が抑制されている。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場合には、析出物密度が基板抵抗率に依存することなくほぼ一定となっている。この結果から、基板抵抗率が０．０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸素析出が抑制されないことがわかる。尚、基板抵抗率が０．０８〜０．５Ω・ｃｍ、あるいはそれ以上の場合にＳｂ添加による酸素析出抑制効果ははたらかないので、０．０４〜０．０８Ω・ｃｍの場合と同等レベルの酸素析出物密度が得られる。
【００５１】
（実験例２）
上記実験例１で準備したウェーハにおいて、エピ工程前の熱処理を施さずに約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。そのエピウェーハに６５０℃／６時間の熱処理を施した。その後、潜在している小さい酸素析出物を大きく成長させるために、デバイスプロセスを模擬した１０００℃／６時間の熱処理を施した後に、酸素析出物の密度をＬＳＴにより測定した。
【００５２】
図５は、基板抵抗率と析出物密度との関係を示す。基板抵抗率が約０．０４Ω・ｃｍより低い場合には、基板抵抗率の低下に伴い析出物密度が低くなっている。しかし、基板抵抗率が０．０４Ω・ｃｍ以上の場合には、析出物密度が基板抵抗率に依存することなくほぼ一定となっている。この結果から、基板抵抗率が０．０４Ω・ｃｍ以上であれば、Ｓｂ添加基板であっても酸素析出が抑制されないことがわかる。
【００５３】
以上のように、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板を用いれば、Ｓｂ添加により酸素析出が抑制されることがほとんどないことから、熱処理時間を長くすることなく、優れたＩＧ能力を付加できることがわかった。つまり、優れたＩＧ能力が付加されたＳｂ添加基板を用いたエピウェーハを生産性を低下させることなく得ることができる。
【００５４】
（比較例１）
直径８インチ、結晶方位＜１００＞、抵抗率約１０Ω・ｃｍのＣＺ法で育成された燐添加シリコン単結晶から作製された鏡面ウェーハを準備した。ウェーハの酸素濃度は約１８ｐｐｍａである。その他の実験条件は、実験例１とまったく同じ条件とした。すなわち、そのウェーハに対してエピ工程前の熱処理を施した。熱処理条件は、１１００℃／２時間＋６５０℃／６時間＋１０００℃／６時間である。次に、熱処理後のウェーハを洗浄した後、約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。そのエピウェーハにおいて、如何なる熱処理も施さずに、酸素析出物の密度をＬＳＴにより測定した。
【００５５】
その結果、析出物密度は５×１０9／ｃｍ3となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板を用いた場合とほぼ同じであることがわかった。
【００５６】
（比較例２）
比較例１と同様な鏡面ウェーハを準備した。その他の実験条件は、実験例２とまったく同じ条件とした。すなわち、エピ工程前の熱処理を施さずに約１１００℃のエピタキシャル成長により約５μｍの厚みのシリコン単結晶層を堆積させてエピウェーハとした。そのエピウェーハに６５０℃／６時間の熱処理を施した。その後、潜在している小さい酸素析出物を大きく成長させるために、デバイスプロセスを模擬した１０００℃／６時間の熱処理を施した後に、酸素析出物の密度をＬＳＴにより測定した。
【００５７】
その結果、析出物密度は４×１０9／ｃｍ3となり、抵抗率が０．０４Ω・ｃｍ以上のＳｂ添加基板を用いた場合とほぼ同じであることがわかった。
【００５８】
【発明の効果】
以上述べたごとく、本発明によれば、抵抗率が０．０４Ω・ｃｍ以上のＳｂが添加されたシリコンウェーハを基板として用いることにより、生産性を低下させることなくＩＧ能力が付加されたＳｂ添加基板を用いたエピウェーハを提供することができる。
【図面の簡単な説明】
【図１】 本発明のシリコンエピタキシャルウェーハの製造方法によって製造されるシリコンエピタキシャルウェーハの一つの実施の形態を示す断面的説明図である。
【図２】 本発明のシリコンエピタキシャルウェーハの製造方法の工程順の一例を示すフローチャートである。
【図３】 本発明のシリコンエピタキシャルウェーハの製造方法の工程順の他の例を示すフローチャートである。
【図４】 実験例１における基板抵抗率と酸素析出物密度との関係を示すグラフである。
【図５】 実験例２における基板抵抗率と酸素析出物密度との関係を示すグラフである。
【符号の説明】
１０：シリコンエピタキシャルウェーハ、１２：ｎ型シリコン基板、１４：ｎ型シリコンエピタキシャル層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon epitaxial wafer (hereinafter, simply referred to as an epi wafer) having excellent gettering capability and a method for manufacturing the same.
[0002]
[Related technologies]
Most silicon wafers widely used as semiconductor device substrates are grown by the Czochralski (CZ) method. In a silicon single crystal grown by the CZ method, about 10 18 atoms / cm Three Interstitial oxygen is contained as an impurity at a concentration of This interstitial oxygen is in a supersaturated state in the heat history (hereinafter sometimes abbreviated as crystal heat history) until it is cooled to room temperature after solidification during the crystal growth process, and in the heat treatment process in the manufacturing process of the semiconductor element. For this reason, the silicon oxide precipitates and is sometimes referred to as a silicon oxide precipitate (hereinafter referred to as oxygen precipitate or simply precipitate).
) Is formed.
[0003]
The oxygen precipitates effectively act as a site for capturing heavy metal impurities mixed in the device process (Internal Getting: IG), and improve device characteristics and yield. For this reason, IG capability is regarded as important as one of the quality of silicon wafers.
[0004]
The process of oxygen precipitation consists of the formation of precipitation nuclei and their growth. Normally, nucleation progresses in the crystal thermal history, grows greatly by a subsequent heat treatment such as a device process, and is detected as oxygen precipitates. Therefore, what is formed by the crystal thermal history is referred to as a grown-in precipitation nucleus. Of course, oxygen precipitation nuclei may be formed in the subsequent heat treatment.
[0005]
In the case of a normal as-grown wafer, the oxygen precipitation nuclei existing in the stage before the device process are extremely small and do not have the IG capability. However, through the device process, it grows into large oxygen precipitates and has IG capability. In order to make a device fabrication region near the wafer surface defect-free, an epi-wafer in which a silicon single crystal is deposited on the wafer by vapor deposition may be used. Also in this epi-wafer, it is important to add IG capability to the substrate.
[0006]
However, since the epitaxial process (hereinafter sometimes referred to as the epi process) is a high temperature of about 1100 ° C. or higher, most of the grown-in precipitation nuclei formed by the crystal thermal history disappear, and the subsequent device Oxygen precipitates are no longer formed in the process. Therefore, the epi wafer has a problem that the IG capability is lowered.
[0007]
As a method for solving this problem, there is a method in which epitaxial growth is performed after heat treatment is performed before the epi process to form oxygen precipitates in the substrate in order to add IG capability to the epi wafer. As general heat treatment, heat treatment for outward diffusion of oxygen near the surface at about 1100 ° C. or higher, heat treatment for forming oxygen precipitation nuclei inside at about 650 ° C., and heat treatment for greatly growing oxygen precipitates at about 1000 ° C. There is a three-stage heat treatment (hereinafter sometimes referred to as DZ-IG treatment). The reason for the outward diffusion of oxygen in the first heat treatment is to form a defect-free layer (DZ layer) so as not to form oxygen precipitates in the vicinity of the surface of the substrate. In this DZ-IG treatment, a DZ layer is formed in the vicinity of the surface and a large-sized oxygen precipitate having an IG capability is formed inside, but the heat treatment time becomes long.
[0008]
As a simple method of adding IG capability to an epi-wafer, if a wide-width DZ layer is not required or if it is not necessary to grow a large amount of oxygen precipitates, heat treatment at about 800 ° C. is performed before the epi process. Thus, there is a method of growing the grown-in precipitation nuclei formed by the crystal thermal history to a size that does not disappear even in a high temperature epi process. Alternatively, there is a method of re-forming the precipitation nuclei by performing a heat treatment at about 450 to 750 ° C. after the epi process. In these cases, oxygen precipitates grow greatly in the device process.
[0009]
n with high concentration of n-type dopant + N / n using substrate + An epi-wafer is effective as a material for a CCD (Charge Coupled Device) because of its structural advantage that the resistivity of the substrate is low. However, n + When antimony (Sb) used as a dopant for a substrate is added at a high concentration, oxygen precipitation is suppressed, which increases the heat treatment time for adding IG capability, and the productivity of epiwafers. There is a big problem that will decrease.
[0010]
On the other hand, n using phosphorus as an n-type dopant + N for making a substrate + Even if an attempt is made to pull up a silicon single crystal, it is difficult to pull up a crystal with a low resistivity because phosphorus tends to sublimate during the temperature rising process when melting the silicon raw material.
[0011]
On the other hand, since the phosphorus-doped silicon single crystal is easier to control the oxygen concentration during crystal growth than the Sb or As-doped single crystal, it is a normal resistance that requires a certain degree of accurate oxygen concentration control as a device manufacturing substrate. Phosphorus is used as an n-type dopant for producing an n-type substrate with a rate (1 to 100 Ω · cm), and a low resistivity (less than 0.02 Ω · cm for epitaxial wafers that does not require very precise oxygen concentration control N) + As the n-type dopant for producing the substrate, Sb or As is used, and the kind of dopant used due to the high or low resistivity has been limited.
[0012]
In addition, the n-type substrate having a resistivity (0.02 to 1 Ω · cm) in the meantime is rarely produced because there is no need from the device production side, and even if there is a slight need, oxygen A phosphorus-doped substrate with easy concentration control has been used.
[0013]
For these reasons, an n-type substrate (about 10 Ω · cm) to which phosphorus is added at a low concentration is used as a substrate for CCD, and n having a high resistivity of 40 to 50 Ω · cm. - N formed epitaxial layer - / N epiwafers are widely used (see, for example, JP-A-9-32266), and in order to add IG capability, the above-described DZ-IG treatment has been performed.
[0014]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and an IG capability is added to an epitaxial wafer suitable for various devices including a CCD, and the epitaxial wafer can be produced without reducing productivity. It aims to provide a possible method.
[0015]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present silicon epitaxial wafer has an n-type having a resistivity higher than that of the n-type silicon substrate on an n-type silicon substrate having antimony added as a dopant and having a resistivity of 0.04 Ω · cm or more. It has a silicon epitaxial layer.
[0016]
The inventor has found that the degree to which oxygen precipitation is suppressed depends on the Sb concentration, and has reached the present invention. That is, as will be apparent from the experimental results described later, even if the resistivity of the Sb-doped substrate is lowered, if the Sb concentration is such that the resistivity is 0.04 Ω · cm or more, oxygen precipitation is hardly suppressed. I discovered this for the first time.
[0017]
Therefore, in the case of an Sb-doped substrate having a resistivity higher than this, sufficient IG capability is added to the Sb-added substrate without increasing the heat treatment time for forming oxygen precipitates (without reducing productivity). The present invention has been completed based on the idea that this is possible.
[0018]
As described above, the conventional Sb-doped substrate for epitaxial growth is limited to a low resistivity of 0.02 Ωcm or less, and there has been no use as a substrate for epitaxial growth at a higher resistivity. Therefore, even the person skilled in the art has never thought of using such an Sb-doped substrate of 0.04 Ω · cm or more as an epitaxial substrate.
[0019]
This epiwafer is particularly preferably used as a material for a CCD. In this case, if the substrate resistivity is 0.5 Ω · cm or less, it is possible to obtain a merit in the structure of the epiwafer with respect to device characteristics.
[0020]
Further, in this epi wafer, the density of oxygen precipitates detected in the silicon substrate is 1 × 10. 9 / Cm 3 The above is preferable.
[0021]
Thus, oxygen precipitates experimentally detected immediately after the epi process, or oxygen precipitates experimentally detected after additional heat treatment for growing oxygen precipitates in the substrate after the epi process are performed. 1 × 10 9 / Cm Three If formed at the above high density, excellent IG capability can be exhibited from the initial stage of the device process.
[0022]
In addition, immediately after the epi-process, oxygen precipitates are 1 × 10 9 / Cm Three When high-density oxygen precipitates are detected by performing additional heat treatment after that, even if they are not observed at the above high-density, small oxygen precipitates are latent in high density after the epi process It is. Therefore, even if the latent oxygen precipitate is not so large as to have sufficient IG capability immediately after the epi process, it grows greatly through the device process and has IG capability.
[0023]
Here, the size of the oxygen precipitate having the IG capability is based on the size of the oxygen precipitate that can be detected experimentally (about 30 to 40 nm in diameter). In general, oxygen precipitates having a size that cannot be detected experimentally are considered to have IG capability, so that it can be determined that the size can be detected experimentally if the size is experimentally detectable.
[0024]
The density of oxygen precipitates detected in the bulk after the epi process is 1 × 10 9 / Cm Three To achieve the above, for example, a general DZ-IG process can be performed before the epi process. As a simpler heat treatment, for example, a heat treatment can be performed in which the temperature is raised at a rate of about 5 ° C./min. From a temperature of about 700 ° C. or lower to a temperature of about 1000 ° C. or higher and held for about 0.5 hours or longer. . That is, an excellent IG capability can be added to the epi-wafer using the Sb-added substrate of the present invention without lengthening the heat treatment time.
[0025]
The density of oxygen precipitates detected when heat treatment is performed after the epi process is 1 × 10 9 / Cm Three In order to achieve the above, since it is sufficient if a small-sized oxygen precipitate is latent in the stage after the epi process, for example, heat treatment can be performed at about 800 ° C. for about 4 hours before the epi process. Further, heat treatment can be performed for several hours at about 450 to 750 ° C. after the epi process. In these cases, through the device process, oxygen precipitates grow greatly and have IG capability.
[0026]
In order to add more excellent IG capability to the epi-wafer more efficiently, the oxygen concentration of the substrate is preferably about 16 ppma (JEIDA scale) or more. If the oxygen concentration is high, the density of oxygen precipitates can be increased and the size can be increased by a short heat treatment. JEIDA is an abbreviation for Japan Electronics Industry Promotion Association (currently renamed JEIDA: Japan Electronics Information Technology Industries Association).
[0027]
In this epi wafer, the resistivity of the substrate is generally n + Since it is higher than the value of the substrate (0.01 to 0.02 Ω · cm), in addition to the effect of adding the IG capability without lengthening the heat treatment time, it is used for preventing the resistivity change of the epi layer due to auto-doping. An additional effect is obtained that there is no need to form an oxide film on the back surface of the wafer. Therefore, it can be suitably used not only as a CCD wafer but also for other uses such as a discrete device.
[0028]
As described above, this silicon epitaxial wafer is a silicon epitaxial wafer using an Sb-added substrate to which an excellent IG capability is added.
[0029]
A first aspect of the method for producing a silicon epitaxial wafer according to the present invention includes a step of preparing an n-type silicon substrate having antimony added as a dopant and having a resistivity of 0.04 Ω · cm or more, and oxygen in the n-type silicon substrate. A step of performing a heat treatment for growing a precipitate, and a step of growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate. A method of manufacturing a silicon epitaxial wafer And performing a heat treatment for growing oxygen precipitates in the n-type silicon substrate, and then growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate. And After the epitaxial layer growth step The density of oxygen precipitates detected in the n-type silicon substrate is 1 × 10 9 / Cm 3 That's it R The oxygen concentration of the n-type silicon substrate is 16 ppma or more, and the silicon epitaxial wafer is used as a substrate for manufacturing a CCD.
[0030]
A second aspect of the method for producing a silicon epitaxial wafer according to the present invention includes a step of preparing an n-type silicon substrate having antimony added as a dopant and having a resistivity of 0.04 Ω · cm or more, and oxygen in the n-type silicon substrate. A step of performing a heat treatment for growing a precipitate, and a step of growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate. A method of manufacturing a silicon epitaxial wafer Then, after performing a step of growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate, a heat treatment for growing oxygen precipitates in the n-type silicon substrate is performed. Perform the process, After the heat treatment step The density of oxygen precipitates detected in the n-type silicon substrate is 1 × 10 9 / Cm 3 That's it R The oxygen concentration of the n-type silicon substrate is 16 ppma or more, and the silicon epitaxial wafer is used as a substrate for manufacturing a CCD.
In the method for producing a silicon epitaxial wafer of the present invention, a heat treatment for growing oxygen precipitates in an n-type silicon substrate, and an n-type having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate. Any order of the steps with the step of growing the silicon epitaxial layer may be performed first.
[0031]
That is, after performing a heat treatment for growing oxygen precipitates in the n-type silicon substrate, an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate is grown on the n-type silicon substrate surface. A step of growing an n-type silicon epitaxial layer having a higher resistivity than the n-type silicon substrate on the surface of the n-type silicon substrate, and then oxygen in the n-type silicon substrate. It is also possible to perform a heat treatment for growing the precipitate. The effect of the present invention is sufficiently achieved regardless of the order of steps.
[0032]
Also in the method of the present invention, the oxygen concentration of the n-type silicon substrate is preferably 16 ppma or more, and the produced silicon epitaxial wafer is suitably used as a substrate for producing various devices such as a CCD.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below with reference to the accompanying drawings. However, the illustrated examples are illustrative only, and various modifications can be made without departing from the technical idea of the present invention. .
[0034]
FIG. 1 is a cross-sectional explanatory view showing one embodiment of a silicon epitaxial wafer of the present invention. In FIG. 1, reference numeral 10 denotes a silicon epitaxial wafer according to the present invention. This silicon epitaxial wafer 10 has an n-type silicon epitaxial layer 14 having a resistivity higher than that of the n-type silicon substrate 12 on an n-type silicon substrate 12 to which antimony is added as a dopant and having a resistivity of 0.04 Ω · cm or more. It has the structure which grew.
[0035]
In the present invention, in an epi-wafer using a substrate to which a general Sb is added at a high concentration, oxygen precipitation is suppressed. Therefore, the heat treatment time for adding the IG capability is prolonged, and the productivity is lowered. This has been made in view of the problem of endangering. That is, the epi-wafer of the present invention uses an Sb-added substrate having a resistivity of 0.04 Ω · cm or more. If the Sb-added substrate has a resistivity of 0.04 Ω · cm or more, oxygen precipitation is hardly suppressed, so that the IG capability can be added to the Sb-added substrate without increasing the heat treatment time. Therefore, it is possible to provide an epi-wafer using an Sb-added substrate to which IG capability is added without reducing productivity. The upper limit of the resistivity is not particularly limited from the viewpoint of the IG ability due to oxygen precipitates, but it is usually set to 100 Ω · cm or less in consideration of application to a general device.
[0036]
In the epiwafer of the present invention, the density of oxygen precipitates detected in the bulk after the epitaxial process or when heat treatment is performed after the epitaxial process is 1 × 10 9 / Cm Three This can be done. If large-sized oxygen precipitates that can be experimentally detected after the epi process are formed at a high density, excellent IG capability can be exhibited from the initial stage of the device process. In addition, when high-density oxygen precipitates are detected after heat treatment after the epi process, it is a case where small oxygen precipitates are latent after the epi process, and the latent oxygen precipitates are sufficient. Although it is not so large as to have the IG capability, it grows greatly through the device process and comes to have the IG capability.
[0037]
The oxygen concentration of the Sb-added substrate is more preferably about 16 ppma or more. If the oxygen concentration is high, the density of oxygen precipitates can be increased and the size can be increased by a short heat treatment.
[0038]
Next, a method for manufacturing the silicon epitaxial wafer of the present invention will be described in detail with reference to FIGS.
[0039]
FIG. 2 is a flowchart showing an example of the process sequence of the method for producing a silicon epitaxial wafer of the present invention.
[0040]
As shown in FIG. 2, first, an Sb-added silicon wafer having a resistivity of 0.04 Ω · cm or more is prepared (step 100). This substrate can be obtained by processing a silicon single crystal to which an appropriate amount of Sb is added in the crystal growth step by the CZ method. The substrate is subjected to a heat treatment for growing oxygen precipitates before the epi process (step 102).
[0041]
Here, the density of oxygen precipitates detected in the bulk immediately after the epi process is 1 × 10 9 / Cm Three To achieve the above, for example, a general DZ-IG process can be performed as the heat treatment in
[0042]
The density of oxygen precipitates experimentally detected by performing heat treatment after the epi process is 1 × 10 9 / Cm Three In order to achieve the above, for example, a heat treatment at 800 ° C./4 hours can be performed as the heat treatment in
[0043]
Next, after cleaning the wafer and removing the oxide film as necessary, for example, epitaxial growth is performed by mixing phosphine with trichlorosilane, which is a source gas, and forming an n-type 10 Ωcm epitaxial layer at a temperature of about 1100 ° C. (Step 104).
[0044]
FIG. 3 is a flowchart showing another example of the process sequence of the method for producing a silicon epitaxial wafer of the present invention. As in the case of FIG. 2, an Sb-added silicon wafer having a resistivity of 0.04 Ω · cm or more is prepared (step 106). Next, epitaxial growth is performed without performing heat treatment before the epi process (step 108). The epitaxial wafer is subjected to heat treatment for growing oxygen precipitates (step 110).
[0045]
Here, the density of oxygen precipitates detected in the bulk is 1 × 10 9 / Cm Three For example, heat treatment at 650 ° C./6 hours + 1000 ° C./6 hours can be performed. Further, the density of oxygen precipitates detected when heat treatment such as a device process is performed is 1 × 10. 9 / Cm Three For example, a heat treatment of 650 ° C./6 hours can be performed. The conditions for the heat treatment before the epi process shown in FIG. 2 and the conditions for the heat treatment after the epi process shown in FIG. 3 are not limited to the above-described examples. It doesn't matter if it is a condition.
[0046]
As described above, according to the present invention, it is possible to provide an epi-wafer using an Sb-added substrate to which an excellent IG capability is added without increasing the heat treatment time, that is, without reducing the productivity. it can.
[0047]
【Example】
Hereinafter, the present invention will be described with specific experimental examples, but the present invention is not limited thereto.
[0048]
(Experimental example 1)
A mirror surface wafer prepared from an Sb-added silicon single crystal grown by the CZ method having a diameter of 8 inches, a crystal orientation <100>, and a resistivity of about 0.015 to 0.1 Ω · cm was prepared. The oxygen concentration of the wafer is about 18 ppma (JEIDA). These wafers were heat-treated before the epi process. The heat treatment conditions are 1100 ° C./2 hours + 650 ° C./6 hours + 1000 ° C./6 hours. Next, after the heat-treated wafer was washed, a silicon single crystal layer having a thickness of about 5 μm was deposited by epitaxial growth at about 1100 ° C. to obtain an epi wafer.
[0049]
The epiwafer was measured by an infrared scattering tomography method (hereinafter sometimes referred to as LST), which is one of the light scattering methods, without performing any heat treatment. According to LST, an oxygen precipitate having a diameter of about 40 nm or more can be detected.
[0050]
FIG. 4 shows the relationship between substrate resistivity and precipitate density. When the substrate resistivity is lower than about 0.04 Ω · cm, the precipitate density decreases as the substrate resistivity decreases. That is, oxygen precipitation is suppressed by the addition of Sb. However, when the substrate resistivity is 0.04 Ω · cm or more, the precipitate density is substantially constant without depending on the substrate resistivity. From this result, it can be seen that when the substrate resistivity is 0.04 Ω · cm or more, oxygen precipitation is not suppressed even with the Sb-added substrate. In addition, when the substrate resistivity is 0.08 to 0.5 Ω · cm or more, the effect of suppressing oxygen precipitation due to the addition of Sb does not work, so it is the same level as in the case of 0.04 to 0.08 Ω · cm. Oxygen precipitate density is obtained.
[0051]
(Experimental example 2)
In the wafer prepared in Experimental Example 1, a silicon single crystal layer having a thickness of about 5 μm was deposited by epitaxial growth at about 1100 ° C. without performing a heat treatment before the epi process, thereby obtaining an epi wafer. The epiwafer was heat-treated at 650 ° C./6 hours. Thereafter, in order to grow a large small potential oxygen precipitate, a heat treatment at 1000 ° C./6 hours simulating a device process was performed, and then the density of the oxygen precipitate was measured by LST.
[0052]
FIG. 5 shows the relationship between substrate resistivity and precipitate density. When the substrate resistivity is lower than about 0.04 Ω · cm, the precipitate density decreases as the substrate resistivity decreases. However, when the substrate resistivity is 0.04 Ω · cm or more, the precipitate density is substantially constant without depending on the substrate resistivity. From this result, it can be seen that when the substrate resistivity is 0.04 Ω · cm or more, oxygen precipitation is not suppressed even with the Sb-added substrate.
[0053]
As described above, when an Sb-added substrate having a resistivity of 0.04 Ω · cm or more is used, oxygen precipitation is hardly suppressed by the addition of Sb, and thus excellent IG capability without increasing the heat treatment time. It was found that can be added. That is, it is possible to obtain an epi wafer using an Sb-added substrate to which an excellent IG capability is added without reducing productivity.
[0054]
(Comparative Example 1)
A mirror surface wafer prepared from a phosphorus-doped silicon single crystal grown by CZ method having a diameter of 8 inches, a crystal orientation <100>, and a resistivity of about 10 Ω · cm was prepared. The oxygen concentration of the wafer is about 18 ppma. The other experimental conditions were exactly the same as in Experimental Example 1. That is, the wafer was subjected to a heat treatment before the epi process. The heat treatment conditions are 1100 ° C./2 hours + 650 ° C./6 hours + 1000 ° C./6 hours. Next, after the heat-treated wafer was washed, a silicon single crystal layer having a thickness of about 5 μm was deposited by epitaxial growth at about 1100 ° C. to obtain an epi wafer. In the epiwafer, the density of oxygen precipitates was measured by LST without any heat treatment.
[0055]
As a result, the precipitate density was 5 × 10. 9 / Cm Three Thus, it was found that the resistivity was almost the same as when the Sb-added substrate having a resistivity of 0.04 Ω · cm or more was used.
[0056]
(Comparative Example 2)
A mirror wafer similar to Comparative Example 1 was prepared. The other experimental conditions were exactly the same as in Experimental Example 2. That is, an epitaxial wafer was obtained by depositing a silicon single crystal layer having a thickness of about 5 μm by epitaxial growth at about 1100 ° C. without performing heat treatment before the epi process. The epiwafer was heat-treated at 650 ° C./6 hours. Thereafter, in order to grow a large small potential oxygen precipitate, a heat treatment at 1000 ° C./6 hours simulating a device process was performed, and then the density of the oxygen precipitate was measured by LST.
[0057]
As a result, the precipitate density was 4 × 10. 9 / Cm Three Thus, it was found that the resistivity was almost the same as when the Sb-added substrate having a resistivity of 0.04 Ω · cm or more was used.
[0058]
【The invention's effect】
As described above, according to the present invention, by using a silicon wafer to which Sb having a resistivity of 0.04 Ω · cm or more is added as a substrate, Sb addition to which IG capability is added without reducing productivity An epi-wafer using a substrate can be provided.
[Brief description of the drawings]
FIG. 1 shows a silicon epitaxial wafer according to the present invention. Of silicon epitaxial wafer manufactured by the manufacturing method It is sectional explanatory drawing which shows one embodiment.
FIG. 2 is a flowchart showing an example of a process sequence of the method for producing a silicon epitaxial wafer of the present invention.
FIG. 3 is a flowchart showing another example of the process sequence of the method for producing a silicon epitaxial wafer of the present invention.
4 is a graph showing the relationship between substrate resistivity and oxygen precipitate density in Experimental Example 1. FIG.
5 is a graph showing the relationship between substrate resistivity and oxygen precipitate density in Experimental Example 2. FIG.
[Explanation of symbols]
10: silicon epitaxial wafer, 12: n-type silicon substrate, 14: n-type silicon epitaxial layer.
Claims (2)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352687A JP4656788B2 (en) | 2001-11-19 | 2001-11-19 | Manufacturing method of silicon epitaxial wafer |
| PCT/JP2002/011550 WO2003044845A1 (en) | 2001-11-19 | 2002-11-06 | Silicon epitaxial wafer and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001352687A JP4656788B2 (en) | 2001-11-19 | 2001-11-19 | Manufacturing method of silicon epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003151984A JP2003151984A (en) | 2003-05-23 |
| JP4656788B2 true JP4656788B2 (en) | 2011-03-23 |
Family
ID=19164827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001352687A Expired - Fee Related JP4656788B2 (en) | 2001-11-19 | 2001-11-19 | Manufacturing method of silicon epitaxial wafer |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4656788B2 (en) |
| WO (1) | WO2003044845A1 (en) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073580A (en) * | 2004-08-31 | 2006-03-16 | Sumco Corp | Silicon epitaxial wafer and its manufacturing method |
| JP2006179592A (en) * | 2004-12-21 | 2006-07-06 | Fuji Film Microdevices Co Ltd | Substrate for forming solid-state image sensor, solid-state image sensor using it, and its manufacturing method |
| JP2006190896A (en) * | 2005-01-07 | 2006-07-20 | Renesas Technology Corp | Epitaxial silicon wafer and its manufacturing method, and semiconductor device and its manufacturing method |
| JP2007080958A (en) * | 2005-09-12 | 2007-03-29 | Shin Etsu Handotai Co Ltd | Method of manufacturing epitaxial wafer and epitaxial wafer manufactured therewith |
| DE102005045338B4 (en) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
| DE102005045337B4 (en) | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
| DE102005045339B4 (en) | 2005-09-22 | 2009-04-02 | Siltronic Ag | Epitaxial silicon wafer and process for producing epitaxially coated silicon wafers |
| JP2007273959A (en) * | 2006-03-06 | 2007-10-18 | Matsushita Electric Ind Co Ltd | Light-detecting device and manufacturing method therefor |
| TW200936825A (en) * | 2007-12-11 | 2009-09-01 | Sumco Corp | Silicon substrate and manufacturing method thereof |
| CN102064182B (en) * | 2010-12-07 | 2012-02-01 | 中国电子科技集团公司第四十四研究所 | Method for manufacturing CCD (Charge Couple Device) for reducing sensor dark current |
| JP5772491B2 (en) * | 2011-10-20 | 2015-09-02 | 信越半導体株式会社 | Epitaxial wafer and manufacturing method thereof |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975637A (en) * | 1982-10-25 | 1984-04-28 | Nec Corp | Intrinsic-gettering method for silicon substrate |
| JPS60245235A (en) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0369584A (en) * | 1989-08-08 | 1991-03-25 | Mitsubishi Materials Corp | Antimony coated silicon particle and production thereof |
| JPH05238883A (en) * | 1992-02-28 | 1993-09-17 | Shin Etsu Handotai Co Ltd | Production of single crystal silicone rod and apparatus for production |
| JPH11243093A (en) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | Manufacture of silicon epitaxial wafer |
| JPH11354525A (en) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | Manufacture of silicon epitaxial wafer |
| JP2000072593A (en) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | Single silicon crystal wafer doped with antimony and epitaxial silicon wafer and their production |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066359A (en) * | 1990-09-04 | 1991-11-19 | Motorola, Inc. | Method for producing semiconductor devices having bulk defects therein |
| KR100588098B1 (en) * | 1998-08-31 | 2006-06-09 | 신에쯔 한도타이 가부시키가이샤 | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them |
-
2001
- 2001-11-19 JP JP2001352687A patent/JP4656788B2/en not_active Expired - Fee Related
-
2002
- 2002-11-06 WO PCT/JP2002/011550 patent/WO2003044845A1/en active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975637A (en) * | 1982-10-25 | 1984-04-28 | Nec Corp | Intrinsic-gettering method for silicon substrate |
| JPS60245235A (en) * | 1984-05-21 | 1985-12-05 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH0369584A (en) * | 1989-08-08 | 1991-03-25 | Mitsubishi Materials Corp | Antimony coated silicon particle and production thereof |
| JPH05238883A (en) * | 1992-02-28 | 1993-09-17 | Shin Etsu Handotai Co Ltd | Production of single crystal silicone rod and apparatus for production |
| JPH11243093A (en) * | 1998-02-25 | 1999-09-07 | Sumitomo Metal Ind Ltd | Manufacture of silicon epitaxial wafer |
| JPH11354525A (en) * | 1998-06-11 | 1999-12-24 | Shin Etsu Handotai Co Ltd | Manufacture of silicon epitaxial wafer |
| JP2000072593A (en) * | 1998-08-31 | 2000-03-07 | Shin Etsu Handotai Co Ltd | Single silicon crystal wafer doped with antimony and epitaxial silicon wafer and their production |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003044845A1 (en) | 2003-05-30 |
| JP2003151984A (en) | 2003-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588098B1 (en) | Silicon single crystal wafer, epitaxial silicon wafer, and method for producing them | |
| JP4805681B2 (en) | Epitaxial wafer and method for manufacturing epitaxial wafer | |
| JP5121139B2 (en) | Annealed wafer manufacturing method | |
| JP2000044389A (en) | Production of epitaxial silicon single crystal wafer and epitaxial silicon single crystal wafer | |
| WO2002025716A1 (en) | Method of producing silicon wafer and silicon wafer | |
| JP2003124219A (en) | Silicon wafer and epitaxial silicon wafer | |
| JP2016526783A (en) | Oxygen precipitation in highly doped silicon wafers sliced from ingots grown by Czochralski method | |
| JP4656788B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| WO2001016408A1 (en) | Epitaxial silicon wafer | |
| JP4473571B2 (en) | Silicon wafer manufacturing method | |
| JP4465141B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
| US6547875B1 (en) | Epitaxial wafer and a method for manufacturing the same | |
| JP2007070131A (en) | Method of manufacturing epitaxial wafer, and epitaxial wafer | |
| WO2001056071A1 (en) | Method for producing silicon epitaxial wafer | |
| JP4270713B2 (en) | Manufacturing method of silicon epitaxial wafer | |
| JP4510997B2 (en) | Silicon semiconductor substrate and manufacturing method thereof | |
| US6818197B2 (en) | Epitaxial wafer | |
| JP3412531B2 (en) | Phosphorus-doped silicon single crystal wafer, epitaxial silicon wafer, and methods for producing them | |
| JPH10270455A (en) | Manufacture of semiconductor substrate | |
| JP2002201091A (en) | Method of manufacturing epitaxial wafer having no epitaxial defect using nitrogen and carbon added substrate | |
| JP3903643B2 (en) | Epitaxial wafer manufacturing method | |
| KR100386230B1 (en) | Silicon Wafer for Deposition of an Epitaxial Layer and an Epitaxial Wafer and a Method for Manufacturing the Same | |
| JP2003160395A (en) | Warp resistant silicon wafer | |
| JP2005064406A (en) | Epitaxial silicon single crystal wafer and method of manufacturing the same | |
| JP2005089246A (en) | Method for manufacturing arsenic-doped silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080319 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080624 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4656788 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |