JP2003100759A - Method for manufacturing epitaxial silicon wafer - Google Patents
Method for manufacturing epitaxial silicon waferInfo
- Publication number
- JP2003100759A JP2003100759A JP2001287392A JP2001287392A JP2003100759A JP 2003100759 A JP2003100759 A JP 2003100759A JP 2001287392 A JP2001287392 A JP 2001287392A JP 2001287392 A JP2001287392 A JP 2001287392A JP 2003100759 A JP2003100759 A JP 2003100759A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- oxygen
- temperature
- wafer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】 本発明は、格子間酸素濃度
が13×1017(atoms/cm3)以下のいわゆる
中〜低酸素濃度品の基盤シリコンウェーハ(以下サブス
トレートウェーハという。)を用いたエピタキシャルウ
ェーハにおいて、デバイスプロセス中に遭遇する様々な
温度領域においても十分なゲッタリング効果を有するエ
ピタキシャルシリコンウェーハの製造方法に関する。TECHNICAL FIELD The present invention uses a so-called medium to low oxygen concentration base silicon wafer (hereinafter referred to as a substrate wafer) having an interstitial oxygen concentration of 13 × 10 17 (atoms / cm 3 ) or less. The present invention relates to a method for manufacturing an epitaxial silicon wafer having a sufficient gettering effect even in various temperature regions encountered during a device process in the epitaxial wafer.
【0002】[0002]
【従来の技術】 シリコンウェーハのゲッタリング効果
を向上させる方法としては、数多くの方法が提案されて
いる。例えば、あらかじめ1100℃以上の高温熱処理
を施し、シリコン半導体基板の表層格子間酸素を外方拡
散させ無欠陥層を形成させたのち、比較的低温条件で熱
処理することにより内部に残存した過飽和の酸素の析出
核を形成させ、成長させることで基板内部に欠陥(Bu
lk Micro Defect:以下BMDという。)
を形成させたウェーハを得る方法が知られている。2. Description of the Related Art As a method for improving the gettering effect of a silicon wafer, many methods have been proposed. For example, high-temperature heat treatment at 1100 ° C. or higher is performed in advance to outwardly diffuse interstitial oxygen in the surface layer of the silicon semiconductor substrate to form a defect-free layer, and then heat treatment is performed at a relatively low temperature condition to allow the supersaturated oxygen remaining inside. By forming and growing precipitation nuclei of Cu, defects (Bu
lk Micro Defect: Hereinafter referred to as BMD. )
There is known a method of obtaining a wafer on which a film is formed.
【0003】[0003]
【発明が解決しようとする課題】 近年の半導体デバイ
スでは、一層の微細化によりセルサイズや配線幅が微小
化すると同時に接合深さも浅くなってきた。このため、
プロセスの最高温度は従来1200℃前後あったもの
が、1050℃程度にまで下がってきており、熱処理時
間も短くなっている。このような低温・短時間プロセス
下では、BMDが成長しにくく、ゲッタリング能力低下
が問題となっている。In recent semiconductor devices, the cell size and wiring width have become smaller due to further miniaturization, and at the same time, the junction depth has become smaller. For this reason,
The maximum temperature of the process, which was around 1200 ° C. in the past, has fallen to about 1050 ° C., and the heat treatment time is shortened. Under such a low temperature and short time process, BMD is difficult to grow and the gettering ability is deteriorated.
【0004】 また、これまで、数ミリ〜数百ミリΩ・
cmという低抵抗率のウェーハ基盤に数〜数十Ωといっ
た抵抗率のエピタキシャル層を積層したいわゆるp/p
+エピウェーハが広く用いられてきた。このタイプのウ
ェーハはサブストレート中の高濃度の硼素がFeと化合
物を作ることから、ゲッタリング能力が強いとされてき
た。ところが、最近の研究で、Fe以外の金属不純物、
特にNiやCuなどには、この効果はないことがわかっ
てきた。このような金属不純物をゲッターするために
は、p/p+においても、酸素析出をコントロールし
て、BMDが持つひずみ場のゲッタリングを確保する必
要がある。In addition, up to now, several millimeters to several hundreds of milliΩ ·
A so-called p / p in which an epitaxial layer having a resistivity of several to several tens Ω is laminated on a wafer substrate having a low resistivity of cm.
+ Epiwafers have been widely used. This type of wafer has been considered to have a strong gettering ability because a high concentration of boron in the substrate forms a compound with Fe. However, in recent research, metal impurities other than Fe,
In particular, it has been found that Ni and Cu do not have this effect. In order to getter such metal impurities, it is necessary to control oxygen precipitation even at p / p + to ensure gettering of the strain field of BMD.
【0005】 通常、エピウェーハにおけるBMD形成
は格子間酸素濃度とプロセス熱処理条件で決まる。プロ
セス条件はデバイス構造の要求から決まり、変更できな
いため、結晶の酸素濃度をコントロールし、析出核形成
および成長をプロセス中に自然に起こさせるいわゆるナ
チュラルイントリンシックゲッタリング(以下、N−I
Gという。)が用いられる。BMDの量が酸素濃度に依
存し、少なすぎればゲッタリング能力不足となり、多す
ぎるとウェーハ強度の低下やスリップ発生の原因となる
ため、プロセス毎にチューニングしたターゲットでかつ
狭い範囲の酸素濃度の結晶を引き上げる必要がある。結
晶の頭部や尾部は酸素濃度のコントロールが難しく、結
晶収率を犠牲にするか、あるいはデバイス側で理想ウェ
ーハからのずれを吸収せざるを得ない状況にある。Generally, BMD formation on an epi-wafer is determined by the interstitial oxygen concentration and process heat treatment conditions. Since the process conditions are determined by the requirements of the device structure and cannot be changed, so-called natural intrinsic gettering (hereinafter referred to as NI, which controls the oxygen concentration of the crystal and causes precipitation nucleation and growth to occur naturally during the process).
It is called G. ) Is used. The amount of BMD depends on the oxygen concentration, and if it is too small, the gettering ability is insufficient, and if it is too large, it causes a decrease in the wafer strength and the occurrence of slip. Therefore, it is a target tuned for each process and a crystal with a narrow oxygen concentration range. Need to be raised. It is difficult to control the oxygen concentration in the head and tail of the crystal, and the crystal yield is sacrificed or the device must absorb the deviation from the ideal wafer.
【0006】[0006]
【課題を解決するための手段】 すなわち、本発明者
は、上記の目的を達成するために種々検討の結果、格子
間酸素濃度が13×1017(atoms/cm3)以下
のいわゆる中〜低酸素濃度で、比抵抗率が0.005〜
0.05Ω・cmのサブストレートウェーハにエピタキ
シャル層を形成させたのち、このものを非酸化性雰囲気
内、好ましくはアルゴンガスなどの不活性ガスの存在下
で1150℃以上に昇温し、同温度で数秒間保持後、降
温速度20℃/秒以上で900℃まで冷却する処理に付
することにより、強力なゲッタリング効果を有するエピ
タキシャルウェーハが得られることを見出して、本発明
を完成させたものである。Means for Solving the Problems That is, as a result of various studies for achieving the above-mentioned object, the present inventor has found that the interstitial oxygen concentration is 13 × 10 17 (atoms / cm 3 ) or less, so-called medium to low. With oxygen concentration, specific resistance is 0.005
After forming an epitaxial layer on a 0.05 Ω · cm substrate wafer, this is heated to 1150 ° C. or higher in a non-oxidizing atmosphere, preferably in the presence of an inert gas such as argon gas, and kept at the same temperature. The present invention has been completed by finding that an epitaxial wafer having a strong gettering effect can be obtained by holding it for several seconds and then cooling it to 900 ° C at a temperature lowering rate of 20 ° C / sec or more. Is.
【0007】[0007]
【発明の実施の形態】 本発明において、使用されるサ
ブストレートウェーハは、N−IGをゲッタリングサイ
トとするエピタキシャルウェーハでは不適当とされる1
3×1017(atoms/cm3)以下の低〜中酸素濃
度品であって、比抵抗率が0.005〜0.05Ω・c
mの基板である。この様な酸素濃度のものであっても、
上記の条件下での熱処理を施すことにより、強力なゲッ
タリング効果を発揮する。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, the substrate wafer used is not suitable as an epitaxial wafer having N-IG as a gettering site.
It is a low to medium oxygen concentration product of 3 × 10 17 (atoms / cm 3 ) or less and has a specific resistance of 0.005 to 0.05 Ω · c.
m substrate. Even with such an oxygen concentration,
By performing the heat treatment under the above conditions, a strong gettering effect is exhibited.
【0008】 以下に、この発明による製造方法につい
て説明する。本発明に係る製造方法は、エピタキシャル
層をサブストレートウェーハ上に形成後、非酸化性雰囲
気内、好ましくは、アルゴン雰囲気下で行うことが好ま
しい。なお、この際同雰囲気下での酸素の濃度は、厳密
に管理されることが好ましく、10000ppma以
下、より好ましくは、5000ppma以下、さらに好
ましくは1000ppma以下である。昇温速度は、必
ずしも限界的ではなく、通常市販の急速加熱アニール炉
を使用することにより、達成できる程度の速度であれば
十分である。温度は、通常1150℃以上であればよ
く、必ずしも、1200℃を大幅に超えることは必要で
はない。好ましくは、1150℃以上〜1200℃未満
である。所望とする温度、例えば、1150℃に到達し
たら、同温度で数秒間、好ましくは、3秒以上〜5秒未
満の間保持する。保持時間は、どんな場合でも、10秒
を超える必要はない。The manufacturing method according to the present invention will be described below. The manufacturing method according to the present invention is preferably performed in a non-oxidizing atmosphere, preferably in an argon atmosphere, after forming the epitaxial layer on the substrate wafer. In this case, the oxygen concentration in the same atmosphere is preferably strictly controlled, and is preferably 10,000 ppma or less, more preferably 5000 ppma or less, still more preferably 1000 ppma or less. The rate of temperature rise is not necessarily limited, and a rate that can be achieved by using a commercially available rapid heating annealing furnace is sufficient. The temperature is usually 1150 ° C. or higher, and does not necessarily need to significantly exceed 1200 ° C. Preferably, it is 1150 ° C or higher and lower than 1200 ° C. When the desired temperature, for example, 1150 ° C. is reached, the same temperature is maintained for several seconds, preferably 3 seconds or more and less than 5 seconds. The holding time need not exceed 10 seconds in any case.
【0009】 同温度に保持した後、直ちに、炉内温度
を降下させる。炉内温度の降下速度は20℃/sec以
上、好ましくは、50℃/sec以上、より好ましくは
100℃/sec以上である。降下させて炉内温度が9
00℃に到達して時点で、急速冷却操作は停止させ、後
は自然冷却によればよい。Immediately after maintaining the same temperature, the temperature inside the furnace is lowered. The rate of decrease of the temperature in the furnace is 20 ° C./sec or more, preferably 50 ° C./sec or more, more preferably 100 ° C./sec or more. The temperature inside the furnace was lowered to 9
The rapid cooling operation may be stopped when the temperature reaches 00 ° C., and then natural cooling may be performed.
【0010】 なお、デバイスプロセス初期からゲッタ
リング能力を所望する場合は、上記熱処理後、酸素析出
物を安定化させる熱処理を加えてもよい。例えば、70
0℃〜800℃で少なくとも2時間+900℃〜100
0℃で少なくとも2時間の2段階熱処理を行うことで、
BMDまで成長し、強力なゲッタリング作用を発揮させ
ることができる。なお、低温と高温の各温度の組み合わ
せ、各処理時間については、格子間酸素濃度を考慮し定
めればよく、必要に応じて、予備試験をした上で定めれ
ばよい。これによりその後のデバイス加工工程での熱遍
歴に左右されることのないエピタキシャルウェーハが得
られる。If the gettering ability is desired from the initial stage of the device process, a heat treatment for stabilizing oxygen precipitates may be added after the above heat treatment. For example, 70
0 ° C to 800 ° C for at least 2 hours + 900 ° C to 100
By performing a two-step heat treatment for at least 2 hours at 0 ° C,
It can grow to BMD and exert a strong gettering action. The combination of each of the low temperature and the high temperature and each processing time may be set in consideration of the interstitial oxygen concentration, and may be set after performing a preliminary test as necessary. This makes it possible to obtain an epitaxial wafer that is not affected by the thermal history in the subsequent device processing steps.
【0011】[0011]
【実施例】 以下本発明について、実施例を挙げて説明
するが、勿論、本発明はこの実施例により何ら制限され
るものではない。EXAMPLES The present invention will be described below with reference to examples, but of course the present invention is not limited to these examples.
【0012】 CZ法により育成された面方位(10
0)、格子間酸素濃度が約10.90×1017(ato
ms/cm3)、比抵抗が0.007Ω・cmの200
mm外径のシリコンウェーハをサブストレートウェーハ
として使用し、定法によりエピタキシャル層を形成した
のち、毎葉式の急速加熱アニール炉内の雰囲気をアルゴ
ン雰囲気とし、かつ、同炉内の酸素濃度を3000pp
maとして、1200℃まで昇温し、約3秒保持したの
ち、降温速度100℃/秒で900℃まで冷却する熱処
理を施した。また、同熱処理を施さないものを効果の確
認用の比較例として準備した。The plane orientation (10
0), the interstitial oxygen concentration is about 10.90 × 10 17 (ato
ms / cm 3 ), specific resistance of 0.007 Ω · cm of 200
After using a silicon wafer with an outer diameter of mm as a substrate wafer to form an epitaxial layer by a conventional method, the atmosphere in each leaf rapid heating annealing furnace is an argon atmosphere and the oxygen concentration in the furnace is 3000 pp.
As ma, the temperature was raised to 1200 ° C. and held for about 3 seconds, and then a heat treatment of cooling to 900 ° C. at a temperature decrease rate of 100 ° C./second was performed. In addition, a sample not subjected to the heat treatment was prepared as a comparative example for confirming the effect.
【0013】(ゲッタリング能力評価1)上記の実施例
で得られた急速加熱/冷却熱処理付きエピタキシャルシ
リコンウェーハを用いて、表1に示す低温デバイスプロ
セスを含む種々の模擬プロセス熱処理を施した後、ウェ
ーハをへき開し、ライト液等の選択エッチングを用いて
BMDを顕在化させ、微分干渉顕微鏡を用いてその密度
を求めた。(Gettering Ability Evaluation 1) Using the epitaxial silicon wafers with the rapid heating / cooling heat treatment obtained in the above embodiment, various simulated process heat treatments including the low temperature device process shown in Table 1 were performed, The wafer was cleaved, the BMD was made visible by selective etching with a light solution, etc., and its density was obtained by using a differential interference microscope.
【0014】(ゲッタリング能力評価2)実際に金属を
故意汚染させて、プロセス時のゲッタリング能力を評価
した。
ゲッタリング能力試験法
(被験試料):実施例で得られた急速加熱/冷却熱処理
に付したエピタキシャルシリコンウェーハに、表1に示
す低温デバイスプロセスを含む種々の模擬プロセス熱処
理を施したものを用いた。
(使用金属):使用金属としては硼素との化合物を形成
しないNiを使用した。Niを各試料の裏面に次の濃度
で図1のように塗布した。
(Ni濃度):1×1012、1×1013、1×1014、
および1×1015(各atoms/cm2)。
(拡散処理条件):試料を950℃で10分間加熱し、
裏面からウェーハの内部にNiを拡散させた。
(ゲッタリング効果の判定):加熱処理後の各試料を希
塩酸とアンモニア水+過酸化水素水+超純粋混合液とで
それぞれ洗浄してゴミを除いた後、ウェーハ内のBMD
にゲッタリングされずに裏から表側に拡散したNiを、
パーティクルカウンターLS6000(日立デコ社製)
を用いてヘイズとして測定した。(Evaluation of Gettering Ability 2) The gettering ability during the process was evaluated by actually contaminating the metal. Gettering ability test method (test sample): Epitaxial silicon wafers subjected to the rapid heating / cooling heat treatment obtained in the example and subjected to various simulated process heat treatments including the low temperature device process shown in Table 1 were used. . (Metal used): As the used metal, Ni that does not form a compound with boron was used. Ni was applied to the back surface of each sample at the following concentrations as shown in FIG. (Ni concentration): 1 × 10 12 , 1 × 10 13 , 1 × 10 14 ,
And 1 × 10 15 (each atom / cm 2 ). (Diffusion treatment condition): The sample is heated at 950 ° C. for 10 minutes,
Ni was diffused from the back surface into the inside of the wafer. (Determination of gettering effect): Each sample after heat treatment was washed with dilute hydrochloric acid and ammonia water + hydrogen peroxide solution + ultrapure mixed solution to remove dust, and then BMD in wafer
Ni diffused from the back to the front without gettering
Particle Counter LS6000 (manufactured by Hitachi Deco)
Was measured as haze.
【0015】[0015]
【表1】 [Table 1]
【0016】 以下に能力評価1のBMD密度の測定結
果を表2に示す。なお、能力評価2のNiゲッタリング
効果についても、良好なものは〇で、不良なものは×で
示した。また、良好と判断したものの例を図2に、不良
と判断したものの例を図3にそれぞれ示した。Table 2 shows the measurement results of the BMD density of capability evaluation 1 below. Regarding the Ni gettering effect of the performance evaluation 2, good ones are shown by ◯, and bad ones are shown by x. An example of what is judged to be good is shown in FIG. 2, and an example of what is judged to be bad is shown in FIG.
【0017】[0017]
【表2】 [Table 2]
【0018】 シリコン半導体基板の格子間酸素濃度が
いわゆる低〜中濃度品である13×1017(atoms
/cm3)以下のものであっても、急速加熱/冷却熱処
理を施すことにより、上記のような低温・短時間デバイ
スプロセス熱処理でも、シリコン基板内部に3.0×1
07〜7.6×107(個/cm-3)のBMDが得られ
た。また、BMD密度とNiのゲッタリング能力に一貫
した相関が見られた。The interstitial oxygen concentration of the silicon semiconductor substrate is a so-called low to medium concentration product of 13 × 10 17 (atoms).
/ Cm 3 ) or less, by performing rapid heating / cooling heat treatment, even if the above-mentioned low temperature / short time device process heat treatment is performed, 3.0 × 1 inside the silicon substrate is obtained.
A BMD of 0 7 to 7.6 × 10 7 (pieces / cm −3 ) was obtained. Further, a consistent correlation was found between the BMD density and the gettering ability of Ni.
【0019】[0019]
【発明の効果】 この発明によれば、シリコン半導体基
板上にエピタキシャル層を形成したのち、非酸化性雰囲
気内で急速加熱および急速冷却の高温短時間熱処理を施
し、さらに、必要に応じ酸素析出のための加熱処理をす
ることにより、強力なゲッタリング効果を有するエピタ
キシャルシリコンウェーハを製造できる。According to the present invention, after forming an epitaxial layer on a silicon semiconductor substrate, a high temperature short time heat treatment of rapid heating and rapid cooling is performed in a non-oxidizing atmosphere, and further, if necessary, oxygen precipitation is performed. By performing the heat treatment for the purpose, an epitaxial silicon wafer having a strong gettering effect can be manufactured.
【図1】 Ni故意汚染の位置と濃度を示す模式図であ
る。FIG. 1 is a schematic diagram showing the position and concentration of intentional Ni contamination.
【図2】 ゲッタリング能力評価2に従い、本発明の方
法による処理を施したエピタキシャルウェーハに、表1
のプロセス模擬熱処理を加え、さらにNiで故意に汚染
したウェーハのうち、ゲッタリング効果があったものの
表面状態を示すヘイズマップを示す写真である。FIG. 2 shows an epitaxial wafer treated according to the method of the present invention in accordance with gettering ability evaluation 2 as shown in Table 1.
3 is a photograph showing a haze map showing the surface state of a wafer that had a gettering effect among the wafers intentionally contaminated with Ni after the process simulated heat treatment of FIG.
【図3】 ゲッタリング能力評価2に従い、本発明の方
法による処理を施したエピタキシャルウェーハに、表1
のプロセス模擬熱処理を加え、さらにNiで故意に汚染
したウェーハのうち、ゲッタリング効果がなかったもの
の表面状態を示すヘイズマップを示す写真である。FIG. 3 shows an epitaxial wafer treated according to the method of the present invention in accordance with gettering ability evaluation 2 in Table 1.
5 is a photograph showing a haze map showing the surface state of a wafer that was intentionally contaminated with Ni after the process simulated heat treatment of No. 1 was not added and had no gettering effect.
Claims (4)
酸化性雰囲気下で1150℃以上に昇温し、同温度で数
秒保持した後、降温速度10℃/秒以上で900℃まで
冷却することを特徴とするゲッタリング能力の高いエピ
タキシャルシリコンウェーハの製造方法。1. An epitaxial silicon wafer is heated to 1150 ° C. or higher in a non-oxidizing atmosphere, held at the same temperature for several seconds, and then cooled to 900 ° C. at a temperature lowering rate of 10 ° C./second or higher. A method for manufacturing an epitaxial silicon wafer having high gettering ability.
造に用いる基盤シリコンウェーハに含まれる酸素濃度が
13×1017(atoms/cm3 ASTM F121
−76規格)以下の、いわゆる中〜低酸素濃度であるこ
とを特徴とする請求項1に記載の製造方法。2. The oxygen concentration contained in the base silicon wafer used for manufacturing the epitaxial silicon wafer is 13 × 10 17 (atoms / cm 3 ASTM F121).
-76 standard) The so-called medium to low oxygen concentration of the following or less, The manufacturing method of Claim 1 characterized by the above-mentioned.
とを特徴とする請求項1または2に記載の製造方法。3. The manufacturing method according to claim 1, wherein the non-oxidizing atmosphere is an argon atmosphere.
00ppma以下であることを特徴とする請求項1〜3
のいずれか1項に記載の製造方法。4. The concentration of oxygen in a non-oxidizing atmosphere is 100.
It is below 100 ppma, It is characterized by the above-mentioned.
The manufacturing method according to any one of 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001287392A JP2003100759A (en) | 2001-09-20 | 2001-09-20 | Method for manufacturing epitaxial silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001287392A JP2003100759A (en) | 2001-09-20 | 2001-09-20 | Method for manufacturing epitaxial silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003100759A true JP2003100759A (en) | 2003-04-04 |
Family
ID=19110211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001287392A Withdrawn JP2003100759A (en) | 2001-09-20 | 2001-09-20 | Method for manufacturing epitaxial silicon wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003100759A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142063A (en) * | 2005-11-17 | 2007-06-07 | Shin Etsu Handotai Co Ltd | Silicon single-crystal wafer, method of manufacturing device using the same, and method of manufacturing the silicon single-crystal wafer and evaluation method of the wafer |
JP2021174783A (en) * | 2020-04-17 | 2021-11-01 | 信越半導体株式会社 | Evaluation method for silicon wafer |
-
2001
- 2001-09-20 JP JP2001287392A patent/JP2003100759A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142063A (en) * | 2005-11-17 | 2007-06-07 | Shin Etsu Handotai Co Ltd | Silicon single-crystal wafer, method of manufacturing device using the same, and method of manufacturing the silicon single-crystal wafer and evaluation method of the wafer |
JP2021174783A (en) * | 2020-04-17 | 2021-11-01 | 信越半導体株式会社 | Evaluation method for silicon wafer |
JP7279682B2 (en) | 2020-04-17 | 2023-05-23 | 信越半導体株式会社 | Silicon wafer evaluation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2874834B2 (en) | Intrinsic gettering method for silicon wafer | |
US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
JP2000044389A (en) | Production of epitaxial silicon single crystal wafer and epitaxial silicon single crystal wafer | |
KR100319413B1 (en) | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device | |
JP3381816B2 (en) | Semiconductor substrate manufacturing method | |
KR20060040733A (en) | Process for producing wafer | |
JP2003502836A (en) | Manufacturing method of epitaxial silicon wafer having intrinsic gettering | |
JP2009170656A (en) | Single-crystal silicon wafer, and its manufacturing method | |
JP2004503086A (en) | Method and apparatus for manufacturing a silicon wafer having a denuded area | |
TW201542894A (en) | Semiconductor wafer composed of silicon and method for producing same | |
KR100847925B1 (en) | Anneal wafer manufacturing method and anneal wafer | |
JP2742247B2 (en) | Manufacturing method and quality control method for silicon single crystal substrate | |
WO2010131412A1 (en) | Silicon wafer and method for producing the same | |
JPH06295912A (en) | Manufacture of silicon wafer and silicon wafer | |
JP3080501B2 (en) | Silicon wafer manufacturing method | |
JP4465141B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
JPS60247935A (en) | Manufacture of semiconductor wafer | |
JP2006040980A (en) | Silicon wafer and its manufacturing method | |
JPH11204534A (en) | Manufacture of silicon epitaxial wafer | |
JP4270713B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JPH11283987A (en) | Silicon epitaxial wafer and manufacture thereof | |
JP5211550B2 (en) | Manufacturing method of silicon single crystal wafer | |
JP2003100759A (en) | Method for manufacturing epitaxial silicon wafer | |
JP3896919B2 (en) | Method for evaluating Ni contamination of silicon wafer | |
JP3294723B2 (en) | Silicon wafer manufacturing method and silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |