JP2003142644A - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JP2003142644A
JP2003142644A JP2001333610A JP2001333610A JP2003142644A JP 2003142644 A JP2003142644 A JP 2003142644A JP 2001333610 A JP2001333610 A JP 2001333610A JP 2001333610 A JP2001333610 A JP 2001333610A JP 2003142644 A JP2003142644 A JP 2003142644A
Authority
JP
Japan
Prior art keywords
island
lead frame
frame
pin
hanging pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001333610A
Other languages
English (en)
Inventor
Yoshiharu Kaneda
芳晴 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2001333610A priority Critical patent/JP2003142644A/ja
Publication of JP2003142644A publication Critical patent/JP2003142644A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 アイランドの一面を露呈させて樹脂モールド
する電子部品で、アイランドが傾斜すると樹脂の薄いば
りが形成されることがあった。 【解決手段】 フレーム1内に配置され吊りピン14
を介してフレーム1に連結されたアイランド2と、フレ
ーム1側からアイランド2に向かって延びる多数本のリ
ード5とを具え、吊りピン14の両端部を屈曲させてフ
レーム1とアイランド2との間に段差をもたせたリード
フレーム13において、上記吊りピン14の中間部に中
間屈曲部14aを形成したことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置などの電
子部品の製造に用いられるリードフレームに関する。
【0002】
【従来の技術】リードフレームは電子部品本体をマウン
トするアイランドと電子部品本体の電極と電気的に接続
されるリードとを一体化したもので、一般的に導電性平
板をエッチング処理またはブレス加工して製造される。
このリードフレームの一例を図6に示す。図において、
1は図示点線で囲まれた多数の矩形状領域A内にそれぞ
れ開口窓を有するフレーム、2は各開口窓の中央に配置
されたアイランドで、電子部品本体、例えば半導体ペレ
ット3がマウントされる。4はフレーム1とアイランド
2とを連結する吊りピン、5はフレーム1の内周から平
行に延び、内方部分が互いに近接し、内端がアイランド
2の近傍に配置された複数本のリードを示す。アイラン
ド2と半導体ペレット3は必要に応じて半田や銀ペース
トなどの導電性接着材や絶縁性接着材が用いられる。ま
た半導体ペレット3上の電極(図示せず)とリード5の
電気的接続には金線などのワイヤ6が用いられるが、多
電極化に対応するためワイヤ径を細くするとループ形状
を保つことが困難となり、中間が弛むと半導体ペレット
3の角部など不所望部分に近接または接触し耐電圧低
下、短絡などの問題を生じるため、図7に示すように吊
りピン4の両端部を屈曲させて、フレーム1とアイラン
ド2とをほぼ平行にしてアイランド2上の半導体ペレッ
ト3とリード5とがほぼ面一となるように段差をもた
せ、ワイヤのループ長さを最短にして弛みを防止してい
る。
【0003】このリードフレーム7に半導体ペレット3
をマウントし、ワイヤボンディングが完了した半導体装
置中間構体は、一般的に樹脂モールド工程に送られ、半
導体ペレット3を含むリードフレーム上の主要部分を樹
脂にて外装被覆し、リード切断工程で、外装樹脂から露
呈したリードフレームの不要部分を切断除去し、各リー
ドを電気的に独立させ個々の電子部品が製造される。樹
脂モールド工程では、このリードフレーム7は図8に示
すように樹脂モールド装置8に供給されアイランド2と
リード5の一部を金型9、10に形成したキャビティ1
1内に収容し、リードフレーム7を上下の金型9、10
で挟持してキャビティ11内に流動化させた樹脂12を
注入して樹脂モールドされるが、アイランド2の一部を
外装樹脂から露呈させる構造の半導体装置では、アイラ
ンド2をキャビティ11の底部に密着させる必要があ
る。この密着は吊りピン4の座屈による弾性力を利用し
ている。
【0004】
【発明が解決しようとする課題】ところで、リードフレ
ーム7を金型9、10上に供給すると、アイランド2が
キャビティ11の底部に当接し、フレーム1は下金型9
から浮いた状態となる。この状態から上下金型9、10
でリードフレーム7を挟持すると、上金型10によって
フレーム1が加圧され、この加圧力が吊りピン4を通し
てアイランド2に伝達される。さらに上金型10でリー
ドフレーム7を加圧し上下金型9、10がリードフレー
ム7を挟持すると吊りピン4は湾曲変形しアイランド2
はキャビティ11の底部に弾性接触して密着する。
【0005】このときリードフレーム7の寸法や加工精
度がばらついてキャビティ11に対するアイランド2の
位置がずれたり、吊りピン4の長さや屈曲角度のばらつ
きにより、アイランド2がキャビティ11内で傾くこと
があった。
【0006】また吊りピン4が長すぎると吊りピン4を
通して加えられる加圧力がアイランド2に伝達されアイ
ランド2が両側から押圧されるとアイランド2の中間が
浮き上がりキャビティ11の底部から浮き上がるという
問題があった。
【0007】このようにしてアイランド2がキャビティ
11内で傾いたり中間部が浮き上がると、アイランド2
とキャビティ11底部が十分密着せず、アイランド2に
樹脂の薄い膜(樹脂ばり)が形成されるという問題があ
った。
【0008】この樹脂ばりは外観を損なうだけでなく、
放熱性を低下させるため除去する必要があるが、アイラ
ンド2に強固に密着すると除去が困難で、サンドブラス
トなどの機械的な除去方法で除去しようとするとアイラ
ンド2のめっきを損傷し外観不良を発生させる虞があっ
た。
【0009】具体的に例えば金型9のキャビティ11の
深さが0.645±0.02mmでは各キャビティ11
の深さは0.6250〜0.665mmの範囲にある。
これに対してリードフレーム7のフレーム1の下面とア
イランド2の下面との段差が0.695±0.03mm
とすると、段差は0.665〜0.725mmの範囲で
ばらつく。上記段差と深さのそれぞれの中央値の差をア
イランド2をキャビティ11に密着させるための最適値
とするとこの値は0.02mmとなるが、リードフレー
ム段差とキャビティ深さのばらつきを含めた差は最大で
0〜0.1mmとなるため、差が0mmでは実質的にア
イランド2には押圧力がかからず、差が0.1mmでは
押圧力が過大となるため、段差のばらつきを±0.03
mmから狭める必要があるが一枚のフレーム1内に数十
〜数百のアイランド2を具えたリードフレーム7で全て
の段差を±0.03mmより高精度にプレスすることは
困難で、初期段階では実現できたとしてもプレス金型の
磨耗により精度が変化するため、プレス金型の点検、交
換を頻繁に行なわなければならずコストがかさむという
問題もあった。
【0010】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、フレーム内に配置され
吊りピンを介してフレームに連結されたアイランドと、
フレーム側からアイランドに向かって延びる多数本のリ
ードとを具え、吊りピンの両端部を屈曲させてフレーム
とアイランドとの間に段差をもたせたリードフレームに
おいて、上記吊りピンの中間部に中間屈曲部を形成した
ことを特徴とするリードフレームを提供する。
【0011】
【発明の実施の形態】本発明によるリードフレームはフ
レームとアイランドとを連結し両端部を屈曲させること
によりフレームとアイランドとの間に段差を持たせる吊
りピンの中間部に中間屈曲部を形成したことを特徴とす
るが、この中間屈曲部は、吊りピン中間部をアイランド
側に突出させて略「く」の字状に形成したり、吊りビン
の中間部に微細な「く」の字状の凹部を形成したり、吊
りビンの中間部の傾斜角を吊りピン両端側の傾斜角と異
ならせることにより形成することができる。また「く」
の字状の中間屈曲部の場合、アイランド側の厚みをフレ
ーム側の厚みより薄く設定することができる。
【0012】
【実施例】以下に本発明の実施例を図1から説明する。
図において図6と同一部分には同一符号を付し重複する
説明を省略する。このリードフレーム13は平板状フレ
ーム1の図示点線で囲まれた領域A内に開口窓を形成
し、この開口窓内に電子部品本体、例えば半導体ペレッ
ト3がマウントされるアイランド2を配置して、フレー
ム1とアイランド2とを吊りピン14で連結し、フレー
ム1の開口窓内にアイランド2の近傍に向かって複数本
のリード5を延在させたもので、アイランド2上の半導
体ペレット3とリード5はワイヤ6によって電気的に接
続されている。
【0013】このリードフレーム13の特徴部分は吊り
ピン14にある。即ち、フレーム1とアイランド2の間
に段差を形成するために両端部が屈曲された吊りピン1
4に、さらにその中間部に中間屈曲部14aを形成して
いる。この中間屈曲部14aは図示例では吊りピン14
の中間部がアイランド2側に突出するように「く」の字
状に屈曲されている。そしてフレーム1とアイランド2
の段差は「く」の字状の中間屈曲部を形成した状態で設
定される。
【0014】キャビティ深さが0.645±0.02m
mの前記寸法例の場合、リードフレーム13の段差は図
7リードフレームより例えば0.01mm大きい0.7
05±0.03mmに設定される。このように深さと段
差を設定することにより、ばらつきを含めた深さと段差
の差は最大で0.01〜0.115mmとなる。このよ
うにリードフレーム12の段差が最大にばらついた状態
でもキャビティ底面に当接させたリードフレームを下金
型から最小0.01mm浮かせることができ、吊りピン
14を介してアイランド2をキャビティ11底部に押し
つけることができる。またキャビティ深さとリードフレ
ーム段差の差の最大は0.115mmとなり従来の0.
1mmより大きくなるため、そのままではアイランド2
に大きな押圧力がかかるが、図2にてアイランド2がキ
ャビティ11の底面11aに当接し、フレーム1が図示
実線で示すように下金型9から浮いた状態で、上金型1
0によってリードフレーム13を加圧すると、リードフ
レーム13を押圧する力は直ちに吊りピン14を通して
アイランド2に伝達される。さらに上金型10を降下さ
せてリードフレーム13を押圧すると、吊りピン14は
図2点線で示すように中間屈曲部14aから折れ曲が
る。吊りピン14の長さは一定であるから中間屈曲部1
4aがない場合には、キャビティ11内に押し込まれた
吊りピンは不特定位置で折れ曲がったり湾曲して長さを
一定に保とうとするが、中間屈曲部14aを形成するこ
とにより吊りピン14の長さや、段差がばらついても所
定位置で屈曲させることができる。
【0015】この屈曲した吊りピン14は屈曲部14a
より上方位置では傾斜が緩く、屈曲部14aより下方位
置では傾斜が急となりキャビティ11の底部11aに対
して垂直に近い角度でアイランド2を押圧してキャビテ
ィ11に密着させ、押圧後はアイランド2を位置ずれさ
せることがないため、樹脂ばりの発生を防止することか
できる。またリードフレーム13の寸法精度が従来と同
じでも樹脂ばりのない樹脂モールドが可能で、長さのば
らつきにより長めの吊りピンでもアイランド2をキャビ
ティ11から浮き上がらせることはない。
【0016】このように樹脂ばりの発生を防止できるた
め、樹脂ばり除去作業が不要で、アイランド2のめっき
を損傷することもなく外観の良好な電子部品を製造する
ことができる。またリードフレームの段差や吊りピンの
長さなどの寸法精度が厳密である必要がないため、プレ
ス金型の点検、交換作業間隔を長く設定でき、リードフ
レームの製造コストを低減することができる。
【0017】上記実施例では吊りピン14の中間屈曲部
14aの上下部分の厚みは同じに設定したが、フレーム
1側の厚みを厚くすることにより上金型10からの加圧
力を下方に伝達することができ、中間屈曲部14aに伝
達された力はアイランド2に対して立設された下部吊り
ピンに伝達されるため、中間屈曲部14aより下方位置
は肉薄にすることができ、これにより吊りピン14を屈
曲させることによるアイランド2とフレーム1の間の段
差形成が容易となる。
【0018】図3は本発明の他の実施例を示す。図にお
いて、図6と同一部分には同一符号を付し重複する説明
を省略する。この実施例は図1実施例と同様に吊りピン
15が特徴部分である。即ち、吊りピン15の中間部両
面に位置をずらせてV字状のノッチ15a、15bを形
成して、このノッチ15a、15bにより中間屈曲部1
5cを形成している。吊りピン15上部が上金型10で
押圧されると屈曲し易いノッチ15a、15b部分から
屈曲しアイランド2の位置ずれを防止しつつアイランド
2をキャビティ11底部に密着させることができる。こ
の実施例は吊りピン15にノッチ15a、15bを形成
するだけでよく、吊りピン15の中間部を屈曲させる必
要がないからリードフレームの製造が容易である。
【0019】図4は本発明の他の実施例を示す。図にお
いて、図6と同一部分には同一符号を付し重複する説明
を省略する。この実施例は図1実施例と同様に吊りピン
16が特徴部分である。即ち、吊りピン16は急傾斜の
両端部分16a、16bに対し中間部16cの傾斜角度
を緩傾斜とし、この緩傾斜部分を中間屈曲部16dとし
たものである。このリードフレームは吊りピン16の上
部が上金型10で押圧されると緩傾斜部16cの上端は
外方へ、緩傾斜部16cの下端は内方へ押され、図5に
示すように屈曲変形する。この結果、下方の急傾斜部1
6aはアイランド2に対して立設し、アイランド2の位
置ずれを防止しつつキャビティ11に密着させることが
できる。
【0020】
【発明の効果】以上のように本発明によれば、アイラン
ドを外部に露呈させて樹脂被覆する構造の電子部品で、
アイランドに樹脂ばりを形成することなく樹脂被覆する
ことができる。また樹脂ばりの除去作業が不要で、アイ
ランドの表面状態を含めた外観が良好な電子部品を製造
することかでできる。さらには寸法精度が厳密に要求さ
れないため、製造コストを低減することができる。
【図面の簡単な説明】
【図1】 本発明によるリードフレームの実施例を示
し、(a)は平面図、(b)は要部拡大平面図、(c)
は側断面図をそれぞれ示す
【図2】 樹脂モールド金型上に供給されたリードフレ
ームの要部拡大側断面図
【図3】 本発明の他の実施例を示す要部拡大側断面図
【図4】 本発明の他の実施例を示す要部拡大側断面図
【図5】 図4に示すリードフレームの吊りピンの変形
状態を示す要部拡大側断面図
【図6】 リードフレームの一例を示し、(a)は平面
図、(b)は要部拡大平面図をそれぞれ示す
【図7】 リードフレームの他の例を示す要部側断面図
【図8】 図7リードフレームの要部に樹脂モールドす
る状態を示す側断面図
【符号の説明】
1 フレーム 2 アイランド 3 半導体ペレット 5 リード 6 ワイヤ 8 樹脂モールド装置 9 下金型 10 上金型 11 キャビティ 11a 底部 13 リードフレーム 14 吊りピン 14a 中間屈曲部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】フレーム内に配置され吊りピンを介してフ
    レームに連結されたアイランドと、フレーム側からアイ
    ランドに向かって延びる多数本のリードとを具え、吊り
    ピンの両端部を屈曲させてフレームとアイランドとの間
    に段差をもたせたリードフレームにおいて、 上記吊りピンの中間部に中間屈曲部を形成したことを特
    徴とするリードフレーム。
  2. 【請求項2】吊りピンの中間部をアイランド側に突出さ
    せて略「く」の字状の中間屈曲部を形成したことを特徴
    とする請求項1に記載のリードフレーム。
  3. 【請求項3】吊りピンのアイランド側の厚みがフレーム
    側の厚みより薄く設定されたことを特徴とする請求項2
    に記載のリードフレーム。
  4. 【請求項4】吊りビンの中間部に微細な「く」の字状の
    凹部を形成して中間屈曲部を形成したことを特徴とする
    請求項1に記載のリードフレーム。
  5. 【請求項5】吊りビンの中間部の傾斜角を吊りピン両端
    側の傾斜角と異ならせて中間屈曲部を形成したことを特
    徴とする請求項1に記載のリードフレーム。
JP2001333610A 2001-10-31 2001-10-31 リードフレーム Pending JP2003142644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001333610A JP2003142644A (ja) 2001-10-31 2001-10-31 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001333610A JP2003142644A (ja) 2001-10-31 2001-10-31 リードフレーム

Publications (1)

Publication Number Publication Date
JP2003142644A true JP2003142644A (ja) 2003-05-16

Family

ID=19148843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001333610A Pending JP2003142644A (ja) 2001-10-31 2001-10-31 リードフレーム

Country Status (1)

Country Link
JP (1) JP2003142644A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332453A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 基于塑封式ipm引线框架的双边固定散热结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332453A (zh) * 2013-07-22 2015-02-04 西安永电电气有限责任公司 基于塑封式ipm引线框架的双边固定散热结构

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US6696753B2 (en) Enhancement of wire bondability in semiconductor device package
US5869905A (en) Molded packaging for semiconductor device and method of manufacturing the same
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
US5780933A (en) Substrate for semiconductor device and semiconductor device using the same
JPH05226564A (ja) 半導体装置
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
US6780679B2 (en) Semiconductor device and method of manufacturing the same
EP1014445A1 (en) Carrier substrate for producing semiconductor device
EP0999587A3 (en) Production of semiconductor device
EP0210371A1 (en) Semiconductor device having a plurality of leads
JP3250900B2 (ja) 半導体装置及びその製造方法及びリードフレーム
JP2003142644A (ja) リードフレーム
US5990544A (en) Lead frame and a semiconductor device having the same
JPH11121680A (ja) リードフレームおよび半導体装置
US6022763A (en) Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
JP3216221B2 (ja) リードフレームの加工装置
JP2001298032A (ja) 半導体パッケージとその製造方法
JPH05190748A (ja) 電子部品の実装パッケージ製造方法
JPH0750380A (ja) 半導体装置
JPH0661378A (ja) 半導体装置
JP4112458B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JP2667901B2 (ja) 半導体装置の製造方法
JP3858396B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050622