JP2003140885A - 乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体 - Google Patents
乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体Info
- Publication number
- JP2003140885A JP2003140885A JP2001339429A JP2001339429A JP2003140885A JP 2003140885 A JP2003140885 A JP 2003140885A JP 2001339429 A JP2001339429 A JP 2001339429A JP 2001339429 A JP2001339429 A JP 2001339429A JP 2003140885 A JP2003140885 A JP 2003140885A
- Authority
- JP
- Japan
- Prior art keywords
- value
- sequence
- random number
- predetermined
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
- G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
- G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
Landscapes
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Slot Machines And Peripheral Devices (AREA)
- Pinball Game Machines (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【課題】 乱数列出力装置等を提供する。
【解決手段】 乱数列出力装置１０１の系列受付部１０
２は、数値系列の入力を受け付け、初期値設定部１０３
は、初期値の入力を受け付けてこれを記憶部１０４に記
憶させ、出力部１０５は、記憶部１０４に新たな値が記
憶される度にこれを出力し、計算部１０６は、出力部１
０５が値を出力する度に、記憶部１０４に記憶された値
に所定の有理写像を適用し、さらに、これと、系列受付
部１０２により受け付けられた数値系列から順に取り出
した値と、に所定の演算を施して、計算し、更新部１０
７は、計算部１０６により計算された結果の値を記憶部
１０４に記憶させて更新する。
２は、数値系列の入力を受け付け、初期値設定部１０３
は、初期値の入力を受け付けてこれを記憶部１０４に記
憶させ、出力部１０５は、記憶部１０４に新たな値が記
憶される度にこれを出力し、計算部１０６は、出力部１
０５が値を出力する度に、記憶部１０４に記憶された値
に所定の有理写像を適用し、さらに、これと、系列受付
部１０２により受け付けられた数値系列から順に取り出
した値と、に所定の演算を施して、計算し、更新部１０
７は、計算部１０６により計算された結果の値を記憶部
１０４に記憶させて更新する。
Description
【０００１】
【発明の属する技術分野】本発明は、乱数列出力装置、
乱数列出力方法、これらを実現するためのプログラム、
ならびに、当該プログラムを記録したコンピュータ読取
可能な情報記録媒体に関する。
乱数列出力方法、これらを実現するためのプログラム、
ならびに、当該プログラムを記録したコンピュータ読取
可能な情報記録媒体に関する。
【０００２】
【従来の技術】従来から、チェビシェフ多項式を用いた
カオス写像による乱数列の生成技術が知られている。こ
れは、整数aに対して T(a,cosθ)=cos(aθ) により定義されるa (a≧2)次のチェビシェフ写像T(a,
・)を用いた漸化式 xi+1 = T(a,xi) (i≧0) に対して、初期値x0 (-1<x0<1)を与えることにより得
られる系列 x0，x1，x2，… を擬似乱数列とするものである。また、チェビシェフ写
像以外にも、種々の有理関数を用いる手法が提案されて
いる。
カオス写像による乱数列の生成技術が知られている。こ
れは、整数aに対して T(a,cosθ)=cos(aθ) により定義されるa (a≧2)次のチェビシェフ写像T(a,
・)を用いた漸化式 xi+1 = T(a,xi) (i≧0) に対して、初期値x0 (-1<x0<1)を与えることにより得
られる系列 x0，x1，x2，… を擬似乱数列とするものである。また、チェビシェフ写
像以外にも、種々の有理関数を用いる手法が提案されて
いる。
【０００３】この技術によれば、漸化式の計算を有理数
で行えば、周期のない擬似乱数列が得られ、生成される
乱数の分布が解析的に表現できることがわかっている。
で行えば、周期のない擬似乱数列が得られ、生成される
乱数の分布が解析的に表現できることがわかっている。
【０００４】
【発明が解決しようとする課題】しかしながら、無限精
度の有理数表現にて漸化式を計算する場合であっても、
様々な擬似乱数の生成手法が実現されることが望まし
い。
度の有理数表現にて漸化式を計算する場合であっても、
様々な擬似乱数の生成手法が実現されることが望まし
い。
【０００５】また、漸化式の計算を所定の精度の固定小
数点数表現や浮動小数点表現により行った場合には、得
られる系列には周期が現れてしまい、その周期が短い場
合がある、という問題が生じていた。
数点数表現や浮動小数点表現により行った場合には、得
られる系列には周期が現れてしまい、その周期が短い場
合がある、という問題が生じていた。
【０００６】さらに、生成される系列の分布が、上記の
解析的に表現される分布とは異なり、特定の値に偏った
分布となってしまう場合がある、という問題が生じてい
た。
解析的に表現される分布とは異なり、特定の値に偏った
分布となってしまう場合がある、という問題が生じてい
た。
【０００７】本発明は、このような問題を解決するため
の手法であって、乱数列出力装置、乱数列出力方法、こ
れらを実現するためのプログラム、ならびに、当該プロ
グラムを記録したコンピュータ読取可能な情報記録媒体
を提供することを目的とする。
の手法であって、乱数列出力装置、乱数列出力方法、こ
れらを実現するためのプログラム、ならびに、当該プロ
グラムを記録したコンピュータ読取可能な情報記録媒体
を提供することを目的とする。
【０００８】
【課題を解決するための手段】以上の目的を達成するた
め、本発明の原理にしたがって、下記の発明を開示す
る。
め、本発明の原理にしたがって、下記の発明を開示す
る。
【０００９】本発明の第１の観点に係る乱数列出力装置
は、系列受付部と、初期値設定部と、記憶部と、出力部
と、計算部と、更新部と、を備え、以下のように構成す
る。
は、系列受付部と、初期値設定部と、記憶部と、出力部
と、計算部と、更新部と、を備え、以下のように構成す
る。
【００１０】すなわち、系列受付部は、数値系列の入力
を受け付ける。
を受け付ける。
【００１１】一方、初期値設定部は、初期値の入力を受
け付けて、これを記憶部に記憶させる。
け付けて、これを記憶部に記憶させる。
【００１２】さらに、出力部は、記憶部に新たな値が記
憶される度にこれを出力する。
憶される度にこれを出力する。
【００１３】そして、計算部は、出力部が値を出力する
度に、記憶部に記憶された値に所定の有理写像を適用
し、さらに、これと、系列受付部により受け付けられた
数値系列から順に取り出した値と、に所定の演算を施し
て、計算する。
度に、記憶部に記憶された値に所定の有理写像を適用
し、さらに、これと、系列受付部により受け付けられた
数値系列から順に取り出した値と、に所定の演算を施し
て、計算する。
【００１４】一方、更新部は、計算部により計算された
結果の値を記憶部に記憶させて更新する。
結果の値を記憶部に記憶させて更新する。
【００１５】また、本発明の乱数列出力装置において、
所定の有理写像は、２次以上のチェビシェフ写像である
ように構成することができる。
所定の有理写像は、２次以上のチェビシェフ写像である
ように構成することができる。
【００１６】また、本発明の乱数列出力装置において、
記憶部は、当該値を所定ビット数の固定小数点表現で記
憶するように構成することができる。
記憶部は、当該値を所定ビット数の固定小数点表現で記
憶するように構成することができる。
【００１７】また、本発明の乱数列出力装置において、
当該所定の演算は、当該数値系列から順に取り出した値
が所定の値である場合、当該値の所定ビット数の固定小
数点表現の所定位置のビットを反転させるように構成す
ることができる。
当該所定の演算は、当該数値系列から順に取り出した値
が所定の値である場合、当該値の所定ビット数の固定小
数点表現の所定位置のビットを反転させるように構成す
ることができる。
【００１８】また、本発明の乱数列出力装置において、
当該数値系列は、長さTであって、０または１の値をと
る２値系列（ゴールド符号、Ｍ系列、ベーカー系列を含
む。）を繰り返したものであり、当該所定位置のビット
は、当該固定小数点表現の最下位ビットであり、当該所
定の値は１であるように構成することができる。
当該数値系列は、長さTであって、０または１の値をと
る２値系列（ゴールド符号、Ｍ系列、ベーカー系列を含
む。）を繰り返したものであり、当該所定位置のビット
は、当該固定小数点表現の最下位ビットであり、当該所
定の値は１であるように構成することができる。
【００１９】本発明の他の観点に係る乱数列出力方法
は、値を記憶する記憶部を用い、系列受付工程と、初期
値設定工程と、出力工程と、計算工程と、更新工程と、
を備え、以下のように構成する。
は、値を記憶する記憶部を用い、系列受付工程と、初期
値設定工程と、出力工程と、計算工程と、更新工程と、
を備え、以下のように構成する。
【００２０】すなわち、系列受付工程では、数値系列の
入力を受け付ける。
入力を受け付ける。
【００２１】一方、初期値設定工程では、初期値の入力
を受け付けて、これを記憶部に記憶させる。
を受け付けて、これを記憶部に記憶させる。
【００２２】さらに、出力工程では、記憶部に新たな値
が記憶される度にこれを出力する。
が記憶される度にこれを出力する。
【００２３】そして、計算工程では、出力工程にて値が
出力される度に、記憶部に記憶された値に所定の有理写
像を適用し、さらに、これと、系列受付工程にて受け付
けられた数値系列から順に取り出した値と、に所定の演
算を施して、計算する。
出力される度に、記憶部に記憶された値に所定の有理写
像を適用し、さらに、これと、系列受付工程にて受け付
けられた数値系列から順に取り出した値と、に所定の演
算を施して、計算する。
【００２４】一方、更新工程では、計算工程にて計算さ
れた結果の値を記憶部に記憶させて更新する。
れた結果の値を記憶部に記憶させて更新する。
【００２５】また、本発明の乱数列出力方法において、
所定の有理写像は、２次以上のチェビシェフ写像である
ように構成することができる。
所定の有理写像は、２次以上のチェビシェフ写像である
ように構成することができる。
【００２６】また、本発明の乱数列出力方法において、
初期値設定工程、および、更新工程では、記憶部に当該
値を所定ビット数の固定小数点表現で記憶させるように
構成することができる。
初期値設定工程、および、更新工程では、記憶部に当該
値を所定ビット数の固定小数点表現で記憶させるように
構成することができる。
【００２７】また、本発明の乱数列出力方法において、
当該所定の演算は、当該数値系列から順に取り出した値
が所定の値である場合、当該値の所定ビット数の固定小
数点表現の所定位置のビットを反転させるように構成す
ることができる。
当該所定の演算は、当該数値系列から順に取り出した値
が所定の値である場合、当該値の所定ビット数の固定小
数点表現の所定位置のビットを反転させるように構成す
ることができる。
【００２８】また、本発明の乱数列出力方法において、
当該数値系列は、長さTであって、０または１の値をと
る２値系列（ゴールド符号、Ｍ系列、ベーカー系列を含
む。）を繰り返したものであり、当該所定位置のビット
は、当該固定小数点表現の最下位ビットであり、当該所
定の値は１であるように構成することができる。
当該数値系列は、長さTであって、０または１の値をと
る２値系列（ゴールド符号、Ｍ系列、ベーカー系列を含
む。）を繰り返したものであり、当該所定位置のビット
は、当該固定小数点表現の最下位ビットであり、当該所
定の値は１であるように構成することができる。
【００２９】本発明の他の観点に係るプログラムは、コ
ンピュータ（ＡＳＩＣ（Application Specific Integra
ted Circuit）、ＤＳＰ（Digital Signal Processo
r）、ＦＰＧＡ（Field Programmable Gate Array）を含
む。）を、上記の乱数列出力装置として機能させ、また
は、コンピュータに、上記の乱数列出力方法を実行させ
るように構成する。
ンピュータ（ＡＳＩＣ（Application Specific Integra
ted Circuit）、ＤＳＰ（Digital Signal Processo
r）、ＦＰＧＡ（Field Programmable Gate Array）を含
む。）を、上記の乱数列出力装置として機能させ、また
は、コンピュータに、上記の乱数列出力方法を実行させ
るように構成する。
【００３０】また、本発明のプログラムは、コンピュー
タ読取可能な情報記録媒体（コンパクトディスク、フレ
キシブルディスク、ハードディスク、光磁気ディスク、
ディジタルビデオディスク、磁気テープ、または、半導
体メモリを含む。）に記録することができる。
タ読取可能な情報記録媒体（コンパクトディスク、フレ
キシブルディスク、ハードディスク、光磁気ディスク、
ディジタルビデオディスク、磁気テープ、または、半導
体メモリを含む。）に記録することができる。
【００３１】本発明のプログラムを、記憶装置、計算装
置、出力装置、通信装置などを備える汎用コンピュー
タ、携帯電話機、ＰＨＳ（Personal Handyphone Syste
m）装置、ゲーム装置などの携帯端末、並列計算機など
の情報処理装置、ＡＳＩＣ、ＤＳＰ、ＦＰＧＡなどで実
行することにより、上記の乱数列出力装置、ならびに、
乱数列出力方法を実現することができる。
置、出力装置、通信装置などを備える汎用コンピュー
タ、携帯電話機、ＰＨＳ（Personal Handyphone Syste
m）装置、ゲーム装置などの携帯端末、並列計算機など
の情報処理装置、ＡＳＩＣ、ＤＳＰ、ＦＰＧＡなどで実
行することにより、上記の乱数列出力装置、ならびに、
乱数列出力方法を実現することができる。
【００３２】また、これらの装置とは独立して、本発明
の情報記録媒体を店舗等で配布、販売したり、本発明の
プログラムそのものをコンピュータ通信網を介して配
布、販売したりすることができる。
の情報記録媒体を店舗等で配布、販売したり、本発明の
プログラムそのものをコンピュータ通信網を介して配
布、販売したりすることができる。
【００３３】
【発明の実施の形態】以下に本発明の実施形態を説明す
る。なお、以下にあげる実施形態は、説明のためのもの
であり、本発明の範囲を制限するものではない。したが
って、当業者であれば、これらの各要素または全要素
を、これと均等なものに置換した実施形態を採用するこ
とが可能であるが、これらの実施形態も、本発明の範囲
に含まれる。
る。なお、以下にあげる実施形態は、説明のためのもの
であり、本発明の範囲を制限するものではない。したが
って、当業者であれば、これらの各要素または全要素
を、これと均等なものに置換した実施形態を採用するこ
とが可能であるが、これらの実施形態も、本発明の範囲
に含まれる。
【００３４】（発明の実施の形態）図１は、本発明の実
施の形態に係る乱数列発生装置の概要構成を示す模式図
である。図２は、当該乱数列発生装置にて実行される乱
数列発生方法の処理の流れを示すフローチャートであ
る。以下、これらの図を参照して説明する。
施の形態に係る乱数列発生装置の概要構成を示す模式図
である。図２は、当該乱数列発生装置にて実行される乱
数列発生方法の処理の流れを示すフローチャートであ
る。以下、これらの図を参照して説明する。
【００３５】乱数列出力装置１０１は、系列受付部１０
２と、初期値設定部１０３と、記憶部１０４と、出力部
１０５と、計算部１０６と、更新部１０７と、を備え
る。
２と、初期値設定部１０３と、記憶部１０４と、出力部
１０５と、計算部１０６と、更新部１０７と、を備え
る。
【００３６】まず、系列受付部１０２は、数値系列の入
力を受け付ける（ステップＳ２０１）。当該数値系列
は、典型的には、ゴールド符号、Ｍ系列、ベーカー系列
等の２値系列を繰り返したものである。ゴールド符号と
Ｍ系列は、周期T = 2n−1の０または１の値からなる擬
似乱数列である。
力を受け付ける（ステップＳ２０１）。当該数値系列
は、典型的には、ゴールド符号、Ｍ系列、ベーカー系列
等の２値系列を繰り返したものである。ゴールド符号と
Ｍ系列は、周期T = 2n−1の０または１の値からなる擬
似乱数列である。
【００３７】なお、系列受付部１０２は、ひとまず、長
さTの数値系列を整数値として受け付けて、当該整数値
を記憶しておき、後述するように、その整数値の最下位
ビットを順に取得して利用した後、当該整数値を巡回シ
フト（「ローテート」「シフト回転」ともいう。）する
ようにしてもよい。
さTの数値系列を整数値として受け付けて、当該整数値
を記憶しておき、後述するように、その整数値の最下位
ビットを順に取得して利用した後、当該整数値を巡回シ
フト（「ローテート」「シフト回転」ともいう。）する
ようにしてもよい。
【００３８】次に、初期値設定部１０３は、初期値の入
力を受け付けて（ステップＳ２０２）、これを記憶部１
０４に記憶させる（ステップＳ２０３）。
力を受け付けて（ステップＳ２０２）、これを記憶部１
０４に記憶させる（ステップＳ２０３）。
【００３９】記憶部１０４は、典型的には、値を所定ビ
ット数の固定小数点表現で記憶する。図３に、Nビット
の固定小数点表現を採用した場合の様子を示す。本図に
は、０〜１の間の固定小数点数の場合を図示してある。
最上位ビットから最下位ビットまで順にb0，b1，b2，
…，bN-1と置くと、そのそれぞれは、１または０の値を
とる。この固定小数点表現は、 Σn=0 N-1 (1/2)n+1 bn という０以上１未満の数値に対応付けられる。
ット数の固定小数点表現で記憶する。図３に、Nビット
の固定小数点表現を採用した場合の様子を示す。本図に
は、０〜１の間の固定小数点数の場合を図示してある。
最上位ビットから最下位ビットまで順にb0，b1，b2，
…，bN-1と置くと、そのそれぞれは、１または０の値を
とる。この固定小数点表現は、 Σn=0 N-1 (1/2)n+1 bn という０以上１未満の数値に対応付けられる。
【００４０】なお、多くの計算機においては、この固定
小数点表現を符号無し整数として見ると、 Σn=0 N-1 2N-1-n bn という整数値に対応付けられる。
小数点表現を符号無し整数として見ると、 Σn=0 N-1 2N-1-n bn という整数値に対応付けられる。
【００４１】このほか、−１〜１の間の固定小数点数の
場合は、b0〜bN-1のいずれか一つ（典型的にはb0）を符
号ビットとし、残りで固定小数点数を表現することが多
い。たとえば、b0を符号ビットとした場合、b0〜bN-1に
よる固定小数点表現は、b0=0の場合は、 Σn=1 N-1 (1/2)n bn b0=1の場合は、 -Σn=1 N-1 (1/2)n bn に、それぞれ対応することになる。
場合は、b0〜bN-1のいずれか一つ（典型的にはb0）を符
号ビットとし、残りで固定小数点数を表現することが多
い。たとえば、b0を符号ビットとした場合、b0〜bN-1に
よる固定小数点表現は、b0=0の場合は、 Σn=1 N-1 (1/2)n bn b0=1の場合は、 -Σn=1 N-1 (1/2)n bn に、それぞれ対応することになる。
【００４２】さらに、出力部１０５は、記憶部１０４に
新たな値が記憶される度にこれを出力する（ステップＳ
２０４）。
新たな値が記憶される度にこれを出力する（ステップＳ
２０４）。
【００４３】そして、計算部１０６は、出力部１０５が
値を出力する度に、記憶部１０４に記憶された値に所定
の有理写像を適用し（ステップＳ２０５）、さらに、こ
れと、系列受付部１０２により受け付けられた数値系列
から順に取り出した値と、に所定の演算（以下「ハーネ
シング」という。）を施して、計算する（ステップＳ２
０６）。
値を出力する度に、記憶部１０４に記憶された値に所定
の有理写像を適用し（ステップＳ２０５）、さらに、こ
れと、系列受付部１０２により受け付けられた数値系列
から順に取り出した値と、に所定の演算（以下「ハーネ
シング」という。）を施して、計算する（ステップＳ２
０６）。
【００４４】典型的には、所定の有理写像は、２次以上
のチェビシェフ写像である。図４は、チェビシェフ写像
の様子を示すグラフである。チェビシェフ写像は、多項
式で表すと、以下のように表現できる。 T(0,x) = 1 T(1,x) = x T(2,x) = 2x2-1 T(3,x) = 4x3-3x
のチェビシェフ写像である。図４は、チェビシェフ写像
の様子を示すグラフである。チェビシェフ写像は、多項
式で表すと、以下のように表現できる。 T(0,x) = 1 T(1,x) = x T(2,x) = 2x2-1 T(3,x) = 4x3-3x
【００４５】チェビシェフ多項式y = T(a,x)は、いずれ
も、開区間-1<x<1を開区間-1<y<1に写像する有理写像で
ある。
も、開区間-1<x<1を開区間-1<y<1に写像する有理写像で
ある。
【００４６】本図には、次数２から５のチェビシェフ多
項式が、y = T(2,x)，y = T(3,x)，y = T(4,x)，y = T
(5,x)の形式でグラフ表示されている。横軸がｘ軸、縦
軸がｙ軸である。
項式が、y = T(2,x)，y = T(3,x)，y = T(4,x)，y = T
(5,x)の形式でグラフ表示されている。横軸がｘ軸、縦
軸がｙ軸である。
【００４７】また、ハーネシングは、典型的には、当該
数値系列から順に取り出した値が所定の値である場合、
当該値の所定ビット数の固定小数点表現の所定位置のビ
ットを反転させるものである。すなわち、当該所定の値
が１である場合に、最下位ビットbN-1の値を反転する演
算である。
数値系列から順に取り出した値が所定の値である場合、
当該値の所定ビット数の固定小数点表現の所定位置のビ
ットを反転させるものである。すなわち、当該所定の値
が１である場合に、最下位ビットbN-1の値を反転する演
算である。
【００４８】上述のように、Ｍ系列等を起源とする数値
系列からは、０または１の値が得られるが、この「０ま
たは１の値」と、記憶部１０６に記憶された固定小数点
表現を「符号無し整数」として見た場合に、両者の排他
的論理和（exclusive or）を計算して、これを記憶部１
０６に記憶させればよい。
系列からは、０または１の値が得られるが、この「０ま
たは１の値」と、記憶部１０６に記憶された固定小数点
表現を「符号無し整数」として見た場合に、両者の排他
的論理和（exclusive or）を計算して、これを記憶部１
０６に記憶させればよい。
【００４９】なお、最下位ビットではなく、他の位置の
ビットと排他的論理和をとるような実施形態を採用する
こともできる。ただし、符号ビット以外のビットとする
ことが望ましい。
ビットと排他的論理和をとるような実施形態を採用する
こともできる。ただし、符号ビット以外のビットとする
ことが望ましい。
【００５０】一方、更新部１０７は、計算部１０６によ
り計算された結果の値を記憶部１０４に記憶させて更新
し（ステップＳ２０７）、ステップＳ２０４に戻る。
り計算された結果の値を記憶部１０４に記憶させて更新
し（ステップＳ２０７）、ステップＳ２０４に戻る。
【００５１】なお、ハーネシングの演算は、このほかの
態様であってもよい。たとえば、上記の固定小数点表現
によれば、b0〜bN-1の値がどのようになっていようと
も、これが表現する固定小数点数は−１〜１の範囲に納
まるので、様々なビット演算等を考えることができる。
たとえば、以下のような演算である。 ・当該数値系列から順に取り出した値（０または１）だ
け当該固定小数点表現のビット列を巡回シフトする。 ・当該数値系列から順に取り出した値（０または１）
を、当該固定小数点表現のビット列を「符号無し整数」
として見たものに加算する。 ・当該数値系列から順に取り出した値（０または１）
を、当該固定小数点表現のビット列を「符号無し整数」
として見たものから減算する。 ・当該数値系列から順に取り出した値（０または１）が
あらかじめ定めた値（たとえば１）である場合、所定の
整数p，q (0≦p,q≦N-1)について、ビットbpの値とビ
ットbqの値とを交換する。
態様であってもよい。たとえば、上記の固定小数点表現
によれば、b0〜bN-1の値がどのようになっていようと
も、これが表現する固定小数点数は−１〜１の範囲に納
まるので、様々なビット演算等を考えることができる。
たとえば、以下のような演算である。 ・当該数値系列から順に取り出した値（０または１）だ
け当該固定小数点表現のビット列を巡回シフトする。 ・当該数値系列から順に取り出した値（０または１）
を、当該固定小数点表現のビット列を「符号無し整数」
として見たものに加算する。 ・当該数値系列から順に取り出した値（０または１）
を、当該固定小数点表現のビット列を「符号無し整数」
として見たものから減算する。 ・当該数値系列から順に取り出した値（０または１）が
あらかじめ定めた値（たとえば１）である場合、所定の
整数p，q (0≦p,q≦N-1)について、ビットbpの値とビ
ットbqの値とを交換する。
【００５２】これらについては、得られる系列の周期を
検討した上で、いずれの演算を採用するかを決めること
ができる。
検討した上で、いずれの演算を採用するかを決めること
ができる。
【００５３】（実験の結果）図５は、無限精度の有理数
表現でチェビシェフ写像により系列を生成した場合の系
列分布を表示したグラフである。
表現でチェビシェフ写像により系列を生成した場合の系
列分布を表示したグラフである。
【００５４】図６は、８ビット精度で、ハーネシングを
行わなかった場合の系列分布を示すグラフである。図７
は、８ビット精度で、上記実施形態を採用した場合の系
列分布を示すグラフである。図８は、１２ビット精度
で、ハーネシングを行わなかった場合の系列分布を示す
グラフである。図９は、１２ビット精度で、上記実施形
態を採用した場合の系列分布を示すグラフである。図１
０は、１６ビット精度で、ハーネシングを行わなかった
場合の系列分布を示すグラフである。図１１は、１６ビ
ット精度で、上記実施形態を採用した場合の系列分布を
示すグラフである。
行わなかった場合の系列分布を示すグラフである。図７
は、８ビット精度で、上記実施形態を採用した場合の系
列分布を示すグラフである。図８は、１２ビット精度
で、ハーネシングを行わなかった場合の系列分布を示す
グラフである。図９は、１２ビット精度で、上記実施形
態を採用した場合の系列分布を示すグラフである。図１
０は、１６ビット精度で、ハーネシングを行わなかった
場合の系列分布を示すグラフである。図１１は、１６ビ
ット精度で、上記実施形態を採用した場合の系列分布を
示すグラフである。
【００５５】これらを比較してみると、ハーネシングを
行わなかった場合の系列分布には、大きな偏りがあり、
無限精度の有理数表現を用いた場合との分布には大きな
違いがあるが、本実施形態の手法を用いると、無限精度
の有理数表現を用いた場合と分布が類似していることが
わかり、良い擬似乱数が得られていることがわかる。
行わなかった場合の系列分布には、大きな偏りがあり、
無限精度の有理数表現を用いた場合との分布には大きな
違いがあるが、本実施形態の手法を用いると、無限精度
の有理数表現を用いた場合と分布が類似していることが
わかり、良い擬似乱数が得られていることがわかる。
【００５６】また、出力される系列の周期について調べ
ると、本実施形態のようにハーネシングを行うことによ
り、多くの場合は周期が数倍から数十倍に長くなること
がわかる。したがって、より望ましい擬似乱数列が得ら
れることになる。
ると、本実施形態のようにハーネシングを行うことによ
り、多くの場合は周期が数倍から数十倍に長くなること
がわかる。したがって、より望ましい擬似乱数列が得ら
れることになる。
【００５７】
【発明の効果】以上説明したように、本発明によれば、
乱数列出力装置、乱数列出力方法、これらを実現するた
めのプログラム、ならびに、当該プログラムを記録した
コンピュータ読取可能な情報記録媒体を提供することが
できる。
乱数列出力装置、乱数列出力方法、これらを実現するた
めのプログラム、ならびに、当該プログラムを記録した
コンピュータ読取可能な情報記録媒体を提供することが
できる。
【図１】本発明の実施の形態に係る乱数列発生装置の概
要構成を示す模式図である。
要構成を示す模式図である。
【図２】乱数列発生装置にて実行される乱数列発生方法
の処理の流れを示すフローチャートである。
の処理の流れを示すフローチャートである。
【図３】Nビットの固定小数点表現を採用した場合の様
子を示す説明図である。
子を示す説明図である。
【図４】チェビシェフ写像の様子を示すグラフである。
【図５】無限精度の有理数表現でチェビシェフ写像によ
り系列を生成した場合の系列分布を表示したグラフであ
る。
り系列を生成した場合の系列分布を表示したグラフであ
る。
【図６】８ビット精度で、ハーネシングを行わなかった
場合の系列分布を示すグラフである。
場合の系列分布を示すグラフである。
【図７】８ビット精度で、上記実施形態を採用した場合
の系列分布を示すグラフである。
の系列分布を示すグラフである。
【図８】１２ビット精度で、ハーネシングを行わなかっ
た場合の系列分布を示すグラフである。
た場合の系列分布を示すグラフである。
【図９】１２ビット精度で、上記実施形態を採用した場
合の系列分布を示すグラフである。
合の系列分布を示すグラフである。
【図１０】１６ビット精度で、ハーネシングを行わなか
った場合の系列分布を示すグラフである。
った場合の系列分布を示すグラフである。
【図１１】１６ビット精度で、上記実施形態を採用した
場合の系列分布を示すグラフである。
場合の系列分布を示すグラフである。
１０１ 乱数列出力装置
１０２ 系列受付部
１０３ 初期値設定部
１０４ 記憶部
１０５ 出力部
１０６ 計算部
１０７ 更新部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 石 聖弘
東京都渋谷区渋谷１−20−１ 三進ビル４
階 科学技術振興事業団内
Claims (13)
- 【請求項１】乱数列出力装置であって、系列受付部と、
初期値設定部と、記憶部と、出力部と、計算部と、更新
部と、を備え、 前記系列受付部は、数値系列の入力を受け付け、 前記初期値設定部は、初期値の入力を受け付けて、これ
を前記記憶部に記憶させ、 前記出力部は、前記記憶部に新たな値が記憶される度に
これを出力し、 前記計算部は、前記出力部が値を出力する度に、前記記
憶部に記憶された値に所定の有理写像を適用し、さら
に、これと、前記系列受付部により受け付けられた数値
系列から順に取り出した値と、に所定の演算を施して、
計算し、 前記更新部は、前記計算部により計算された結果の値を
前記記憶部に記憶させて更新することを特徴とするも
の。 - 【請求項２】請求項１に記載の乱数列出力装置であっ
て、 前記所定の有理写像は、整数aに対して T(a,cosθ)=cos(aθ) により定義されるa (a≧2)次のチェビシェフ写像T(a,
・)であることを特徴とするもの。 - 【請求項３】請求項２に記載の乱数列出力装置であっ
て、 前記記憶部は、当該値を所定ビット数の固定小数点表現
で記憶することを特徴とするもの。 - 【請求項４】請求項３に記載の乱数列出力装置であっ
て、 当該所定の演算は、当該数値系列から順に取り出した値
が所定の値である場合、当該値の所定ビット数の固定小
数点表現の所定位置のビットを反転させることを特徴と
するもの。 - 【請求項５】請求項４に記載の乱数列出力装置であっ
て、 当該数値系列は、長さTであって、０または１の値をと
る２値系列（ゴールド符号、Ｍ系列、ベーカー系列を含
む。）を繰り返したものであり、 当該所定位置のビットは、当該固定小数点表現の最下位
ビットであり、 当該所定の値は１であることを特徴とするもの。 - 【請求項６】値を記憶する記憶部を用いる乱数列出力方
法であって、系列受付工程と、初期値設定工程と、出力
工程と、計算工程と、更新工程と、を備え、 前記系列受付工程では、数値系列の入力を受け付け、 前記初期値設定工程では、初期値の入力を受け付けて、
これを前記記憶部に記憶させ、 前記出力工程では、前記記憶部に新たな値が記憶される
度にこれを出力し、 前記計算工程では、前記出力工程にて値が出力される度
に、前記記憶部に記憶された値に所定の有理写像を適用
し、さらに、これと、前記系列受付工程にて受け付けら
れた数値系列から順に取り出した値と、に所定の演算を
施して、計算し、 前記更新工程では、前記計算工程にて計算された結果の
値を前記記憶部に記憶させて更新することを特徴とする
方法。 - 【請求項７】請求項６に記載の乱数列出力方法であっ
て、 前記所定の有理写像は、整数aに対して T(a,cosθ)=cos(aθ) により定義されるa (a≧2)次のチェビシェフ写像T(a,
・)であることを特徴とする方法。 - 【請求項８】請求項７に記載の乱数列出力方法であっ
て、前記初期値設定工程、および、前記更新工程では、
前記記憶部に当該値を所定ビット数の固定小数点表現で
記憶させることを特徴とする方法。 - 【請求項９】請求項８に記載の乱数列出力方法であっ
て、 当該所定の演算は、当該数値系列から順に取り出した値
が所定の値である場合、当該値の所定ビット数の固定小
数点表現の所定位置のビットを反転させることを特徴と
する方法。 - 【請求項１０】請求項９に記載の乱数列出力方法であっ
て、 当該数値系列は、長さTであって、０または１の値をと
る２値系列（ゴールド符号、Ｍ系列、ベーカー系列を含
む。）を繰り返したものであり、 当該所定位置のビットは、当該固定小数点表現の最下位
ビットであり、 当該所定の値は１であることを特徴とする方法。 - 【請求項１１】コンピュータを、請求項１から５のいず
れか１項に記載の乱数列出力装置として機能させること
を特徴とするプログラム。 - 【請求項１２】コンピュータに、請求項６から１０のい
ずれか１項に記載の乱数列出力方法を実行させることを
特徴とするプログラム。 - 【請求項１３】請求項１１または１２に記載のプログラ
ムを記録したことを特徴とするコンピュータ読取可能な
情報記録媒体（コンパクトディスク、フレキシブルディ
スク、ハードディスク、光磁気ディスク、ディジタルビ
デオディスク、磁気テープ、または、半導体メモリを含
む。）。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339429A JP3525146B2 (ja) | 2001-11-05 | 2001-11-05 | 乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体 |
| EP02783553A EP1452959B1 (en) | 2001-11-05 | 2002-11-05 | Random number string output apparatus |
| PCT/JP2002/011526 WO2003040910A1 (fr) | 2001-11-05 | 2002-11-05 | Generateur de sequences de nombres aleatoires, procede de generation de sequences de nombres aleatoires, programme et support d'enregistrement d'informations |
| DE60235115T DE60235115D1 (de) | 2001-11-05 | 2002-11-05 | Vorrichtung zur ausgabe von zufallszahlenketten |
| US10/494,792 US7472147B2 (en) | 2001-11-05 | 2002-11-05 | Random number string output apparatus, random number string output method, program, and information recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001339429A JP3525146B2 (ja) | 2001-11-05 | 2001-11-05 | 乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003140885A true JP2003140885A (ja) | 2003-05-16 |
| JP3525146B2 JP3525146B2 (ja) | 2004-05-10 |
Family
ID=19153775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001339429A Expired - Lifetime JP3525146B2 (ja) | 2001-11-05 | 2001-11-05 | 乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7472147B2 (ja) |
| EP (1) | EP1452959B1 (ja) |
| JP (1) | JP3525146B2 (ja) |
| DE (1) | DE60235115D1 (ja) |
| WO (1) | WO2003040910A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112271A1 (ja) * | 2003-06-13 | 2004-12-23 | Japan Science And Technology Agency | 通信装置および通信方法 |
| JP2007243277A (ja) * | 2006-03-06 | 2007-09-20 | Institute Of Physical & Chemical Research | 受信装置、受信方法、ならびに、プログラム |
| US7317763B2 (en) | 2003-06-20 | 2008-01-08 | National Institute Of Information And Communications Technology | Pulse generator, pulse generating method, communicating apparatus, and communicating method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3735670B2 (ja) * | 2003-03-19 | 2006-01-18 | 独立行政法人情報通信研究機構 | 乱数列生成装置、暗号化復号化装置、乱数列生成方法、暗号化復号化方法、ならびに、プログラム |
| US8250129B2 (en) * | 2007-06-22 | 2012-08-21 | Lsi Corporation | Cryptographic random number generator using finite field operations |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947834A (ja) * | 1982-09-10 | 1984-03-17 | Omron Tateisi Electronics Co | Ｐｎ符号発生回路 |
| JPH0282810A (ja) * | 1988-09-20 | 1990-03-23 | Sony Corp | ２値周期信号発生器 |
| JPH0333917A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 演算回路 |
| US5420928A (en) * | 1994-01-25 | 1995-05-30 | Bell Communications Research, Inc. | Pseudo-random generator |
| US5727063A (en) * | 1995-11-27 | 1998-03-10 | Bell Communications Research, Inc. | Pseudo-random generator |
| GB2333652A (en) | 1998-01-24 | 1999-07-28 | Motorola Ltd | Random number generator with improved equiprobability |
| JP3030341B1 (ja) * | 1999-03-29 | 2000-04-10 | 郵政省通信総合研究所長 | ランダムなベクトル列の出力装置、出力方法、および、情報記録媒体 |
| JP3455748B2 (ja) * | 1999-12-21 | 2003-10-14 | 独立行政法人通信総合研究所 | ベクトル列の出力装置、出力方法、および、情報記録媒体 |
| JP3234202B2 (ja) * | 1999-08-19 | 2001-12-04 | 独立行政法人通信総合研究所 | 擬似雑音系列の出力装置、送信装置、受信装置、通信システム、擬似雑音系列の出力方法、送信方法、受信方法、および、情報記録媒体 |
| JP3314181B2 (ja) * | 2000-04-07 | 2002-08-12 | 独立行政法人通信総合研究所 | 擬似乱数列の出力装置、送信装置、受信装置、通信システム、フィルタ装置、擬似乱数列の出力方法、送信方法、受信方法、フィルタ方法、ならびに、情報記録媒体 |
| JP2002304289A (ja) * | 2001-04-04 | 2002-10-18 | Chaos Sangyo Gijutsu Kenkyusho:Kk | 擬似乱数の周期解消方法 |
| JP2002305451A (ja) * | 2001-04-04 | 2002-10-18 | Chaos Sangyo Gijutsu Kenkyusho:Kk | カオス抑制周期取得の方法 |
| JP2002312161A (ja) * | 2001-04-18 | 2002-10-25 | Chaos Sangyo Gijutsu Kenkyusho:Kk | カオス・タイムシリーズの生成方法 |
| US20030014451A1 (en) * | 2001-07-12 | 2003-01-16 | Optix Networks Inc. | Method and machine for scrambling parallel data channels |
| US7233965B2 (en) * | 2002-09-30 | 2007-06-19 | Sun Microsystems, Inc. | Continuous random number generation method and apparatus |
-
2001
- 2001-11-05 JP JP2001339429A patent/JP3525146B2/ja not_active Expired - Lifetime
-
2002
- 2002-11-05 US US10/494,792 patent/US7472147B2/en not_active Expired - Fee Related
- 2002-11-05 EP EP02783553A patent/EP1452959B1/en not_active Expired - Lifetime
- 2002-11-05 WO PCT/JP2002/011526 patent/WO2003040910A1/ja active Application Filing
- 2002-11-05 DE DE60235115T patent/DE60235115D1/de not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112271A1 (ja) * | 2003-06-13 | 2004-12-23 | Japan Science And Technology Agency | 通信装置および通信方法 |
| US7697590B2 (en) | 2003-06-13 | 2010-04-13 | Japan Science And Technology Agency | Communicating apparatus and communicating method |
| US7317763B2 (en) | 2003-06-20 | 2008-01-08 | National Institute Of Information And Communications Technology | Pulse generator, pulse generating method, communicating apparatus, and communicating method |
| JP2007243277A (ja) * | 2006-03-06 | 2007-09-20 | Institute Of Physical & Chemical Research | 受信装置、受信方法、ならびに、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3525146B2 (ja) | 2004-05-10 |
| US20050033785A1 (en) | 2005-02-10 |
| EP1452959A4 (en) | 2007-06-20 |
| WO2003040910A1 (fr) | 2003-05-15 |
| US7472147B2 (en) | 2008-12-30 |
| WO2003040910A8 (fr) | 2003-07-17 |
| DE60235115D1 (de) | 2010-03-04 |
| EP1452959B1 (en) | 2010-01-13 |
| EP1452959A1 (en) | 2004-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Roy et al. | Compact and side channel secure discrete Gaussian sampling | |
| US20130007077A1 (en) | Compression of floating-point data | |
| US8689078B2 (en) | Determining a message residue | |
| JP2005017612A (ja) | カオス発生装置、カオス発生用プログラム、カオス発生用記録媒体、擬似乱数発生装置及び暗号装置 | |
| EP3769208B1 (en) | Stochastic rounding logic | |
| JP2000261674A (ja) | 画像伸長装置 | |
| JP3525146B2 (ja) | 乱数列出力装置、乱数列出力方法、プログラムならびに、情報記録媒体 | |
| CN112804029A (zh) | 基于ldpc码的bats码的传输方法、装置、设备及可读存储介质 | |
| EP0661841B1 (en) | Parity and syndrome generation for error detection and correction in digital communication systems | |
| CN111653261A (zh) | 语音合成方法、装置、可读存储介质及电子设备 | |
| Michaels et al. | PRNG sequence combination techniques via Galois extension fields | |
| JP3656057B2 (ja) | 乱数列生成装置、乱数列生成方法、ならびに、プログラム | |
| Sravya et al. | Hardware posit numeration system primarily based on arithmetic operations | |
| JP6900441B2 (ja) | Ｐａｍ３信号発生装置及びｐａｍ３信号発生方法 | |
| CN112363687A (zh) | 一种整数取模运算方法、装置及终端设备 | |
| CN113971015B (zh) | Uia2计算电路及其数据处理方法、芯片、电子设备及存储介质 | |
| EP4224308A1 (en) | Quantum division operation method and apparatus with precision | |
| CN116822537A (zh) | 用于随机计算的多加数加法电路 | |
| KR950008485B1 (ko) | 단일에러정정용 리드-솔로몬 복호기 | |
| JP3274395B2 (ja) | 除算装置、除算方法、除算プログラムを記録した記録媒体、及び電子署名生成方法 | |
| KR100761132B1 (ko) | Ｓｈａ-1 연산 방법 및 장치 | |
| CN116483313A (zh) | 信息处理方法、装置、电子设备及计算机可读存储介质 | |
| JPH09185518A (ja) | 原始元αのべき乗生成方式及びその装置 | |
| JP2957671B2 (ja) | グレイコードの算定方法 | |
| KR0150364B1 (ko) | 룩업 테이블과 마스킹 회로를 이용한 비.알.엠 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3525146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |