JP2003140635A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 画像表示システムにおいて、従来のアナログ
コンポーネント映像信号インターフェースと互換性を保
ちながら、映像信号出力装置から表示装置へのコンポー
ネント映像信号の伝送等による信号タイミングのずれが
ひきおこす、ちらつきや、色にじみの無い精細な表示画
像を再現する。 【解決手段】 補助同期信号を付加する手段を備えるア
ナログコンポーネントビデオ信号発生手段（グラフィッ
クカード１０１）と、アナログコンポーネントビデオ信
号に付加された補助同期信号を検出する手段と、該補助
同期信号の位相を検出する手段と、該検出した補助同期
信号の位相検出信号によりアナログコンポーネントビデ
オ信号をＡＤ変換するクロック信号の位相を制御する位
相調整手段を備えるディスプレイ装置又は画像処理装置
（液晶モニタ１０２）と、アナログビデオ信号接続手段
（接続ケーブルユニット１０３）により構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアナログビデオ信号
入力端子を持つ、コンピュータ用ディスプレイあるいは
画像処理装置又はテレビジョン装置等に関し、特に具体
的には外部のコンピュータ等の、アナロググラフィック
ビデオ信号生成と、該アナロググラフィックビデオ信号
をディスプレイに表示する場合において、安定な同期状
態の画像表示を提供するものである。

【０００２】

【従来の技術】従来のワークステーションやパーソナル
コンピュータなどのグラフィックディスプレイは、例え
ばＢＮＣコネクターを５個備え、赤信号、緑信号、青信
号、垂直同期信号、水平同期信号として、コンピュータ
のグラフィック発生回路より出力して、対象ディスプレ
イに供給しフルカラー又は低ビット（例えば２５６色な
ど）の画像表示等を行っている。

【０００３】また、前記ＢＮＣコネクターに対して、よ
り取り扱いの容易なＤｓｕｂ１５ｐｉｎコネクターなど
の複合コネクターが、特に低価格なパーソナルコンピュ
ータなどで広く普及している。以上は主に、アナログの
赤信号、緑信号、青信号、及び同期信号のいわゆるコン
ポーネントアナログビデオ信号であり、従来は対象とな
るディスプレイが、カラーＣＲＴ方式が多く、信号処理
がアナログ信号ベースにて行なわれることがほとんどの
為、その同期精度及び方式に関しては、大きな問題は無
かった。

【０００４】しかし、近年の液晶ディスプレイやプラズ
マディスプレイなどがコンピュータのグラフィックスデ
ィスプレイとして使用される状況が増加している。

【０００５】前記アナログコンポーネント信号を、前記
液晶ディスプレイやプラズマディスプレイ等のいわゆる
マトリクス方式のディスプレイ等で画像表示する場合、
ディスプレイの各画素への表示画像の取り込み（言い換
えれば画像信号のサンプリングタイミング）の精度が重
要となる。又、様々なコンピュータグラフィックスの表
示同期周波数規格に対応させるために、デジタル方式の
スキャンコンバータでの処理の必要があり、入力された
前記アナログコンポーネントビデオ信号を、一旦ＡＤ変
換する必要があり、この場合にも正確なサンプリング精
度が重要となる。

【０００６】前記マトリクス表示方式のディスプレイ及
びＡＤコンバータ対応のディスプレイにおけるサンプリ
ングのクロック信号の位相精度は、水平期間ごとに出力
されている水平同期信号のみからの情報であり、精度不
足となりやすい。

【０００７】このような同期信号の精度不足に対して、
例えば特開２０００−１５５５４９号公報の映像信号表
示システムに開示されたように、前記アナログコンポー
ネントビデオ信号と共に伝送される同期信号の同期信号
周波数に同期したクロック信号又は該整数分の１のクロ
ック信号を、前記グラフィック信号発生手段の同期信号
出力部において付加して伝送し、該アナログコンポーネ
ントビデオ信号の画像を表示するディスプレイの同期信
号処理回路において、前記グラフィック信号発生手段の
同期信号出力部において付加して伝送された、同期信号
にクロック信号又は該整数分の１のクロック信号を分離
抽出して、基本クロック信号を得る方式が提案されてい
る。

【０００８】図３にその基本構成図を示す。

【０００９】図３において、２４は液晶モニタ装置を、
１はコンピュータ装置に搭載されるグラフィックカード
を表している。グラフィックカード１は、ビデオメモリ
３とグラフィックコントローラ２を有する。

【００１０】グラフィックコントローラ２は、ビデオメ
モリ３の表示データの読み書きを制御するメモリ制御回
路５と、所定のシステムクロック１０からグラフィック
コントローラ２の動作の基準となるクロック１１を発生
する基準クロック発生器４と、クロック１１から垂直同
期信号２１と水平同期信号２２を生成する同期信号発生
器９と、ビデオメモリ３から読み出した表示データを、
クロック１１を位相調整したクロック１５に同期してア
ナログ映像信号に変換するＤＡコンバータ６、７、８と
水平同期信号２２にクロック１１を分周した水平分割信
号を重畳した第２水平同期信号３７を生成する水平分割
信号合成回路３６を備えている。そして、このような構
成において、グラフィックコントローラ２は、垂直同期
信号２１と水平同期信号２２に同期して、クロック１１
毎にビデオメモリ３に格納された表示データを順次読み
出して、ＤＡコンバータ６、７、８に変換させ、アナロ
グ映像信号１８、１９、２０として、垂直同期信号２
１、第２水平同期信号３７と共に液晶モニタ装置２４に
出力する。

【００１１】一方、液晶モニタ装置２４は、アナログ映
像信号１８、１９、２０をデジタル映像信号３２、３
３、３４に変換するＡＤコンバータ２８、２９、３０
と、ＰＬＬ２７と、液晶表示コントローラ２５と、液晶
表示装置２６と、同期信号分離回路３８とを備えてい
る。

【００１２】このような構成において、同期信号分離回
路３８は、グラフィックカード１から入力する第２水平
同期信号３７を水平同期信号４０と水平分割信号３９に
分離し、ＰＬＬ２７は水平分割信号３９に位相同期した
変換クロック３１を生成する。グラフィックカード１か
ら入力するアナログ映像信号１８、１９、２０は、ＰＬ
Ｌ２７が生成する変換クロック３１に同期してサンプリ
ングされデジタル映像信号３２、３３、３４に変換され
る。液晶表示コントローラ２５は、デジタル映像信号３
２、３３、３４を、同期信号分離回路３９が分離した水
平同期信号４０、グラフィックカード１から入力する垂
直同期信号２１に同期して、液晶表示装置２６に表示す
る。

【００１３】ここで３７の第２水平同期信号は、図４に
示すような水平同期信号２２の非同期期間に前記クロッ
ク１１を分周した水平分割信号を重畳した波形を持つ。
前記クロック１１を分周した水平分割信号の重畳レベル
は、水平同期信号のレベルに対して異なるレベルを与え
て、３８の同期信号分離回路において、３９の水平分割
信号と４０の水平同期信号を、直流電位のスレッショル
ドによる分離を可能にしている。

【００１４】以上の動作により、本従来例において、伝
送した信号によって、表示装置におけるＡＤ変換誤差を
軽減し、表示のちらつきを防止することができるもので
ある。

【００１５】

【発明が解決しようとする課題】しかし従来の様に、液
晶ディスプレイやプラズマディスプレイなどのマトリク
ス画素配列ディスプレイ等により画像表示する場合、特
開２０００−１５５５４９号公報の映像信号表示システ
ムに開示されたような方法でクロックを得ても、赤信
号、緑信号、青信号、垂直同期信号、水平同期信号のそ
れぞれ別々の処理回路及び伝送線を用いて伝送を行なう
範囲においては、特に高解像度のグラフィック画像を伝
送した場合、クロックレートは非常に高くなり、わずか
な前記処理回路及び伝送線の遅延特性の違いにより、表
示画像に表示色による表示位置のずれや、同期信号及び
クロック信号と画像信号のタイミングの違いにより、例
えば、文字情報などの輝度のピークをサンプリング出来
ずに、シャープな画像表示が出来ない状況が発生する。
このような場合、ディスプレイ自身の調整機構として、
ディスプレイ内部の画像サンプリング位相を、マニュア
ル調整する必要が発生する。

【００１６】また近年では、前記コンピュータのグラフ
ィックディスプレイ信号のディスプレイへの信号伝送に
おいて、デジタル信号として伝送する方法が実用化され
ており、上記のような従来の問題は軽減されつつある。
しかし前記アナログビデオインターフェースは、多くの
パーソナルコンピュータ及び該コンピュータ用ディスプ
レイへの搭載実績があり現在も多く生産されている。し
たがって、その接続の互換性として、他に譲れないもの
がある。

【００１７】

【課題を解決するための手段】前記のような問題に鑑
み、本発明では、前記コンピュータからのアナログコン
ポーネントビデオ信号を、マトリクス画素配列ディスプ
レイに伝送する場合、従来のアナログコンポーネントビ
デオ信号発生手段において、各アナログコンポーネント
ビデオ信号の任意の期間に、サブ同期信号を付加する手
段を備え、また対象マトリクス画素配列ディスプレイの
アナログコンポーネントビデオ信号入力部において、前
記各アナログコンポーネントビデオ信号の、前期付加さ
れたサブ同期信号を抽出する手段と、該サブ同期信号か
ら、該ディスプレイのアナログコンポーネントビデオ信
号をデジタイズするための、ＡＤコンバータの、サンプ
リング用クロック発生手段からのクロック位相を制御す
る位相制御手段とにより、前記アナログコンポーネント
ビデオ信号の前記ＡＤコンバータでのデジタイズにおい
て、最適な位相にてサンプリングを行い、マトリクス画
素配列ディスプレイの各画素において、ちらつきの無い
良好なる画像の表示を提供するものである。

【００１８】

【発明の実施の形態】（実施形態１）以下、本発明の実
施の形態を図面に基づいて詳細に説明する。

【００１９】図１に本実施形態に係る映像表示システム
の構成を示す。

【００２０】図１において、１０１はコンピュータ装置
に搭載されるグラフィックカード、１０２は液晶モニタ
装置、１０３は１０１のグラフィックカードから１０２
の液晶モニタ装置を接続して、映像信号及び同期信号を
伝送する接続ケーブルユニットを表している。

【００２１】ここで１０１のグラフィックカードは、１
０４のビデオメモリと１０５のサブ同期メモリと、ビデ
オメモリ１０４とサブ同期メモリ１０５の表示データの
読み書きを制御する制御回路１０６と、グラフィックカ
ード１０１の動作タイミングの基準となる所定のシステ
ムクロックを得る基準クロック発生器１１０と、同期信
号発生器１１１と、ビデオメモリ１０４及びサブ同期メ
モリ１０５から読み出した表示データを、クロック１１
２を位相調整したクロック１１４に同期してアナログ映
像信号に変換するＤＡコンバータ１０７、１０８、１０
９を備える。

【００２２】また、図中１１２は基準クロック信号、１
１３同期信号１１４はＤＡＣ用クロック信号、１１８は
水平同期信号、１１９は垂直同期信号、である。

【００２３】一方、液晶モニタ装置１０２は、アナログ
映像信号１１５、１１６、１１７をデジタル映像信号１
３０、１３１、１３２に変換するＡＤＣ１２０、１２
１、１２２と、同期信号処理回路１２７、ＰＬＬ回路１
２８と、同期パルス発生回路１２９と、液晶表示コント
ローラ１２５と、液晶表示装置１２６と、サブ同期位相
検出回路１２４、クロック位相制御回路１２３、を備え
ている。

【００２４】このような構成において、グラフィックコ
ントローラ１０１は、１１２のクロック毎にビデオメモ
リ１０４とサブ同期メモリ１０５に格納された表示デー
タを順次読み出して、ＤＡＣ１０７、１０８、１０９に
変換させ、アナログ映像信号１１５、１１６、１１７と
して、垂直同期信号１１８、水平同期信号１１９と共に
液晶モニタ装置１０２に出力する。

【００２５】図２はグラフィックコントローラ１０１が
出力する映像信号及び同期信号の水平期間の波形の例で
ある。図２において、（イ）は水平同期信号波形、
（ロ）は従来の映像信号の波形の例、（ハ）は本実施形
態におけるサブ同期信号を持つ映像信号の波形の例、
（ニ）は（ハ）のサブ同期信号を持つ映像信号の波形の
サブ同期期間の拡大波形である。

【００２６】ここで前記の図１ａにおける、ビデオメモ
リ１０４においてはビデオ信号を発生させ、サブ同期メ
モリ１０５においては、あらかじめ決められた波形のサ
ブ同期信号を発生させるもので、上記図２の（ニ）及び
（ハ）に示すように、ビデオ表示期間においては、ビデ
オメモリ１０４からのビデオデータを読み出し、ビデオ
非表示期間の任意の期間にサブ同期メモリ１０５からの
あらかじめ記憶されている波形データを読み出す。以上
の動作は１０６のメモリ制御回路により制御されるもの
である。

【００２７】基準クロック発生器からのクロック信号１
１２は、さらに、１１１の同期信号発生器に供給され、
１１１の同期信号発生器にて、クロック信号１１２に同
期した垂直同期信号１１９と水平同期信号１１８を出力
する。

【００２８】次に、１０２の液晶モニタ装置では、同期
信号処理回路１２７にて、グラフィックカード１０１か
ら入力する水平同期信号１１８と、垂直同期信号１１９
により、液晶モニタ装置１０２の内部同期の基準信号を
得る。

【００２９】１２７の同期処理回路からの、水平同期基
準信号１３９を基準としたクロック信号１４０をＰＬＬ
回路１２８において生成する。

【００３０】クロック信号１４０はクロック位相制御回
路１２３に供給される。

【００３１】一方１０１のグラフィックカードより出力
されたビデオ信号１１５、１１６、１１７は、１０３の
接続ケーブルユニットを経て、１０２の液晶モニタ装置
の、ＡＤＣ１２０、１２１、１２２にそれぞれ供給され
る。

【００３２】ＡＤＣ１２０、１２１、１２２では、１２
３のクロック位相制御回路からのクロック信号１３３、
１３４、１３５にて、それぞれ、ＡＤ変換を行う。

【００３３】前記ＡＤ変換された、ＡＤＣ１２０、１２
１、１２２から出力されるデジタルデータ１３０、１３
１、１３２は、１２５の表示コントローラに供給され
る。１２５の表示コントローラにおいて、ガンマ調整等
の階調制御や、カラーバランス調整、コントラスト調整
等の、画質制御などの信号処理を経て、画像信号１４５
として１２６の液晶表示装置に供給され画像が表示され
る。

【００３４】又、前記ＡＤＣ１２０、１２１、１２２の
出力デジタルデータ１３０、１３１、１３２は、同時に
１２４のサブ同期検出回路にそれぞれ供給される。

【００３５】サブ同期検出回路１２４の位相検出はサブ
同期期間の前後３クロック分のデジタルデータを検出し
て、第一の位相と第三の位相におけるデジタルデータの
値が同じになることを検出する。

【００３６】第一のデジタルデータが第三のデジタルデ
ータよりも大きい場合は例えば正の補正（エラー）電圧
を、逆に、第一のデジタルデータが第三のデジタルデー
タよりも小さい場合は負の補正（エラー）電圧をそれぞ
れ１３６、１３７、１３８として１２３のクロック位相
制御回路に出力する。

【００３７】以下にその具体的動作を説明する。

【００３８】１２４のサブ同期検出回路において、デジ
タルデータ１３０、１３１、１３２の１水平期間のサブ
同期期間を抽出して、その位相検出を行う。図１ｂはそ
のサブ同期検出回路の基本構成図である。図１ｂにおい
て２０１ａ〜２０４ａ、２０１ｂ〜２０４ｂ、２０１ｃ
〜２０４ｃ、はデジタルのラッチ回路、２０５ａ、２０
５ｂ、２０５ｃはデジタルの引き算回路、２０６ａ、２
０６ｂ、２０６ｃはＤＡＣである。

【００３９】次に図１ｂのブロック図において１３０の
デジタルビデオデータが、２０１ａと２０４ａのラッチ
回路に入力され２０４ａのラッチ回路の出力デジタルビ
デオデータは１クロック分遅延され、２０５ａの引き算
回路の第２入力に供給される。

【００４０】又前記２０１ａのラッチ回路出力は、後段
の２０２ａと２０３ａのラッチ回路を通過して、２０１
ａのラッチ回路入力に対して、３クロック分遅延された
デジタルビデオデータが２０３ａのラッチ回路より、２
０５ａの引き算回路の第１の入力に供給される。２０５
ａの引き算回路は、前記二つのデジタルビデオデータを
比較してその差分を検出し、２０６ａのＤＡＣにおいて
アナログ信号に変換され１３６の位相制御信号として、
前記図１ａに示すようにクロック位相制御回路に出力さ
れる。

【００４１】尚、この動作においては、サブ同期期間
と、映像信号表示期間の区別無く、作用するが、図示せ
ずとも、しかるべき水平同期信号に位相同期したゲート
信号により、サブ同期期間のみ前記２０５ａの引き算動
作を行い、サブ同期期間の位相検出信号を２０６ａのＤ
ＡＣにより出力するものである。また、動作の安定性を
考慮して、前記２０６ａのＤＡＣ回路出力にローパスフ
ィルター等の安定化回路を併せ持つことが望ましい。

【００４２】以上は記号ａで示した、映像信号１１５に
対するサブ同期信号の検出動作の説明であるが、デジタ
ルデータ１３１及び１３２に対しても、図１ａの記号
ｂ、とｃ、で示されるブロック構成において同様に検出
され、それぞれ検出信号１３７及び１３８を得る。

【００４３】クロック位相制御回路１２３は、前記１４
０のクロック信号を入力として前記１３３、１３４、１
３５、のクロック信号をＡＤＣ回路１２０、１２１、１
２２、に分配する。この分配する過程において、それぞ
れのクロック信号に対して、位相シフト回路により位相
シフト制御を行う。図１ｃにそのクロック位相制御回路
１２３の回路例を示す。図１ｃにおいて、３０１、３０
２はＣＭＯＳ構成のインバータ回路である。この二つの
インバータ回路の電源を３０３で示す。３０３は前記図
１ｂにおける、サブ同期検出回路１２４の２０６ａのＤ
ＡＣからの検出信号１３６を、図１ｃに示す３０４の電
圧シフト回路より最適バイアスを得て、前記図１ｃのイ
ンバータ３０１、３０２の電源電圧として印加される。

【００４４】この回路構成において、３０１のインバー
タの入力に、前記１２８のクロック信号を入力して、イ
ンバータ３０２の出力は、前記３０４の電圧シフト回路
の入力電圧１３６を変化させることにより、インバータ
３０１、３０２の電源電圧３０３が制御され結果的に、
遅延時間が変化するものである。

【００４５】以上の位相シフト回路を図１ｃの記号ｂと
ｃ、で示すように、さらに２回路備え、図１ｂに示す前
記サブ同期検出回路からの検出信号１３７、１３８によ
り、それぞれ電圧シフト回路３０４ｂ、３０４ｃにより
最適動作点を得て、それぞれインバータの電源電圧３０
３ｂ、３０３ｃとして、制御可変させ、クロック位相制
御回路１２３の出力１３４、１３５の各出力クロック位
相を制御する。

【００４６】以上の動作により、１０１のグラフィック
カードから出力されたアナログ映像信号１１５、１１
６、１１７の水平ブランキング期間に、正方向に付加さ
れたサブ同期信号とその前後の３クロック期間の第１の
位相と第３の位相にてデジタイズした信号を比較して、
該第１の位相のレベルと第３の位相のレベルが同一にな
るように、クロック位相制御回路１２３において、位相
シフトを施し、該位相シフトされたクロック１３３、１
３４、１３５によりＡＤＣ１２０、１２１、１２２にお
ける映像信号のデジタイズが、最適位相にて行なうこと
が可能となるものである。

【００４７】

【発明の効果】以上のように、本発明によれば、従来の
アナログコンポーネント映像信号インターフェース構成
と互換性を保ちながら、映像信号出力装置から表示装置
へのコンポーネント映像信号の伝送における、微妙な信
号タイミングのずれを、サブ同期を付加して伝送するこ
とにより、最適位相にてデジタイズ可能となるもので、
ちらつきや、色にじみの無い精細な画像を再現すること
ができる。

【図面の簡単な説明】

【図１ａ】ａは本発明の具体的実施形態である回路ブロ
ック構成図である。

【図１ｂ】ｂは図１ａに示した液晶ディスプレイの、回
路ブロック図における、サブ同期検出回路の具体的回路
ブロック構成例である。

【図１ｃ】ｃは図１ａに示した液晶ディスプレイの、回
路ブロック図における、クロック位相制御回路の具体的
回路ブロック構成例である。

【図２】図１ａの本発明の具体的実施形態の回路ブロッ
ク構成図における、グラフィックカードより液晶ディス
プレイに供給される映像信号のサブ同期信号を含む波形
図の例である。

【図３】従来例の回路ブロック構成図。

【図４】従来例の回路ブロック構成図における同期信号
の波形の例である。

【符号の説明】

１０１ コンピュータ装置に搭載されるグラフィックカ
ード １０２ 液晶モニタ装置 １０３ 接続ケーブルユニット １０４ ビデオメモリ １０５ サブ同期メモリ １０６ メモリ制御回路 １１０ 基準クロック発生器 １１１ 同期信号発生器 １０７ １０８、１０９：ＤＡＣ １１２ 基準クロック信号 １１３ 同期信号 １１４ ＤＡＣ用クロック信号 １１８ 水平同期信号 １１９ 垂直同期信号 １１５、１１６、１１７ アナログ映像信号 １３０、１３１、１３２ デジタル映像信号 １２０、１２１、１２２ ＡＤコンバータ １２７ 同期信号処理回路 １２８ ＰＬＬ回路 １２９ 同期パルス発生回路 １２５ 液晶表示コントローラ １２６ 液晶表示装置 １２４ サブ同期位相検出回路 １２３ クロック位相制御回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C058 AA06 AA11 BA01 BA35 BB04 BB05 BB08 BB10 5C080 AA05 AA10 BB05 DD09 DD13 JJ02 JJ03 JJ04 5C082 BB01 BB02 CA85 CB01 DA76 MM09 MM10

Claims (4)

【特許請求の範囲】
1. 【請求項１】 アナログコンポーネントビデオ信号発生
   装置において、該アナログコンポーネントビデオ信号発
   生装置が出力する少なくとも１つ以上のアナログコンポ
   ーネントビデオ信号に、周期的で、且つ該アナログコン
   ポーネントビデオ信号の基本クロック信号に同期し、映
   像信号レベル内の振幅を持つ、補助同期信号を付加する
   手段を具備したことを特徴とする。
2. 【請求項２】 前記請求項１記載のアナログコンポーネ
   ントビデオ信号が入力され画像を表示するディスプレイ
   あるいは画像処理を行う画像処理装置であって、前記ア
   ナログコンポーネントビデオ信号に付加された補助同期
   信号を検出する手段と、該補助同期信号の位相を検出す
   る手段と、該検出した補助同期信号の位相検出信号によ
   りアナログコンポーネントビデオ信号をＡＤ変換するク
   ロック信号の位相を制御する位相調整手段を具備するこ
   とを特徴とする。
3. 【請求項３】 前記請求項１記載のアナログコンポーネ
   ントビデオ信号発生装置と前記請求項２記載のディスプ
   レイあるいは画像処理装置により構成されることを特徴
   とする画像表示システム、又は画像処理システム。
4. 【請求項４】 請求項２及び３記載のディスプレイある
   いは画像処理装置において、補助同期信号の位相を検出
   する手段が、ＡＤ変換手段によりＡＤ変換された補助同
   期信号の少なくとも前１クロックのレベルと該補助同期
   信号の少なくとも後１クロックのレベルを比較した差信
   号を検出して行なわれることを特徴とする。