JPH11133936A - 画像合成装置 - Google Patents

画像合成装置

Info

Publication number
JPH11133936A
JPH11133936A JP9300077A JP30007797A JPH11133936A JP H11133936 A JPH11133936 A JP H11133936A JP 9300077 A JP9300077 A JP 9300077A JP 30007797 A JP30007797 A JP 30007797A JP H11133936 A JPH11133936 A JP H11133936A
Authority
JP
Japan
Prior art keywords
input
signal
image data
output
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9300077A
Other languages
English (en)
Inventor
Toshihiro Okazaki
俊博 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9300077A priority Critical patent/JPH11133936A/ja
Publication of JPH11133936A publication Critical patent/JPH11133936A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 画像合成装置において、非同期かつ解像度の
異なる画像データが入力された場合にも、同一スケール
で画像表示器に合成出力ができることを課題とする。 【解決手段】 画像合成装置に、タイミング検出装置、
合成判定装置を備え、メモリへの入出力タイミング及び
アドレス制御を行うことにより、画像生成装置から入力
される垂直同期信号が非同期の画像データを合成するこ
とができる。また解像度調整回路、データサンプリング
器、画素拡大処理器を備えることにより、画像生成装置
から入力される解像度が異なる画像データを同一スケー
ルで合成することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、アナログＲＧＢ
（Ｒｅｄ Ｇｒｅｅｎ Ｂｌｕｅ）信号で出力される複
数の画像データを入力し、これらをＡ／Ｄ（Ａｎａｌｏ
ｇ ｔｏ Ｄｉｇｉｔａｌ）変換によってディジタル信
号とした後に合成し、その合成画像をＤ／Ａ（Ｄｉｇｉ
ｔａｌ ｔｏ Ａｎａｌｏｇ）変換してアナログ信号と
して出力する方式の画像合成装置に関するものである。
【０００２】
【従来の技術】図７は従来の画像合成装置のシステム構
成例を示すもので、１及び２は画像生成装置、３は画像
合成装置、４は画像表示装置である。１及び２の画像生
成装置から出力される静止画もしくは連続した画像は、
画像データの解像度が等しく、垂直走査周波数及び水平
走査周波数がそれぞれ等しく、また水平同期信号と垂直
同期信号がそれぞれ同期している。
【０００３】図８により画像生成装置の内部を詳細に説
明する。１は静止画もしくは連続した画像を生成し、ア
ナログＲＧＢ信号として出力する第１の画像生成装置、
２は上記第１の画像生成装置１の画像と等しい垂直周波
数、水平周波数の静止画もしくは連続した画面を生成
し、アナログＲＧＢ信号として出力する第２の画像生成
装置、５は第１の画像生成装置１及び第２の画像生成装
置２から出力される画像データについて、それぞれの垂
直同期信号を同期させるための同期装置である。第１の
画像生成装置１で生成された画像データは第１のＡ／Ｄ
変換装置６にてディジタル信号にＡ／Ｄ変換され、同期
装置５により生成された１画面毎のトリガ（以下フレー
ムトリガと呼称する）周期で第１のメモリ９に出力され
る。第２の画像生成装置２で生成された画像データは第
２のＡ／Ｄ変換装置７にてディジタル信号にＡ／Ｄ変換
され、フレームトリガ周期で第２のメモリ１０に出力さ
れる。メモリ読み書き制御装置８は、フレームトリガ周
期で、第１のメモリ９と第２のメモリ１０を交互に入力
状態、出力状態に切り換えている。Ｄ／Ａ変換器１２は
第１のメモリ９もしくは第２のメモリ１０から出力され
た画像データをアナログ画像信号にＤ／Ａ変換し、タイ
ミング制御装置１から入力されたタイミングにより、画
像データを出力する。タイミング制御装置１１はフレー
ムトリガ周期で同期信号及びブランク信号のタイミング
を発生し、Ｄ／Ａ変換器１２へ出力する。
【０００４】
【発明が解決しようとする課題】従来の画像合成装置に
おいては、入力画像信号の垂直同期信号の同期をとる必
要があった。このため画像生成装置から出力される画像
データが非同期の場合には対応出来ない欠点があった。
【０００５】また、画像生成装置から出力される画像デ
ータの垂直走査周波数、水平走査周波数がそれぞれ等し
く、それぞれの画像データが同期している場合でも、解
像度が異なる画像データは同一スケールで画像表示器に
表示出来ない欠点があった。従来の画像合成装置には以
上のような欠点があった。
【０００６】この発明は、このような課題を解決するた
めになされたものであり、入力される画像データに制約
されず、容易に画像合成が出来ることを目的としてい
る。
【０００７】
【課題を解決するための手段】第１の発明による画像合
成装置は、メモリへの入出力タイミング及びアドレスを
制御し、かつ画像データをサンプリングし、解像度を等
しくすることにより、垂直同期信号が非同期で入力さ
れ、垂直走査周波数及び水平走査周波数が等しく、解像
度が異なる静止画もしくは連続した画像などの画像デー
タを同一スケールで画像表示装置に合成出力することが
できる非同期画像合成装置である。
【０００８】また、第２の発明による画像合成装置は、
上記第１の発明における非同期画像合成装置において、
メモリを付加することにより、垂直同期信号が非同期で
入力され、垂直走査周波数及び水平走査周波数が等し
く、解像度が異なる静止画もしくは連続した画像などの
画像データを同一スケールでかつリアルタイムに合成出
力することができる非同期画像合成装置である。
【０００９】また、第３の発明による画像合成装置は、
メモリへの入出力タイミング及びアドレスを制御し、か
つ画像データを画素拡大処理し、解像度を等しくするこ
とにより、垂直同期信号が非同期で入力され、垂直走査
周波数及び水平走査周波数が等しく、解像度が異なる静
止画もしくは連続した画像などの画像データを同一スケ
ールで画像表示装置に合成出力することができる非同期
画像合成装置である。
【００１０】また、第４の発明による画像合成装置は、
上記第３の発明における非同期画像合成装置において、
メモリを付加することにより、垂直同期信号が非同期で
入力され、垂直走査周波数及び水平走査周波数が等し
く、解像度が異なる静止画もしくは連続した画像などの
画像データを同一スケールでかつリアルタイムに合成出
力することができる非同期画像合成装置である。
【００１１】
【発明の実施の形態】
実施の形態１ 図１はこの発明の実施の形態１のデータサンプリング器
を付加した非同期画像合成装置の構成を示す図であり、
図において１は第１の画像生成装置、２は第２の画像生
成装置、６は第１のＡ／Ｄ変換装置、７は第２のＡ／Ｄ
変換装置、８はメモリ読み書き制御装置、９は第１のメ
モリ、１０は第２のメモリ、１１はタイミング制御装
置、１２はＤ／Ａ変換装置、１３は合成判定装置、１４
は第１のタイミング検出装置、１５は第２のタイミング
検出装置、１６は第３のメモリ、１８は解像度調整回
路、１９は第１のデータサンプリング器、２０は第２の
データサンプリング器である。
【００１２】上記のように構成された画像合成装置の作
動原理を、図１、図２を用いて説明する。水平走査周波
数及び垂直走査周波数が等しい非同期の２系統の静止画
もしくは連続した画像データが第１の画像生成装置１及
び第２の画像生成装置２から出力されると、第１のＡ／
Ｄ変換装置６はアナログＲＧＢ信号として入力された画
像データをディジタル信号に変換する。第２のＡ／Ｄ変
換装置７は第１のＡ／Ｄ変換装置６と同様にアナログＲ
ＧＢ信号で入力された画像データをディジタル信号に変
換する。第１のタイミング検出装置１４は第１の画像生
成装置１からシステムクロックを検出し、また画像デー
タから垂直同期信号及び水平同期信号を検出し、フレー
ムトリガ及び１ライン毎のトリガ（以下ラインゲートと
呼称する）を生成する。第２のタイミング検出装置１５
は第２の画像生成装置２から出力された画像データか
ら、第１のタイミング検出装置１４と同様に、システム
クロックを検出しフレームトリガ及びラインゲートを生
成する。メモリ読み書き制御装置８は、第１のタイミン
グ検出装置１４からのシステムクロックによりカウント
アップし、フレームトリガによりリセットされるアドレ
スカウンタと、第２のタイミング検出装置１５からのシ
ステムクロックによりカウントアップし、フレームトリ
ガによりリセットされるアドレスカウンタによって、ア
ドレス制御及びメモリへの入出力タイミング制御を行
う。解像度調整回路１８は第１のＡ／Ｄ変換装置６及び
第２のＡ／Ｄ変換装置７から入力された画像データの解
像度を比較し、解像度の大きい画像データを解像度の小
さい画像データの解像度に一致させるための制御信号
を、第１のデータサンプリング器１９及び第２のデータ
サンプリング器２０に出力する。第１のデータサンプリ
ング器１９は第１のＡ／Ｄ変換装置６から入力した画像
データを、解像度調整回路１８により生成された制御信
号に従い、ディジタル画像信号のサンプリングを行う。
第２のデータサンプリング器２０も第１のデータサンプ
リング器１９と同様に第２のＡ／Ｄ変換装置７から入力
した画像データを、解像度調整回路１８により生成され
た制御信号に従い、ディジタル画像信号のサンプリング
を行う。第１のメモリ９は第１のデータサンプリング器
１９でサンプリングされた画像データを、第１のタイミ
ング検出装置１４により生成されたアドレスに入力す
る。出力も上記第１のタイミング検出装置１４により生
成されたアドレスのデータが出力される。入出力はメモ
リ読み書き制御装置８により、第１のタイミング検出装
置１４により生成されたフレームトリガ毎に入力及び出
力の切換を行う。第２のメモリ１０は第２のデータサン
プリング器２０でサンプリングされた画像データを、第
２のタイミング検出装置１５により生成されたアドレス
に入力する。出力は第１のタイミング検出装置１４によ
り生成されたアドレスのデータが出力される。入出力は
メモリ読み書き制御装置８により、第１のタイミング検
出装置１４により生成されたフレームトリガ毎に入力及
び出力の切換を行う。第３のメモリ１６は第２のデータ
サンプリング器２０でサンプリングされた画像データ
を、第２のタイミング検出装置１５により生成されたア
ドレスに入力する。出力は第１のタイミング検出装置１
４により生成されたアドレスのデータが出力される。入
出力はメモリ読み書き制御装置８により、第１のタイミ
ング検出装置１４により生成されたフレームトリガ毎に
入力及び出力の切換を行う。第２のメモリ１０の状態と
第３のメモリ１６の状態は常に背反の状態となる。合成
判定装置１３は第１のメモリ９と第２のメモリ１０の合
成判定を第１のタイミング検出装置１４により生成され
たフレームトリガ周期に行う。判定方法は第１のメモリ
９から出力された画像データを事前に設定した輝度レベ
ルと画素毎に比較し、第１のメモリ９の輝度レベルがそ
れ以上の場合は第１のメモリ９の画像データを、それ未
満の場合は第２のメモリ１０又は第３のメモリ１６の画
像データを各画素単位にＤ／Ａ変換器１２に出力する。
Ｄ／Ａ変換器１２は合成判定装置１３から出力された合
成画像データをＤ／Ａ変換し、タイミング制御装置１１
から入力されるタイミングにより画像データに同期信号
とブランク信号を重ねて合成画像信号を出力する。以上
のことから、解像度調整回路を持ち、画像生成装置の一
方に２つのメモリを持ち、画像生成装置毎にタイミング
検出装置及びデータサンプリング器を持ち、合成判定装
置を備えることで、解像度が異なり非同期に入力される
画像データを同一スケールで画像表示装置に合成出力す
ることが可能となる。
【００１３】実施の形態２ 図３はこの発明の実施の形態２のメモリを付加した非同
期画像合成装置の構成を示す図であり、図において１は
第１の画像生成装置、２は第２の画像生成装置、６は第
１のＡ／Ｄ変換装置、７は第２のＡ／Ｄ変換装置、８は
メモリ読み書き制御装置、９は第１のメモリ、１０は第
２のメモリ、１１はタイミング制御装置、１２はＤ／Ａ
変換装置、１３は合成判定装置、１４は第１のタイミン
グ検出装置、１５は第２のタイミング検出装置、１６は
第３のメモリ、１７は第４のメモリ、１８は解像度調整
回路、１９は第１のデータサンプリング器、２０は第２
のデータサンプリング器である。
【００１４】上記のように構成された画像合成装置の作
動原理を、図３、図４を用いて説明する。水平走査周波
数及び垂直走査周波数が等しい非同期の２系統の静止画
もしくは連続した画像データが第１の画像生成装置１及
び第２の画像生成装置２から出力されると、第１のＡ／
Ｄ変換装置６はアナログＲＧＢ信号として入力された画
像データをディジタル信号に変換する。第２のＡ／Ｄ変
換装置７は第１のＡ／Ｄ変換装置６と同様にアナログＲ
ＧＢ信号で入力された画像データをディジタル信号に変
換する。第１のタイミング検出装置１４は第１の画像生
成装置１からシステムクロックを検出し、また画像デー
タから垂直同期信号及び水平同期信号を検出し、フレー
ムトリガ及びラインゲートを生成する。第２のタイミン
グ検出装置１５は第２の画像生成装置２から出力された
画像データから、第１のタイミング検出装置１４と同様
に、システムクロックを検出しフレームトリガ及びライ
ンゲートを生成する。メモリ読み書き制御装置８は、第
１のタイミング検出装置１４からのシステムクロックに
よりカウントアップし、フレームトリガによりリセット
されるアドレスカウンタと、第２のタイミング検出装置
１５からのシステムクロックによりカウントアップし、
フレームトリガによりリセットされるアドレスカウンタ
によって、アドレス制御及びメモリへの入出力タイミン
グ制御を行う。解像度調整回路１８は第１のＡ／Ｄ変換
装置６及び第２のＡ／Ｄ変換装置７から入力された画像
データの解像度を比較し、解像度の大きい画像データを
解像度の小さい画像データの解像度に一致させるための
制御信号を、第１のデータサンプリング器１９及び第２
のデータサンプリング器２０に出力する。第１のデータ
サンプリング器１９は第１のＡ／Ｄ変換装置６から入力
した画像データを、解像度調整回路１８により生成され
た制御信号に従い、ディジタル画像信号のサンプリング
を行う。第２のデータサンプリング器２０も第１のデー
タサンプリング器１９と同様に第２のＡ／Ｄ変換装置７
から入力した画像データを、解像度調整回路１８により
生成された制御信号に従い、ディジタル画像信号のサン
プリングを行う。第１のメモリ９は第１のデータサンプ
リング器１９でサンプリングされた画像データを、第１
のタイミング検出装置１４により生成されたフレームト
リガで制御されたアドレスに入力する。出力も上記第１
のタイミング検出装置１４により生成されたアドレスの
データが出力される。入出力はメモリ読み書き制御装置
８により、第１のタイミング検出装置１４により生成さ
れたフレームトリガ毎に入力及び出力の切換を行う。第
４のメモリ１７は第１のデータサンプリング器１９でサ
ンプリングされた画像データを、第１のタイミング検出
装置１４により生成されたアドレスに入力する。出力も
上記第１のタイミング検出装置１４により生成されたア
ドレスのデータが出力される。入出力はメモリ読み書き
制御装置８により、第１のタイミング検出装置１４によ
り生成されたフレームトリガ毎に入力及び出力の切換を
行う。第１のメモリ９の状態と第４のメモリ１７の状態
は常に背反の状態となる。第２のメモリ１０は第２のデ
ータサンプリング器２０でサンプリングされた画像デー
タを、第２のタイミング検出装置１５により生成された
アドレスに入力する。出力は第１のタイミング検出装置
１４により生成されたアドレスのデータが出力される。
入出力はメモリ読み書き制御装置８により、第１のタイ
ミング検出装置１４により生成されたフレームトリガ毎
に入力及び出力の切換を行う。第３のメモリ１６は第２
のデータサンプリング器２０でサンプリングされた画像
データを、第２のタイミング検出装置１５により生成さ
れたアドレスに入力する。出力は第１のタイミング検出
装置１４により生成されたアドレスのデータが出力され
る。入出力はメモリ読み書き制御装置８により、第１の
タイミング検出装置１４により生成されたフレームトリ
ガ毎に入力及び出力の切換を行う。第２のメモリ１０の
状態と第３のメモリ１６の状態は常に背反の状態とな
る。合成判定装置１３は第１のメモリ９と第２のメモリ
１０の合成判定及び第４のメモリ１７と第３のメモリ１
６の合成判定をフレームトリガ周期で交互に行う。判定
方法は第１のメモリ９または第４のメモリ１７から出力
された画像データを事前に設定した輝度レベルと画素毎
に比較し、第１のメモリ９又は第４のメモリ１７の輝度
レベルがそれ以上の場合は第１のメモリ９又は第４のメ
モリ１７の画像データを、それ未満の場合は第２のメモ
リ１０又は第３のメモリ１６の画像データを各画素単位
にＤ／Ａ変換器１２に出力する。Ｄ／Ａ変換器１２は合
成判定装置１３から出力された合成画像データをＤ／Ａ
変換し、タイミング制御装置１１から入力されるタイミ
ングにより画像データに同期信号とブランク信号を重ね
て合成画像信号を出力する。以上のことから、解像度調
整回路を持ち、画像生成装置毎に２つのメモリ、タイミ
ング検出装置及びデータサンプリング器を持ち、合成判
定装置を備えることで、解像度が異なり非同期に入力さ
れる画像データをリアルタイムに同一スケールで画像表
示装置に合成出力することが可能となる。
【００１５】実施の形態３ 図５はこの発明の実施の形態３の画素拡大処理器を付加
した非同期画像合成装置の構成を示す図であり、図にお
いて１は第１の画像生成装置、２は第２の画像生成装
置、６は第１のＡ／Ｄ変換装置、７は第２のＡ／Ｄ変換
装置、８はメモリ読み書き制御装置、９は第１のメモ
リ、１０は第２のメモリ、１１はタイミング制御装置、
１２はＤ／Ａ変換装置、１３は合成判定装置、１４は第
１のタイミング検出装置、１５は第２のタイミング検出
装置、１６は第３のメモリ、１８は解像度調整回路、２
１は第１の画素拡大処理器、２２は第２の画素拡大処理
器である。
【００１６】上記のように構成された画像合成装置の作
動原理を、図５、図２を用いて説明する。水平走査周波
数及び垂直走査周波数が等しい非同期の２系統の静止画
もしくは連続した画像データが第１の画像生成装置１及
び第２の画像生成装置２から出力されると、第１のＡ／
Ｄ変換装置６はアナログＲＧＢ信号として入力された画
像データをディジタル信号に変換する。第２のＡ／Ｄ変
換装置７は第１のＡ／Ｄ変換装置６と同様にアナログＲ
ＧＢ信号で入力された画像データをディジタル信号に変
換する。第１のタイミング検出装置１４は第１の画像生
成装置１からシステムクロックを検出し、また画像デー
タから垂直同期信号及び水平同期信号を検出し、フレー
ムトリガ及びラインゲートを生成する。第２のタイミン
グ検出装置１５は第２の画像生成装置２から出力された
画像データから、第１のタイミング検出装置１４と同様
に、システムクロックを検出しフレームトリガ及びライ
ンゲートを生成する。メモリ読み書き制御装置８は、第
１のタイミング検出装置１４からのシステムクロックに
よりカウントアップし、フレームトリガによりリセット
されるアドレスカウンタと、第２のタイミング検出装置
１５からのシステムクロックによりカウントアップし、
フレームトリガによりリセットされるアドレスカウンタ
によって、アドレス制御及びメモリへの入出力タイミン
グ制御を行う。解像度調整回路１８は第１のＡ／Ｄ変換
装置６及び第２のＡ／Ｄ変換装置７から入力された画像
データの解像度を比較し、解像度の小さい画像データを
解像度の大きい画像データの解像度に一致させるための
制御信号を、第１の画素拡大処理器２１及び第２の画素
拡大処理器２２に出力する。第１の画素拡大処理器２１
は第１のＡ／Ｄ変換装置６から入力した画像データを、
解像度調整回路１８により生成された制御信号に従い、
ディジタル画像信号の画素拡大処理を行う。第２の画素
拡大処理器２２も第１の画素拡大処理器２１と同様に第
２のＡ／Ｄ変換装置７から入力した画像データを、解像
度調整回路１８により生成された制御信号に従い、ディ
ジタル画像信号の画素拡大処理を行う。第１のメモリ９
は第１の画素拡大処理器２１で画素拡大処理された画像
データを、第１のタイミング検出装置１４により生成さ
れたアドレスに入力する。出力も上記第１のタイミング
検出装置１４により生成されたアドレスのデータが出力
される。入出力はメモリ読み書き制御装置８により、第
１のタイミング検出装置１４により生成されたフレーム
トリガ毎に入力及び出力の切換を行う。第２のメモリ１
０は第２の画素拡大処理器２２で画素拡大処理された画
像データを、第２のタイミング検出装置１５により生成
されたアドレスに入力する。出力は第１のタイミング検
出装置１４により生成されたアドレスのデータが出力さ
れる。入出力はメモリ読み書き制御装置８により、第１
のタイミング検出装置１４により生成されたフレームト
リガ毎に入力及び出力の切換を行う。第３のメモリ１６
は第２の画素拡大処理器２２で画素拡大処理された画像
データを、第２のタイミング検出装置１５により生成さ
れたアドレスに入力する。出力は第１のタイミング検出
装置１４により生成されたアドレスのデータが出力され
る。入出力はメモリ読み書き制御装置８により、第１の
タイミング検出装置１４により生成されたフレームトリ
ガ毎に入力及び出力の切換を行う。第２のメモリ１０の
状態と第３のメモリ１６の状態は常に背反の状態とな
る。合成判定装置１３は第１のメモリ９と第２のメモリ
１０の合成判定を第１のタイミング検出装置１４により
生成されたフレームトリガ周期に行う。判定方法は第１
のメモリ９から出力された画像データを事前に設定した
輝度レベルと画素毎に比較し、第１のメモリ９の輝度レ
ベルがそれ以上の場合は第１のメモリ９の画像データ
を、それ未満の場合は第２のメモリ１０又は第３のメモ
リ１６の画像データを各画素単位にＤ／Ａ変換器１２に
出力する。Ｄ／Ａ変換器１２は合成判定装置１３から出
力された合成画像データをＤ／Ａ変換し、タイミング制
御装置１１から入力されるタイミングにより画像データ
に同期信号とブランク信号を重ねて合成画像信号を出力
する。以上のことから、解像度調整回路を持ち、画像生
成装置の一方に２つのメモリを持ち、画像生成装置毎に
タイミング検出装置及び画素拡大処理器を持ち、合成判
定装置を備えることで、解像度が異なり非同期に入力さ
れる画像データを同一スケールで画像表示装置に合成出
力することが可能となる。
【００１７】実施の形態４ 図６はこの発明の実施の形態４のメモリを付加した非同
期画像合成装置の構成を示す図であり、図において１は
第１の画像生成装置、２は第２の画像生成装置、６は第
１のＡ／Ｄ変換装置、７は第２のＡ／Ｄ変換装置、８は
メモリ読み書き制御装置、９は第１のメモリ、１０は第
２のメモリ、１１はタイミング制御装置、１２はＤ／Ａ
変換装置、１３は合成判定装置、１４は第１のタイミン
グ検出装置、１５は第２のタイミング検出装置、１６は
第３のメモリ、１７は第４のメモリ、１８は解像度調整
回路、２１は第１の画素拡大処理器、２２は第２の画素
拡大処理器である。
【００１８】上記のように構成された画像合成装置の作
動原理を、図６、図４を用いて説明する。水平走査周波
数及び垂直走査周波数が等しい非同期の２系統の静止画
もしくは連続した画像データが第１の画像生成装置１及
び第２の画像生成装置２から出力されると、第１のＡ／
Ｄ変換装置６はアナログＲＧＢ信号として入力された画
像データをディジタル信号に変換する。第２のＡ／Ｄ変
換装置７は第１のＡ／Ｄ変換装置６と同様にアナログＲ
ＧＢ信号で入力された画像データをディジタル信号に変
換する。第１のタイミング検出装置１４は第１の画像生
成装置１からシステムクロックを検出し、また画像デー
タから垂直同期信号及び水平同期信号を検出し、フレー
ムトリガ及びラインゲートを生成する。第２のタイミン
グ検出装置１５は第２の画像生成装置２から出力された
画像データから、第１のタイミング検出装置１４と同様
に、システムクロックを検出しフレームトリガ及びライ
ンゲートを生成する。メモリ読み書き制御装置８は、第
１のタイミング検出装置１４からのシステムクロックに
よりカウントアップし、フレームトリガによりリセット
されるアドレスカウンタと、第２のタイミング検出装置
１５からのシステムクロックによりカウントアップし、
フレームトリガによりリセットされるアドレスカウンタ
によって、アドレス制御及びメモリへの入出力タイミン
グ制御を行う。解像度調整回路１８は第１のＡ／Ｄ変換
装置６及び第２のＡ／Ｄ変換装置７から入力された画像
データの解像度を比較し、解像度の小さい画像データを
解像度の大きい画像データの解像度に一致させるための
制御信号を、第１の画素拡大処理器２１及び第２の画素
拡大処理器２２に出力する。第１の画素拡大処理器２１
は第１のＡ／Ｄ変換装置６から入力した画像データを、
解像度調整回路１８により生成された制御信号に従い、
ディジタル画像信号の画素拡大処理を行う。第２の画素
拡大処理器２２も第１の画素拡大処理器２１と同様に第
２のＡ／Ｄ変換装置７から入力した画像データを、解像
度調整回路１８により生成された制御信号に従い、ディ
ジタル画像信号の画素拡大処理を行う。第１のメモリ９
は第１の画素拡大処理器２１で画素拡大処理された画像
データを、第１のタイミング検出装置１４により生成さ
れたアドレスに入力する。出力も上記第１のタイミング
検出装置１４により生成されたアドレスのデータが出力
される。入出力はメモリ読み書き制御装置８により、第
１のタイミング検出装置１４により生成されたフレーム
トリガ毎に入力及び出力の切換を行う。第４のメモリ１
７は第１の画素拡大処理器２１で画素拡大処理された画
像データを、第１のタイミング検出装置１４により生成
されたアドレスに入力する。出力も上記第１のタイミン
グ検出装置１４により生成されたアドレスのデータが出
力される。入出力はメモリ読み書き制御装置８により、
第１のタイミング検出装置１４により生成されたフレー
ムトリガ毎に入力及び出力の切換を行う。第１のメモリ
９の状態と第４のメモリ１７の状態は常に背反の状態と
なる。第２のメモリ１０は第２の画素拡大処理器２２で
画素拡大処理された画像データを、第２のタイミング検
出装置１５により生成されたアドレスに入力する。出力
は第１のタイミング検出装置１４により生成されたアド
レスのデータが出力される。入出力はメモリ読み書き制
御装置８により、第１のタイミング検出装置１４により
生成されたフレームトリガ毎に入力及び出力の切換を行
う。第３のメモリ１６は第２の画素拡大処理器２２で画
素拡大処理された画像データを、第２のタイミング検出
装置１５により生成されたアドレスに入力する。出力は
第１のタイミング検出装置１４により生成されたアドレ
スのデータが出力される。入出力はメモリ読み書き制御
装置８により、第１のタイミング検出装置１４により生
成されたフレームトリガ毎に入力及び出力の切換を行
う。第２のメモリ１０の状態と第３のメモリ１６の状態
は常に背反の状態となる。合成判定装置１３は第１のメ
モリ９と第２のメモリ１０の合成判定及び第４のメモリ
１７と第３のメモリ１６の合成判定をフレームトリガ周
期で交互に行う。判定方法は第１のメモリ９または第４
のメモリ１７から出力された画像データを事前に設定し
た輝度レベルと画素毎に比較し、第１のメモリ９又は第
４のメモリ１７の輝度レベルがそれ以上の場合は第１の
メモリ９又は第４のメモリ１７の画像データを、それ未
満の場合は第２のメモリ１０又は第３のメモリ１６の画
像データを各画素単位にＤ／Ａ変換器１２に出力する。
Ｄ／Ａ変換器１２は合成判定装置１３から出力された合
成画像データをＤ／Ａ変換し、タイミング制御装置１１
から入力されるタイミングにより画像データに同期信号
とブランク信号を重ねて合成画像信号を出力する。以上
のことから、解像度調整回路を持ち、画像生成装置毎に
２つのメモリ、タイミング検出装置及び画素拡大処理器
を持ち、合成判定装置を備えることで、解像度が異なり
非同期に入力される画像データをリアルタイムに同一ス
ケールで画像表示装置に合成出力することが可能とな
る。
【００１９】
【発明の効果】第１の発明によれば、画像合成装置にお
いて、垂直同期信号が非同期で、垂直走査周波数及び水
平走査周波数が等しく、解像度が異なる画像信号が入力
された場合においても、同一スケールで画像表示装置に
静止画もしくは動画の画像合成が可能となる。
【００２０】また、第２の発明によれば、画像合成装置
において、垂直同期信号が非同期で、垂直走査周波数及
び水平走査周波数が等しく、解像度が異なる画像信号が
入力された場合においても、同一スケールで画像表示装
置に静止画もしくは動画の画像合成がリアルタイムで可
能となる。
【００２１】また、第３の発明によれば、画像合成装置
において、垂直同期信号が非同期で、垂直走査周波数及
び水平走査周波数が等しく、解像度が異なる画像信号が
入力された場合においても、同一スケールで画像表示装
置に静止画もしくは動画の画像合成が可能となる。
【００２２】また、第４の発明によれば、画像合成装置
において、垂直同期信号が非同期で、垂直走査周波数及
び水平走査周波数が等しく、解像度が異なる画像信号が
入力された場合においても、同一スケールで画像表示装
置に静止画もしくは動画の画像合成がリアルタイムで可
能となる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の非同期画像合成装
置の構成を示すブロック図である。
【図２】 この発明の実施の形態１及び実施の形態３の
非同期画像合成装置の作動原理を捕捉するタイミングチ
ャートである。
【図３】 この発明の実施の形態２の非同期画像合成装
置の構成を示すブロック図である。
【図４】 この発明の実施の形態２及び実施の形態４の
非同期画像合成装置の作動原理を捕捉するタイミングチ
ャートである。
【図５】 この発明の実施の形態３の非同期画像合成装
置の構成を示すブロック図である。
【図６】 この発明の実施の形態４の非同期画像合成装
置の構成を示すブロック図である。
【図７】 従来の画像合成装置の構成の概念を示す図で
ある。
【図８】 従来の画像合成装置の構成を示すブロック図
である。
【符号の説明】
１ 第１の画像生成装置 ２ 第２の画像生成装置 ３ 画像合成装置 ４ 画像表示装置 ５ 同期装置 ６ 第１のＡ／Ｄ変換装置 ７ 第２のＡ／Ｄ変換装置 ８ メモリＷＲＩＴＥ／ＲＥＡＤ制御装置 ９ 第１のメモリ １０ 第２のメモリ １１ タイミング制御装置 １２ Ｄ／Ａ変換器 １３ 合成判定装置 １４ 第１のタイミング検出装置 １５ 第２のタイミング検出装置 １６ 第３のメモリ １７ 第４のメモリ １８ 解像度調整回路 １９ 第１のデータサンプリング器 ２０ 第２のデータサンプリング器 ２１ 第１の画素拡大処理器 ２２ 第２の画素拡大処理器
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０９Ｇ 5/36 ５２０ Ｇ０９Ｇ 5/36 ５２０Ｆ ５２０Ｌ Ｈ０４Ｎ 9/74 Ｈ０４Ｎ 9/74 Ｚ

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 静止画又は動画を生成する第１の画像生
    成装置からアナログＲＧＢ（Ｒｅｄ Ｇｒｅｅｎ Ｂｌ
    ｕｅ）信号が入力され、この入力信号をディジタル画像
    データに変換する第１のＡ／Ｄ変換装置と、静止画又は
    動画を生成する第２の画像生成装置からアナログＲＧＢ
    信号が入力され、この入力信号をディジタル画像データ
    に変換する第２のＡ／Ｄ変換装置と、第１の入力端に上
    記第１のＡ／Ｄ変換装置の出力信号が入力され、また第
    ２の入力端には上記第２のＡ／Ｄ変換装置の出力信号が
    入力され、この二つの入力されたディジタル画像データ
    の解像度を互いに比較し制御信号を出力する解像度調整
    回路と、第１の入力端に上記第１のＡ／Ｄ変換装置の出
    力信号を入力し、第２の入力端に上記解像度調整回路の
    出力信号を入力し、ディジタル画像データの間引きを行
    う第１のデータサンプリング器と、前記第１のデータサ
    ンプリング器から出力されたディジタル画像データの記
    憶を行う第１のメモリと、上記第１の画像生成装置の出
    力信号を入力し、入力信号の同期信号を検出する第１の
    タイミング検出装置と、第１の入力端に上記第２のＡ／
    Ｄ変換装置の出力信号を入力し、第２の入力端に上記解
    像度調整回路の出力信号を入力し、ディジタル画像デー
    タの間引きを行う第２のデータサンプリング器と、前記
    第２のデータサンプリング器から出力されたディジタル
    画像データを一画面毎に交互に記憶できるダブルバッフ
    ァ構造の第２のメモリ及び第３のメモリと、上記第２の
    画像生成装置の出力信号を入力し、入力信号の同期信号
    を検出する第２のタイミング検出装置と、第１の入力端
    に上記第１のタイミング検出装置の出力信号を入力し、
    第２の入力端に上記第２のタイミング検出装置の出力信
    号を入力し、各々のメモリへの入出力制御信号を生成す
    るメモリ読み書き制御装置と、各々のメモリより入力さ
    れたディジタル画像データの輝度レベルから合成条件を
    判定し、画像信号の合成を行う合成判定装置と、上記第
    １のタイミング生成装置の出力信号を入力し、同期信号
    及びブランク期間のタイミングを制御するタイミング制
    御装置と、第１の入力端に上記合成判定装置の出力信号
    を入力し、第２の入力端に上記タイミング制御装置の出
    力信号を入力し、第２の入力信号に同期して合成判定装
    置より出力されたディジタル画像データのＤ／Ａ変換を
    行うＤ／Ａ変換器とを有することを特徴とする画像合成
    装置。
  2. 【請求項２】 静止画又は動画を生成する第１の画像生
    成装置からアナログＲＧＢ信号が入力され、この入力信
    号をディジタル画像データに変換する第１のＡ／Ｄ変換
    装置と、静止画又は動画を生成する第２の画像生成装置
    からアナログＲＧＢ信号が入力され、この入力信号をデ
    ィジタル画像データに変換する第２のＡ／Ｄ変換装置
    と、第１の入力端に上記第１のＡ／Ｄ変換装置の出力信
    号が入力され、第２の入力端には上記第２のＡ／Ｄ変換
    装置の出力信号が入力され、この二つの入力されたディ
    ジタル画像データの解像度を互いに比較し制御信号を出
    力する解像度調整回路と、第１の入力端に上記第１のＡ
    ／Ｄ変換装置の出力信号を入力し、第２の入力端に上記
    解像度調整回路の出力信号を入力し、ディジタル画像デ
    ータの間引きを行う第１のデータサンプリング器と、前
    記第１のデータサンプリング器から出力されたディジタ
    ル画像データを一画面毎に交互に記憶できるダブルバッ
    ファ構造の第１のメモリ及び第４のメモリと、上記第１
    の画像生成装置の出力信号を入力し、入力信号の同期信
    号を検出する第１のタイミング検出装置と、第１の入力
    端に上記第２のＡ／Ｄ変換装置の出力信号を入力し、第
    ２の入力端に上記解像度調整回路の出力信号を入力し、
    ディジタル画像データの間引きを行う第２のデータサン
    プリング器と、前記第２のデータサンプリング器から出
    力されたディジタル画像データを一画面毎に交互に記憶
    できるダブルバッファ構造の第２のメモリ及び第３のメ
    モリと、上記第２の画像生成装置の出力信号を入力し、
    入力信号の同期信号を検出する第２のタイミング検出装
    置と、第１の入力端に上記第１のタイミング検出装置の
    出力信号を入力し、第２の入力端に上記第２のタイミン
    グ検出装置の出力信号を入力し、各々のメモリへの入出
    力制御信号を生成するメモリ読み書き制御装置と、各々
    のメモリより入力されたディジタル画像データの輝度レ
    ベルから合成条件を判定し、画像信号の合成を行う合成
    判定装置と、上記第１のタイミング生成装置の出力信号
    を入力し、同期信号及びブランク期間のタイミングを制
    御するタイミング制御装置と、第１の入力端に上記合成
    判定装置の出力信号を入力し、第２の入力端に上記タイ
    ミング制御装置の出力信号を入力し、第２の入力信号に
    同期して合成判定装置より出力されたディジタル画像デ
    ータのＤ／Ａ変換を行うＤ／Ａ変換器とを有することを
    特徴とする画像合成装置。
  3. 【請求項３】 静止画又は動画を生成する第１の画像生
    成装置からアナログＲＧＢ信号が入力され、この入力信
    号をディジタル画像データに変換する第１のＡ／Ｄ変換
    装置と、静止画又は動画を生成する第２の画像生成装置
    からアナログＲＧＢ信号が入力され、この入力信号をデ
    ィジタル画像データに変換する第２のＡ／Ｄ変換装置
    と、第１の入力端に上記第１のＡ／Ｄ変換装置の出力信
    号が入力され、第２の入力端には上記第２のＡ／Ｄ変換
    装置の出力信号が入力され、この二つの入力されたディ
    ジタル画像データの解像度を互いに比較し制御信号を出
    力する解像度調整回路と、第１の入力端に上記第１のＡ
    ／Ｄ変換装置の出力信号を入力し、第２の入力端に上記
    解像度調整回路の出力信号を入力し、ディジタル画像デ
    ータの画素拡大を行う第１の画素拡大処理器と、前記第
    １の画素拡大処理器から出力されたディジタル画像デー
    タの記憶を行う第１のメモリと、上記第１の画像生成装
    置の出力信号を入力し、入力信号の同期信号を検出する
    第１のタイミング検出装置と、第１の入力端に上記第２
    のＡ／Ｄ変換装置の出力信号を入力し、第２の入力端に
    上記解像度調整回路の出力信号を入力し、ディジタル画
    像データの画素拡大を行う第２の画素拡大処理器と、前
    記第２の画素拡大処理器から出力されたディジタル画像
    データを一画面毎に交互に記憶できるダブルバッファ構
    造の第２のメモリ及び第３のメモリと、上記第２の画像
    生成装置の出力信号を入力し、入力信号の同期信号を検
    出する第２のタイミング検出装置と、第１の入力端に上
    記第１のタイミング検出装置の出力信号を入力し、第２
    の入力端に上記第２のタイミング検出装置の出力信号を
    入力し、各々のメモリへの入出力制御信号を生成するメ
    モリ読み書き制御装置と、各々のメモリより入力された
    ディジタル画像データの輝度レベルから合成条件を判定
    し、画像信号の合成を行う合成判定装置と、上記第１の
    タイミング生成装置の出力信号を入力し、同期信号及び
    ブランク期間のタイミングを制御するタイミング制御装
    置と、第１の入力端に上記合成判定装置の出力信号を入
    力し、第２の入力端に上記タイミング制御装置の出力信
    号を入力し、第２の入力信号に同期して合成判定装置よ
    り出力されたディジタル画像データのＤ／Ａ変換を行う
    Ｄ／Ａ変換器とを有することを特徴とする画像合成装
    置。
  4. 【請求項４】 静止画又は動画を生成する第１の画像生
    成装置からアナログＲＧＢ信号が入力され、この入力信
    号をディジタル画像データに変換する第１のＡ／Ｄ変換
    装置と、静止画又は動画を生成する第２の画像生成装置
    からアナログＲＧＢ信号が入力され、この入力信号をデ
    ィジタル画像データに変換する第２のＡ／Ｄ変換装置
    と、第１の入力端に上記第１のＡ／Ｄ変換装置の出力信
    号が入力され、第２の入力端には上記第２のＡ／Ｄ変換
    装置の出力信号が入力され、この二つの入力されたディ
    ジタル画像データの解像度を互いに比較し制御信号を出
    力する解像度調整回路と、第１の入力端に上記第１のＡ
    ／Ｄ変換装置の出力信号を入力し、第２の入力端に上記
    解像度調整回路の出力信号を入力し、ディジタル画像デ
    ータの画素拡大を行う第１の画素拡大処理器と、前記第
    １の画素拡大処理器から出力されたディジタル画像デー
    タを一画面毎に交互に記憶できるダブルバッファ構造の
    第１のメモリ及び第４のメモリと、上記第１の画像生成
    装置の出力信号を入力し、入力信号の同期信号を検出す
    る第１のタイミング検出装置と、第１の入力端に上記第
    ２のＡ／Ｄ変換装置の出力信号を入力し、第２の入力端
    に上記解像度調整回路の出力信号を入力し、ディジタル
    画像データの画素拡大を行う第２の画素拡大処理器と、
    前記第２の画素拡大処理器から出力されたディジタル画
    像データを一画面毎に交互に記憶できるダブルバッファ
    構造の第２のメモリ及び第３のメモリと、上記第２の画
    像生成装置の出力信号を入力し、入力信号の同期信号を
    検出する第２のタイミング検出装置と、第１の入力端に
    上記第１のタイミング検出装置の出力信号を入力し、第
    ２の入力端に上記第２のタイミング検出装置の出力信号
    を入力し、各々のメモリへの入出力制御信号を生成する
    メモリ読み書き制御装置と、各々のメモリより入力され
    たディジタル画像データの輝度レベルから合成条件を判
    定し、画像信号の合成を行う合成判定装置と、上記第１
    のタイミング生成装置の出力信号を入力し、同期信号及
    びブランク期間のタイミングを制御するタイミング制御
    装置と、第１の入力端に上記合成判定装置の出力信号を
    入力し、第２の入力端に上記タイミング制御装置の出力
    信号を入力し、第２の入力信号に同期して合成判定装置
    より出力されたディジタル画像データのＤ／Ａ変換を行
    うＤ／Ａ変換器とを有することを特徴とする画像合成装
    置。
JP9300077A 1997-10-31 1997-10-31 画像合成装置 Pending JPH11133936A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9300077A JPH11133936A (ja) 1997-10-31 1997-10-31 画像合成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9300077A JPH11133936A (ja) 1997-10-31 1997-10-31 画像合成装置

Publications (1)

Publication Number Publication Date
JPH11133936A true JPH11133936A (ja) 1999-05-21

Family

ID=17880435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9300077A Pending JPH11133936A (ja) 1997-10-31 1997-10-31 画像合成装置

Country Status (1)

Country Link
JP (1) JPH11133936A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631778B1 (ko) 2004-12-09 2006-10-11 후지쯔 가부시끼가이샤 데이터 버퍼 회로, 인터페이스 회로 및 그 제어 방법
WO2014184956A1 (ja) * 2013-05-17 2014-11-20 三菱電機株式会社 映像合成装置および方法
US10020903B2 (en) 2015-11-19 2018-07-10 39Degrees C Inc. Method, device, and non-transitory computer-readable recording medium for supporting relay broadcasting using mobile device
US10616724B2 (en) 2015-11-19 2020-04-07 39Degrees C Inc. Method, device, and non-transitory computer-readable recording medium for supporting relay broadcasting using mobile device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631778B1 (ko) 2004-12-09 2006-10-11 후지쯔 가부시끼가이샤 데이터 버퍼 회로, 인터페이스 회로 및 그 제어 방법
WO2014184956A1 (ja) * 2013-05-17 2014-11-20 三菱電機株式会社 映像合成装置および方法
JP5881897B2 (ja) * 2013-05-17 2016-03-09 三菱電機株式会社 映像合成装置および方法
US10020903B2 (en) 2015-11-19 2018-07-10 39Degrees C Inc. Method, device, and non-transitory computer-readable recording medium for supporting relay broadcasting using mobile device
US10616724B2 (en) 2015-11-19 2020-04-07 39Degrees C Inc. Method, device, and non-transitory computer-readable recording medium for supporting relay broadcasting using mobile device

Similar Documents

Publication Publication Date Title
JPH0771288B2 (ja) 自動視野調整方法及び装置
US6480230B1 (en) Image processing of video signal for display
US6768498B1 (en) Out of range image displaying device and method of monitor
JP2005184458A (ja) 映像信号処理装置
JPH11133936A (ja) 画像合成装置
JP2000125192A (ja) 画像合成装置
JP2009089137A (ja) 映像信号処理装置および映像信号処理方法
JPH10290395A (ja) 画像合成装置
KR100237422B1 (ko) Lcd 모니터 표시장치 및 그 표시방법
US7139030B2 (en) Video signal processing apparatus
JP3106707B2 (ja) ワイド画面対応撮像装置
JP2002125151A (ja) 画像合成装置
JP2001094874A (ja) 画像合成装置
JP2515049B2 (ja) 電話通信方式
JP2002290838A (ja) 映像信号処理方式及び撮像装置
US7221392B2 (en) Color imaging apparatus and method for generating digital component signal
JPH05284422A (ja) 垂直画像縮小装置
JPH0865639A (ja) 画像処理装置
JP2006337732A (ja) 会議用画像表示システム
JP2001155673A (ja) 走査型電子顕微鏡
JP2549029B2 (ja) 映像信号表示装置
JPH0370288A (ja) スキャンコンバータ
JPH074023B2 (ja) テレビ画像拡大方法
JPH06311426A (ja) 画像処理装置
JP2000250502A (ja) ディスプレイモニタ装置