JP2003116264A - 半導体スイッチング素子の駆動回路 - Google Patents
半導体スイッチング素子の駆動回路Info
- Publication number
- JP2003116264A JP2003116264A JP2001309608A JP2001309608A JP2003116264A JP 2003116264 A JP2003116264 A JP 2003116264A JP 2001309608 A JP2001309608 A JP 2001309608A JP 2001309608 A JP2001309608 A JP 2001309608A JP 2003116264 A JP2003116264 A JP 2003116264A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- semiconductor switching
- switching element
- control terminal
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B40/00—Technologies aiming at improving the efficiency of home appliances, e.g. induction cooking or efficient technologies for refrigerators, freezers or dish washers
Landscapes
- Control Of High-Frequency Heating Circuits (AREA)
- Induction Heating Cooking Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【課題】 プラスマイナス電源を用いずに、また回路素
子数増加を抑えつつ、スイッチング損失を低減して熱暴
走現象を防止した半導体スイッチング素子の駆動回路を
提供することを目的としている。 【解決手段】 半導体スイッチング素子１の制御端子１
ａにスイッチング駆動信号１４を出力するプッシュプル
回路１５と、コンデンサ１６とダイオード１７の接続点
１８を有する選択充電回路２０と、接続点１８の電位が
共通電位１９に対して所定以上下回る期間のみ制御端子
１ａと接続点１８とを導通する選択スイッチ回路２２と
を有する構成の半導体スイッチ素子の駆動回路。
子数増加を抑えつつ、スイッチング損失を低減して熱暴
走現象を防止した半導体スイッチング素子の駆動回路を
提供することを目的としている。 【解決手段】 半導体スイッチング素子１の制御端子１
ａにスイッチング駆動信号１４を出力するプッシュプル
回路１５と、コンデンサ１６とダイオード１７の接続点
１８を有する選択充電回路２０と、接続点１８の電位が
共通電位１９に対して所定以上下回る期間のみ制御端子
１ａと接続点１８とを導通する選択スイッチ回路２２と
を有する構成の半導体スイッチ素子の駆動回路。
Description
【０００１】
【発明の属する技術分野】本発明の技術分野は電子レン
ジなどのようにマグネトロンを用いる誘電加熱、あるい
は電磁調理器などのように誘導加熱コイルを用いる誘導
加熱を行う高周波加熱装置、あるいはその他の分野のス
イッチング電源装置において、この電源に使用されてい
る半導体スイッチング素子の駆動回路に関するものであ
る。
ジなどのようにマグネトロンを用いる誘電加熱、あるい
は電磁調理器などのように誘導加熱コイルを用いる誘導
加熱を行う高周波加熱装置、あるいはその他の分野のス
イッチング電源装置において、この電源に使用されてい
る半導体スイッチング素子の駆動回路に関するものであ
る。
【０００２】
【従来の技術】家庭用高周波加熱装置をはじめ、様々な
機器には電源が搭載されている。従来の電源は重たく、
かつ、大きいものであったので、その小型、軽量化が望
まれてきた。このため、電源のスイッチング化による小
型、軽量、低コスト化が現在の様々な分野で積極的に進
められている。
機器には電源が搭載されている。従来の電源は重たく、
かつ、大きいものであったので、その小型、軽量化が望
まれてきた。このため、電源のスイッチング化による小
型、軽量、低コスト化が現在の様々な分野で積極的に進
められている。
【０００３】さらには、高い周波数で動作する半導体ス
イッチング素子のスイッチング損失を低減するために、
スイッチング電源の重要な技術である共振型回路方式を
用いる方式も実現されている。
イッチング素子のスイッチング損失を低減するために、
スイッチング電源の重要な技術である共振型回路方式を
用いる方式も実現されている。
【０００４】従来のマグネトロン駆動用電源は図６に示
されるように、一つの半導体スイッチング素子１を使用
する電圧共振型回路と呼ばれる回路構成を用いている。
リーケージ型高圧トランス２と共振コンデンサ３とが、
共振回路を構成し、この作用により、半導体スイッチン
グ素子１の電圧波形が正弦波状になる。半導体スイッチ
ング素子１の電圧と電流波形は、図７（ａ）、（ｂ）に
示されるようになる。
されるように、一つの半導体スイッチング素子１を使用
する電圧共振型回路と呼ばれる回路構成を用いている。
リーケージ型高圧トランス２と共振コンデンサ３とが、
共振回路を構成し、この作用により、半導体スイッチン
グ素子１の電圧波形が正弦波状になる。半導体スイッチ
ング素子１の電圧と電流波形は、図７（ａ）、（ｂ）に
示されるようになる。
【０００５】この効果は、電圧がゼロになってから電流
が流れ始めるので、オフからオンの変化時のスイッチン
グ損失はほとんど発生しない。
が流れ始めるので、オフからオンの変化時のスイッチン
グ損失はほとんど発生しない。
【０００６】またオンからオフの変化時は、電流は急峻
に切れるが電圧が正弦波状に立上るので、その傾きは緩
やかになり、オフ時のスイッチング損失が低減される。
に切れるが電圧が正弦波状に立上るので、その傾きは緩
やかになり、オフ時のスイッチング損失が低減される。
【０００７】このように、共振型回路は半導体スイッチ
ング素子１のスイッチング損失を低減する効果を有す
る。
ング素子１のスイッチング損失を低減する効果を有す
る。
【０００８】この電圧共振型回路の半導体スイッチング
素子１の損失は、図７（ｃ）に示されるオン時の残留電
圧による順方向損失と、図７（ｄ）に示されるオフ動作
が瞬時にできないことによるオフ時のスイッチング損失
とに分けられ、一般に前者は半導体スイッチング素子１
の温度が高くなると徐々に低下するが、後者は増加す
る。
素子１の損失は、図７（ｃ）に示されるオン時の残留電
圧による順方向損失と、図７（ｄ）に示されるオフ動作
が瞬時にできないことによるオフ時のスイッチング損失
とに分けられ、一般に前者は半導体スイッチング素子１
の温度が高くなると徐々に低下するが、後者は増加す
る。
【０００９】スイッチング損失が支配的になる高温時で
は、損失による温度上昇がさらなるスイッチング損失を
生み出し、さらに素子温度を高めるという悪循環が生
じ、ついには素子破壊につながる熱暴走現象を生じやす
い。
は、損失による温度上昇がさらなるスイッチング損失を
生み出し、さらに素子温度を高めるという悪循環が生
じ、ついには素子破壊につながる熱暴走現象を生じやす
い。
【００１０】このスイッチング損失を低減して前記素子
破壊を防止するために、従来から半導体スイッチング素
子の駆動回路には、さまざまな方式が提案されている。
破壊を防止するために、従来から半導体スイッチング素
子の駆動回路には、さまざまな方式が提案されている。
【００１１】例えば図８に示される従来の半導体スイッ
チング素子の駆動回路は、プラスマイナス電源４を用
い、半導体スイッチング素子１をオフさせる時のスイッ
チング駆動信号５をマイナス電位とすることで、半導体
スイッチング素子１の制御端子１ａの蓄積電荷の引き抜
き能力を高め、ターンオフ動作を素早く行い、スイッチ
ング損失を低減する方式である。
チング素子の駆動回路は、プラスマイナス電源４を用
い、半導体スイッチング素子１をオフさせる時のスイッ
チング駆動信号５をマイナス電位とすることで、半導体
スイッチング素子１の制御端子１ａの蓄積電荷の引き抜
き能力を高め、ターンオフ動作を素早く行い、スイッチ
ング損失を低減する方式である。
【００１２】しかし、示される従来の半導体スイッチン
グ素子の駆動回路は、プラスマイナス電源４を必要と
し、小型、軽量、低コスト化の支障になるという課題を
有していた。
グ素子の駆動回路は、プラスマイナス電源４を必要と
し、小型、軽量、低コスト化の支障になるという課題を
有していた。
【００１３】また図９に示される他の従来の半導体スイ
ッチング素子の駆動回路は、前記蓄積電荷を引き抜くト
ランジスタ６は、その能力の高いＮＰＮ型を使用して、
プラスマイナス電源４を用いずにスイッチング損失を低
減する方式である。
ッチング素子の駆動回路は、前記蓄積電荷を引き抜くト
ランジスタ６は、その能力の高いＮＰＮ型を使用して、
プラスマイナス電源４を用いずにスイッチング損失を低
減する方式である。
【００１４】この方式は、駆動回路出力の二つのトラン
ジスタ６、７が同一種類になるので、その出力論理を合
わせるために、一方には極性反転回路８を一段挿入して
いる。
ジスタ６、７が同一種類になるので、その出力論理を合
わせるために、一方には極性反転回路８を一段挿入して
いる。
【００１５】したがってスイッチング制御信号９が二つ
のトランジスタ６、７の出力に伝送されるまでの時間に
差が生じるので、両トランジスタ６、７間に貫通電流が
流れ駆動回路の消費電流増加やノイズ発生という課題が
生じる。
のトランジスタ６、７の出力に伝送されるまでの時間に
差が生じるので、両トランジスタ６、７間に貫通電流が
流れ駆動回路の消費電流増加やノイズ発生という課題が
生じる。
【００１６】またこの方式であっても、スイッチング制
御信号９を出力段のプッシュプル回路１０にレベル変換
して伝える変換回路１１の素子数が多いので、小型、軽
量、低コスト化の支障になるという課題を有していた。
御信号９を出力段のプッシュプル回路１０にレベル変換
して伝える変換回路１１の素子数が多いので、小型、軽
量、低コスト化の支障になるという課題を有していた。
【００１７】
【発明が解決しようとする課題】本発明は前記従来の課
題を解決するもので、プラスマイナス電源４を用いず
に、また回路素子数増加を抑えつつ、前記したスイッチ
ング損失を低減して熱暴走現象を防止した半導体スイッ
チング素子の駆動回路を提供することを目的としてい
る。
題を解決するもので、プラスマイナス電源４を用いず
に、また回路素子数増加を抑えつつ、前記したスイッチ
ング損失を低減して熱暴走現象を防止した半導体スイッ
チング素子の駆動回路を提供することを目的としてい
る。
【００１８】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体スイッチング素子の駆動回路
は、供給される単一の直流電源１２と、スイッチング制
御信号９をレベル変換する変換回路１３と、その出力を
インピーダンス変換して半導体スイッチング素子１の制
御端子１ａにスイッチング駆動信号１４を出力するプッ
シュプル回路１５と、コンデンサ１６とダイオード１７
の接続点１８を有し、コンデンサ１６の他端は前記プッ
シュプル回路１５の出力に、ダイオード１６の他端は駆
動回路の共通電位１９に接続した直列回路であり、前記
スイッチング駆動信号１４の第１の極性時にコンデンサ
１６を充電する選択充電回路２０と、半導体スイッチン
グ素子１の制御端子１ａと前記接続点１８との間にスイ
ッチチャネル２１を有し、前記スイッチング駆動信号１
４の第２の極性時に前記接続点１８の電位が共通電位１
９を下回りかつ所定以上の電位差が生じている期間のみ
導通する選択スイッチ回路２２とを有する構成としてい
る。
るために、本発明の半導体スイッチング素子の駆動回路
は、供給される単一の直流電源１２と、スイッチング制
御信号９をレベル変換する変換回路１３と、その出力を
インピーダンス変換して半導体スイッチング素子１の制
御端子１ａにスイッチング駆動信号１４を出力するプッ
シュプル回路１５と、コンデンサ１６とダイオード１７
の接続点１８を有し、コンデンサ１６の他端は前記プッ
シュプル回路１５の出力に、ダイオード１６の他端は駆
動回路の共通電位１９に接続した直列回路であり、前記
スイッチング駆動信号１４の第１の極性時にコンデンサ
１６を充電する選択充電回路２０と、半導体スイッチン
グ素子１の制御端子１ａと前記接続点１８との間にスイ
ッチチャネル２１を有し、前記スイッチング駆動信号１
４の第２の極性時に前記接続点１８の電位が共通電位１
９を下回りかつ所定以上の電位差が生じている期間のみ
導通する選択スイッチ回路２２とを有する構成としてい
る。
【００１９】このように構成することで、制御端子１ａ
の蓄積電荷の引き抜きは十分に成され、またプッシュプ
ル回路１５のプル動作の能力が低下する期間のみコンデ
ンサ１６に蓄えられたエネルギーを利用するので、コン
デンサ１６の無用の充放電は無く、駆動回路の能力向上
に伴う消費電流増加はわずかである。
の蓄積電荷の引き抜きは十分に成され、またプッシュプ
ル回路１５のプル動作の能力が低下する期間のみコンデ
ンサ１６に蓄えられたエネルギーを利用するので、コン
デンサ１６の無用の充放電は無く、駆動回路の能力向上
に伴う消費電流増加はわずかである。
【００２０】
【発明の実施の形態】請求項１に記載の発明は、駆動回
路に供給される単一の直流電源１２と、スイッチング制
御信号９をレベル変換する変換回路１３と、その出力を
インピーダンス変換して半導体スイッチング素子１の制
御端子１ａにスイッチング駆動信号１４を出力するプッ
シュプル回路１５と、コンデンサ１６とダイオード１７
の接続点１８を有し、コンデンサ１６の他端は前記プッ
シュプル回路１５の出力に、ダイオード１７の他端は駆
動回路の共通電位１９側に接続した直列回路であり、前
記スイッチング駆動信号１４の第１の極性時にコンデン
サ１６を充電する選択充電回路２０と、半導体スイッチ
ング素子１の制御端子１ａと前記接続点１８との間にス
イッチチャネル２１を有し、前記スイッチング駆動信号
１４の第２の極性時に前記接続点１８の電位が共通電位
１９を下回りかつ所定以上の電位差が生じている期間の
み導通する選択スイッチ回路２２とを有しているので、
前記第２の極性時において、その前半は半導体スイッチ
ング素子１の制御端子１ａに蓄積された電荷は、プッシ
ュプル回路１５のプル動作にて引き抜き動作を行うと同
時に、前記第１の極性時に充電されたコンデンサ１６の
他端を共通電位１９付近まで下げることで、接続点１８
の電位を共通電位１９以下に大きく押し下げて共通電位
１９に対する接続点１８の電位エネルギーを高める。
路に供給される単一の直流電源１２と、スイッチング制
御信号９をレベル変換する変換回路１３と、その出力を
インピーダンス変換して半導体スイッチング素子１の制
御端子１ａにスイッチング駆動信号１４を出力するプッ
シュプル回路１５と、コンデンサ１６とダイオード１７
の接続点１８を有し、コンデンサ１６の他端は前記プッ
シュプル回路１５の出力に、ダイオード１７の他端は駆
動回路の共通電位１９側に接続した直列回路であり、前
記スイッチング駆動信号１４の第１の極性時にコンデン
サ１６を充電する選択充電回路２０と、半導体スイッチ
ング素子１の制御端子１ａと前記接続点１８との間にス
イッチチャネル２１を有し、前記スイッチング駆動信号
１４の第２の極性時に前記接続点１８の電位が共通電位
１９を下回りかつ所定以上の電位差が生じている期間の
み導通する選択スイッチ回路２２とを有しているので、
前記第２の極性時において、その前半は半導体スイッチ
ング素子１の制御端子１ａに蓄積された電荷は、プッシ
ュプル回路１５のプル動作にて引き抜き動作を行うと同
時に、前記第１の極性時に充電されたコンデンサ１６の
他端を共通電位１９付近まで下げることで、接続点１８
の電位を共通電位１９以下に大きく押し下げて共通電位
１９に対する接続点１８の電位エネルギーを高める。
【００２１】プル動作能力の低下する後半は、前半にお
いて共通電位１９に対してマイナス電位にありかつ電位
エネルギーを高められた接続点１８と制御端子１ａとを
選択スイッチ回路２２にて接続し、制御端子１ａの電位
を共通電位１９以下まで急速に下降させて、蓄積電荷の
引き抜きを行うことができる。
いて共通電位１９に対してマイナス電位にありかつ電位
エネルギーを高められた接続点１８と制御端子１ａとを
選択スイッチ回路２２にて接続し、制御端子１ａの電位
を共通電位１９以下まで急速に下降させて、蓄積電荷の
引き抜きを行うことができる。
【００２２】請求項２に記載の発明は、選択スイッチ回
路２２のスイッチチャネルはトランジスタ２３で構成
し、トランジスタ２３の制御端子２３ａと共通電位１９
との間にツェナーダイオード２４を接続する構成として
いる。
路２２のスイッチチャネルはトランジスタ２３で構成
し、トランジスタ２３の制御端子２３ａと共通電位１９
との間にツェナーダイオード２４を接続する構成として
いる。
【００２３】したがって、接続点１８の電位が共通電位
１９に対してツェナーダイオード２４のツェナー電圧以
下に低下した時点より選択スイッチ回路２２は導通する
ので、蓄積電荷の引き抜きの後半において選択スイッチ
回路２２を導通させるタイミングは、ツェナー電圧によ
り決定されるようになる。
１９に対してツェナーダイオード２４のツェナー電圧以
下に低下した時点より選択スイッチ回路２２は導通する
ので、蓄積電荷の引き抜きの後半において選択スイッチ
回路２２を導通させるタイミングは、ツェナー電圧によ
り決定されるようになる。
【００２４】請求項３に記載の発明は、プッシュプル回
路１５と、半導体スイッチング素子１の制御端子１ａと
の間に、プッシュ動作方向に電流が流れる極性のインピ
ーダンスが大きくなるインピーダンス切替回路２５を挿
入している。プル動作時において選択スイッチ回路２２
が導通する期間の電流方向は大きいインピーダンスが選
択される極性なので、コンデンサ１６の電荷の放電は微
小である。
路１５と、半導体スイッチング素子１の制御端子１ａと
の間に、プッシュ動作方向に電流が流れる極性のインピ
ーダンスが大きくなるインピーダンス切替回路２５を挿
入している。プル動作時において選択スイッチ回路２２
が導通する期間の電流方向は大きいインピーダンスが選
択される極性なので、コンデンサ１６の電荷の放電は微
小である。
【００２５】したがって、コンデンサ１６のエネルギー
は制御端子１ａの蓄積電荷の引き抜きに有効活用され、
蓄積電荷の引き抜き能力向上に伴う駆動回路の消費電力
増加は抑制されるようになる。
は制御端子１ａの蓄積電荷の引き抜きに有効活用され、
蓄積電荷の引き抜き能力向上に伴う駆動回路の消費電力
増加は抑制されるようになる。
【００２６】請求項４に記載の発明は、選択充電回路２
０のコンデンサ１６の容量を、半導体スイッチング素子
１の制御端子１ａの入力容量以上に設定しているので、
選択スイッチ回路２２が導通しているときのコンデンサ
１６の電圧変化は制御端子１ａのそれに比べて小さくな
る。
０のコンデンサ１６の容量を、半導体スイッチング素子
１の制御端子１ａの入力容量以上に設定しているので、
選択スイッチ回路２２が導通しているときのコンデンサ
１６の電圧変化は制御端子１ａのそれに比べて小さくな
る。
【００２７】したがって、蓄積電荷の引き抜きは十分成
されるようになる。
されるようになる。
【００２８】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００２９】（実施例１）本発明の実施例１について図
１から図３を用いて説明する。
１から図３を用いて説明する。
【００３０】図１は実施例１の半導体スイッチング素子
の駆動回路を示す回路図であり、従来例と名称および機
能が同じ部分に付いては同一符号を用いている。
の駆動回路を示す回路図であり、従来例と名称および機
能が同じ部分に付いては同一符号を用いている。
【００３１】２６は、商用電源２７を整流して得られる
単方向電源２８等を半導体スイッチング素子１で高周波
スイッチングして高周波電源２９に変換するインバータ
回路３０と、半導体スイッチング素子１を駆動する駆動
回路３１と、駆動回路３１用の直流電源１２と、その１
次側に前記高周波電源２９が印加されるリーケージ型高
圧トランス２と、リーケージ型高圧トランス２と共振回
路を構成する共振コンデンサ３と、リーケージ型高圧ト
ランス２の２次側出力を整流して高圧電力３２をマグネ
トロン３３に印加する高圧整流回路３４よりなるマグネ
トロン駆動用電源である。
単方向電源２８等を半導体スイッチング素子１で高周波
スイッチングして高周波電源２９に変換するインバータ
回路３０と、半導体スイッチング素子１を駆動する駆動
回路３１と、駆動回路３１用の直流電源１２と、その１
次側に前記高周波電源２９が印加されるリーケージ型高
圧トランス２と、リーケージ型高圧トランス２と共振回
路を構成する共振コンデンサ３と、リーケージ型高圧ト
ランス２の２次側出力を整流して高圧電力３２をマグネ
トロン３３に印加する高圧整流回路３４よりなるマグネ
トロン駆動用電源である。
【００３２】この回路方式は、半導体スイッチング素子
１の電圧波形が正弦波状になるので、一般に電圧共振型
と呼ばれている。
１の電圧波形が正弦波状になるので、一般に電圧共振型
と呼ばれている。
【００３３】駆動回路３１は、スイッチング制御信号９
をレベル変換する変換回路１３と、その出力をインピー
ダンス変換してスイッチング駆動信号１４を出力するプ
ッシュプル回路１５と、プッシュプル回路１５の出力と
半導体スイッチング素子１の制御端子１ａ間に接続され
た抵抗３５と、コンデンサ１６とダイオード１７の接続
点１８を有し、コンデンサ１６の他端は前記プッシュプ
ル回路１５の出力に、ダイオード１７の他端は駆動回路
３１の共通電位１９側に接続した直列回路であり、前記
スイッチング駆動信号１４がＨの時にコンデンサ１６を
充電するようにダイオード１７の極性を設定した選択充
電回路２０と、半導体スイッチング素子１の制御端子１
ａと前記接続点１８との間にスイッチチャネル２１を有
し、前記接続点１８の電位が共通電位１９を下回りかつ
所定以上の電位差が生じている期間のみ導通する選択ス
イッチ回路２２より構成されている。
をレベル変換する変換回路１３と、その出力をインピー
ダンス変換してスイッチング駆動信号１４を出力するプ
ッシュプル回路１５と、プッシュプル回路１５の出力と
半導体スイッチング素子１の制御端子１ａ間に接続され
た抵抗３５と、コンデンサ１６とダイオード１７の接続
点１８を有し、コンデンサ１６の他端は前記プッシュプ
ル回路１５の出力に、ダイオード１７の他端は駆動回路
３１の共通電位１９側に接続した直列回路であり、前記
スイッチング駆動信号１４がＨの時にコンデンサ１６を
充電するようにダイオード１７の極性を設定した選択充
電回路２０と、半導体スイッチング素子１の制御端子１
ａと前記接続点１８との間にスイッチチャネル２１を有
し、前記接続点１８の電位が共通電位１９を下回りかつ
所定以上の電位差が生じている期間のみ導通する選択ス
イッチ回路２２より構成されている。
【００３４】図２は実施例１の半導体スイッチング素子
の駆動回路の動作説明図、図３はその波形図であり、以
下各動作モードについて記述する。
の駆動回路の動作説明図、図３はその波形図であり、以
下各動作モードについて記述する。
【００３５】プッシュプル回路１５の出力、すなわちス
イッチング駆動信号１４は、スイッチング制御信号９の
Ｌ、Ｈに対応してＨ、Ｌに変化するが、スイッチング駆
動信号１４のＨの期間がモードａであり、等価回路は図
２（ａ）、動作波形は図３のａの期間に示されるように
なる。
イッチング駆動信号１４は、スイッチング制御信号９の
Ｌ、Ｈに対応してＨ、Ｌに変化するが、スイッチング駆
動信号１４のＨの期間がモードａであり、等価回路は図
２（ａ）、動作波形は図３のａの期間に示されるように
なる。
【００３６】この期間は、制御端子１ａはＨになり半導
体スイッチング素子１はオンし、その電圧１ｂは約０
Ｖ、電流１ｃは図のように直線状に増加する。
体スイッチング素子１はオンし、その電圧１ｂは約０
Ｖ、電流１ｃは図のように直線状に増加する。
【００３７】また同時に、選択充電回路２０のコンデン
サ１６には矢印Ａの極性で直流電源１２の電圧Ｅまで充
電され、ダイオード１７は導通しているので接続点１８
の電位１８ａは共通電位１９になる。
サ１６には矢印Ａの極性で直流電源１２の電圧Ｅまで充
電され、ダイオード１７は導通しているので接続点１８
の電位１８ａは共通電位１９になる。
【００３８】次に、スイッチング駆動信号１４がＬに変
化してモードｂになると等価回路は図２（ｂ）、動作波
形は図３のｂの期間に示されるようになり、制御端子１
ａの蓄積電荷はプッシュプル回路１５を通じて放電さ
れ、半導体スイッチング素子１はオンからオフに変化す
る。
化してモードｂになると等価回路は図２（ｂ）、動作波
形は図３のｂの期間に示されるようになり、制御端子１
ａの蓄積電荷はプッシュプル回路１５を通じて放電さ
れ、半導体スイッチング素子１はオンからオフに変化す
る。
【００３９】したがって、半導体スイッチング素子１の
電圧１ｂはリーケージ型高圧トランス２と共振コンデン
サ３２の共振回路により正弦波状の緩やかな変化で上昇
し、電流１ｃは急速に下降する。
電圧１ｂはリーケージ型高圧トランス２と共振コンデン
サ３２の共振回路により正弦波状の緩やかな変化で上昇
し、電流１ｃは急速に下降する。
【００４０】また同時に、選択充電回路２０のコンデン
サ１６への充電電流は流れなくなり、接続点１８の電位
１８ａは共通電位１９を下回りマイナス方向に変化す
る。
サ１６への充電電流は流れなくなり、接続点１８の電位
１８ａは共通電位１９を下回りマイナス方向に変化す
る。
【００４１】接続点１８の電位１８ａが共通電位１９を
下回り、かつ所定以上の電位差になると選択スイッチ回
路２２がオンし、モードｃに移行する。
下回り、かつ所定以上の電位差になると選択スイッチ回
路２２がオンし、モードｃに移行する。
【００４２】この電位差は、半導体スイッチング素子１
の制御端子１ａの蓄積電荷に対するプッシュプル回路１
５の引き抜き能力が低下する時点の電位差に設定するこ
とで、次に示すようにコンデンサ１６に貯えられたエネ
ルギーが有効に機能する。
の制御端子１ａの蓄積電荷に対するプッシュプル回路１
５の引き抜き能力が低下する時点の電位差に設定するこ
とで、次に示すようにコンデンサ１６に貯えられたエネ
ルギーが有効に機能する。
【００４３】モードｃの等価回路は図２（ｃ）、動作波
形は図３のｃの期間に示されるようになり、選択スイッ
チ回路２２がオンし、マイナス方向の大きな電位エネル
ギーを有する接続点１８と制御端子１ａとが接続される
ので、制御端子１ａの蓄積電荷は、選択スイッチ回路２
２のスイッチチャネル２１、コンデンサ１６、プッシュ
プル回路１５を通じて急速に放電され、その電圧１ｄは
共通電位１９を横切り、マイナス電位まで急速に変化す
る。
形は図３のｃの期間に示されるようになり、選択スイッ
チ回路２２がオンし、マイナス方向の大きな電位エネル
ギーを有する接続点１８と制御端子１ａとが接続される
ので、制御端子１ａの蓄積電荷は、選択スイッチ回路２
２のスイッチチャネル２１、コンデンサ１６、プッシュ
プル回路１５を通じて急速に放電され、その電圧１ｄは
共通電位１９を横切り、マイナス電位まで急速に変化す
る。
【００４４】したがって、半導体スイッチング素子１の
電流１ｃは、カットオフまで急激に下降し、スイッチン
グ損失が低減される。
電流１ｃは、カットオフまで急激に下降し、スイッチン
グ損失が低減される。
【００４５】またコンデンサ１６の電荷は、上記蓄積電
荷の引き抜きに伴う放電とは別に、抵抗３６を通じても
放電するので、接続点１８の電位１８ａは共通電位１９
から所定値下回る電位に引き戻される。
荷の引き抜きに伴う放電とは別に、抵抗３６を通じても
放電するので、接続点１８の電位１８ａは共通電位１９
から所定値下回る電位に引き戻される。
【００４６】上記引き戻しが完了すると選択スイッチ回
路２２はオフし、モードｄに移行する。
路２２はオフし、モードｄに移行する。
【００４７】モードｄの等価回路は図２（ｄ）、動作波
形は図３のｄの期間に示されるようになり、半導体スイ
ッチング素子１の電圧１ｂが正弦波状に上昇、下降した
後、ゼロに到達するまで継続する。
形は図３のｄの期間に示されるようになり、半導体スイ
ッチング素子１の電圧１ｂが正弦波状に上昇、下降した
後、ゼロに到達するまで継続する。
【００４８】モードｄが終了するとモードａに戻り、ス
イッチング駆動信号１４がＨに変化して半導体スイッチ
ング素子１はオンし、再び上記サイクルを繰り返す。
イッチング駆動信号１４がＨに変化して半導体スイッチ
ング素子１はオンし、再び上記サイクルを繰り返す。
【００４９】このように、選択充電回路２０と選択スイ
ッチ回路２２を追加することで、スイッチング損失低減
効果が得られる。
ッチ回路２２を追加することで、スイッチング損失低減
効果が得られる。
【００５０】（実施例２）図４は実施例２における半導
体スイッチング素子の駆動回路を示す回路図である。
体スイッチング素子の駆動回路を示す回路図である。
【００５１】この回路構成においては、前述の実施例１
の選択スイッチ回路２２のスイッチチャネルはトランジ
スタ２３で構成し、トランジスタの制御端子２３ａと共
通電位１９との間にツェナーダイオード２４を接続し
て、接続端子２３ａと共通電位１９との電位差がツェナ
ー電圧以上の期間スイッチチャネルが閉じる構成にして
いる。
の選択スイッチ回路２２のスイッチチャネルはトランジ
スタ２３で構成し、トランジスタの制御端子２３ａと共
通電位１９との間にツェナーダイオード２４を接続し
て、接続端子２３ａと共通電位１９との電位差がツェナ
ー電圧以上の期間スイッチチャネルが閉じる構成にして
いる。
【００５２】したがって、選択スイッチ回路２２を導通
させるタイミングは、ツェナー電圧により決定されるよ
うになる。
させるタイミングは、ツェナー電圧により決定されるよ
うになる。
【００５３】（実施例３）図５は実施例３における半導
体スイッチング素子の駆動回路を示す回路図である。こ
の回路構成においては前述の実施例１の抵抗３５に代え
てプッシュプル回路１５と、半導体スイッチング素子１
の制御端子１ａとの間に、プッシュ動作方向に電流が流
れる極性のインピーダンスが大きくなるインピーダンス
切替回路２５を挿入している。
体スイッチング素子の駆動回路を示す回路図である。こ
の回路構成においては前述の実施例１の抵抗３５に代え
てプッシュプル回路１５と、半導体スイッチング素子１
の制御端子１ａとの間に、プッシュ動作方向に電流が流
れる極性のインピーダンスが大きくなるインピーダンス
切替回路２５を挿入している。
【００５４】図２のモードｃではコンデンサ１６の電荷
の一部は抵抗３５を通じて放電するが、この放電は制御
端子１ａの蓄積電荷の引き抜きには寄与しない電力消費
である。
の一部は抵抗３５を通じて放電するが、この放電は制御
端子１ａの蓄積電荷の引き抜きには寄与しない電力消費
である。
【００５５】しかし本実施例のモードｃでは大きい抵抗
値が選択されるので抵抗３５を通じる放電は微小にな
る。
値が選択されるので抵抗３５を通じる放電は微小にな
る。
【００５６】したがって、上記した無駄な電力消費が抑
えられるので、コンデンサ１６のエネルギーは制御端子
１ａの蓄積電荷の引き抜きに有効活用され、蓄積電荷の
引き抜き能力向上に伴う駆動回路の消費電力増加は抑制
されるようになる。
えられるので、コンデンサ１６のエネルギーは制御端子
１ａの蓄積電荷の引き抜きに有効活用され、蓄積電荷の
引き抜き能力向上に伴う駆動回路の消費電力増加は抑制
されるようになる。
【００５７】また、モードｂでは小さい抵抗値が選択さ
れるので、プル動作による蓄積電荷の引き抜き能力も向
上する。
れるので、プル動作による蓄積電荷の引き抜き能力も向
上する。
【００５８】さらにモードａでは、大きい抵抗値が選択
されるので、制御端子１ａの入力容量を充電するスパイ
ク電流は小さくなり、それに伴うノイズが低減される。
されるので、制御端子１ａの入力容量を充電するスパイ
ク電流は小さくなり、それに伴うノイズが低減される。
【００５９】モードａにおいてインピーダンス切替回路
２５の抵抗値を大きく設定できるのは、このモードにお
ける電圧共振型回路の半導体スイッチング素子１の電圧
１ｂはゼロであり、また電流１ｃはゼロから上昇するの
で、制御端子１ａの電圧をゆっくり立ち上げて半導体ス
イッチング素子１をオフからオンに徐々に切り替えても
その損失には影響しないからである。
２５の抵抗値を大きく設定できるのは、このモードにお
ける電圧共振型回路の半導体スイッチング素子１の電圧
１ｂはゼロであり、また電流１ｃはゼロから上昇するの
で、制御端子１ａの電圧をゆっくり立ち上げて半導体ス
イッチング素子１をオフからオンに徐々に切り替えても
その損失には影響しないからである。
【００６０】（実施例４）また前述の実施例１におい
て、選択スイッチ回路２０が導通した瞬間のコンデンサ
１６の端子間電圧は直流電源１２の電圧Ｅに等しく、制
御端子１ａの電圧１ｄはこの電圧Ｅに比べて小さく、さ
らにはコンデンサ１６の他端は共通電位１９に引き下げ
られる。ここで、選択充電回路２０のコンデンサ１６の
容量を、半導体スイッチング素子１の制御端子１ａの入
力容量以上に設定することで、選択スイッチ回路２０が
導通している期間のコンデンサ１６の端子間電圧は、制
御端子１ａの電圧１ｄに比べてその変化は小さくなり、
制御端子１ａの電圧１ｄを共通電位１９以下にバイアス
される。
て、選択スイッチ回路２０が導通した瞬間のコンデンサ
１６の端子間電圧は直流電源１２の電圧Ｅに等しく、制
御端子１ａの電圧１ｄはこの電圧Ｅに比べて小さく、さ
らにはコンデンサ１６の他端は共通電位１９に引き下げ
られる。ここで、選択充電回路２０のコンデンサ１６の
容量を、半導体スイッチング素子１の制御端子１ａの入
力容量以上に設定することで、選択スイッチ回路２０が
導通している期間のコンデンサ１６の端子間電圧は、制
御端子１ａの電圧１ｄに比べてその変化は小さくなり、
制御端子１ａの電圧１ｄを共通電位１９以下にバイアス
される。
【００６１】したがって、この設定により蓄積電荷の引
き抜きは十分成されるようになる。
き抜きは十分成されるようになる。
【００６２】
【発明の効果】以上のように、本発明によれば、プラス
マイナス電源４を用いずに、また回路素子は選択充電回
路２０と選択スイッチ回路２２の追加のみに抑えつつ、
前記した半導体スイッチング素子１のスイッチング損失
を低減して熱暴走現象を防止した半導体スイッチング素
子の駆動回路を提供できる。
マイナス電源４を用いずに、また回路素子は選択充電回
路２０と選択スイッチ回路２２の追加のみに抑えつつ、
前記した半導体スイッチング素子１のスイッチング損失
を低減して熱暴走現象を防止した半導体スイッチング素
子の駆動回路を提供できる。
【図１】本発明の実施例１における半導体スイッチング
素子の駆動回路の回路図
素子の駆動回路の回路図
【図２】本発明の実施例１における半導体スイッチング
素子の駆動回路の動作図
素子の駆動回路の動作図
【図３】本発明の実施例２における半導体スイッチング
素子の駆動回路の波形図
素子の駆動回路の波形図
【図４】本発明の実施例２における半導体スイッチング
素子の駆動回路の回路図
素子の駆動回路の回路図
【図５】本発明の実施例３における半導体スイッチング
素子の駆動回路の回路図
素子の駆動回路の回路図
【図６】従来の一般的なマグネトロン駆動用電源の回路
図
図
【図７】従来の一般的なマグネトロン駆動用電源の動作
波形図
波形図
【図８】従来の半導体スイッチング素子の駆動回路の回
路図
路図
【図９】従来の他の半導体スイッチング素子の駆動回路
の回路図
の回路図
１ 半導体スイッチング素子
１ａ 制御端子
９ スイッチング制御信号
１２ 直流電源
１３ 変換回路
１４ スイッチング駆動信号
１５ プッシュプル回路
１６ コンデンサ
１７ ダイオード
１８ 接続点
１９ 共通電位
２０ 選択充電回路
２１ スイッチチャネル
２２ 選択スイッチ回路
２３ トランジスタ
２３ａ 制御端子
２４ ツェナーダイオード
２５ インピーダンス切替回路
３１ 駆動回路
３５ 抵抗
フロントページの続き
(72)発明者 安井 健治
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 北泉 武
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Ｆターム(参考） 3K051 AA02 AA04 AA06 AA07 AC03
3K086 AA08 AA10 CC20 DA13
5H740 BA11 BB08 BC01 BC02 JA01
JB01 KK01 MM11 MM12
Claims (4)
- 【請求項１】 駆動回路に供給される単一の直流電源
と、半導体スイッチング素子の制御端子にスイッチング
駆動信号を出力するプッシュプル回路と、コンデンサと
ダイオードの接続点を有し、前記コンデンサの他端は前
記プッシュプル回路の出力段に、前記ダイオードの他端
は駆動回路の共通電位側に接続した直列回路を設け、前
記駆動信号の第１の極性時に前記コンデンサを充電する
選択充電回路と、前記半導体スイッチング素子の制御端
子と前記接続点との間にスイッチチャネルを備え、前記
駆動信号の第２の極性時に前記接続点の電位が共通電位
を下回りかつ所定以上の電位差が生じている期間のみ導
通する選択スイッチ回路とを有することを特徴とする半
導体スイッチング素子の駆動回路。 - 【請求項２】 選択スイッチ回路のスイッチチャネルは
トランジスタで構成し、トランジスタの制御端子と共通
電位との間にツェナーダイオードを接続する構成とした
請求項１に記載の半導体スイッチング素子の駆動回路。 - 【請求項３】 プッシュプル回路と、半導体スイッチン
グ素子の制御端子との間に、プッシュ動作方向に電流が
流れる極性のインピーダンスが大きくなるインピーダン
ス切替回路を挿入した請求項１に記載の半導体スイッチ
ング素子の駆動回路。 - 【請求項４】 選択充電回路のコンデンサの容量を、半
導体スイッチング素子の制御端子の入力容量以上に設定
した請求項１に記載の半導体スイッチング素子の駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309608A JP3570406B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体スイッチング素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001309608A JP3570406B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体スイッチング素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003116264A true JP2003116264A (ja) | 2003-04-18 |
| JP3570406B2 JP3570406B2 (ja) | 2004-09-29 |
Family
ID=19128726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001309608A Expired - Fee Related JP3570406B2 (ja) | 2001-10-05 | 2001-10-05 | 半導体スイッチング素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3570406B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112736882A (zh) * | 2020-12-28 | 2021-04-30 | 深圳市虹远通信有限责任公司 | 一种降低pin二极管高速切换时动静态功耗的控制方法 |
| WO2021179769A1 (zh) * | 2020-03-12 | 2021-09-16 | 深圳光峰科技股份有限公司 | 驱动电路、功率电路以及投影设备 |
| CN113422499A (zh) * | 2021-06-04 | 2021-09-21 | 浙江亚太机电股份有限公司 | 双mcu隔离驱动mos管的电路 |
| CN114499475A (zh) * | 2022-02-18 | 2022-05-13 | 合肥安赛思半导体有限公司 | 多级式GaN HEMT驱动电路及其工作方法 |
-
2001
- 2001-10-05 JP JP2001309608A patent/JP3570406B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021179769A1 (zh) * | 2020-03-12 | 2021-09-16 | 深圳光峰科技股份有限公司 | 驱动电路、功率电路以及投影设备 |
| CN112736882A (zh) * | 2020-12-28 | 2021-04-30 | 深圳市虹远通信有限责任公司 | 一种降低pin二极管高速切换时动静态功耗的控制方法 |
| CN113422499A (zh) * | 2021-06-04 | 2021-09-21 | 浙江亚太机电股份有限公司 | 双mcu隔离驱动mos管的电路 |
| CN114499475A (zh) * | 2022-02-18 | 2022-05-13 | 合肥安赛思半导体有限公司 | 多级式GaN HEMT驱动电路及其工作方法 |
| CN114499475B (zh) * | 2022-02-18 | 2022-11-08 | 合肥安赛思半导体有限公司 | 多级式GaN HEMT驱动电路及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3570406B2 (ja) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101188384B (zh) | 用于功率转换器的同步整流和软开关的控制电路及其方法 | |
| AU2688295A (en) | Pulse width modulated dc-to-dc boost converter | |
| JP2007043886A (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
| JPH09201053A (ja) | 共振コンバータ用パルス幅変調制御装置 | |
| KR20050050674A (ko) | 용량성 연결된 전원 공급기 | |
| TWI513164B (zh) | 返馳式主動箝位電源轉換器 | |
| US11539285B2 (en) | DC-to-DC converter | |
| JP3233138B2 (ja) | インバータ回路 | |
| US6531689B2 (en) | Fixing device using an inverter circuit for induction heating | |
| JP4759046B2 (ja) | ソリッドステートスイッチング回路 | |
| JP2003116264A (ja) | 半導体スイッチング素子の駆動回路 | |
| US7095184B2 (en) | Electronic ballast for a lamp to be operated using iterative voltage pulses | |
| JP2003134817A (ja) | 電源装置 | |
| CN1307778C (zh) | 开关模式电源 | |
| US20210242790A1 (en) | Control unit for improving conversion efficiency | |
| CN101106859A (zh) | 谐振镇流器及其切换电路 | |
| Hamed et al. | Double modulation control scheme for a DC/DC converter applied to a battery charger | |
| JP2000259018A (ja) | 誘導加熱用インバータ回路を用いた定着装置 | |
| CN113452357B (zh) | Igbt的驱动电路和驱动方法 | |
| WO2019202352A1 (ja) | 共振型電力変換装置を制御する制御方法及び共振型電力変換装置 | |
| CN212278111U (zh) | 一种llc驱动电路 | |
| JP2624283B2 (ja) | 高周波加熱装置 | |
| JP4081731B2 (ja) | スイッチング電源装置 | |
| CN115833586A (zh) | 一种同步Buck变换器、充放电设备及控制方法 | |
| JPH06197554A (ja) | インバータ制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |