JP2003115494A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】コレクタ直列抵抗を増大することなく、耐圧を
向上できる半導体装置とその製造方法を提供する。 【解決手段】半導体基板（１）上のエピタキシャル層
（２）表面から、ベース領域（３）及びその内部に形成
したエミッタ領域（７）を形成し、エピタキシャル層
（２）表面上に表面酸化シリコン膜（５）及びメタル
（６）を形成する半導体装置において、エピタキシャル
層（２）表面から、エピタキシャル層（２）を完全に貫
通し、半導体基板（１）に至るように、ベース領域
（３）の外周部分と重なるトレンチ部（８）を形成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トランジスタ等の
半導体装置の耐圧向上に関する。

【０００２】

【従来の技術】図８は、従来のバイポーラトランジスタ
を表す断面図である。（１０１）は半導体基板、（１０
２）はコレクタ領域、（１０３）はベース領域、（１０
４）はアニュラリング、（１０５）は表面酸化シリコン
膜、（１０６）はメタル、（１０７）はエミッタ領域を
それぞれ表す。

【０００３】図中、N＋型の半導体基板（１０１）表面
からエピタキシャル成長法によって形成した、半導体基
板（１０１）よりも低濃度のN型のエピタキシャル層は
コレクタ領域（１０２）を形成している。ベース領域
（１０３）は、コレクタ領域（１０２）表面からイオン
注入後、拡散にて形成している。アニュラリング（１０
４）は、コレクタ領域（１０２）内のチャネルストッパ
ーとして、コレクタ領域（１０２）の終端にベース領域
（１０３）と離間して形成している。表面酸化シリコン
膜（１０５）はベース領域（１０３）の全面及びアニュ
ラリング（１０４）の一部と重複するように、コレクタ
領域（１０２）表面上に全面的に形成している。メタル
（１０６）は主にアルミニウム等から為る電極を形成
し、表面酸化シリコン膜（１０５）の上表面からベース
領域（１０３）に到るように形成している。エミッタ領
域（１０７）はベース領域（１０３）内の略中央に拡散
にて形成し、完全にその内部に埋没している。図中、メ
タル（１０６）は３箇所形成しているが、中央のメタル
はエミッタ電極を、残りの２つのメタルはベース電極を
表している。湾曲部Ｗはベース領域（１０３）の最深部
が形成する曲率を有する湾曲部を表す。

【０００４】図９は、第2の従来例として従来のグラフ
トベースバイポーラトランジスタを表す断面図である。
図８と同一構成要素には、同一符号を付す。（１０８）
はグラフトベース領域である。

【０００５】図９に表すグラフトベースバイポーラトラ
ンジスタは図８に表す従来のバイポーラトランジスタと
略同じ構成ではあるが、異なる点として、ベース領域
（１０３）の両端にグラフトベース領域（１０８）が、
ベース領域（１０３）よりも深く形成していることであ
る。その結果として、図８に見られるベース領域（１０
３）の周端部で、且つ底面に横方向拡散によって発生す
る湾曲部Ｗは、グラフトベース領域（１０８）内に吸収
されている。グラフトベース領域（１０８）はP＋型の
高濃度の拡散領域であり、コレクタ領域（１０２）内に
逆耐圧性を向上させるために拡散方法によって形成して
いる。表面酸化シリコン膜（１０５）はグラフトベース
領域（１０８）全面及びアニュラリング（１０４）の一
部と重複するように、コレクタ領域（１０２）表面上に
全面的に形成している。ベース領域（１０３）は、グラ
フトベース領域（１０８）が形成する円内部に拡散にて
形成されている。

【０００６】

【発明が解決しようとする課題】図８及び図９に示すよ
うな縦型のトランジスタデバイスにおいては、いかにＣ
・Ｂ（コレクタ・ベース）間の耐圧性を向上させるかが
課題である。これらのトランジスタデバイスの耐圧を向
上させる要素は主に以下の３点である。「コレクタ領
域（１０２）の濃度を下げること。」、「ベース領域
（１０２）の湾曲部Ｗにおける曲率半径を大きくするこ
と。」、「コレクタ領域（１０２）と表面酸化シリコ
ン膜（１０５）との表面層のリーク電流を抑えるこ
と。」が挙げられる。

【０００７】以上のトランジスタデバイスの耐圧を上げ
る方法のうち、上記の方法においては、ベース領域
（１０３）の湾曲部Ｗの曲率はベース領域（１０３）の
拡散深さに依存する。ベース領域（１０３）の拡散深さ
が深くなればなるほど、湾曲部Ｗの曲率は緩やかとなり
空乏層が広がりやすく、耐圧性が増す。しかし、エピタ
キシャル層であるコレクタ層（１０２）の厚みには自ず
と限界があり、この曲率を変えることは一般的に困難で
あると言える。

【０００８】一方、「コレクタ領域（１０２）の濃度
を下げること。」は、逆バイアス時の空乏層が広がりや
すくなり、半導体装置の耐圧性向上に直接寄与する。し
かし、コレクタ領域（１０２）の濃度を下げることは、
のリーク電流を増加さる要因になり、コレクタ直列抵
抗が増加し、電流増幅度ｈＦＥが低下するという新たな
欠点が生じる。従って、コレクタ領域（１０２）の濃度
を下げるには、自ずと限界がある。

【０００９】本願はこれらの課題に鑑み、ベース領域の
湾曲部の曲率の影響やリーク電流を極力抑え、且つコレ
クタ領域の濃度を低下させることなく、トランジスタデ
バイスのＣ・Ｂ（コレクタ・ベース）間の耐圧を向上さ
せるものである。

【００１０】

【課題を解決するための手段】本願は、一導電型の半導
体基板と、前記半導体基板上にエピタキシャル成長法に
よって形成した一導電型のコレクタ領域と、前記コレク
タ領域表面から形成した逆導電型のベース領域と、前記
ベース領域内に形成した一導電型のミッタ領域と、前記
コレクタ領域表面から、前記ベース領域の周端部に重畳
し、且つ前記ベース領域の周囲を取り囲む様に形成した
トレンチ部と、前記コレクタ領域表面に形成した絶縁膜
と、前記絶縁膜表面に形成し、前記絶縁膜を完全に貫通
して、前記ベース領域又は前記エミッタ領域とコンタク
トするように形成したメタルと、を有することを特徴と
する半導体装置を提供するものである。

【００１１】更には、本願は半導体基板上にエピタキシ
ャル成長法によるコレクタ領域を形成し、記コレクタ領
域の表面に酸化シリコン膜を形成し、前記酸化シリコン
膜をマスクとして、エッチングによりトレンチ部を、前
記コレクタ領域を完全に貫通するように形成する工程
と、前記酸化シリコン膜の上方から拡散にて、前記コレ
クタ領域全面にベース領域を形成する工程と、前記ベー
ス領域内の略中央にエミッタ領域を形成する工程と、前
記エミッタ領域上、及び前記トレンチ部が形成する環内
にメタルを形成する工程を、具備したことを特徴とする
半導体装置の製造方法を提供するものである。

【００１２】

【発明の実施の形態】図１乃至３は本発明の第１乃至３
の実施の形態を表すトランジスタデバイスの断面図であ
る。（１）は半導体基板、（２）はコレクタ領域、
（３）はベース領域、（４）はアニュラリング、（５）
は表面酸化シリコン膜、（６）はメタル、（７）はエミ
ッタ領域、（８）はトレンチ部、をそれぞれ表す。図１
乃至３中、同一構成要素には、同一符号を付す。以下、
第1図から詳細に説明する。

【００１３】図１は本発明の第１の実施の形態を表す断
面図である。図中、N＋型の半導体基板（１）表面から
エピタキシャル成長法によって形成した、半導体基板
（１）よりも低濃度のN型のエピタキシャル層はコレク
タ領域（２）を形成する。ただし、コレクタ領域（２）
はエピタキシャル層だけでなく、半導体基板（１）より
も低濃度の同導電型の層でもよい。ベース領域（３）
は、コレクタ領域（２）表面からイオン注入後、拡散に
て形成する。アニュラリング（４）は、コレクタ領域
（２）内のチャネルストッパーとして、コレクタ領域
（２）の終端にベース領域（３）と離間して形成する。
表面酸化シリコン膜（５）はベース領域（３）の全面及
びアニュラリング（４）の一部と重複するように、コレ
クタ領域（２）表面上に全面的に形成する。メタル
（６）は主にアルミニウム等から為る電極を形成し、表
面酸化シリコン膜（５）の上表面からベース領域（３）
に到るように形成する。エミッタ領域（７）はベース領
域（３）内の略中央に拡散にて形成し、完全にその内部
に埋没させる。図中、メタル（６）は３箇所形成してい
るが、中央のメタルはエミッタ電極を、残りの２つのメ
タルはベース電極を表す。

【００１４】トレンチ部（８）はコレクタ領域（２）表
面から形成する。本願第１の実施の形態の特徴は、トレ
ンチ部（８）がベース領域（３）の周端部で、且つ底面
に横方向拡散によって発生する湾曲部を喪失するように
形成することである。このとき、トレンチ部（８）はエ
ピタキシャル層であるコレクタ領域（２）を完全に貫
き、半導体基板（１）に到る深さにまで掘り下げて形成
する。トレンチ部（８）がコレクタ領域（２）を完全に
貫いているのは、逆バイアス時に生じる空乏層を制御し
やすくするためである。仮にトレンチ部（８）の最深部
をコレクタ領域（２）内で留めた場合、逆バイアス時の
空乏層は、トレンチ部（８）が形成する環状内の領域の
みならず、トレンチ部（８）の最深部と半導体基板
（１）との間のコレクタ領域（２）に至り、空乏層がト
レンチ部（８）の環状の外側までに広がる可能性があ
る。これでは、空乏層の広がり方が一様でなく不安定に
なる場合が考えられるので、本願ではトレンチ部（９）
をコレクタ領域（２）に完全に貫通させることで、空乏
層をトレンチ部（９）が形成する環状の領域に抑制し
た。尚、半導体基板（１）の濃度は、コレクタ領域
（２）の濃度よりも高濃度であるため、空乏層は半導体
基板（１）領域にまで広がる可能性は少ない。

【００１５】トレンチ部（８）は上方から見るとベース
領域（３）の周辺部を取り囲む環状を形成し、その中央
のコレクタ領域（２）内部にベース領域（３）を形成す
る。このとき、ベース領域（３）の湾曲部（ベース領域
（３）の周端部で、且つ底面に横方向拡散によって発生
する湾曲部分）はトレンチ部（８）によって喪失させ
る。つまり、ベース領域（３）の底面は平坦面だけで構
成される。また、３つのメタル（６）は全て、ベース領
域（３）上方になるように形成する。

【００１６】よって、上記のようにトレンチ部（８）を
形成することで、ベース領域（３）の湾曲部を完全に喪
失させる。これにより、湾曲部の曲率によって、影響を
及ぼす耐圧を減ずる効果については一切考慮する必要は
ない。また、トレンチ部（８）が完全にコレクタ領域
（２）を貫通するので、逆バイアス時に生じる空乏層が
制御しやすくなる。加えて、コレクタ領域（２）表面を
流れるリーク電流を低減できる。従って、ベース領域
（３）の湾曲部の曲率やコレクタ領域（２）と表面酸化
シリコン膜（５）との間のリーク電流を抑えることが可
能となり、コレクタ領域（２）の濃度を下げることな
く、トランジスタデバイスの耐圧を維持できるという効
果を有する。

【００１７】図２は、本発明の第２の実施の形態を表す
断面図である。本願第２の実施の形態の特徴は、トレン
チ部（８）の外側（終端側）に接するようにアニュラリ
ング（４）を形成することである。この点で図１と図２
は相違する。よって、本発明の第２の実施の形態におい
ては、第１の実施の形態にみられる同様の効果を有す
る。

【００１８】図３は、本発明の第３の実施の形態を表す
断面図である。図３は図１及び図２のトランジスタデバ
イスと略同一の構成をとり、相違する点はベース領域
（３）を横方向に更に拡大し、トレンチ部（８）よりも
更にチップ終端にまで拡大してある点である。本願第３
の実施の形態の特徴は、ベース領域（３）をコレクタ領
域（２）表面から全面拡散して、トレンチ部（８）より
も更に終端にまで拡大することである。

【００１９】従って、本願第３の実施の形態では図１及
び図２にみられるアニュラリング（４）は形成しない。
本来、アニュラリング（４）とは表面電界に生じる反転
を阻止し、リーク電流が外部に流れることを防止するは
たらきを有する。しかし、本願にみられるトレンチ部
（８）を形成することで、トレンチ部（８）から半導体
チップ（１）終端（横方向）へのリーク電流は殆ど流れ
ない。よって、アニュラリング（４）を廃止することも
可能となる。本願第３の実施の形態では、このような背
景により、コレクタ領域（２）の表面全面にイオン注入
をして、ベース領域（３）を全面に形成する。

【００２０】以上より、本発明の第３の実施の形態にお
いては、第１の実施の形態にみられる同様の効果を有
し、加えてアニュラリング（４）に換えてベース拡散で
済ませられるので、拡散工程を１回省略できるという効
果も有する。

【００２１】以上の図１乃至３の寸法の一例を示すと、
トレンチ部（８）の深さは３．５〜４μｍ程度、ベース
領域（３）の拡散深さは１〜２μｍ程度、エミッタ領域
の拡散深さは０．５〜１μｍ程度である。これらの寸法
は半導体基板（１）の板厚やトランジスタデバイス自体
の耐圧ニーズにより、様々のケースが考えられるため、
上記寸法のみに限定されるものではない。

【００２２】次に本発明の第３の実施形態を表す半導体
装置の製造方法の一例を図４乃至７を参照しながら、以
下順次説明する。図４乃至７はいずれも断面図を表し、
同一構成要素には同一符号を付した。

【００２３】図４（Ａ）においては、Ｎ型の半導体基板
（１）を用意する。半導体基板（１）は様々な板厚のも
のを用いるが、ここでは３〜１０ｍｍ程度のものを考え
る。図中の半導体基板（１）の表面にエピタキシャル成
長法によりエピタキシャル層（９）を形成する。形成し
たエピタキシャル層（９）は、やがて図１乃至３に見ら
れるコレクタ領域（２）になる。

【００２４】図４（Ｂ）は図４（Ａ）にトレンチ部
（８）を形成するための第１の開口部（１０）を形成し
た断面図である。図４（Ａ）のエピタキシャル層（９）
の表面に５００Å程度の第１の酸化シリコン膜（１１）
を、またその上に１０００Å程度のシリコン窒化膜（１
２）を、またその上に３０００Å程度の第１のＮＳＧ膜
（１３）（non dope silicate glass）を被覆する。こ
のＮＳＧ膜（１３）は不純物を含まない酸化シリコン系
のガラスであり、ＣＶＤ法により形成する。このとき、
シリコン窒化膜（１２）は必ずしも必要な構成要素では
ない。その後、第１のＮＳＧ膜（１３）をマスクとし
て、所望位置に第１の開口部（１０）を形成する。

【００２５】図５（Ａ）は、図４（Ｂ）にトレンチ部
（８）を形成するためにトレンチエッチングを行ったと
きの状態を示す断面図である。トレンチ部（８）の直径
は１〜５μｍ程度であり、トレンチ深さは３．５〜４μ
ｍ程度である。トレンチエッチングはウェットエッチン
グにて行う。トレンチ部（８）はエピタキシャル層
（９）を完全に貫通して、半導体基板（１）にまで至る
ように形成する。

【００２６】図５（Ｂ）は、図５（Ａ）のトレンチ部
（８）内の側面及び底面にトレンチ部内酸化シリコン膜
（１４）を形成した状態の断面図である。このトレンチ
部内酸化シリコン膜（１４）は熱酸化法やＣＶＤ法によ
って形成される。このとき、トレンチ部内酸化シリコン
膜（１４）の膜厚は数千Å〜１μｍ程度になる。このト
レンチ部内酸化シリコン膜（１４）はトレンチ部（８）
内部とコレクタ領域（２）とが影響を及ぼし合わないよ
うにするための絶縁膜である。

【００２７】図５（Ｃ）は図５（Ｂ）の表面に第２のＮ
ＳＧ膜（１５）を形成したときの状態を表す断面図であ
る。第２のＮＳＧ膜（１５）は主にＣＶＤ法により形成
し、その膜厚は２〜３μｍ程度である。第２のＮＳＧ膜
（１５）はトレンチ部（８）内の空洞を埋めるために用
いる。また、トレンチ部（８）のトレンチ溝の直径が２
〜３μｍ程度と大きい場合においては、第２のＮＳＧ膜
（１５）ですべて充填されることが難しいため空洞が生
じる。この場合、予め第２のＮＳＧ膜（１５）内にＴＥ
ＯＳ（tetra ethyl ortho silicate）を用いて、ＣＶＤ
法の化学気相成長で被覆性の良好な第２のＮＳＧ膜（１
５）を形成し、上記空洞を塞ぐことで対処する。

【００２８】図６（Ａ）は、図５（Ｃ）の表面の第２の
ＮＳＧ膜（１５）及びシリコン窒化膜（１２）を取り除
いたときの状態を表す断面図である。第２のＮＳＧ膜
（１５）及びシリコン窒化膜（１２）は、主にディップ
方式のウェットエッチング（エッチングバック等）によ
り完全に除去される。このときのエッチャント（薬液）
には熱リン酸（ホットリン酸；Ｈ₃ＰＯ₄）を用いる。シ
リコン窒化膜（１２）下方にあった第１の酸化シリコン
膜（１１）については、同様に完全に除去される場合と
一部残す場合がある。図６（Ａ）において示した図は、
第１の酸化シリコン膜（１１）の一部を残した場合を表
す。この残した第１の酸化シリコン膜（１１）の一部
は、次の図６（Ｂ）でイオン注入した際に生じるダメー
ジを吸収するはたらきがある。

【００２９】図６（Ｂ）はベース領域（３）を形成した
ときの状態を表す断面図である。エッチバックした後の
図６（Ａ）の表面に、主にＢ（ボロン）にてイオン注入
し、その後熱処理を行って図中に見られるようなＰ型の
ベース領域（３）を形成する。このとき、Ｂ（ボロン）
は半導体基板（１）の表面全面に付すため、専用のマス
クを必要としない。また、ベース領域（３）を半導体基
板（１）に対して、薄く形成したいときは、第１の酸化
シリコン膜（１１）の膜厚を厚く調整することで制御可
能となる。本発明の第３の実施形態を表す半導体装置の
製造方法の特徴は、ベース領域（３）を形成する際に専
用のマスクを必要としないことである。

【００３０】図６（Ｃ）は図６（Ｂ）の半導体基板
（１）の表面上に、エミッタ領域（７）を形成するため
のエミッタマスク（１６）を付した断面図である。この
エミッタマスク（１６）上のうち、トレンチ部（８）が
形成する円の略中央部の上方に第２の開口部（１７）を
設ける。この第２の開口部（１７）から、主にＰ（リ
ン）をイオン注入して、Ｐ型のエミッタ領域（７）を形
成する。このとき、エミッタ領域（７）は、ベース領域
（３）よりも浅く形成する。

【００３１】図７（Ａ）は図６（Ｃ）のエミッタマスク
（１６）を除去し、その後に新たに全面に第２の酸化シ
リコン膜（１８）を形成したときの状態を表す断面図で
ある。このとき、第２の酸化シリコン膜（１８）は熱酸
化法やＣＶＤ法により形成する。形成した第２の酸化シ
リコン膜（１８）は、既にあった酸化シリコン（１１）
の上に堆積し、酸化シリコン（１１）と一体化する。こ
の第２の酸化シリコン膜（１８）のうち、後述する図７
（Ｂ）のエッチングにより残された箇所は、図３の表面
酸化シリコン膜（５）となる。

【００３２】図７（Ｂ）は図７（Ａ）の第２の酸化シリ
コン膜（１８）の表面上に、レジストマスク（１９）を
形成して、所望位置にメタル（６）形成のために複数の
第３の開口部（２０）を設けた断面図である。このと
き、第３の開口部（２０）は３箇所形成する。図中にお
いて、メタル（６）はエミッタ領域（７）の上方に、及
びエミッタ領域（７）とトレンチ部（８）との間の半導
体基板（１）表面上にそれぞれ形成する。その後、アル
ミニウムを蒸着してメタル（６）を形成して、図３に見
られる本発明の第３の実施形態を表す半導体装置が完成
する。

【００３３】以上より、本発明の第３の実施形態を表す
半導体装置の製造方法においては、ベース領域（３）を
形成する際に専用のマスクを形成することが省略でき、
工数削減が図れる。また、本発明の第１及び第２の実施
形態を表す半導体装置の製造方法においては、図６
（Ｂ）のトレンチ部（８）が形成する円内部にベース領
域（３）を形成するための専用のマスクを使用する工程
を入れることで製造可能となる。つまり、本発明の第３
の実施形態を表す半導体装置の製造方法にマスク形成の
一工程を入れるだけで、本発明の第１及び第２の実施の
形態である半導体装置の製造方法を実現できる。このと
きのマスクは、主にレジストを塗布して形成する。本発
明の第１及び第２の実施形態を表す半導体装置の製造方
法の特徴は、トレンチ部（８）が形成する環状の内部に
ベース領域（３）を形成し、トレンチ部（８）とベース
領域（３）とが近接していることである。

【００３４】本願では主に高濃度を有する半導体装置に
ついて言及したが、上記のグラフトベースを有する半導
体装置だけでなく、ＮＰＮ型トランジスタやＰＮＰ型ト
ランジスタ等に適用することも可能である。特に図３に
おいて、エミッタ領域（７）がないＰＮダイオードにお
いても適用可能である。

【００３５】

【発明の効果】以上より、本発明の半導体装置における
第１乃至第３の実施の形態においては、トレンチ部
（８）を形成することでベース領域（３）の湾曲部を喪
失させ、半導体装置の耐圧向上が図ることが可能とな
る。また、トレンチ部（８）が完全にエピタキシャル層
（２）を貫通しているので、トレンチ部（８）の外側
（終端側）の表面をリーク電流が流れるという可能性は
低くなる。従って、従来技術と同じ板厚の基板を使用し
た場合、耐圧を向上させる目的においては、コレクタ領
域（２）の濃度を下げることなく、耐圧性の向上が可能
となる。従って、コレクタ直列抵抗を低減でき、結果電
流増幅率ｈＦＥを伸ばすことが可能となる。

【００３６】更に、本発明の半導体装置における第１及
び第2の実施の形態における特有の効果として、トレン
チ部（８）がベース領域（３）の終端に配置されている
ため、従来例に見られるようなベース領域（３）の横方
向への空乏層の広がりを抑制でき、抑制できた空乏層の
幅相当分だけ、各セル間の距離を短くでき、半導体装置
の小型化が実現できる。

【００３７】また、グラフトベースバイポーラトランジ
スタのようなグラフトベース（高濃度）層を有する半導
体装置と比較して、グラフトベース層によるエピタキシ
ャル層（２）の膜厚の制限を受けることがないので、半
導体基板を薄型化できる。

【００３８】加えて、本発明の第３の実施形態を表す半
導体装置の製造方法においては、ベース領域（３）を形
成する際に専用のマスクを形成することが省略でき、工
数削減が図れるという効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を表す断面図。

【図２】本発明の第２の実施の形態を表す断面図。

【図３】本発明の第３の実施の形態を表す断面図。

【図４】本発明の第３の実施の形態を表す製造方法の断
面図。

【図５】本発明の第３の実施の形態を表す製造方法の断
面図。

【図６】本発明の第３の実施の形態を表す製造方法の断
面図。

【図７】本発明の第３の実施の形態を表す製造方法の断
面図。

【図８】従来のバイポーラトランジスタを表す断面図。

【図９】従来のグラフトベースバイポーラトランジスタ
を表す断面図。

Claims (6)

【特許請求の範囲】
1. 【請求項１】一導電型の半導体基板と、 前記半導体基板上にエピタキシャル成長法によって形成
   した一導電型のコレクタ領域と、 前記コレクタ領域表面から形成した逆導電型のベース領
   域と、 前記ベース領域内に形成した一導電型のミッタ領域と、 前記コレクタ領域表面から、前記ベース領域の周端部に
   重畳し、且つ前記ベース領域の周囲を取り囲む様に形成
   したトレンチ部と、 前記コレクタ領域表面に形成した絶縁膜と、 前記絶縁膜表面に形成し、前記絶縁膜を完全に貫通し
   て、前記ベース領域又は前記エミッタ領域とコンタクト
   するように形成したメタルと、を有することを特徴とす
   る半導体装置。
2. 【請求項２】請求項１記載の半導体装置において、 前記トレンチ部が完全に前記コレクタ領域を貫通して、
   前記半導体基板にまで至ることを特徴とする半導体装
   置。
3. 【請求項３】請求項１記載の半導体装置において、 前記ベース領域の底面に生じる湾曲部に前記トレンチ部
   が重畳して、前記ベース領域の底面が一様な平坦面を構
   成することを特徴とする半導体装置。
4. 【請求項４】請求項１記載の半導体装置において、 前記トレンチ部の外側のコレクタ領域の全表面に一導電
   型のアニュラリングを形成したことを特徴とする半導体
   装置。
5. 【請求項５】請求項１記載の半導体装置において、 前記トレンチ部の外側の前記コレクタ領域の全表面に前
   記ベース領域を形成したことを特徴とする半導体装置。
6. 【請求項６】半導体基板上にエピタキシャル成長法によ
   るコレクタ領域を形成し、記コレクタ領域の表面に酸化
   シリコン膜を形成し、前記酸化シリコン膜をマスクとし
   て、エッチングによりトレンチ部を、前記コレクタ領域
   を完全に貫通するように形成する工程と、 前記酸化シリコン膜の上方から拡散にて、前記コレクタ
   領域全面にベース領域を形成する工程と、 前記ベース領域内の略中央にエミッタ領域を形成する工
   程と、 前記エミッタ領域上、及び前記トレンチ部が形成する環
   内にメタルを形成する工程を、具備したことを特徴とす
   る半導体装置の製造方法。