JP2003114865A - データ転送制御回路およびデータ処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＤＭＡ転送要求を保持するリクエストキュー
を備えたＤＭＡコントローラにおいて、不要なＤＭＡ転
送を実行しなくてもリクエストキューのみをクリアする
ことができるＤＭＡコントローラを実現する。 【解決手段】 ＤＭＡコントローラ（１３０）の複数の
チャネルのそれぞれに対応して設けられているデータ転
送制御のためのレジスタ（３１５）に対応するチャネル
のデータ転送要求の無効を指定するビット（ＱＣＬ）を
設けるとともに、ＤＭＡコントローラに供給される所定
のコマンドコードをデコードして指定されたチャネルに
対応したキューに保持されているデータ転送要求を無効
にする信号を生成する回路（デコーダ３３２）を設ける
ようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータシステムにおけるＤＭＡ（ダイレクト・メモリ・アク
セス）データ転送技術さらにはＤＭＡ転送要求を一時的
に保管するキューの制御方式に適用して有効な技術に関
し、例えばマイクロプロセッサもしくはマイクロコンピ
ュータに内蔵されるＤＭＡコントローラに利用して有効
な技術に関する。

【０００２】

【従来の技術】中央処理ユニット（以下、ＣＰＵと称す
る）と、タイマ回路やシリアルコミュニケーションイン
タフェース回路等の周辺モジュールを含むワンチップの
マイクロコンピュータを用いたシステムにおいて、メモ
リや周辺装置の間でＣＰＵを介さずに直接データの転送
を行なえるようにするため、ＤＭＡコントローラが用い
られる。ＤＭＡコントローラは、マイクロコンピュータ
とは別個のＬＳＩとして構成されることもあるが、最近
ではマイクロコンピュータやマイクロプロセッサに内蔵
されることが多くなっている。かかるＤＭＡコントロー
ラには、ＤＭＡ転送を実行中に次のＤＭＡ転送要求を受
け付けることができるようにするため、リクエストキュ
ーと呼ばれるＦＩＦＯ（ファーストイン・ファーストア
ウト）メモリが設けられることがある。

【０００３】

【発明が解決しようとする課題】従来のＤＭＡコントロ
ーラにおいては、リクエストキューをクリアする機能が
設けられていないため、リクエストキューに転送要求が
残ったままＤＭＡ転送が終了することがある。この場
合、リクエストキューに残っているＤＭＡ転送要求を消
化するには本来必要でないＤＭＡ転送を実行しなければ
ならないため、システムのスループットが低下してしま
う。

【０００４】また、ＤＭＡ転送要求を行なう周辺装置に
ＤＭＡ転送要求の出力回数を確認できるカウンタなどの
回路を設ければ、リクエストキューに転送要求が残った
ままＤＭＡ転送が終了するのを回避することができる
が、そのようにするとユーザの設計負担が大きくなると
共にシステムも複雑かつコスト高になるという不具合が
生じる。

【０００５】一方、従来のＤＭＡコントローラには、複
数の転送チャネルに対応して設けられている全てのリク
エストキューをクリアできる機能を有するものもある
が、このクリアを行なうと、ＤＭＡコントローラの制御
レジスタ等もリセットされるように構成されていた。そ
のため、連続してＤＭＡ転送を実行したい場合にもリク
エストキューをクリアすると制御レジスタの設定を再度
やり直さなくてはならないので、ＤＭＡ転送処理が遅く
なってしまうという課題があった。

【０００６】本発明の目的は、リクエストキューのみを
クリアすることができるようにして制御レジスタの設定
をやり直さなくてもＤＭＡ転送処理を実行できる転送制
御回路（ＤＭＡコントローラ）もしくはそれを内蔵した
マイクロプロセッサのようなデータ処理装置を提供する
ことにある。

【０００７】本発明の他の目的は、不要なＤＭＡ転送を
実行しなくてもリクエストキューをクリアすることがで
きるようにしてシステムのスループットを向上できる転
送制御回路もしくはそれを内蔵したデータ処理装置を提
供することにある。

【０００８】本発明のさらに他の目的は、ＤＭＡ転送要
求を行なう周辺装置にＤＭＡ転送要求の出力回数を確認
できるようにするためのカウンタなどの回路を設けるこ
となく、リクエストキューに転送要求が残ったままＤＭ
Ａ転送が終了するのを回避することができるようにし
て、ユーザの設計負担が大きくなったりシステムが複雑
になるのを防止できる転送制御回路もしくはそれを内蔵
したデータ処理装置を提供することにある。

【０００９】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、ＣＰＵ（中央処理ユニット）を
介さずに、複数のチャネルに関してＤＭＡ転送制御が可
能に構成され前記複数のチャネルの少なくとも一部のチ
ャネルに対応して複数のデータ転送要求を保持可能なリ
クエストキューを有するＤＭＡコントローラもしくはＤ
ＭＡコントローラを備えたマイクロプロセッサのような
データ処理装置において、ＤＭＡコントローラに、リク
エストキューに保持されているデータ転送要求をクリア
することができるような機能を設けるようにしたもので
ある。

【００１１】上記した手段によれば、制御レジスタの設
定をやり直さなくてもＤＭＡ転送処理を実行できるとと
もに、不要なＤＭＡ転送を実行しなくてもリクエストキ
ューをクリアできるため、システムのスループットが向
上するようになる。また、キューをクリアできるため、
ＤＭＡ転送要求を行なう周辺装置にＤＭＡ転送要求の出
力回数を確認できるようにするためのカウンタなどの回
路を設けることなく、リクエストキューに転送要求が残
ったままＤＭＡ転送が終了するのを回避することができ
るようになり、これによってユーザの設計負担が大きく
なったりシステムが複雑になるのを防止することができ
る。

【００１２】上記リクエストキューをクリアする機能を
実現する方式としては、複数のチャネルのそれぞれに対
応してデータ転送制御のためのレジスタに、対応するチ
ャネルのデータ転送要求の無効を指定するビットを設け
たり、ＤＭＡコントローラに供給される所定のコマンド
コードをデコードして指定されたチャネルに対応したリ
クエストキューに保持されているデータ転送要求を無効
にする信号を生成するデコーダを設けたりする方式が良
い。これにより、ソフトウェアまたはハードウェアのい
ずれでもリクエストキューをクリアできるようになる。

【００１３】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１には、本発明を、ＤＭＡコ
ントローラを備えたマイクロプロセッサに適用した場合
の一実施例の概略構成が示されている。特に制限されな
いが、図１に示されている各回路ブロックは、公知の半
導体集積回路の製造技術により、単結晶シリコンのよう
な１個の半導体チップ上に形成されている。

【００１４】図１に示されているように、この実施例の
マイクロプロセッサは、プログラムの命令を解読してデ
ータの演算処理を行なったりチップ全体の制御を行なう
プログラム制御方式の中央処理ユニット（ＣＰＵ）１１
１と、タイマ回路やシリアルコミュニケーションインタ
フェース回路等の内部周辺モジュール２００と、ＣＰＵ
１１１を介さずに外部のハードディスク装置のような外
部周辺装置と外部メモリ等との間でＤＭＡ方式のデータ
転送制御を行なうＤＭＡコントローラ（ＤＭＡＣ）１３
０とを備えており、これらの回路は、内部アドレスバス
ＩＡＢおよび内部データバスＩＤＢを介して互いに接続
されている。

【００１５】また、内部バスＩＡＢ，ＩＤＢと外部バス
との間にあって、バスサイクル数や信号のタイミングな
どのバス状態を制御してＣＰＵ１１１や内部周辺モジュ
ール２００、ＤＭＡコントローラ１３０と外部周辺装置
との間の信号送受信の橋渡しをするバスステートコント
ローラ１４０が設けられている。このバスステートコン
トローラＢＳＣには、ＤＭＡ転送などの際に入出力され
るデータを一時的に保持する例えば３２バイトのような
記憶容量を有するデータバッファＤＢＦが設けられてい
る。

【００１６】ＤＭＡコントローラ（ＤＭＡＣ）１３０
は、ＤＭＡＣモジュール３１０とＤＤＴモジュール３３
０とから構成されている。ＤＭＡＣモジュール３１０は
２チャネルすなわちＤＭＡ転送をしたい外部周辺装置を
２つまで接続可能なシステムに対応するモジュール、Ｄ
ＤＴモジュール３３０は３チャネル以上の外部周辺装置
からのデータ転送要求を可能にするためのモジュールで
ある。このうち、ＤＭＡＣモジュール３１０は単独で搭
載可能なモジュールであるのに対し、ＤＤＴモジュール
３３０はＤＭＡＣモジュール３１０と組み合わせること
により有効に機能するモジュールである。

【００１７】上記ＤＭＡＣモジュール３１０には、ＤＤ
Ｔモードを有効にするか無効にするかを指定するビット
ＤＤＴやＤＤＴモードで外部周辺装置からのデータ転送
要求受付け可能なチャネル数を４チャネルまたは８チャ
ネルに切り替えるためのビットＤＢＬなどを有する図２
（Ａ）のようなオペレーションレジスタ（ＤＭＡＯＲ）
３１１が設けられており、ＣＰＵ１１１がソフトウェア
処理でこのオペレーションレジスタ（ＤＭＡＯＲ）３１
１のＤＤＴビットに“１”を立てることによって、ＤＤ
Ｔモードが有効にされる。オペレーションレジスタ（Ｄ
ＭＡＯＲ）３１１のＤＤＴビットが“０”にされている
場合には、２チャネルのみ外部周辺装置からのデータ転
送要求によるデータ転送可能な動作状態（以下、ノーマ
ルモードと称する）となる。

【００１８】なお、図２（Ａ）のオペレーションレジス
タのビット構成図において、ＰＲ１，ＰＲ０ビットは同
時に複数のチャネルに転送要求があった場合に実行する
チャネルの優先順位を指定するビット、ＡＥビットはＤ
ＭＡ転送中にアドレスエラーが発生したことを示すフラ
グ、ＮＭＩビットはマスク不能な割込みが入力されたこ
とを示すフラグで、ＤＭＡ転送中にこのビットが“１”
にセットされると全チャネルの転送が中断されるように
構成されている。さらに、ＤＭＥビットは、ＤＭＡコン
トローラ全体の起動許可ビットで、このビットおよび各
チャネルのコントロールレジスタＣＨＣＲ内のＤＥビッ
トを“１”にセットするとそのチャネルの転送が許可さ
れるようになっている。

【００１９】また、ＤＭＡＣモジュール３１０には、各
チャネルに対応して、データの転送元アドレスが入るソ
ースアドレスレジスタ（ＳＡＲ０〜７）３１２や転送先
アドレスが入るディスティネーションアドレスレジスタ
（ＤＡＲ０〜７）３１３、転送回数を保持する回数レジ
スタ（ＤＭＡＴＣＲ０〜７）３１４、リードまたはライ
トのいずれであるかや転送方法、転送サイズ、動作モー
ドなどを指定するコントロールレジスタ（ＣＨＣＲ０〜
７）３１５が設けられている。

【００２０】さらに、ＤＭＡＣモジュール３１０には、
これらのレジスタの制御を行なうレジスタ制御回路３１
６や、上記コントロールレジスタ３１５内の転送サイズ
を参照して回数レジスタ３１４の値を更新する回数制御
回路３１７、レジスタ制御回路３１６に起動をかける起
動制御回路３１８、いずれのチャネルのデータ転送を優
先させるか制御する優先制御回路３１９、上記各レジス
タとバスステートコントローラＢＳＣとを接続するバス
インタフェース回路３２０などが設けられている。

【００２１】一方、ＤＤＴモジュール３３０には、外部
バスより入力される所定のフォーマットのコマンドコー
ドを保持するコマンドバッファ３３１とそのコマンドコ
ードをデコードして所定の制御信号を生成するコマンド
デコーダ３３２と、８チャネルのうち７チャネルＣＨ１
〜ＣＨ７に対応したリクエストキューＲＱ１〜ＲＱ７を
有するＤＭＡ転送要求制御回路３３３とが設けられてい
る。

【００２２】特に制限されるものでないが、この実施例
においては、チャネルＣＨ０にはデータ転送要求を受け
付けたか否かを示すフラグ（ＤＭＡ転送要求受け付けフ
ラグ）がＤＤＴモジュール３３０内に設けられ、リクエ
ストキューは設けられていない。外部バスは、特に制限
されるものではないが、６４ビットのデータバスと２６
ビットのアドレスバスにより構成される。この実施例の
マイクロプロセッサは、外部データバスは６４ビット幅
のほか、３２ビット幅としても使用できるようにされて
いる。

【００２３】ノーマルモードにおいては、チャネル０お
よびチャネル１に対するＤＭＡ転送要求はそれぞれ専用
の外部端子ＤＲＥＱ０＃（＃はロウレベルが有効レベル
であることを意味する）およびＤＲＥＱ１＃からの信号
の入力により行なわれる。一方、ＤＤＴモードにおける
ＤＭＡ転送要求は外部バスを介した所定のフォーマット
のコマンドコードにより行なわれる。

【００２４】コマンドコードには、図３に示すように、
転送要求を行なう外部デバイスすなわちチャネル番号が
入るフィールドＩＤと、バイト単位、ワード単位、ロン
グワード単位、クワッドワード単位、３２バイトのよう
なブロック単位など転送データのサイズを指定するフィ
ールドＳＺと、転送モード（シングルアドレス転送、バ
ースト転送、サイクルスチール転送など）を指定するフ
ィールドＭＤと、転送回数を示すフィールドＣＯＵＮＴ
と、転送元アドレスや転送先アドレスなどが入るフィー
ルドＡＤＤＲＥＳＳなどが設けられている。なお、図３
（Ａ）はデータバス幅が６４ビットであるシステムに使
用されるコマンド、図３（Ｂ）はバス幅が３２ビットで
あるシステムに使用されるコマンドである。なお、図３
（Ａ）ではビット４７〜３２、また図３（Ｂ）ではビッ
ト２８および１５〜０はビット情報として無効なリザー
ブ領域である。

【００２５】ＤＤＴモードに設定されたシステムでは、
外部から外部端子ＤＲＥＱ０＃をアサートすると、ＤＤ
Ｔモジュール３３０がそれを認知してバスステートコン
トローラ１４０に通知する。すると、バスステートコン
トローラ１４０はＤＭＡコントローラ１３０のためにバ
スの使用権を確保してバスアベイラブル信号ＢＡＶＬ＃
をアサートする。その状態で、上記ＤＭＡ転送要求コマ
ンドが入力されるとＤＤＴモジュール３３０のＤＴＲコ
マンドバッファ３３１に取り込まれて、ＤＭＡ転送要求
制御回路３３３によっていずれのチャネルの対する転送
要求か判定されて、対応するリクエストキューＲＱ１〜
ＲＱ７に要求が保持される。

【００２６】また、この実施例においては、コマンドコ
ード内の情報に基づいてＤＭＡＣモジュール３１０内の
チャネル０のレジスタに転送アドレスや転送回数、転送
方法などが設定される。他のチャネル１〜７はリクエス
トを受け付けると、制御レジスタに設定された動作を実
行する。そして、転送要求を受けた時に現在実行中のＤ
ＭＡ転送がなければバスステートコントローラ１４０に
対してバスの使用要求がなされ、バスが確保されると起
動制御回路によってＤＭＡ転送が開始されるとともに、
この転送処理中に次のＤＭＡ転送要求が入ってくると、
その要求がいずれのチャネルか判定されて、対応するリ
クエストキューＲＱ１〜ＲＱ７に保持される。

【００２７】チャネル０に対応するリクエストキューは
ないため、チャネル０に対する転送要求は前述したよう
に、１回しか行なえない。リクエストキューがない代わ
りに、ＤＤＴモジュール３３０内にチャネル０に対する
転送要求があったことを示すフラグ（図示省略）が設け
られている。

【００２８】ＤＭＡ転送要求コマンドによるリクエスト
キューのクリアは、ＤＭＡ転送要求コマンド内の未使用
のビットを使用して行なうようにしても良いが、この実
施例においては、ＤＭＡ転送要求コマンドの所定のビッ
ト組合せで行なうようにされている。表１にはリクエス
トキューのクリアを指示するコマンドのビット構成例を
示す。なお、表１において、最初の“ＤＢＬ”は、オペ
レーションレジスタに設けられている４チャネルと８チ
ャネルの切り替えビットで、ＤＢＬが“０”のときは４
チャネルが、またＤＢＬが“１”のときは８チャネルが
指定される。

【００２９】ＤＢＬを除くＩＤ、ＭＤ、ＳＺ、ＣＯＵＮ
ＴがＤＭＡ転送要求コマンドに含まれるコードで、ＩＤ
はチャネル番号、ＭＤは転送モード、ＳＺは転送データ
サイズ、ＣＯＵＮＴは転送回数である。表１のように、
ＩＤが“００”に設定されているということは本来チャ
ネル０を指定するという意味であり、このＩＤが有効と
されチャネル０に対する転送要求コードが入力されるこ
ともある。ただし、チャネル０に対する転送要求の際に
はＭＤが“１０”または“１１”でＳＺが“１１０”と
する組合せは禁止されている。この実施例のＤＡＭコン
トローラ１３０においては、この禁止された組合せを利
用してリクエストキューのクリア要求を入力することが
できるようにされている。

【００３０】ところで、前述したように、ＤＢＬビット
が“０”のときは４チャネルが、またＤＢＬが“１”の
ときは８チャネルが指定される。ＤＢＬが“０”にされ
ている４チャネル有効システムでは、表１のＡ欄のよう
に、ＩＤが“００”、ＭＤが“１０”、ＳＺが“１１
０”されたＤＭＡ転送要求コマンドが入力されると、全
チャネル１〜７のリクエストキューＲＱ１〜ＲＱ７がク
リアされる。また、チャネル０に関しては前記ＤＭＡ転
送要求受け付けフラグがクリアされる。ＤＤＴモジュー
ル３３０内のデコーダ３３２には、このようなコマンド
をデコードしてフラグクリア信号ＦＣＬＲを生成する機
能が設けられている。なお、このとき、ＣＯＵＮＴフィ
ールドにはどのようなコードがあっても構わない。

【００３１】

【表１】

【００３２】ＤＢＬが“１”にされている８チャネル有
効システムでは、表１のＢ欄のように、ＩＤが“０
０”、ＭＤが“１０”、ＳＺが“１１０”されたＤＭＡ
転送要求コマンドが入力されると、４チャネル指定の場
合と同様に、全チャネル１〜７のリクエストキューＲＱ
１〜ＲＱ７がクリアされる。また、Ｃ欄のように、ＩＤ
が“００”、ＭＤが“１１”、ＳＺが“１１０”された
ＤＭＡ転送要求コマンドが入力されると、そのときＣＯ
ＵＮＴフィールドに格納されているコードに対応したい
ずれかのチャネル１〜７のリクエストキューＲＱ１〜Ｒ
Ｑ７がクリアされる。ＤＤＴモジュール３３０内のデコ
ーダ３３２には、このようなコマンドをデコードして対
応するリクエストキューのクリア信号ＣＬＲ１〜ＣＬＲ
７を生成する機能が設けられている。

【００３３】さらに、本実施例のＤＡＭコントローラ１
３０においては、ＣＰＵ１１１がプログラムを実行する
ことによっても各チャネル１〜７のリクエストキューＲ
Ｑ１〜ＲＱ７およびＤＤＴモジュール３３０内のＤＭＡ
転送要求受け付けフラグをクリアする仕組みが設けられ
ている。

【００３４】具体的には、各チャネル毎に設けられてい
るチャネルコントロールレジスタ（ＣＨＣＲ）３１５内
に、図２（Ｂ）に示すように、キューをクリアさせるた
めのビット“ＱＣＬ”が設けられ、このビットに“１”
が書き込まれると、ワンショットパルスからなるキュー
クリア信号ｑｕｅｃｌｒ１〜７が生成されてＤＤＴモジ
ュール３３０へ供給され、対応するチャネル１〜７のリ
クエストキューＲＱ１〜ＲＱ７がクリアされるように構
成されている。

【００３５】また、このとき同時にチャネル０に関して
はフラグクリア信号ｆｃｌｒが生成されて、ＤＭＡ転送
要求受け付けフラグがクリアされる。なお、ビット“Ｑ
ＣＬ”は、書き込まれた“１”は直ちに“０”にされ、
このビットを読み出すと必ず“０“であるように構成さ
れている。

【００３６】なお、図２（Ｂ）において、符号“ＴＥ”
で示されているビットは、ＤＭＡ転送要求コマンドで指
定された転送回数分のＤＭＡ転送が終了した時点で設定
されるビットである。従って、このビット“ＴＥ”が
“１”されたときに自動的に対応するチャネル１〜７の
リクエストキューＲＱ１〜ＲＱ７をクリアするような仕
組みを設けることによっても転送要求が残ったままにな
る状態を回避することはできるが、ユーザの中にはその
ような転送要求はキューに残したままにしておけるよう
なシステムを構成したいユーザもいると考えられる。従
って、本実施例のような構成を有するＬＳＩの方が使い
勝手がよいという利点がある。

【００３７】次に、ＤＤＴモードにおけるチャネル１〜
７に対するＤＭＡ転送要求コマンドの入力と、それに応
じたＤＭＡ転送の動作手順を、図４のタイミングチャー
トを用いて説明する。ＤＤＴモードに設定されたシステ
ムで外部装置が本実施例のマイクロプロセッサにＤＭＡ
転送要求をする場合、バスステートコントローラＢＳＣ
から出力されるバス状態を示すバスアベイラブル信号Ｂ
ＡＶＬ＃がハイレベルであることを確認してから、ＤＭ
Ａ転送要求信号ＤＲＥＱ＃をロウレベルにアサートする
（タイミングｔ１）。すると、バスステートコントロー
ラＢＳＣは、ＤＭＡコントローラ１３０のためにバスの
使用権を確保してバスアベイラブル信号ＢＡＶＬ＃をロ
ウレベルに変化させる（タイミングｔ２）。外部装置は
これを確認すると、ＤＭＡ転送要求コマンドの転送を示
す信号ＴＲ＃をロウレベルにアサートするとともにＤＭ
Ａ転送要求コマンドＤＴＲを外部バスを使用して入力す
る（タイミングｔ３）。

【００３８】すると、ＤＭＡコントローラ１３０内部で
上記入力されたＤＭＡ転送要求コマンドが解析されて、
いずれのチャネルに対するＤＭＡ転送であるか、また転
送モードや転送サイズ、転送回数等が判別されて対応す
るレジスタへの設定等、ＤＭＡ転送のための準備が行な
われる。それから、所定サイクル経過後に、ロウアドレ
スストローブ信号ＲＡＳやカラムアドレスストローブ信
号ＣＡＳ、ライトイネーブル信号ＷＥでロウアドレスス
トローブ・バンクアクティブ（ＢＡ）とリード（ＲＤ）
を指定して、ロウアドレスＲＡとカラムアドレスＣＡを
順に出力する（タイミングｔ４，ｔ５）。そして、所定
サイクル後に、アクノリッジ信号ＴＤＡＣＫがロウレベ
ルにアサートされ、転送元の装置から外部データバス上
にＤＭＡ転送によるデータＤ０，Ｄ１，Ｄ２……が出力
される（タイミングｔ６）。

【００３９】なお、この実施例のマイクロプロセッサに
おいては、チャネル１〜７に関するＤＭＡ転送の場合に
は、識別情報信号ＩＤ０，ＩＤ１とバスアベイラブル信
号ＢＡＶＬ＃を使って、ＤＭＡ転送中のチャネルの番号
を外部へ知らせるように構成されている。つまり、バス
アベイラブル信号ＢＡＶＬ＃は、ＤＭＡ転送中はチャネ
ル番号を示すコードの一部ＩＤ２＃とされる。

【００４０】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば上記
実施例では、ＤＭＡ転送要求を保持するリクエストキュ
ーＲＱ１〜ＲＱ７をハードウェアとソフトウェアのいず
れでもクリアできるように構成されているが、ハードウ
ェアによるクリアまたはソフトウェアによるクリアのい
ずれか一方のみ行なえるように構成しても良い。

【００４１】また、上記実施例では、ＤＤＴモードで使
用可能なチャネル１〜７に対してのみＤＭＡ転送要求を
保持するリクエストキューＲＱ１〜ＲＱ７を設けている
が、ＤＭＡＣモジュール３１０内にもノーマルモードで
使用可能なチャネル０と１に対応したリクエストキュー
を設け、かつこのリクエストキューをハードウェアとソ
フトウェアあるいはハードウェアまたはソフトウェアで
クリアできるように構成しても良い。

【００４２】さらに、上記実施例では、データ転送要求
コマンド内の転送回数フィールドＣＯＵＮＴを用いてキ
ューをクリアするチャネルを指定するコードを格納する
ようにしているが、コマンドコード内の未使用のビット
フィールドを用いてチャネル指定コードを入れるように
しても良い。また、チャネル数が増加した場合には、デ
ータ転送要求コマンド内の転送回数フィールドＣＯＵＮ
Ｔと未使用のビットを組み合わせてチャネル指定コード
を与えるように構成するようにしても良い。

【００４３】また、リクエストキューをクリアする信号
をチップ外部から直接入力するための外部端子を設ける
ようにしても良い。この場合、入力端子は各チャネルと
１対１で設けても良いし、チップ内部にデコーダを設け
ておいて外部でエンコードした信号を入力するように構
成しても良い。

【００４４】さらに、データ転送要求コマンドを用いて
リクエストキューをクリアする場合、データ転送要求と
キューのクリアとを１つのコマンドで同時に行なうよう
に構成することも可能である。この場合、このコマンド
が入力されたなら、ＤＭＡコントローラ内では、先ず指
定されたチャネルのリクエストキューをクリアした後、
転送要求の受付処理を行なうようにすれば良い。これに
より、データ転送要求コマンドの挿入回数と、ＤＭＡ転
送回数とが必ず一致するようになるので、データ転送要
求コマンドの挿入回数を計数できる外部装置であれば、
ＤＭＡ転送回数分だけデータ転送要求コマンドを挿入す
れば良くなることから、システムおよびアプリケーショ
ンプログラムの構築が容易になる。

【００４５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＤＭＡ
コントローラを備えたマイクロプロセッサに適用した場
合について説明した、本発明はそれに限定されるもので
なく、マイクロプロセッサとは別のＬＳＩとして構成さ
れたＤＭＡコントローラにも適用することができる。

【００４６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、制御レジ
スタの設定をやり直さなくてもＤＭＡ転送処理を実行で
きるとともに、不要なＤＭＡ転送を実行しなくてもリク
エストキューをクリアできるため、システムのスループ
ットが向上するようになる。また、ＤＭＡ転送要求を行
なう周辺装置にＤＭＡ転送要求の出力回数を確認できる
ようにするためのカウンタなどの回路を設けることな
く、リクエストキューに転送要求が残ったままＤＭＡ転
送が終了するのを回避することができるようになり、こ
れによってユーザの設計負担が大きくなったりシステム
が複雑になるのを防止することができる。

【図面の簡単な説明】

【図１】本発明が適用されるＣＰＵとＤＭＡコントロー
ラとを備えたマイクロプロセッサの一実施例の概略構成
を示すブロック図である。

【図２】ＤＭＡコントローラ内にあるオペレーションレ
ジスタとチャネルコントロールレジスタの構成例を示す
ビット構成図である。

【図３】実施例のマイクロプロセッサにおいてＤＭＡコ
ントローラに与えるコマンドの構成例を示すコマンドフ
ォーマット図である。

【図４】実施例のマイクロプロセッサにおいてコマンド
によりＤＭＡコントローラに対してリクエストキューの
クリアを要求する際の各種信号のタイミングを示すタイ
ミングチャートである。

【符号の説明】

１１１ ＣＰＵ（中央処理ユニット） １３０ ＤＭＡコントローラ １４０ バスステートコントローラ ２００ 周辺モジュール ３１０ ＤＭＡＣモジュール ３３０ ＤＤＴモジュール ３１１ オペレーションレジスタ ３１２ ソースアドレスレジスタ ３１３ ディスティネーションアドレスレジスタ ３１４ 転送回数レジスタ ３１５ チャネルコントロールレジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上原 素記 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 ▲高▼須賀 知哉 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 鈴木 高明 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 越戸 孝司 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5B061 BA03 DD08 DD11

Claims (6)

【特許請求の範囲】
1. 【請求項１】 中央処理ユニットを介さずにメモリと周
   辺回路もしくは周辺装置との間のデータ転送を制御する
   データ転送制御回路であって、 複数のチャネルに関してデータの転送制御が可能に構成
   され、前記複数のチャネルの少なくとも一部のチャネル
   に対応して複数のデータ転送要求を保持可能なキューを
   備えるとともに、 上記キューに保持されているデータ転送要求を無効にす
   る無効化手段が設けられていることを特徴とするデータ
   転送制御回路。
2. 【請求項２】 少なくとも中央処理ユニットと、該中央
   処理ユニットを介さずにメモリと周辺回路もしくは周辺
   装置との間のデータ転送を制御するデータ転送制御回路
   とを備えたデータ処理装置であって、 上記データ転送制御回路は、 複数のチャネルに関してデータの転送制御が可能に構成
   され、前記複数のチャネルの少なくとも一部のチャネル
   に対応して複数のデータ転送要求を保持可能なキューを
   備えるとともに、 上記キューに保持されているデータ転送要求を無効にす
   る無効化手段が設けられていることを特徴とするデータ
   処理装置。
3. 【請求項３】 上記複数のチャネルのそれぞれに対応し
   てデータ転送制御のためのレジスタを備え、これらのレ
   ジスタには対応するチャネルのデータ転送要求の無効を
   指定するビットが設けられ、該ビットが上記中央処理ユ
   ニットによって操作されることにより対応するチャネル
   のデータ転送要求の無効にされるように構成されている
   ことを特徴とする請求項２に記載のデータ処理装置。
4. 【請求項４】 上記無効化手段は、上記データ転送制御
   回路に供給される所定のコマンドコードをデコードして
   指定されたチャネルに対応したキューに保持されている
   データ転送要求を無効にする信号を生成するデコーダに
   より構成されていることを特徴とする請求項２に記載の
   データ処理装置。
5. 【請求項５】 上記キューを無効にすべきチャネルを指
   定するコードは、上記コマンドのデータ転送要求時にデ
   ータ転送回数を指定するコードが格納されるフィールド
   を利用して与えられるように構成されてなることを特徴
   とする請求項５に記載のデータ処理装置。
6. 【請求項６】 少なくとも中央処理ユニットと、該中央
   処理ユニットを介さずにメモリと周辺回路もしくは周辺
   装置との間のデータ転送を制御するデータ転送制御回路
   とを備えたデータ処理装置であって、 上記データ転送制御回路は、 複数のチャネルに関してデータの転送制御が可能に構成
   され、前記複数のチャネルの少なくとも一部のチャネル
   に対応して複数のデータ転送要求を保持可能なキューを
   備えるとともに、 上記キューに保持されているデータ転送要求を無効にす
   るための信号を入力する端子が設けられていることを特
   徴とするデータ処理装置。