JP2003281077A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【課題】 ランダムなデータ量でも高速に効率よくＤＭ
Ａデータ転送を行うことを可能とした半導体集積回路装
置とＤＭＡデータ転送方法を提供する。 【解決手段】 中央処理ユニットと、インタフェイス回
路と、上記インタフェイス回路を介したデータ転送を行
うＤＭＡＣとを備えた半導体集積回路装置において、１
回の転送開始から転送終了割り込みまでにおいて動的に
転送サイズを変更するＤＭＡ転送スケジューリングを行
うことを可能としたＤＭＡブリッジを上記ＤＭＡＣに設
け、中央処理ユニットと、インタフェイス回路と、上記
インタフェイス回路を介してデータ転送を行うＤＭＡＣ
とを搭載した半導体集積回路装置におけるＤＭＡデータ
転送方法として、１回の転送開始から転送終了割り込み
までに動的に転送サイズの変更可能としたＤＭＡ転送ス
ケジューリングを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体集積回路
装置に関し、ダイレクト・メモリ・アクセス・コントロ
ーラ（以下、単にＤＭＡＣという）を含む１チップマイ
クロコンピュータ等の半導体集積回路装置に利用して有
効な技術に関するものである。

【０００２】

【従来の技術】マイクロコンピュータにおいて、中央処
理ユニット(Central Processing Unit：ＣＰＵと略す)
が負担すべきデータ処理量が多くなると、マイクロコン
ピュータのデータ処理能力を向上させるのは難しくな
る。そこで、ＣＰＵに代わってデータ転送制御を行うた
めの周辺モジュールを組み込むことによって、ＣＰＵの
データ処理負担を分散させることが可能になる。そのよ
うな周辺モジュールとして例えばＤＭＡＣ（Direct Mem
ory Access Controller ：ダイレクト・メモリ・アクセ
ス・コントローラ）がある。

【０００３】ＤＭＡＣを内蔵した従来のマイクロコンピ
ュータは、ＤＭＡ転送を行う際、ＣＰＵがＤＭＡＣにデ
ータ転送に必要な制御情報（転送アドレス、転送回数、
転送モード、転送方向等）を初期設定している。ＤＭＡ
Ｃについて記載された文献の例としては、１９９６年４
月１９日付日経ＢＰ社発行の「コンピュータの構成と設
計［下］」第５２０頁及び第５２１頁がある。

【０００４】

【発明が解決しようとする課題】ＣＰＵと周辺モジュー
ルとしてオーディオデジタル、携帯電話、液晶、フラツ
シュメモリ、ＵＳＢ等のインタフェイスを搭載した１チ
ップマイクロコンピュータがある。上記のマイクロコン
ピュータにおいて、外部のデバイスヘのデータ転送に
は、上記ＣＰＵの負荷を低減させる為にＤＭＡＣが用い
られる。従来のＤＭＡＣを使用したＤＭＡ転送は転送元
アドレスから転送先アドスに決められた転送サイズのデ
ータを決められた回数転送するとＤＭＡ転送終了割り込
みを発生するものである。

【０００５】上記ＵＳＢモジュールの仕様検討にあた
り、ＵＳＢ内蔵メモリ⇔外付けＳＤＲＡＭ間のデータ転
送効率を向上させるためＤＭＡ転送機能を追加すること
が必要となった。一般にオペレーティングシステム（以
下ＯＳという）を実装してＤＭＡ転送割り込み制御を行
った場合、１回の割り込み発生で数μ秒のオーバヘッド
が生じてしまうことが知られている。ユーザがランダム
なデータ量をＤＭＡ転送する場合には、図１０のフロー
チャート図に示したようにソフトウェアが転送サイズと
転送回数をスケジューリングして転送を行うことにな
る。例えば、ユーザが３９バイトのデータをＤＭＡ転送
しようとした場合、ソフトウェアは３２バイト転送１回
＋ロングワード転送１回＋バイト転送３回のＤＭＡ転送
スケジュールを行う。本ケースでは、ループ１を３回通
るので３回の割り込みが発生することになり、１回あた
り数μ秒のオーバヘッドが生じるために転送効率の向上
を妨げてしまうものである。

【０００６】この発明の目的は、ランダムなデータ量で
も高速に効率よくＤＭＡデータ転送を行うことを可能と
した半導体集積回路装置とＤＭＡデータ転送方法を提供
することにある。この発明の他の目的は、使い勝手のよ
いＤＭＡＣを含む半導体集積回路装置とＤＭＡデータ転
送方法を提供することにある。この発明の前記ならびに
そのほかの目的と新規な特徴は、本明細書の記述および
添付図面から明らかになるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。中央処理ユニットと、インタフェイス
回路と、上記インタフェイス回路を介したデータ転送を
行うＤＭＡＣとを備えた半導体集積回路装置において、
１回の転送開始から転送終了割り込みまでにおいて動的
に転送サイズを変更するＤＭＡ転送スケジューリングを
行うことを可能としたＤＭＡブリッジを上記ＤＭＡＣに
設ける。

【０００８】中央処理ユニットと、インタフェイス回路
と、上記インタフェイス回路を介してデータ転送を行う
ＤＭＡＣとを搭載した半導体集積回路装置におけるＤＭ
Ａデータ転送方法として、１回の転送開始から転送終了
割り込みまでに動的に転送サイズの変更可能としたＤＭ
Ａ転送スケジューリングを行う。

【０００９】

【発明の実施の形態】図１には、この発明に係る半導体
集積回路装置（システムＬＳＩ）の一実施例の概略ブロ
ック図が示されている。この実施例のシステムＬＳＩ１
は、ＵＳＢモジュール５、バスステートコントローラ
（以下、単にＢＳＣという）７、ＤＭＡコントローラ
（以下、単にＤＭＡＣという）１４、中央処理ユニット
（以下、単にＣＰＵという）８とこれらを接続する周辺
モジュールバス６、外部バス１０及びブリッジバス１３
から構成される。外部バス１０は、外付けＳＤＲＡＭ
（シンクロナス・ダイナミック・ランダム・アクセス・
メモリ）１１に接続され、周辺モジュールはこのＳＤＲ
ＡＭ間でＤＭＡ転送を行う。

【００１０】特に制限されないが、上記ＳＤＲＡＭ１１
は３２バイトブロック転送をサポートし、連続サイクル
で３２バイトデータのリード／ライトが可能である。 Ｕ
ＳＢモジュール５は、ＵＳＢホストコア３＋共有メモリ
２で構成され、ＵＳＢホストコア３は共有メモリ２に対
してのみデータアクセスを行う。このため、ＵＳＢモジ
ュール５自体は、ＤＭＡ転送を要求することができな
い。従ってＤＭＡ転送を行う場合にはＣＰＵ８がＤＭＡ
Ｃ１４に対しＤＭＡ転送指定を行う。

【００１１】この実施例では、ＤＭＡブリッジ１２をＤ
ＭＡＣ１４に内蔵することによりＣＰＵ８が行う転送指
定は転送元／転送先アドレス並びに転送方向と、転送し
たいデータ量（ランダムなデータ量可）のみと簡略化す
る。つまり、従来必要であった転送データサイズ指定と
転送回数指定は必要ない。これらはＤＭＡブリッジ１２
が転送回数を最小にするよう計算して転送データサイズ
と転送回数をスケジューリングする。

【００１２】ＤＭＡブリッジ１２は、ＤＭＡトラザクシ
ョン（転送開始から転送終了割り込みまで）制御＋バッ
ファ制御部と、リード用バッファ、ライト用バッファと
を備える。リード用バッファとライト用バッファは、そ
れぞれ３２バイト×２面を持つようにされる。上記スケ
ジューリングされたＤＭＡリクエストは、上記ＤＭＡブ
リッジ１２によって管理され、同図に示すＤＭＡ転送パ
ス９間でＤＭＡ転送が行われる。リード用及びライト用
バッファで一旦データを蓄積するのはＳＤＲＡＭの３２
バイトブロック転送を最大限有効活用するためである。

【００１３】図２は、上記ＤＭＡブリッジ１２を用いた
データ転送動作の一例を説明するためのフローチャート
図である。前記のような従来方式のＤＭＡ転送フローで
はソフトウェアでＤＭＡ転送のスケジューリングを行う
ために、前記図１０に示したようにループ１を通過した
時に必ず転送完了割り込みによるオーバヘッドが生じて
しまう。従って、ループ１を通過する回数に比例してオ
ーバヘッドも増加してしまうものである。

【００１４】これに対して、本発明ではハードウェア
（ＤＭＡブリッジ１２）でＤＭＡ転送のスケジューリン
グを行うためループを通過しても転送完了割り込みが発
生しない。つまり、ユーザによるＤＭＡ転送リクエスト
があると、ハードウェアによるＤＭＡ転送のスケジュー
リングがなされ、スケジューリングに従って、まず転送
が全て完了したかが判定され、完了してないときにはＤ
ＭＡＣのレジスタ設定、ＤＭＡ転送開始、レジスタ指定
された転送サイズをレジスタ指定された転送回数だけ転
送実行し、ループ１により基に戻り、上記転送が全て完
了したとの判定により転送完了割り込みを実行するもの
である。このように、本発明ではループを通過する回数
に関係なくスケジューリングに基づく全ての転送が終了
した後、１回だけ転送完了割り込みが発生する。このた
めオーバヘッドを最小限に抑えることが可能である。

【００１５】図３には、この発明に係るＤＡＭＣの一実
施例のブロック図が示されている。同図において、この
実施例のＤＡＭＣ１４は、ＤＭＡＯＲ、ＤＡＲ、ＤＡ
Ｒ、ＤＭＡＴＣＲ、ＣＨＣＲの各レジスタと回数制御、
レジスタ制御、起動制御及び要求優先制御部といった一
般的なＤＭＡＣ部１５に、ＤＭＡブリッジ１２が組み込
まれて構成される。

【００１６】上記ＤＭＡＣ部１５の各レジスタは、以下
の通りである。ＤＭＡＯＲは、ＤＭＡオペレーションレ
ジスタであり、ＤＭＡＣの転送モードを指定するレジス
タである。ＳＡＲは、ＤＭＡソースアドレスレジスタで
あり、転送元アドレスを指定する。上記ＤＭＡブリッジ
は、データ転送要求フォーマット信号を使用して本レジ
スタを書き換えることが可能である。ＤＡＲは、ＤＭＡ
ディスティネーションアドレスレジスタであり、転送先
アドレスを指定する。上記ＤＭＡブリッジは、データ転
送要求フォーマット信号を使用して本レジスタを書き換
えることが可能である。ＤＭＡＴＣＲは、ＤＭＡトラン
スファカウントレジスタであり、ＤＭＡＣの転送回数を
指定する。ＤＭＡブリッジは、データ転送要求フォーマ
ット信号を使用して本レジスタを書き換えることが可能
である。ＣＨＣＲは、ＤＭＡチャネルコントロールレジ
スタであり、ＤＭＡＣの動作モード、転送方法を指定す
る。ＤＭＡブリッジは、データ転送要求フォーマット信
号を使用して本レジスタを書き換えることが可能であ
る。

【００１７】ＤＭＡブリッジ１２の主要部は、ブリッジ
バスマスタ部１８、バス調停部２２、エンディアン変換
部２１、２面構成ＳＤＲＡＭリード用バッファ１９、２
面構成ＳＤＲＡＭライト用バッファ２０、ＤＭＡトラン
ザクション制御／バッファ制御部１７とレジスタＤＭＡ
ＵＣＲ、ＤＭＡＵＡＲ、ＤＭＡＵＤＡＲ、ＤＭＡＢＲＧ
ＣＲ、ＤＭＡＵＲＷＳＺを備える。ここで、ＤＭＡＵＣ
Ｒは、ＤＭＡ ＵＳＢコントロールレジスタであり、転
送開始とリセットを指定する。ＤＭＡＵＳＡＲは、ＤＭ
Ａ ＵＳＢソースアドレスレジスタであり、転送元アド
レスを指定する。ＤＭＡＵＤＡＲは、ＤＭＡ ＵＳＢデ
ィスティネーションアドレスレジスタであり、転送先ア
ドレスを指定する。ＤＭＡＢＲＧＣＲは、ＤＭＡ ＢＲ
Ｇコントロールレジスタであり、割り込みイネーブルと
割り込みステータスフラグを持つ。ＤＭＡＵＲＷＳＺ
は、ＤＭＡ ＵＳＢ Ｒ／Ｗサイズレジスタであり、転
送データ量と転送方向を指定する。ブリッジバス１３
は、ＵＳＢとＤＭＡＣを接続するバスであり、ＤＭＡＣ
内蔵バッファとのデータ転送に使用される。

【００１８】上記ブリッジバスマスタ部１８は、ＤＭＡ
転送時におけるブリッジバスのバスマスタであり、バス
調停部２２は、ＤＭＡＣとＣＰＵの間でブリッジバスの
調停を行う。エンディアン変換部２１は、ワード単位と
バイト単位のエンディアン変換を行う。２面構成ＳＤＲ
ＡＭリード用バッファ（３２バイト×２）１９は、転送
効率を向上させるため２面で構成されるＳＤＲＡＭリー
ド用バッファであり、２面構成ＳＤＲＡＭライト用バッ
ファ（３２バイト×２）２１は、転送効率を向上させる
ため２面で構成されるＳＤＲＡＭライト用バッファであ
る。

【００１９】ＤＭＡ転送完了信号１６は、ＤＭＡブリッ
ジ１２の要求した転送の実行が完了したことを通知する
信号であり、ＤＭＡＣ部１５からＤＭＡブリッジ１２に
伝えられる。ＤＭＡトランザクション制御／バッファ制
御部１７は、ＤＭＡトランザクションのスケジューリン
グを管理するとともにバッファの制御を行う。周辺モジ
ュールバスインタフェイス部２３は、周辺モジュールバ
スインタフェイスである。周辺モジュールバス６は、周
辺モジュールを接続するバスである。外部バス１０は、
前記のようなＳＤＲＡＭが接続されるバスである。割り
込み信号２４は、ＤＭＡブリッジ１２がスケジューリン
グに基づく全ての転送を完了したことを示す割り込み信
号でありＣＰＵに伝えられる。

【００２０】転送要求信号（ＳＤＲＡＭ→ＵＳＢ方向）
２５は、ＳＤＲＡＭ→ＵＳＢ（周辺モジュール）方向の
データ転送をＳＤＲＡＭに対し要求する信号であり、転
送要求信号（ＵＳＢ→ＳＤＲＡＭ方向）２６は、ＵＳＢ
（周辺モジュール）→ＳＤＲＡＭ方向のデータ転送をＳ
ＤＲＡＭに対し要求する信号であり、転送元／転送先ア
ドレス信号２７は、ＳＤＲＡＭに対し指定する転送元／
転送先アドレス信号である。ＤＭＡブリッジ１２は、デ
ータ転送要求フォーマット信号２８を使用してＤＭＡＣ
内の制御レジスタに転送リクエストをライトする。この
転送リクエストは、“転送元／先アドレス" 、“転送デ
ータサイズ" 、“転送回数" 、“転送方向" 等のＤＭＡ
転送に必要な情報が全て含まれる。

【００２１】図４には、この発明に係るＤＡＭＣのデー
タ転送動作の一例を説明するためのフローチャート図が
示されている。この実施例のデータ転送動作は、ＳＤＲ
ＡＭライト時のＤＭＡ転送動作に向けられている。この
実施例では、７９バイトのデータをＤＭＡ転送する手順
がソフトウェアとハードウェアとの処理に分けて示され
ている。

【００２２】図４に従って、ＤＭＡブリッジのレジスタ
設定がソフトウェアにより行われる。まず、割り込みを
イネーブルにセットし、ＤＭＡＵＤＡＲにＳＤＲＡＭの
ライト先頭アドレスを設定して転送先アドレスを指定
し、ＤＭＡＵＳＡＲに共有メモリのリード先頭アドレス
を設定して転送元アドレスを指定し、ＤＭＡＵＲＷＳＺ
にライト指定、７９バイト転送指定をして転送方向（リ
ード／ライト）、転送データ量をセットした後に、ＤＭ
ＡＵＣＲＵのスタートビットに１をセットする。転送を
開始するまでのソフトウェアの設定はこれで終了であ
る。

【００２３】この後ＤＭＡブリッジは、７９バイトのデ
ータをＤＭＡ転送する上で最も効率のよい転送サイズと
転送回数の組み合わせを算出し、ＤＭＡ転送スケジュー
ルを組む。本ケースでは３２バイトブロツク転送×２回
＋ロングワード転送×２回＋バイト転送×３回というス
ケジュールを組むことになる。(ＳＤＲＡＭの３２バイト
境界問題に関しては後述する）。

【００２４】３２バイトブロツク転送では、まずＵＳＢ
の共有メモリ（ＳＲＡＭ）よりのようにロングワード
転送×８回で３２バイト（ｂｙｔｅ）のデータをリード
しバッファに蓄積する。この後ＤＭＡブリッジがの
ようにデータ転送フォーマット（ＳＤＲＡＭライト要
求）を出力し、従来のＤＭＡＣ制御レジスタ群が書き換
えられることでＤＭＡ転送が開始される。この時、の
ような３２バイトブロック転送の完了は、ＤＭＡブリッ
ジが管理しているためユーザは監視する必要はない。従
って割り込み発生は必要ない。以下同様にして、
及びのようにして回目の３２バイトブロック転送が行
われる。

【００２５】のロングワード転送では、まずＵＳＢの
共有メモリよりロングワード転送×３回で１２バイトの
データをリードしバッファに蓄積する。この後ＤＭＡ
ブリッジがのようにデータ転送フォーマット（ＳＤＲ
ＡＭライト要求）を出力し、ＤＭＡＣ制御レジスタ群が
書き換えられることでのようなＤＭＡ転送（ロングワ
ード転送×３回）が行われる。この時も、のロングワ
ード転送の完了はＤＭＡブリッジが管理しているためユ
ーザは監視する必要はない。従って割り込み発生は必要
ない。

【００２６】のようなバイト転送では、まずＵＳＢの
共有メモリよりのようにロングワード転送×３回で１
２バイトのデータ（有効データは３バイト）をリードし
バッファに蓄積する。この後ＤＭＡブリッジがのよう
なデータ転送フォーマット（ＳＤＲＡＭライト要求）を
出力し、ＤＭＡＣ制御レジスタ群が書き換えられること
でのようなＤＭＡ転送（バイト転送×３回）が行われ
る。この時も、のバイト転送の完了はＤＭＡブリッジ
が管理しているためユーザは監視する必要はない。従っ
て割り込み発生は必要ない。

【００２７】以上でスケジューリングされた全てのＤＭ
Ａ転送が完了したことになる。 ＤＭＡブリッジは、全て
のＤＭＡスケジュールを完了すると割り込みステータス
フラグをセットしＣＰＵに対し転送完了割り込みを発生
する。ここで初めてユーザは割り込みによってＤＭＡ転
送が全て完了したことを認識し、割り込み処理を行う。
必要な割り込み処理を行った後ＤＭＡブリッジの割り込
みステータスフラグをクリアして転送完了割り込み処理
を完了する。

【００２８】図５には、この発明に係るＤＡＭＣのデー
タ転送動作の一例を説明するためのフローチャト図が示
されている。この実施例のデータ転送動作は、ＳＤＲＡ
Ｍリード時のＤＭＡ転送動作に向けられている。この実
施例でも、７９バイトのデータをＤＭＡ転送する手順が
ソフトウェアとハードウェアの処理にわけて示されてい
る。

【００２９】図５に従って、ソフトウェアによりＤＭＡ
ブリッジのレジスタ設定が行われる。まず前記同様に割
り込みをイネーブルにセットし転送先アドレス、転送元
アドレス、転送方向（リード／ライト）、転送データ量
をセットした後にＤＭＡ転送スタートビッをセットす
る。転送を開始するまでのソフトウェアの設定はこれで
終了である。

【００３０】前記ライト時と異なり、リード時はのよ
うに常に３２ブロック転送でバッファに３２バイトのデ
ータが蓄積される。これはＤＭＡブリッジがバッファ内
の有効データのみを共有メモリ（ＳＲＡＭ）へ転送する
ことができるためである。これにより、外部バスの占有
率を低減させている。ＳＤＲＡＭの３２バイト境界問題
に関しては後述する。本ケースでは、のような３２バ
イトブロック転送×３回というスケジュールを組むこと
になる。合計で９６バイトになるが有効データをＤＭＡ
ブリッジが管理するため実際に共有メモリ（ＳＲＡＭ）
へ転送されるデータは７９バイトである。

【００３１】１回目の３２バイトブロック転送では、
のようにまずＤＭＡブリッジがのようなデータ転送フ
ォーマット（ＳＤＲＡＭリード要求）を出力し、ＤＡＭ
Ｃ制御レジスタ群が書き換えられＤＭＡ転送が開始され
る。この時のような３２バイトブロック転送の完了は
ＤＭＡブリッジが管理しているためユーザは監視する必
要はない。従って割り込み発生は必要ない。バッファ
に３２バイトのデータが蓄積されるとＤＭＡブリッジは
のようにロングワード転送×８回で共有メモリ（ＳＲ
ＡＭ）にデータ転送を行う。

【００３２】１回目と同様に２回目も３２バイトブロッ
ク転送とのようにロングワード転送×８回で共有メ
モリにデータ転送が行われる。３回目の３２バイトブロ
ック転送ではまずＤＭＡブリッジがのようなデータ転
送フォーマット（ＳＲＡＭリード要求）を出力し、ＤＭ
ＡＣ制御レジスタ群が書き換えられＤＭＡ転送が開始さ
れる。この時のような３２バイトブロック転送の完了
はＤＭＡブリッジが管理しているためユーザは監視する
必要はない。従って割り込み発生は必要ない。バッファ
に３２バイトのデータが蓄積されるとＤＭＡブリッジは
有効データのみを抜き出してのようなロングワード転
送×３回と、のようなバイト転送×３回とで共有メモ
リ（ＳＲＡＭ）にデータ転送を行う。

【００３３】ＤＭＡブリッジは全てのＤＭＡスケジュー
ルを完了すると割り込みステータスフラグをセットしＣ
ＰＵに対し転送完了割り込みを発生する。ここで初めて
ソフトウェアは割り込みによってＤＭＡ転送が全て完了
したことを認識し、割り込み処理を行う。必要な割り込
み処理を行った後ＤＭＡブリッジの割り込みステータス
フラグをクリアして転送完了割り込み処理を完了する。

【００３４】図６と図７にＤＭＡライトトランザクショ
ン時のＤＭＡスケジューリング並びにバッファ制御フロ
ーチャート図が示されている。制御はバッファを中心に
バッファライト側とバッファリード側に分割される。図
６バッファライト側の制御フローである。図７バッファ
リード側の制御フローである。

【００３５】図８と図９にＤＭＡリードトランザクショ
ン時のＤＭＡスケジューリング並びにバッファ制御フロ
ーチャート図が示されている。制御はバッファを中心に
バッファライト側とバッファリード側に分割される。図
８はバッファライト側の制御フローである。図９はバッ
ファリード側の制御フローである。

【００３６】ＳＤＲＡＭの３２バイト境界問題における
ＤＭＡ転送スケジューリングの方法について説明する。
本転送サイズをＤＭＡブリッジのスケジューリングに組
み込めるかが本発明の有効性を左右する大きなポイント
である。 ３２バイトブロック転送は、連続サイクルで３
２バイトのリード／ライトが可能なためＳＤＲＡＭに対
して最も効率のよいアクセス方法である。しかし、ＳＤ
ＲＡＭの構造上、リード／ライト開始アドレスの下位８
ビットがｈ００以外では３２バイトの連続した領域をア
クセスすることが出来ないという欠点がある。これが３
２バイト境界問題である。

【００３７】ＤＭＡブリッジは以下のスケジューリング
制御によって３２バイト境界問題を克服している。スケ
ジューリング制御はＳＤＲＡＭライト時とＳＤＲＡＭリ
ード時で異なる。ＳＤＲＡＭライト時ユーザがＤＭＡＵ
ＤＡＲに設定した転送先アドレスの下位８ビットがｈ０
０以外である場合はＤＭＡブリッジが管理する転送先ア
ドレスがｈ００になるまでロングワード転送もしくはバ
イト転送を使用してＤＭＡ転送を行う。ＤＭＡブリッジ
が管理する転送先アドレスの下位８ビットがｈ００且
つ、残りの転送データ量が３２バイト以上の時に３２バ
イトブロック転送を使用してＤＭＡ転送を行う。

【００３８】ＤＭＡブリッジが管理する転送先アドレス
の下位８ビットがｈ００且つ、残りの転送データ量が３
２バイト未満の時はロングワード転送もしくはバイト転
送を使用してＤＭＡ転送を行う。ユーザがＤＭＡＵＳＡ
Ｒに設定した転送元アドレスの下位８ビットがｈ００以
外である場合は、さかのぼってｈ００から３２バイトブ
ロック転送でバッファに蓄積する。この時、バッファ内
には有効データと無効データが混在するが、ＤＭＡブリ
ッジは有効データのみ共有メモリ（ＳＲＡＭ）に転送す
る。

【００３９】ＤＭＡブリッジが管理する転送先アドレス
の下位８ビットがｈ００且つ、残りの転送データ量が３
２バイト以上ある場合は、ｈ００から３２バイトブロッ
ク転送でバッファに蓄積する。この時、バッファ内のデ
ータは全て有効データであるので、ＤＭＡブリッジは３
２バイトのデータを共有メモリ（ＳＲＡＭ）に転送す
る。

【００４０】ＤＭＡブリッジが管理する転送先アドレス
の下位８ビットがｈ００且つ、残りの転送データが３２
バイト未満の場合は、ｈ００から３２バイトブロック転
送でバッファに蓄積する。この時、バッファ内には有効
データと無効データが混在するが、ＤＭＡブリッジは有
効データのみ共有メモリ（ＳＲＡＭ）に転送する。

【００４１】この実施例では、上記の問題を解決するた
めのＤＭＡトランザクション（転送開始から転送終了割
り込みまで）において動的に転送サイズを変更ことを特
徴としたＤＭＡ転送スケジューリングを行うモジュール
“ＤＭＡブリッジ”をＤＭＡＣに内蔵するものである。
上記のスケジューリングの対象は転送サイズ（３２バイ
トブロック転送、ロングワード転送、バイト転送）の組
み合わせと転送回数である。

【００４２】ＤＭＡブリッジは自動的に数が最小になる
ように転送サイズの組み合わせと転送回数を算出し、Ｄ
ＭＡ転送のスケジューリングを行うことが可能であり、
ユーザはＤＭＡＣに対し転送元アドレスから転送先アド
レスヘ転送したいデータ量（ランダム量可）を指定する
だけでよい。

【００４３】ＤＭＡブリッジは、ＤＭＡＣ内の制御レジ
スタを直接書き換えることによってスケジューリングに
基づくＤＭＡ転送を行う。ＤＭＡブリッジは自ら作成し
たＤＭＡ転送スケジューリングに基づいて転送状況を管
理するため、ユーザは全ての転送スケジュールを終了し
た後の割り込みのみを監視すればよい。

【００４４】ＳＤＲＡＭとのＤＭＡ転送を想定し、ＤＭ
ＡＣ内にＳＤＲＡＭリード／ライト用にそれぞれ３２バ
イト×２面のバッファを内蔵した。これによりＳＤＲＡ
Ｍアクセスで最も効率のよい３２バイトブロック転送
（転送サイズ）に対応することを可能とした。ＳＤＲＡ
ＭリードＤＭＡ転送は常に３２バイトブロック転送を用
い、一旦ＤＭＡブリッジ内バッファに蓄積して必要なデ
ータだけを転送先アドレスに転送する方式を採用した。
これによりＳＤＲＡＭが接続されるデータバスの占有率
を低減することができる。

【００４５】上記の実施例によれば、ＤＭＡ転送のスケ
ジュールをハードウェアが自動的に行うため、ソフトウ
ェアでＤＭＡ転送スケジュールを行う必要がなくなる。
ユーザはオーバヘッドに関わるＤＭＡ割り込み要求の回
数を気にすることなく、ランダムなデータ量をＤＭＡ転
送指定することが可能となる。ＤＭＡ転送割り込み要求
の回数が軽減されるため、オーバヘッドを最小限に抑え
ることが出来、チップ全体のデータ転送効率が向上す
る。ランダムなデータ量を常に要求するモジュールでも
容易に、スケジューリングに基づくＤＭＡ転送機能を追
加することが可能になる。

【００４６】以上本発明者よりなされた発明を実施例に
基づき具体的に説明したが、本願発明は前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲で種
々変更可能であることはいうまでもない。例えば、ＤＭ
Ａブリッジに設けられるＳＤＲＡＭ等のメモリ機能に対
応してバッファの構成は種々の実施形態を採ることがで
きる。各レジスタは、前記のようなＤＭＡデータ転送を
行うようにするものであれば何であってもよい。また、
組み合わせる転送単位もＤＭＡＣがサポートする仕様に
より種々の実施形態を採ることが出来る。この発明は、
中央処理ユニットと、インタフェイス回路と、上記イン
タフェイス回路を介したデータ転送を行うＤＭＡＣとを
備えたシステムＬＳＩ等の各種半導体集積回路装置に広
く利用できる。

【００４７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。中央処理ユニットと、インタフェイス
回路と、上記インタフェイス回路を介したデータ転送を
行うＤＭＡＣとを備えた半導体集積回路装置において、
１回の転送開始から転送終了割り込みまでにおいて動的
に転送サイズを変更するＤＭＡ転送スケジューリングを
行うことを可能としたＤＭＡブリッジを上記ＤＭＡＣに
設けることにより、ＤＭＡ転送のスケジュールをハード
ウェアが自動的に行うためオーバヘッドに関わるＤＭＡ
割り込み要求の回数を気にすることなく、ランダムなデ
ータ量をＤＭＡ転送を効率よく行うことができる。

【００４８】中央処理ユニットと、インタフェイス回路
と、上記インタフェイス回路を介してデータ転送を行う
ＤＭＡＣとを搭載した半導体集積回路装置におけるＤＭ
Ａデータ転送方法として、１回の転送開始から転送終了
割り込みまでに動的に転送サイズの変更可能としたＤＭ
Ａ転送スケジューリングを行うようにすることにより、
ＤＭＡ転送のスケジュールをハードウェアが自動的に行
うためオーバヘッドに関わるＤＭＡ割り込み要求の回数
を気にすることなく、効率よくランダムなデータ量をＤ
ＭＡ転送を行うことができる。

【図面の簡単な説明】

【図１】この発明に係る半導体集積回路装置（システム
ＬＳＩ）の一実施例を示す概略ブロック図である。

【図２】図１のＤＭＡブリッジ１２を用いたデータ転送
動作の一例を説明するためのフローチャート図である。

【図３】この発明に係るＤＡＭＣの一実施例を示すブロ
ック図である。

【図４】この発明に係るＤＡＭＣのデータ転送動作の一
例を説明するためのフローチャート図である。

【図５】この発明に係るＤＡＭＣのデータ転送動作の一
例を説明するためのフローチャート図である。

【図６】この発明に係るＤＭＡライトトランザクション
時のＤＭＡスケジューリング並びにバッファ制御（バッ
ファライト側）フローチャート図である。

【図７】この発明に係るＤＭＡライトトランザクション
時のＤＭＡスケジューリング並びにバッファ制御（バッ
ファリード側）フローチャート図である。

【図８】この発明に係るＤＭＡリードトランザクション
時のＤＭＡスケジューリング並びにバッファ制御（バッ
ファライト側）フローチャート図である。

【図９】この発明に係るＤＭＡリードトランザクション
時のＤＭＡスケジューリング並びにバッファ制御（バッ
ファリード側）フローチャート図である。

【図１０】従来のＤＭＡ転送動作を説明するためのフロ
ーチャート図である。

【符号の説明】

１…システムＬＳＩ、２…共有メモリ、３…ＵＳＢホス
トコア、４…モジュール内部データバス、５…ＵＳＢモ
ジュール、６…周辺モジュールバス、７…ＢＳＣ、８…
ＣＰＵ、９…ＤＭＡ転送パス、１０…外部バス、１１…
外付けＳＤＲＡＭ、１２…ＤＭＡブリッジ、１３…ブリ
ッジバス、１４…ＤＭＡＣ、１５…ＤＭＡ部、１６…Ｄ
ＭＡ転送完了信号、１７…ＤＭＡトランザクション制御
／バッファ制御、１８…ブリッジバスマスタ部、１９…
ＳＤＲＡＭリード用バッファ、２０…ＳＤＲＡＭライト
用バッファ、２１…エンディアン変換部、２２…バス調
停部、２３…周辺モジュールバスインタフェイス部、２
４…割り込み信号、２５…対ＳＤＲＡＭ転送要求信号
（ＳＤＲＡＭ→ＵＳＢ方向）、２６…対ＳＤＲＡＭ転送
要求信号（ＵＳＢ→ＳＤＲＡＭ方向）、２７…転送元／
先アドレス信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西岡 直俊 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 (72)発明者 吉田 裕 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 岡田 崇 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 早川 幹 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 鈴木 高明 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5B061 DD09 DD11 5B062 CC01 DD08 JJ03

Claims (5)

【特許請求の範囲】
1. 【請求項１】 中央処理ユニットと、 インタフェイス回路と、 上記インタフェイス回路を介したデータ転送を行うＤＭ
   ＡＣとを備え、 上記ＤＭＡＣは、１回の転送開始から転送終了割り込み
   までにおいて動的に転送サイズを変更するＤＭＡ転送ス
   ケジューリングを行うことを可能としたＤＭＡブリッジ
   を含むものであることを特徴とする半導体集積回路装
   置。
2. 【請求項２】 請求項１において、 上記ＤＭＡブリッジは、複数バイトブロック単位転送、
   ロングワード単位転送、ワード単位転送及びバイト単位
   転送からなる転送サイズの組み合わせと転送回数により
   上記ＤＭＡ転送スケジューリングを行うことを特徴とす
   る半導体集積回路装置。
3. 【請求項３】 請求項２において、 上記転送スケジューリングは、転送回数が最小になるよ
   うな転送サイズの組み合わせと転送回数を計算すること
   により決定されるものであることを特徴とする半導体集
   積回路装置。
4. 【請求項４】 中央処理ユニットと、 インタフェイス回路と、 上記インタフェイス回路を介してデータ転送を行うＤＭ
   ＡＣとを搭載した半導体集積回路装置におけるＤＭＡデ
   ータ転送方法であって、 １回の転送開始から転送終了割り込みまでに動的に転送
   サイズの変更可能としたＤＭＡ転送スケジューリングを
   行うことを特徴とするＤＭＡデータ転送方法。
5. 【請求項５】 請求項４において、 上記転送スケジューリングは、転送回数が最小になるよ
   うな複数バイトブロック単位転送、ロングワード単位転
   送、ワード単位転送及びバイト単位転送からはなる転送
   サイズの組み合わせと転送回数を計算することにより決
   定されるものであることを特徴とするＤＭＡデータ転送
   方法。