JP2003114448A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2003114448A JP2003114448A JP2001308578A JP2001308578A JP2003114448A JP 2003114448 A JP2003114448 A JP 2003114448A JP 2001308578 A JP2001308578 A JP 2001308578A JP 2001308578 A JP2001308578 A JP 2001308578A JP 2003114448 A JP2003114448 A JP 2003114448A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- common electrode
- crystal display
- thin film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 画素表示に線欠陥のない液晶表示装置を提供
する。 【解決手段】 液晶表示装置は、基板上に2次元配列さ
れた複数の薄膜トランジスタ20と、前記薄膜トランジ
スタに信号を供給するゲート配線14と、前記薄膜トラ
ンジスタに信号を供給し、前記ゲート配線と交差してい
るソース配線15と、前記薄膜トランジスタと接続され
ている表示用の画素電極21と、前記画素電極の電圧を
保持する共通電極11とを備え、前記共通電極は、前記
基板上で前記ゲート配線と立体的に交差する交差部分に
おいて、前記共通電極から分離可能な分離部19を備え
た複数の経路からなる分離パターン16を備える。前記
共通電極は、好ましくは、レーザ光の照射で共通電極か
ら分離可能な分離部を備える。
する。 【解決手段】 液晶表示装置は、基板上に2次元配列さ
れた複数の薄膜トランジスタ20と、前記薄膜トランジ
スタに信号を供給するゲート配線14と、前記薄膜トラ
ンジスタに信号を供給し、前記ゲート配線と交差してい
るソース配線15と、前記薄膜トランジスタと接続され
ている表示用の画素電極21と、前記画素電極の電圧を
保持する共通電極11とを備え、前記共通電極は、前記
基板上で前記ゲート配線と立体的に交差する交差部分に
おいて、前記共通電極から分離可能な分離部19を備え
た複数の経路からなる分離パターン16を備える。前記
共通電極は、好ましくは、レーザ光の照射で共通電極か
ら分離可能な分離部を備える。
Description
【0001】
【発明の属する技術分野】本発明は、透明画素電極と薄
膜トランジスタとを2次元に配した液晶表示装置に関す
る。
膜トランジスタとを2次元に配した液晶表示装置に関す
る。
【0002】
【従来の技術】液晶を用いた液晶表示装置は、各方面に
広く使用されている。特に、基板上に2次元配列させた
薄膜トランジスタ(以下、TFTと称する)を用いた液
晶表示装置に関する技術の進歩は、目を見張るものがあ
る。
広く使用されている。特に、基板上に2次元配列させた
薄膜トランジスタ(以下、TFTと称する)を用いた液
晶表示装置に関する技術の進歩は、目を見張るものがあ
る。
【0003】従来の液晶表示装置の配線について、図4
の平面図を用いて説明する。従来の液晶表示装置は、図
4に示すように、アレイ基板上に2次元配列させた薄膜
トランジスタ60を備え、各薄膜トランジスタ60に色
信号を供給するソース配線55と、オン・オフ信号を供
給するゲート配線54とが互いに直交して設けられてい
る。このソース配線55とゲート配線54とを選択する
ことによって、2次元配列している薄膜トランジスタ6
0の中から特定の薄膜トランジスタ60を選択すること
ができる。また、各画素部は、2次元配列された薄膜ト
ランジスタ60と、透明電極を用いた画素電極61と、
画素電極61の電圧を保持するための補助容量62とを
備えている。さらに、この補助容量62に基準信号を与
える共通電極線B52と、共通電極線B52に電圧信号
を分配する共通電極線A51とが設けられている。この
共通電極線A51は、共通電極線B52とコンタクトウ
ィンドウ53で接続されている。
の平面図を用いて説明する。従来の液晶表示装置は、図
4に示すように、アレイ基板上に2次元配列させた薄膜
トランジスタ60を備え、各薄膜トランジスタ60に色
信号を供給するソース配線55と、オン・オフ信号を供
給するゲート配線54とが互いに直交して設けられてい
る。このソース配線55とゲート配線54とを選択する
ことによって、2次元配列している薄膜トランジスタ6
0の中から特定の薄膜トランジスタ60を選択すること
ができる。また、各画素部は、2次元配列された薄膜ト
ランジスタ60と、透明電極を用いた画素電極61と、
画素電極61の電圧を保持するための補助容量62とを
備えている。さらに、この補助容量62に基準信号を与
える共通電極線B52と、共通電極線B52に電圧信号
を分配する共通電極線A51とが設けられている。この
共通電極線A51は、共通電極線B52とコンタクトウ
ィンドウ53で接続されている。
【0004】
【発明が解決しようとする課題】従来の液晶表示装置で
は、共通電極51とゲート配線54とは、基板上で立体
的に近接して交差している。そのため、フォトリソグラ
フィ工程、成膜工程、エッチング工程等の各プロセスに
おける不良や、その後に受けた静電気等の種々の原因に
よって、図4に示すように、交差している共通電極51
とゲート配線54との間に電気的に短絡した短絡部58
を生じる場合がある。共通電極51とゲート配線54と
の間に短絡部58が生じた場合、液晶パネル表示の中
で、この短絡部58によって短絡したゲート配線54に
接続されている一列の薄膜トランジスタによる一列分の
画素が線欠陥となり、画質を著しく低下させることとな
る。しかし、その後の検査で、共通電極51とゲート配
線54との短絡部58が発見されてもこれを修復するこ
とは困難であり、不良品として処理されてしまう。この
ため、画素表示に線欠陥のない液晶表示装置及びその応
用機器を安定に供給出来なかった。
は、共通電極51とゲート配線54とは、基板上で立体
的に近接して交差している。そのため、フォトリソグラ
フィ工程、成膜工程、エッチング工程等の各プロセスに
おける不良や、その後に受けた静電気等の種々の原因に
よって、図4に示すように、交差している共通電極51
とゲート配線54との間に電気的に短絡した短絡部58
を生じる場合がある。共通電極51とゲート配線54と
の間に短絡部58が生じた場合、液晶パネル表示の中
で、この短絡部58によって短絡したゲート配線54に
接続されている一列の薄膜トランジスタによる一列分の
画素が線欠陥となり、画質を著しく低下させることとな
る。しかし、その後の検査で、共通電極51とゲート配
線54との短絡部58が発見されてもこれを修復するこ
とは困難であり、不良品として処理されてしまう。この
ため、画素表示に線欠陥のない液晶表示装置及びその応
用機器を安定に供給出来なかった。
【0005】そこで、本発明の目的は、画素表示に線欠
陥のない液晶表示装置を提供することである。
陥のない液晶表示装置を提供することである。
【0006】
【課題を解決するための手段】本発明に係る液晶表示装
置は、基板上に2次元配列された複数の薄膜トランジス
タと、前記薄膜トランジスタのゲートに接続されるゲー
ト配線と、前記薄膜トランジスタのソースに接続され、
前記ゲート配線と交差しているソース配線と、前記薄膜
トランジスタと接続されている表示用の画素電極と、前
記画素電極に接続され、前記ソース電極と交差する共通
電極とを備え、前記基板上で前記ゲート配線と立体的に
交差する前記共通電極の交差部分は、分岐した複数の経
路からなることを特徴とする。
置は、基板上に2次元配列された複数の薄膜トランジス
タと、前記薄膜トランジスタのゲートに接続されるゲー
ト配線と、前記薄膜トランジスタのソースに接続され、
前記ゲート配線と交差しているソース配線と、前記薄膜
トランジスタと接続されている表示用の画素電極と、前
記画素電極に接続され、前記ソース電極と交差する共通
電極とを備え、前記基板上で前記ゲート配線と立体的に
交差する前記共通電極の交差部分は、分岐した複数の経
路からなることを特徴とする。
【0007】本発明の液晶表示装置では、製造過程でゲ
ート配線と共通電極との短絡部が生じた場合、共通電極
のゲート配線と交差する交差部分に設けた複数の経路の
うち、該短絡部を含む経路を共通電極から分離すること
ができる。このように共通電極の短絡部を部分的に切り
離すことにより、ゲート配線と共通電極との短絡によっ
て液晶パネル上での線欠陥を解消することができる。
ート配線と共通電極との短絡部が生じた場合、共通電極
のゲート配線と交差する交差部分に設けた複数の経路の
うち、該短絡部を含む経路を共通電極から分離すること
ができる。このように共通電極の短絡部を部分的に切り
離すことにより、ゲート配線と共通電極との短絡によっ
て液晶パネル上での線欠陥を解消することができる。
【0008】また、本発明に係る液晶表示装置は、前記
液晶表示装置であって、前記複数の経路を構成するそれ
ぞれの経路は、レーザ光照射によって分離可能な材料か
らなる分離部を備えていることを特徴とする。
液晶表示装置であって、前記複数の経路を構成するそれ
ぞれの経路は、レーザ光照射によって分離可能な材料か
らなる分離部を備えていることを特徴とする。
【0009】さらに、本発明に係る液晶表示装置は、前
記液晶表示装置であって、前記複数の経路を構成するそ
れぞれの経路の幅は、20μm以下であることを特徴と
する。
記液晶表示装置であって、前記複数の経路を構成するそ
れぞれの経路の幅は、20μm以下であることを特徴と
する。
【0010】またさらに、本発明に係る液晶表示装置
は、前記液晶表示装置であって、前記複数の経路は、前
記共通電極の長手方向に平行であることを特徴とする。
は、前記液晶表示装置であって、前記複数の経路は、前
記共通電極の長手方向に平行であることを特徴とする。
【0011】また、本発明に係る液晶表示装置は、前記
液晶表示装置であって、前記複数の経路は、前記ゲート
配線の長手方向に平行であることを特徴とする。
液晶表示装置であって、前記複数の経路は、前記ゲート
配線の長手方向に平行であることを特徴とする。
【0012】
【発明の実施の形態】本発明の実施の形態に係る液晶表
示装置について以下に添付図面を用いて説明する。な
お、各図では、同一の箇所については同一の符号を付し
ている。
示装置について以下に添付図面を用いて説明する。な
お、各図では、同一の箇所については同一の符号を付し
ている。
【0013】(実施の形態1)本発明の実施の形態1に
係る液晶表示装置について、図1を参照しながら説明す
る。この液晶表示装置は、基板上に薄膜トランジスタ
(TFT)20が2次元配列されている。また、薄膜ト
ランジスタ20にオン・オフ信号を供給するための列方
向信号線(ゲート配線)14と、薄膜トランジスタ20
に色信号を供給するための行方向信号線配線(ソース配
線)15とが互いに直交して配置されている。このソー
ス配線15とゲート配線14とを選択することによっ
て、2次元配列している薄膜トランジスタ20の中から
特定の薄膜トランジスタ20を選択することができる。
さらに、各画素部の構成要素について説明する。画素部
は、薄膜トランジスタ20と、ITO電極等の透明電極
を用いた画素電極21と、薄膜トランジスタ20の電圧
を保持するための補助容量22とからなる。補助容量2
2には、共通電極線B12から基準信号が与えられてい
る。また、共通電極線B12には、共通電極線A11か
ら電圧信号を分配されている。この共通電極線A11
は、共通電極線B12とコンタクトウインドウ13で接
続している。
係る液晶表示装置について、図1を参照しながら説明す
る。この液晶表示装置は、基板上に薄膜トランジスタ
(TFT)20が2次元配列されている。また、薄膜ト
ランジスタ20にオン・オフ信号を供給するための列方
向信号線(ゲート配線)14と、薄膜トランジスタ20
に色信号を供給するための行方向信号線配線(ソース配
線)15とが互いに直交して配置されている。このソー
ス配線15とゲート配線14とを選択することによっ
て、2次元配列している薄膜トランジスタ20の中から
特定の薄膜トランジスタ20を選択することができる。
さらに、各画素部の構成要素について説明する。画素部
は、薄膜トランジスタ20と、ITO電極等の透明電極
を用いた画素電極21と、薄膜トランジスタ20の電圧
を保持するための補助容量22とからなる。補助容量2
2には、共通電極線B12から基準信号が与えられてい
る。また、共通電極線B12には、共通電極線A11か
ら電圧信号を分配されている。この共通電極線A11
は、共通電極線B12とコンタクトウインドウ13で接
続している。
【0014】次に、この液晶表示装置の特徴について説
明する。この液晶表示装置において、共通電極11は、
ゲート配線14と交差する箇所において、複数の経路か
らなる分離パターン16を備えている。共通電極11と
ゲート配線14との間で製造時に何かの原因で短絡部1
8が発生した場合、共通電極11に形成した複数の経路
を含む分離パターン16のうち短絡部18を含む経路の
両端19をレーザ光の照射によって共通電極11から部
分的に切り離すことができる。これによって、共通電極
11とゲート配線14との短絡を解消することができ
る。具体的には、各経路はレーザ光の照射によって切断
できる材料からなる分離部19を備えている。分離パタ
ーン16を構成している複数の経路のうち、短絡部18
を含む経路の両端の分離部19にレーザ光を照射して共
通電極11から分離する。このようにして、短絡部18
を共通電極11から分離することによって、この液晶パ
ネルを修復することができる。即ち、画面上の線欠陥不
良の救済ができ、線欠陥のない製品とする事ができる。
そこで、材料や工数のロスを削減することができる。な
お、共通電極11の分離パターン16を構成する複数の
経路は、物理的成膜法、化学的成膜法。フォトリソグラ
フィ法、エッチング等により形成することができる。
明する。この液晶表示装置において、共通電極11は、
ゲート配線14と交差する箇所において、複数の経路か
らなる分離パターン16を備えている。共通電極11と
ゲート配線14との間で製造時に何かの原因で短絡部1
8が発生した場合、共通電極11に形成した複数の経路
を含む分離パターン16のうち短絡部18を含む経路の
両端19をレーザ光の照射によって共通電極11から部
分的に切り離すことができる。これによって、共通電極
11とゲート配線14との短絡を解消することができ
る。具体的には、各経路はレーザ光の照射によって切断
できる材料からなる分離部19を備えている。分離パタ
ーン16を構成している複数の経路のうち、短絡部18
を含む経路の両端の分離部19にレーザ光を照射して共
通電極11から分離する。このようにして、短絡部18
を共通電極11から分離することによって、この液晶パ
ネルを修復することができる。即ち、画面上の線欠陥不
良の救済ができ、線欠陥のない製品とする事ができる。
そこで、材料や工数のロスを削減することができる。な
お、共通電極11の分離パターン16を構成する複数の
経路は、物理的成膜法、化学的成膜法。フォトリソグラ
フィ法、エッチング等により形成することができる。
【0015】なお、共通電極11とゲート配線14との
間に生じる短絡部18を分離するための複数の経路から
なる分離パターン16について、スリット17を2本用
いて3本の経路で構成した場合について説明したが、こ
れに限定されない。分離パターン16として、スリット
を3本以上用いて、4本以上の経路を形成してもよい。
また、分離パターン16を構成する各経路の幅、換言す
れば、分離パターン間のピッチ距離(分離部19に相
当)を20μm以下にすることにより、各経路を分離す
るのに必要なレーザ光照射量を低減することができる。
これによって、各経路を分離する際のダメージを少なく
することができ、表示品位の悪化を防止する事が出来
る。
間に生じる短絡部18を分離するための複数の経路から
なる分離パターン16について、スリット17を2本用
いて3本の経路で構成した場合について説明したが、こ
れに限定されない。分離パターン16として、スリット
を3本以上用いて、4本以上の経路を形成してもよい。
また、分離パターン16を構成する各経路の幅、換言す
れば、分離パターン間のピッチ距離(分離部19に相
当)を20μm以下にすることにより、各経路を分離す
るのに必要なレーザ光照射量を低減することができる。
これによって、各経路を分離する際のダメージを少なく
することができ、表示品位の悪化を防止する事が出来
る。
【0016】また、液晶表示装置の基板に垂直方向の構
成を、図2の断面図を用いて説明する。この液晶表示装
置35は、図2に示すように、薄膜トランジスタ(TF
T)を用いたマトリクス型のアレイ基板31の上に、液
晶33が配向されて配置されている。その上面に対向電
極(カラーフィルタ)基板32を備え、アレイ基板31
と対向電極32とを挟むように偏向板4がそれぞれ設け
られている。次に、それぞれの構成要素の機能について
説明する。まず、アレイ基板31には、映像信号を書き
込むための薄膜トランジスタが2次元マトリクスで配置
されている。また、対向電極32は、液晶の動作を制御
するための基準電圧を与える。液晶33は、アレイ基板
31上の画素電極と対向電極32との間の電界により配
向性が変化して、透過光を偏光させる。さらに、上下2
枚の偏光板34は、それぞれ自然光を所定の方向に偏光
した直線偏光に変えるが、互いの偏光方向をあらかじめ
調整しておくことによって、液晶による偏光を受けた透
過光や反射光の通過を調整することができる。
成を、図2の断面図を用いて説明する。この液晶表示装
置35は、図2に示すように、薄膜トランジスタ(TF
T)を用いたマトリクス型のアレイ基板31の上に、液
晶33が配向されて配置されている。その上面に対向電
極(カラーフィルタ)基板32を備え、アレイ基板31
と対向電極32とを挟むように偏向板4がそれぞれ設け
られている。次に、それぞれの構成要素の機能について
説明する。まず、アレイ基板31には、映像信号を書き
込むための薄膜トランジスタが2次元マトリクスで配置
されている。また、対向電極32は、液晶の動作を制御
するための基準電圧を与える。液晶33は、アレイ基板
31上の画素電極と対向電極32との間の電界により配
向性が変化して、透過光を偏光させる。さらに、上下2
枚の偏光板34は、それぞれ自然光を所定の方向に偏光
した直線偏光に変えるが、互いの偏光方向をあらかじめ
調整しておくことによって、液晶による偏光を受けた透
過光や反射光の通過を調整することができる。
【0017】以上のように構成された液晶表示装置にお
いて、アレイ基板の画素部のパターンの一部について、
図3の等価回路を用いて説明する。この液晶表示装置
は、図3の等価回路に示すように、2次元配列された薄
膜トランジスタと画素電極とからなる画素部44を備え
ている。また、この画素部44を構成する薄膜トランジ
スタにオン・オフ信号を与える列方向のゲート配線14
と、画素部44に電圧信号を与える行方向のソース配線
15とが互いに直交して配列されている。さらに、ゲー
ト配線14は、ゲートドライバーIC41に接続され、
ソース配線15は、ソースドライバーIC42に接続さ
れている。なお、画素部44の電圧を保持するため、各
画素部44の補助容量22には共通電極線B12が接続
されている。一方、共通電極線B12は、共通電極線A
11から電圧信号が供給されている。
いて、アレイ基板の画素部のパターンの一部について、
図3の等価回路を用いて説明する。この液晶表示装置
は、図3の等価回路に示すように、2次元配列された薄
膜トランジスタと画素電極とからなる画素部44を備え
ている。また、この画素部44を構成する薄膜トランジ
スタにオン・オフ信号を与える列方向のゲート配線14
と、画素部44に電圧信号を与える行方向のソース配線
15とが互いに直交して配列されている。さらに、ゲー
ト配線14は、ゲートドライバーIC41に接続され、
ソース配線15は、ソースドライバーIC42に接続さ
れている。なお、画素部44の電圧を保持するため、各
画素部44の補助容量22には共通電極線B12が接続
されている。一方、共通電極線B12は、共通電極線A
11から電圧信号が供給されている。
【0018】
【発明の効果】本発明に係る液晶表示装置によれば、共
通電極において、ゲート配線と交差する交差部分に共通
電極からそれぞれの経路を分離可能な分離部を備えた複
数の経路からなる分離パターンを設けている。これによ
って、製造過程において、ゲート配線と共通電極線Aと
が短絡に至った場合に、短絡部を含む経路を分離部で共
通電極から分離することができる。その結果、共通電極
とゲート配線との短絡を解消することができ、共通電極
とゲート配線との間の短絡によって生じる画面上の線欠
陥を修復することができ、線欠陥のない製品とする事が
できる。そこで、材料や工数を抑制することができる優
れた液晶表示装置を実現できる。
通電極において、ゲート配線と交差する交差部分に共通
電極からそれぞれの経路を分離可能な分離部を備えた複
数の経路からなる分離パターンを設けている。これによ
って、製造過程において、ゲート配線と共通電極線Aと
が短絡に至った場合に、短絡部を含む経路を分離部で共
通電極から分離することができる。その結果、共通電極
とゲート配線との短絡を解消することができ、共通電極
とゲート配線との間の短絡によって生じる画面上の線欠
陥を修復することができ、線欠陥のない製品とする事が
できる。そこで、材料や工数を抑制することができる優
れた液晶表示装置を実現できる。
【図1】 本発明の実施の形態1に係る液晶表示装置の
アレイ基板の平面図である。
アレイ基板の平面図である。
【図2】 本発明の実施の形態1に係る液晶表示装置の
アレイ基板の等価回路図である。
アレイ基板の等価回路図である。
【図3】 本発明の実施の形態1に係る液晶表示装置の
液晶表示パネルの断面図である。
液晶表示パネルの断面図である。
【図4】 従来の液晶表示装置のアレイ基板の平面図で
ある。
ある。
11 共通電極線A
12 共通電極線B
13 コンタクトウインドウ
14 ゲート配線
15 ソース配線
16 分離パターン
17 スリット
18 短絡部
19 分離部
20 薄膜トランジスタ(TFT)
21 画素電極
22 補助容量(Cst)部
31 アレイ基板
32 対向電極(カラーフィルタ)基板
33 液晶
34 偏光板
35 液晶表示パネル
41 ゲートドライバIC
42 ソースドライバIC
43 ソース配線
44 画素部
51 共通電極線A
52 共通電極線B
53 コンタクトウインドウ
54 ゲート配線
55 ソース配線
58 短絡部
60 薄膜トランジスタ(TFT)
61 画素電極
62 補助容量(Cst)部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 西 哲夫
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Fターム(参考) 2H092 GA24 JA24 JB23 JB26 JB73
MA30 MA47 NA16 NA29
Claims (5)
- 【請求項1】 基板上に2次元配列された複数の薄膜ト
ランジスタと、 前記薄膜トランジスタのゲートに接続されるゲート配線
と、 前記薄膜トランジスタのソースに接続され、前記ゲート
配線と交差しているソース配線と、 前記薄膜トランジスタと接続されている表示用の画素電
極と、 前記画素電極に接続され、前記ソース電極と交差する共
通電極とを備え、 前記基板上で前記ゲート配線と立体的に交差する前記共
通電極の交差部分は、分岐した複数の経路からなること
を特徴とする液晶表示装置。 - 【請求項2】 前記複数の経路を構成するそれぞれの経
路は、レーザ光照射によって分離可能な材料からなる分
離部を備えていることを特徴とする請求項1に記載の液
晶表示装置。 - 【請求項3】 前記複数の経路を構成するそれぞれの経
路の幅は、20μm以下であることを特徴とする請求項
1又は2に記載の液晶表示装置。 - 【請求項4】 前記複数の経路は、前記共通電極の長手
方向に平行であることを特徴とする請求項1から3のい
ずれか一項に記載の液晶表示装置。 - 【請求項5】 前記複数の経路は、前記ゲート配線の長
手方向に平行であることを特徴とする請求項1から3の
いずれか一項に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001308578A JP2003114448A (ja) | 2001-10-04 | 2001-10-04 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001308578A JP2003114448A (ja) | 2001-10-04 | 2001-10-04 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003114448A true JP2003114448A (ja) | 2003-04-18 |
Family
ID=19127866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001308578A Pending JP2003114448A (ja) | 2001-10-04 | 2001-10-04 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003114448A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101082706A (zh) * | 2006-05-31 | 2007-12-05 | 株式会社日立显示器 | 液晶显示装置 |
WO2009133595A1 (ja) * | 2008-04-28 | 2009-11-05 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法 |
JP2011158663A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
-
2001
- 2001-10-04 JP JP2001308578A patent/JP2003114448A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101082706A (zh) * | 2006-05-31 | 2007-12-05 | 株式会社日立显示器 | 液晶显示装置 |
JP2007322640A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 液晶表示装置 |
WO2009133595A1 (ja) * | 2008-04-28 | 2009-11-05 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法 |
JP5379790B2 (ja) * | 2008-04-28 | 2013-12-25 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法 |
JP2011158663A (ja) * | 2010-01-29 | 2011-08-18 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5608245A (en) | Array on substrate with repair line crossing lines in the array | |
JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US8237881B2 (en) | Display panel, array substrate and manufacturing method thereof | |
EP2317493A1 (en) | Display apparatus and manufacturing method therefor, and active matrix circuit board | |
JPH08254712A (ja) | 液晶表示素子 | |
KR101187200B1 (ko) | 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치 | |
KR20070110166A (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
EP2337009B1 (en) | Display device, method for manufacturing same, and active matrix substrate | |
US7599036B2 (en) | In-plane switching active matrix liquid crystal display apparatus | |
JP3167633B2 (ja) | 液晶表示装置 | |
KR100592005B1 (ko) | 표시 장치용 전극 기판 | |
JPH03242625A (ja) | アクティブマトリクス型液晶表示装置 | |
JPS6097322A (ja) | 液晶マトリクスパネル | |
JP2003114448A (ja) | 液晶表示装置 | |
JP4571727B2 (ja) | 液晶表示パネル | |
KR100919192B1 (ko) | 리페어 배선을 포함하는 액정표시장치와 그 제조방법 | |
JP5216874B2 (ja) | 表示装置及びその製造方法、並びにアクティブマトリクス基板 | |
JPH05333376A (ja) | 液晶表示装置及びその駆動方法 | |
JP2624812B2 (ja) | 液晶表示装置および液晶表示パネルの製造方法 | |
JP2007047277A (ja) | 液晶表示装置 | |
JPH0750278B2 (ja) | 液晶表示装置 | |
JPH03100626A (ja) | アクティブマトリクス型液晶表示素子 | |
JPH03212620A (ja) | アクティブマトリクス型液晶表示装置 | |
KR101292584B1 (ko) | 액정표시장치와, 이의 구동방법 및, 이에 사용되는컬러필터 기판 | |
KR100871994B1 (ko) | 다수의 어레이셀을 포함하는 아이피티엠피에스 검사용 기판 |