JP2003114253A

JP2003114253A - 波形測定用半導体集積回路

Info

Publication number: JP2003114253A
Application number: JP2001307687A
Authority: JP
Inventors: Makoto Takamiya; 真高宮
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-10-03
Filing date: 2001-10-03
Publication date: 2003-04-18
Anticipated expiration: 2021-10-03
Also published as: JP3994713B2

Abstract

(57)【要約】【課題】簡単な測定方法で、ＬＳＩ上の高速かつ微弱
で範囲の広い電圧波形を高精度に測定することができる
測定回路を提供する。【解決手段】本発明による波形測定用半導体集積回路
１４は、サンプリングクロック信号４により入力波形１
の電圧値を参照して保持するサンプリングヘッド１２
と、このサンプリングヘッド１２で保持された電圧値を
増幅して出力するアンプ１３と、被測定半導体集積回路
１０に供給されているクロック信号３から周期の微少に
異なるサンプリングクロック信号４を生成しサンプリン
グヘッド１２に供給するサンプリングクロック発生ブロ
ック１１から構成される。これにより、簡単な測定方法
で、ＬＳＩ上の高速かつ微弱で範囲の広い電圧波形を高
精度に測定することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、波形測定用半導体
集積回路に関し、特に、波形測定回路とクロック発生ブ
ロックを内蔵した波形測定用半導体集積回路に関する。

【０００２】

【従来の技術】近年、集積回路内に構成されるトランジ
スタの性能・特性等が飛躍的な進歩を遂げている。この
様な傾向において、半導体集積回路においてシグナルイ
ンテグリティ（波形品質の完全性）の重要性と共に、波
形測定の困難さ等の新たな効果・問題点等も生じてい
る。この効果・問題点等を、項目別に以下に列挙する。

【０００３】（シグナルインテグリティの重要性）半導
体微細加工技術の進展により、トランジスタ性能は着実
に向上している。しかし、ＬＳＩ上の電源ノイズ、基板
ノイズ、配線間のクロストーク、配線のインダクタンス
効果等により、波形品質の完全性（シグナルインテグリ
ティ）が劣化し、この劣化がＬＳＩトータルでの性能向
上を阻害している。そこで、高シグナルインテグリティ
を実現するためには、現状のＬＳＩ上での波形品質を実
測により把握し、モデル化を行い、ＣＡＤによる上記現
象を回避した設計を行う必要がある。

【０００４】（波形測定の困難さ）ところが、電源ノイ
ズ、基板ノイズ、配線間のクロストーク、配線のインダ
クタンス効果等の現象は、クロック信号の立ち上がり、
立ち下がりに起因する。このため、数１０ｐｓと非常に
高速な上、微少な電圧変化である。従って、観測用の線
をＬＳＩ外部に引き出して外部から測定しても、引き出
し線の寄生ＲＬＣ成分により、ＬＳＩ上の波形の正確な
評価が困難となる。そこで、正確な評価を行うために
は、オンチップにサンプリング型の波形測定回路を搭載
し、高速なＬＳＩ上の波形を低速に変換して、ＬＳＩ外
部に出力する必要がある。

【０００５】（従来のアナログ出力型波形測定回路の
例）サンプリング型のアナログ出力型オンチップ波形測
定回路の例として、「ロー等、アイ・イー・イー・イー
・シンポジウム・オン・ブイエルエスアイ・サーキッツ
・ダイジェスト・オブ・テクニカル・ペーパーズ、第１
３８〜１３９頁、１９９８年６月(R. Ho, et al., IEEE
Symposium on ＶＬＳＩ CircuitsDigest ofTechnical
Papers, pp.１３８−１３９, June, １９９８）」に掲
載された回路を、図６に示す。本従来の回路では、サン
プリングクロック４、４ｂを外部からサンプルアンドホ
ールド回路に供給し、入力信号１のサンプリングを行
う。この結果、出力端子２からアナログ信号が出力され
る。

【０００６】（従来のデジタル出力型波形測定回路の
例）サンプリング型のデジタル出力型オンチップ波形測
定回路の例として「永田等、アイ・イー・イー・イー・
インターナショナル・ソリッドステート・サーキッツ・
コンファレンス・ダイジェスト・オブ・テクニカル・ペ
ーパーズ、第４３巻、第２２４〜２２５頁、２０００年
２月（M ． Nagata, et al., IEEE Symposium onIntern
ational Solid-State Circuits Conference Digest of
Technical Papers, vol.43,pp.224-225, February, 200
0 ）」に掲載された（図１３．６．５／参考文献）基板
ノイズ測定回路を、図７に示す。従来例を示すこれらの
図６および図７において、本発明と同一特性の部品は、
同一部品番号で示している。

【０００７】従来例を示す図６および図７において、サ
ンプリングクロック４、４ｂを外部からスイッチ２４、
２５に供給する。図７では、スイッチ２５が開いた状態
で、スイッチ２４を閉じた瞬間での入力電圧１と参照電
圧５の大小比較結果が、電圧比較回路７０の出力端子２
からデジタルで出力される。あるサンプリングのタイミ
ングに対して、参照電圧５を徐々に変化させて、繰り返
し比較を行うことにより、そのタイミングにおける入力
電圧１を推定する。入力波形全体を測定するためには、
サンプリングのタイミングを微少にずらしながらの各タ
イミングにおいて、上記の繰り返し比較を行わなければ
ならない。

【０００８】本発明と技術分野の類似する先願発明例１
として、特開２００１−１４１７８３号公報の「集積回
路およびその評価方法」がある。本先願発明例１では、
動作確認の難しい高速信号の送受信を行う集積回路にお
いて、構成が簡単な時間軸伸張回路を追加搭載すること
で、ＩＣ評価の簡単化の実現を図っている。

【０００９】

【発明が解決しようとする課題】しかしながら、上記の
従来技術では、サンプリング型のオンチップ波形測定回
路は、以下の問題を伴う。

【００１０】（第１の問題点）従来技術の第１の問題点
は、測定の精度が低い点である。サンプリング測定の精
度は、ＬＳＩ内部の周期信号とサンプリングクロック信
号の周期の差で決まり、差が小さいほど精度が高いとい
う特徴がある。また、上記の２つの従来例のアナログ出
力型波形測定回路およびデジタル出力型波形測定回路で
は、共にサンプリングクロック信号を外部から供給す
る。このため、ＬＳＩ内部の周期信号とサンプリングク
ロック信号の周期の差を微少量に維持することは困難で
あり、測定の精度が低くなってしまう。

【００１１】（第２の問題点）従来技術の第２の問題点
は、測定可能な電圧範囲が狭い点である。従来のアナロ
グ出力型波形測定回路では、rail-to-railアンプを用い
ても、接地電位から電源電位の範囲の電圧しか測定する
ことができない。しかし、電源ノイズ、基板ノイズ、配
線間のクロストーク、配線のインダクタンス効果による
信号波形のオーバーシュート・アンダーシュート等を測
定するためには、接地電圧以下から電源電圧以上に至る
広い範囲の電圧を測定する必要がある。従って、従来の
アナログ出力型波形測定回路では、シグナルインテグリ
ティのチェックはできない。

【００１２】（第３の問題点）従来技術の第３の問題点
は、測定方法が煩雑である。上記の２つの従来例では、
共にサンプリングクロック信号を外部から供給する必要
がある。更に、従来のデジタル出力型波形測定回路で
は、測定系とデータ処理が煩雑となる。なぜなら、サン
プリングのタイミングと参照電圧の両方を、それぞれ独
立に変化させて入力電圧と参照電圧の大小比較を多数回
行い、その結果から入力波形を復元しなければならない
からである。

【００１３】そこで、本発明は、精度が高く、測定可能
な電圧範囲が広く、測定方法が簡単な波形測定用半導体
集積回路を提供することを目的とする。

【００１４】

【課題を解決するための手段】かかる目的を達成するた
め、請求項１の発明の波形測定用半導体集積回路は、Ｌ
ＳＩチップ内に集積され該ＬＳＩチップ内の電圧波形を
測定する第１の回路と、測定の結果をＬＳＩチップ内に
集積された第２の回路あるいはこのＬＳＩチップ外にあ
る第３の回路に出力する出力回路とを有し、ＬＳＩチッ
プ内の電圧波形の測定機能を構成したことを特徴として
いる。

【００１５】請求項２の発明は、請求項１記載の波形測
定用半導体集積回路において、第１の回路は、所定の第
１の入力サンプリングクロック信号のタイミングに合わ
せて、第２の入力信号の波形の電圧値を参照する第１の
サンプリングヘッドを含むことを特徴とする。

【００１６】請求項３の発明は、請求項２記載の波形測
定用半導体集積回路において、ＬＳＩチップ内に存在す
る所定の周期信号を第１の入力信号とし、周期信号の周
期よりも所望の値だけ周期が異なる第１の入力サンプリ
ングクロック信号を生成し、この生成した第１の入力サ
ンプリングクロック信号を第１の回路に入力する第１の
サンプリングクロック発生回路をさらに有することを特
徴とする。

【００１７】請求項４の発明は、請求項２または３記載
の波形測定用半導体集積回路において、第１のサンプリ
ングヘッドが参照できる電圧値を、接地電圧以下から電
源電圧以上としたことを特徴とする。

【００１８】請求項５の発明は、請求項１から４の何れ
かに記載の波形測定用半導体集積回路において、第１の
回路が測定できる電圧値を、接地電圧以下から電源電圧
以上としたことを特徴とする。

【００１９】請求項６の発明は、請求項４または５記載
の波形測定用半導体集積回路において、第１のサンプリ
ングヘッドは、第１の入力信号が第１の電圧値のレベル
の時に、第２の入力信号の電圧値を記憶する第１の容量
素子と、第１の入力信号が第１の電位値のレベルの時
に、所定の第３の入力信号の電圧値を記憶する第２の容
量素子と、第１の入力信号の電圧値が前記第２の入力信
号の電圧値のレベルの時に、第１の容量素子と第２の容
量素子とを相互に接続して電荷再分配を起こさせる第１
のスイッチとを具備したことを特徴とする。

【００２０】

【発明の実施の形態】次に、添付図面を参照して、本発
明による波形測定用半導体集積回路の実施の形態を詳細
に説明する。図１から図５を参照すると、本発明の波形
測定用半導体集積回路の一実施形態が示されている。本
発明の実施の形態を、０．１３μｍＣＭＯＳプロセス技
術を用いた具体例について、図面を参照して詳細に説明
する。

【００２１】（全体ブロック）図１に、本発明の波形測
定用半導体集積回路の実施例のブロック図を示す。本実
施形態の波形測定用半導体集積回路１４は、１つのサン
プリングクロック発生ブロック１１、Ｎ個のサンプリン
グヘッド１２、１つのアンプ１３、から構成されてい
る。上記構成の波形測定用半導体集積回路１４と被測定
半導体集積回路１０とへは同一のクロック３が供給さ
れ、被測定半導体集積回路１０からの出力信号が入力１
として波形測定用半導体集積回路１４へ伝達され、これ
らクロック３および入力１を受けた波形測定用半導体集
積回路１４からは、出力２が出力される。

【００２２】上記の通り、波形測定用半導体集積回路１
４へは、被測定半導体集積回路１０とサンプリングクロ
ック発生ブロック１１にクロック３が供給される。サン
プリングクロック発生ブロック１１は、クロック３から
周期の微少に異なるサンプリングクロック４を発生し、
サンプリングヘッド１２に供給する。サンプリングヘッ
ド１２は、サンプリングクロック４により被測定半導体
集積回路１０からの入力波形１の電圧値をサンプリング
して保持し、これをアンプ１３で増幅して出力する。こ
こにおいて、面積節約のため、Ｎ個のサンプリングヘッ
ド１２ａ〜１２ｎでは、１つのサンプリングクロック発
生ブロック１１とアンプ１３を共用している。

【００２３】（サンプリングヘッドの構成）図１を構成
するサンプリングヘッド１２の実施例の回路図を、図２
に示す。本実施形態のサンプリングヘッド１２は、スイ
ッチ素子２０、２１、２２、２３、容量素子３０、３
１、３２、Ｎ型ＭＯＳトランジスタ４０、ｐ型ＭＯＳト
ランジスタ４１、を有して構成される。本構成のサンプ
リングヘッド１２への入出力信号の信号名は、入力１、
出力２、サンプリングクロック４、サンプリングクロッ
クの反転信号４ｂ、アンプへの入力６、バイアス入力５
０、選択信号５１、等である。

【００２４】上記構成のサンプリングヘッド１２におい
て、図２に示されているスイッチ２０、２１、２２、２
３は、例えばＣＭＯＳトランスミッションゲートを用い
る。このサンプリングヘッド１２は、サンプルアンドホ
ールド回路とアンプから構成される。サンプリングヘッ
ド１２の−３ｄＢの帯域は、スイッチ２０と容量３０で
決まり、２０ＧＨｚ程度である。サンプリングヘッド１
２の入力１を、例えば、クロック線、電源線、基板コン
タクトに接続することにより、クロック信号波形、電源
ノイズ波形、基板ノイズ波形を測定できる。選択信号５
１により、Ｎ個のサンプリングヘッド１２ａ〜１２ｎか
ら所望の１つのサンプリングヘッドを選択して測定を行
う。

【００２５】サンプリングヘッド１２への入力電圧１が
接地電圧以下から電源電圧（＝１．２Ｖ）以上の広い範
囲の電圧を測定する必要がある。しかし、アンプへの入
力６は、０．３Ｖ〜０．９Ｖの範囲しか線形性がないの
で、直接アンプに入力すると正確な測定が出来ない。そ
こで、スイッチ２１、２２と容量３１とバイアス入力５
０を新たに追加する。以下に、図２のサンプリングヘッ
ド１２の概略動作例を示す。

【００２６】スイッチ２０、２２とスイッチ２１、２３
は、ＯＮとＯＦＦあるいはＯＦＦとＯＮの状態になるよ
うに、サンプリングクロック４およびサンプリングクロ
ックの反転信号４ｂから、サンプリングクロック信号が
入力されている。スイッチ２０によって、サンプリング
クロック４が第１の電位レベルの時に、入力信号１の電
圧レベルを容量３０に記憶する。また同時に、スイッチ
２２を用いて、サンプリングクロック４が第１の電位レ
ベルの時に、バイアス入力５０の電圧レベルを容量３１
に記憶する。

【００２７】バイアス入力５０は、アンプの入力レンジ
の中心値（例えば０．６Ｖ）に設定する。サンプリング
クロック４が第２の電位レベルの時には、スイッチ２０
と２２はＯＦＦとなるが、スイッチ２１と２３はＯＮと
なり、上記の容量３０、３１はスイッチ２１により接続
され、電荷再分配が起こる。図２では、このときスイッ
チ２３がＯＮとなり、同時に容量３２にも電荷が再分配
される。スイッチ２３がＯＦＦのときに、容量３２の電
圧レベルはＭＯＳトランジスタ４１、４０を用いて増幅
され、出力端子２から出力される。入力電圧１と出力電
圧２の関係は、キャリブレーションにより求める。

【００２８】以上により、入力電圧１をバイアス入力５
０に近づけ、アンプへの入力６を０．３Ｖ〜０．９Ｖの
範囲に収めることができる。従って、入力電圧１が−｜
Ｖｔ（ｎＭＯＳ）｜からＶｄｄ＋｜Ｖｔ（ｐＭＯＳ）｜
までの広い範囲で測定が可能になる。但し、Ｖt (nMOS)
はｎＭＯＳトランジスタのしきい電圧であり、Ｖt (pMO
S)はｐＭＯＳトランジスタのしきい電圧であり、Ｖddは
電源電圧である。

【００２９】（アンプの構成）図１を構成するアンプ１
３の実施例の回路図を、図３に示す。図３に示す本実施
例のアンプ１３は、２個のｐ型ＭＯＳトランジスタ４１
を有して構成される。本構成のアンプ１３では、カレン
トミラー回路により電流を増幅し、ＬＳＩ外部の５０Ω
終端のオシロスコープへ電流出力を行う。

【００３０】（サンプリングクロック発生ブロックの構
成）図１を構成するサンプリングクロック発生ブロック
１１の実施例のブロック図を、図４に示す。図４におい
て、本実施例のサンプリングクロック発生ブロック１１
は、可変遅延オフセット回路６０と遅延増加回路６１と
を有して構成される。本実施例のサンプリングクロック
発生ブロック１１では、面積を増やさず、測定可能な時
間範囲をなるべく広くするため、可変遅延オフセット回
路６０と遅延増加６１とで構成される。

【００３１】上記構成のサンプリングクロック発生ブロ
ック１１において、入力クロック３は、可変遅延オフセ
ット回路６０に入り、０ｎｓから７ｎｓまで１ｎｓ刻み
の遅延回路（１ｎｓｄｅｌａｙ回路）６２の内のいず
れか１つの固定遅延を加えられる。次に遅延増加回路６
１に入り、クロック入力３毎に１０ｐｓずつ増加する遅
延を、制御回路６７でセレクタ６６を制御することによ
り加えられる。１０ｐｓの遅延は、１６０ｐｓの遅延単
位回路（１６０ｐｓｄｅｌａｙ回路）６３に対して位
相補間回路６４により１／１６の位相補間を行うことに
より生成している。１０ｐｓが、実効サンプリングレー
ト１００ＧＨｚに対応する。ここでは、サンプリングク
ロック発生ブロックとして遅延線を用いたが、これに限
定されるものではなく、位相同期ループ回路（ＰＬ
Ｌ）、遅延同期ループ回路（ＤＬＬ）を用いても良い。

【００３２】（動作波形）図５は、主要部の波形タイミ
ング図であり、本発明の波形測定用半導体集積回路の動
作例の模式図を示す。ここでは、入力信号１として正弦
波を仮定する。サンプリングクロック発生ブロックによ
り生成された周期（Ｔ＋ΔＴ）のサンプリングクロック
４で、周期Ｔの入力信号１をサンプリングすることによ
り、出力信号２の周期は入力信号の周期のＴ／ΔＴ倍に
拡大される。従って、外部のオシロスコープは、低帯域
の特性を有する測定器で構わない。

【００３３】図４の遅延増加回路６１の総和が１．２７
ｎｓに達すると、遅延がリセットされる。従って、図５
に示すように、１度の測定の出力２の周期は１２８Ｔで
あり、入力信号（正弦波）１の一部しか出力されない。
しかし、図４の可変遅延オフセット回路６０の遅延を変
化させることにより、出力する正弦波の部分をシフトさ
せることができるので、出力波形２をつなぎ合わせれば
入力信号（正弦波）全体を復元することができる。従っ
て、測定可能なトータルの時間範囲は、最大８．２７ｎ
ｓである。

【００３４】（作用）上記実施形態による波形測定用半
導体集積回路は、サンプリングクロック発生回路を内蔵
することにより、外部の波形発生装置からサンプリング
クロック信号を供給する必要がなく、ＬＳＩ内部周期信
号とサンプリングクロック信号の周期の差を非常に微少
にすることができる。また、低帯域のオシロスコープで
評価できる。従って、測定精度が高く、測定方法が簡単
となる。

【００３５】上記実施形態によるサンプリングヘッドで
は、初段のアンプの入力レンジの中心電圧にプリチャー
ジされた容量素子と、入力電圧レベルをサンプルアンド
ホールドする容量素子の間で電荷再分配を行うことによ
り、接地電圧以下（−｜Ｖt(nMOS) ｜）から電源電圧以
上（Ｖdd＋｜Ｖt(pMOS) ｜）に至る広い範囲の電圧を測
定することができる。但し、Ｖt(nMOS) はｎＭＯＳトラ
ンジスタのしきい電圧であり、Ｖt(pMOS) はｐＭＯＳト
ランジスタのしきい電圧であり、Ｖddは電源電圧であ
る。従って、電源ノイズ、基板ノイズ、配線間のクロス
トーク、配線のインダクタンス効果による信号波形のオ
ーバーシュート・アンダーシュート等を測定することが
でき、シグナルインテグリティのチェックが可能とな
る。

【００３６】また、上記実施形態による波形測定用半導
体集積回路は、小面積であるので、本回路を複数搭載す
ることにより、ＬＳＩ内の複数箇所のシグナルインテグ
リティのチェックも容易に行うことができる。

【００３７】従って、本実施形態の波形測定用半導体集
積回路により、ＬＳＩ上の信号波形及びノイズ波形を、
ＬＳＩが実装された状態でも高精度かつ容易に実測でき
る。また、実測に基づくシグナルインテグリティの設計
ガイドライン作成及び動作不具合解析が新たに可能とな
り、高品質なＬＳＩの迅速な開発に大きく寄与する。

【００３８】なお、上述の実施形態は本発明の好適な実
施の一例である。ただし、これに限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変形
実施が可能である。

【００３９】

【発明の効果】以上の説明より明らかなように、本発明
の波形測定用半導体集積回路は、サンプリングクロック
信号により入力波形の電圧値を参照して保持するサンプ
リングヘッドと、サンプリングヘッドで保持された電圧
値を増幅して出力するアンプと、被測定半導体集積回路
に供給されている周期信号から周期の微少に異なるサン
プリングクロック信号を生成しサンプリングヘッドに供
給するサンプリングクロック発生回路から構成される。
これにより、簡単な測定方法で、ＬＳＩ上の高速かつ微
弱で範囲の広い電圧波形を高精度に測定することができ
る。

【図面の簡単な説明】

【図１】本発明の波形測定用半導体集積回路の実施例を
示すブロック図である。

【図２】サンプリングヘッドの実施例を示す回路図であ
る。

【図３】アンプの実施例を示す回路図である。

【図４】サンプリングクロック発生ブロックの実施例を
示すブロック図である。

【図５】波形測定用半導体集積回路の動作例を示す模式
図である。

【図６】従来のアナログ出力型波形測定回路の構成例を
示す回路図である。

【図７】従来のデジタル出力型波形測定回路の構成例を
示す回路図である。

【符号の説明】

１入力２出力３クロック４サンプリングクロック４ｂサンプリングクロックの反転信号５参照電圧６アンプへの入力１０被測定半導体集積回路１１サンプリングクロック発生ブロック１２サンプリングヘッド１３アンプ１４波形測定用半導体集積回路２０、２１、２２、２３、２４、２５スイッチ素子３０、３１、３２、３３容量素子４０Ｎ型ＭＯＳトランジスタ４１ｐ型ＭＯＳトランジスタ５０バイアス入力５１選択信号６０可変遅延オフセット回路６１遅延増加回路６２１ｎｓｄｅｌａｙ回路６３１６０ｐｓｄｅｌａｙ回路６４位相補間回路６５、６６セレクタ６７制御回路７０電圧比較回路

Claims

【特許請求の範囲】

【請求項１】ＬＳＩチップ内に集積され該ＬＳＩチッ
プ内の電圧波形を測定する第１の回路と、前記測定の結果を前記ＬＳＩチップ内に集積された第２
の回路あるいは該ＬＳＩチップ外にある第３の回路に出
力する出力回路とを有し、ＬＳＩチップ内の電圧波形の測定機能を構成したことを
特徴とする波形測定用半導体集積回路。
【請求項２】前記第１の回路は、所定の第１の入力サ
ンプリングクロック信号のタイミングに合わせて、第２
の入力信号の波形の電圧値を参照する第１のサンプリン
グヘッドを、含むことを特徴とする請求項１記載の波形
測定用半導体集積回路。
【請求項３】ＬＳＩチップ内に存在する所定の周期信
号を第１の入力信号とし、前記周期信号の周期よりも所
望の値だけ周期が異なる前記第１の入力サンプリングク
ロック信号を生成し、該生成した第１の入力サンプリン
グクロック信号を前記第１の回路に入力する第１のサン
プリングクロック発生回路を、さらに有することを特徴
とする請求項２記載の波形測定用半導体集積回路。
【請求項４】前記第１のサンプリングヘッドが参照で
きる電圧値を、接地電圧以下から電源電圧以上としたこ
とを特徴とする請求項２または３記載の波形測定用半導
体集積回路。
【請求項５】前記第１の回路が測定できる電圧値を、
接地電圧以下から電源電圧以上としたことを特徴とする
請求項１から４の何れかに記載の波形測定用半導体集積
回路。
【請求項６】前記第１のサンプリングヘッドは、前記第１の入力信号が所定の第１の電圧値のレベルの時
に、前記第２の入力信号の電圧値を記憶する第１の容量
素子と、前記第１の入力信号の電圧値が前記第１の電圧値のレベ
ルの時に、所定の第３の入力信号の電圧値を記憶する第
２の容量素子と、前記第１の入力信号の電圧値が前記第２の入力信号の電
圧値のレベルの時に、前記第１の容量素子と第２の容量
素子とを相互に接続して電荷再分配を起こさせる第１の
スイッチとを、具備したことを特徴とする請求項４また
は５に記載の波形測定用半導体集積回路。