JP2003109904A - 微量不純物を含むシリコン膜を形成する方法 - Google Patents
微量不純物を含むシリコン膜を形成する方法Info
- Publication number
- JP2003109904A JP2003109904A JP2002186405A JP2002186405A JP2003109904A JP 2003109904 A JP2003109904 A JP 2003109904A JP 2002186405 A JP2002186405 A JP 2002186405A JP 2002186405 A JP2002186405 A JP 2002186405A JP 2003109904 A JP2003109904 A JP 2003109904A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- forming
- silicon
- target
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/58—After-treatment
- C23C14/5806—Thermal treatment
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/0682—Silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02581—Transition metal or rare earth elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thermal Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 制御された量の微量不純物を含有するシリコ
ン膜を形成する方法を提供する。 【解決手段】 本方法は、シリコンと第１濃度の第１不
純物とを含むターゲットを形成することと、基板を供給
することと、第２濃度の第１不純物を含む基板上にシリ
コンの膜をスパッタ蒸着することとを含んで成る。ター
ゲット中の第１不純物は、遷移金属、リン、またはゲル
マニウムにすることができる。第１不純物がＮｉである
場合、ターゲット中のニッケルの第１濃度は、０．０１
〜０．５原子量％（ａｔ％）の範囲になる。好適には、
この範囲は、０．０５〜０．２ａｔ％である。また、そ
のとき、蒸着したシリコン膜中のＮｉの第２濃度は、
０．０１〜０．５ａｔ％の範囲になる。
ン膜を形成する方法を提供する。 【解決手段】 本方法は、シリコンと第１濃度の第１不
純物とを含むターゲットを形成することと、基板を供給
することと、第２濃度の第１不純物を含む基板上にシリ
コンの膜をスパッタ蒸着することとを含んで成る。ター
ゲット中の第１不純物は、遷移金属、リン、またはゲル
マニウムにすることができる。第１不純物がＮｉである
場合、ターゲット中のニッケルの第１濃度は、０．０１
〜０．５原子量％（ａｔ％）の範囲になる。好適には、
この範囲は、０．０５〜０．２ａｔ％である。また、そ
のとき、蒸着したシリコン膜中のＮｉの第２濃度は、
０．０１〜０．５ａｔ％の範囲になる。
Description
【０００１】
【発明の属する技術分野】本発明は、一般に液晶ディス
プレイ（ＬＣＤ）および集積回路（ＩＣ）の製造に関
し、より詳細には、アクティブマトリクス（ＡＭ）ＬＣ
Ｄ多結晶薄膜トランジスタ（ＴＦＴ）で使用するための
微量不純物を含有する結晶化シリコン膜を形成する方法
に関する。
プレイ（ＬＣＤ）および集積回路（ＩＣ）の製造に関
し、より詳細には、アクティブマトリクス（ＡＭ）ＬＣ
Ｄ多結晶薄膜トランジスタ（ＴＦＴ）で使用するための
微量不純物を含有する結晶化シリコン膜を形成する方法
に関する。
【０００２】
【従来の技術】少量のニッケル（Ｎｉ）を添加したシリ
コン膜は、固相結晶化により、高純度シリコン膜よりも
速く焼なますことができる。これは、シリコン（Ｓｉ）
原子とＮｉ原子との間にケイ化物が形成されることによ
り生ずる触媒の作用（結晶化に関する範囲で）に因る。
Ｎｉ不純物をシリコン膜中へ導入するために、様々な研
究が行われてきている。従来の研究の一つでは、従来手
段により最初にシリコン膜を蒸着し、蒸着後、これにＮ
ｉ添加溶液（Ni-rich liquid solution）を塗布する。
塗布後は、このＮｉ添加塗膜された膜をＳｉ−Ｎｉケイ
化物形成に好適な温度で加熱する。次に、残りの溶液を
表面から除去し、表面をクリーニングして、加熱炉焼き
なましまたは急速熱焼きなまし（ＲＴＰ）等の適切な焼
きなまし工程により、Ｓｉ薄膜を結晶化する。
コン膜は、固相結晶化により、高純度シリコン膜よりも
速く焼なますことができる。これは、シリコン（Ｓｉ）
原子とＮｉ原子との間にケイ化物が形成されることによ
り生ずる触媒の作用（結晶化に関する範囲で）に因る。
Ｎｉ不純物をシリコン膜中へ導入するために、様々な研
究が行われてきている。従来の研究の一つでは、従来手
段により最初にシリコン膜を蒸着し、蒸着後、これにＮ
ｉ添加溶液（Ni-rich liquid solution）を塗布する。
塗布後は、このＮｉ添加塗膜された膜をＳｉ−Ｎｉケイ
化物形成に好適な温度で加熱する。次に、残りの溶液を
表面から除去し、表面をクリーニングして、加熱炉焼き
なましまたは急速熱焼きなまし（ＲＴＰ）等の適切な焼
きなまし工程により、Ｓｉ薄膜を結晶化する。
【０００３】別の従来の研究では、従来方法で最初に蒸
着したＳｉ膜上に極めて薄いＮｉ層を蒸着する。なお、
その後のステップは、上述の場合と同様である。またさ
らに別の研究では、最初に従来手段により蒸着したシリ
コン膜の中へ、Ｎｉが注入される。注入後、最初は、こ
のシリコン膜を低温で焼きなまししてケイ化物を形成
し、次に高温で焼きなまししてシリコン層を完全に結晶
化させる。
着したＳｉ膜上に極めて薄いＮｉ層を蒸着する。なお、
その後のステップは、上述の場合と同様である。またさ
らに別の研究では、最初に従来手段により蒸着したシリ
コン膜の中へ、Ｎｉが注入される。注入後、最初は、こ
のシリコン膜を低温で焼きなまししてケイ化物を形成
し、次に高温で焼きなまししてシリコン層を完全に結晶
化させる。
【０００４】
【発明が解決しようとする課題】上述の２つの従来の試
みでは、シリコン膜中へＮｉを導入し、次いで、シリコ
ン層表面から余分なＮｉを除去するステップをさらに必
要とする。規模の大きい工場で注入が行われる場合、こ
れらの「別途の」工程の加工費は相当高くなる可能性が
ある。その上、このプロセスは通常、シリコン膜に損傷
を与え、その結果、シリコン膜をさらに結晶化しにくく
している。故にこれと反対の結果が所望される。
みでは、シリコン膜中へＮｉを導入し、次いで、シリコ
ン層表面から余分なＮｉを除去するステップをさらに必
要とする。規模の大きい工場で注入が行われる場合、こ
れらの「別途の」工程の加工費は相当高くなる可能性が
ある。その上、このプロセスは通常、シリコン膜に損傷
を与え、その結果、シリコン膜をさらに結晶化しにくく
している。故にこれと反対の結果が所望される。
【０００５】プロセスのステップ数を減らしてＮｉ等の
不純物をシリコン膜中に導入することができれば好都合
であろう。また、ステップ数を減らした不純物導入プロ
セスを低温で行うことができれば、好都合であろう。
不純物をシリコン膜中に導入することができれば好都合
であろう。また、ステップ数を減らした不純物導入プロ
セスを低温で行うことができれば、好都合であろう。
【０００６】結晶化されるシリコン膜に対する損傷の危
険を減らす、簡単かつ迅速なケイ化物プロセスを開発す
ることが望ましいと思われる。
険を減らす、簡単かつ迅速なケイ化物プロセスを開発す
ることが望ましいと思われる。
【０００７】本発明の目的は、制御された量の微量不純
物を含有するシリコン膜を形成する方法を提供すること
である。
物を含有するシリコン膜を形成する方法を提供すること
である。
【０００８】
【課題を解決するための手段】本発明は、シリコン膜蒸
着中の制御された量のＮｉまたはその他の遷移金属の導
入を可能にする。本発明は、スパッタリングプロセスを
使用して、部分的にＮｉ原子をドープされたターゲット
から、シリコン膜を蒸着する。このように、Ｎｉのドー
ピングがＳｉ膜の蒸着と同時に行われるので、Ｎｉ不純
物をシリコン膜に加えるために別途の工程が要求される
ことはない。
着中の制御された量のＮｉまたはその他の遷移金属の導
入を可能にする。本発明は、スパッタリングプロセスを
使用して、部分的にＮｉ原子をドープされたターゲット
から、シリコン膜を蒸着する。このように、Ｎｉのドー
ピングがＳｉ膜の蒸着と同時に行われるので、Ｎｉ不純
物をシリコン膜に加えるために別途の工程が要求される
ことはない。
【０００９】したがって、制御された量の微量不純物を
含有するシリコン膜を形成するための方法が提供され
る。この方法は、シリコンと第１濃度の第１不純物とを
含むターゲットを形成することと、基板を供給すること
と、第２濃度の第１不純物を含む基板上にシリコンの膜
をスパッタ蒸着することとを含んで成る。
含有するシリコン膜を形成するための方法が提供され
る。この方法は、シリコンと第１濃度の第１不純物とを
含むターゲットを形成することと、基板を供給すること
と、第２濃度の第１不純物を含む基板上にシリコンの膜
をスパッタ蒸着することとを含んで成る。
【００１０】シリコンと第１濃度の第１不純物とを含む
ターゲットを形成することは、遷移金属とリンとゲルマ
ニウムとを含むグループから選択された第１不純物を使
用することを含む。第１不純物がＮｉである場合、ター
ゲット中のＮｉの第１濃度は、０．０１〜０．５原子量
％（ａｔ％）の範囲になる。好適には、この範囲は、
０．０５〜０．２ａｔ％である。そのとき、シリコン膜
を蒸着する際のＮｉの第２濃度は、０．０１〜０．５ａ
ｔ％になる。
ターゲットを形成することは、遷移金属とリンとゲルマ
ニウムとを含むグループから選択された第１不純物を使
用することを含む。第１不純物がＮｉである場合、ター
ゲット中のＮｉの第１濃度は、０．０１〜０．５原子量
％（ａｔ％）の範囲になる。好適には、この範囲は、
０．０５〜０．２ａｔ％である。そのとき、シリコン膜
を蒸着する際のＮｉの第２濃度は、０．０１〜０．５ａ
ｔ％になる。
【００１１】第１不純物がゲルマニウムである場合、タ
ーゲット中のゲルマニウムの第１濃度は、５〜３０ａｔ
％の範囲になり、蒸着したシリコン膜中のゲルマニウム
の第２濃度は、５〜３０ａｔ％の範囲になる。
ーゲット中のゲルマニウムの第１濃度は、５〜３０ａｔ
％の範囲になり、蒸着したシリコン膜中のゲルマニウム
の第２濃度は、５〜３０ａｔ％の範囲になる。
【００１２】リンは、追加の不純物としてニッケルまた
はゲルマニウムの何れか一方とともに加えることが可能
である。ターゲット中のリンの濃度は、５×ｅ１７原子
量／ｃｍ３（ａｔ／ｃｍ３）未満とする。その結果、蒸
着されたシリコン膜中のリンの濃度は、閾値電圧（Ｖｔ
ｈ）の変動を生じるのに十分なものとなる。
はゲルマニウムの何れか一方とともに加えることが可能
である。ターゲット中のリンの濃度は、５×ｅ１７原子
量／ｃｍ３（ａｔ／ｃｍ３）未満とする。その結果、蒸
着されたシリコン膜中のリンの濃度は、閾値電圧（Ｖｔ
ｈ）の変動を生じるのに十分なものとなる。
【００１３】第２濃度の遷移金属を含有するシリコン膜
の形成に続いて、本方法は、第１不純物を含むシリコン
膜を焼きなまししてケイ化物を形成することと、このケ
イ化物を含有するシリコン膜を焼きなましして同シリコ
ン膜を結晶化させることとを含んで成る。
の形成に続いて、本方法は、第１不純物を含むシリコン
膜を焼きなまししてケイ化物を形成することと、このケ
イ化物を含有するシリコン膜を焼きなましして同シリコ
ン膜を結晶化させることとを含んで成る。
【００１４】本発明の上述の方法のさらなる詳細および
代替方法が以下に示される。
代替方法が以下に示される。
【００１５】
【発明の実施の形態】米国特許第６，１４９，７８４号
明細書（Su 他）に記載されているように、スパッタリ
ングまたは物理的気相成長法（ＰＶＤ）は、半導体集積
回路の製造の際に材料、特に金属および金属を主成分と
する材料を蒸着するのに好まれている技術である。スパ
ッタリングは、蒸着速度が速く、また、ほとんどの場
合、ＰＶＤの場合において、比較的に簡単で低価格の製
造設備と、比較的に低価格の材料前駆体およびターゲッ
トを用いる。工業用途で使用されるスパッタリングの種
類は、通常、ＤＣマグネトロンスパッタリングであり、
これは、金属ターゲットのスパッタリングに限定され
る。スパッタリングは、半導体液晶ディスプレイで金属
化段を形成するためのアルミニウム（Ａｌ）の蒸着に広
く使用されている。さらに最近では、ＰＶＤによる銅の
蒸着方法が開発された。しかし、スパッタリングは、半
導体集積回路の製造において有用な広範囲の材料に適用
可能である。反応性スパッタリングは周知のものであ
り、この場合、プラズマの中に反応性気体が存在する状
態、もっとも一般的には窒素が存在する状態で、チタン
またはタンタルのような金属ターゲットがスパッタされ
る。それによって、スパッタされた金属原子は、反応性
気体と反応して、金属化合物、より詳細には、窒素雰囲
気でチタンターゲットを使用する窒化チタン、または窒
素雰囲気でタンタルターゲットを使用する窒化タンタル
等の金属窒化物をウェーハ上に蒸着する。
明細書（Su 他）に記載されているように、スパッタリ
ングまたは物理的気相成長法（ＰＶＤ）は、半導体集積
回路の製造の際に材料、特に金属および金属を主成分と
する材料を蒸着するのに好まれている技術である。スパ
ッタリングは、蒸着速度が速く、また、ほとんどの場
合、ＰＶＤの場合において、比較的に簡単で低価格の製
造設備と、比較的に低価格の材料前駆体およびターゲッ
トを用いる。工業用途で使用されるスパッタリングの種
類は、通常、ＤＣマグネトロンスパッタリングであり、
これは、金属ターゲットのスパッタリングに限定され
る。スパッタリングは、半導体液晶ディスプレイで金属
化段を形成するためのアルミニウム（Ａｌ）の蒸着に広
く使用されている。さらに最近では、ＰＶＤによる銅の
蒸着方法が開発された。しかし、スパッタリングは、半
導体集積回路の製造において有用な広範囲の材料に適用
可能である。反応性スパッタリングは周知のものであ
り、この場合、プラズマの中に反応性気体が存在する状
態、もっとも一般的には窒素が存在する状態で、チタン
またはタンタルのような金属ターゲットがスパッタされ
る。それによって、スパッタされた金属原子は、反応性
気体と反応して、金属化合物、より詳細には、窒素雰囲
気でチタンターゲットを使用する窒化チタン、または窒
素雰囲気でタンタルターゲットを使用する窒化タンタル
等の金属窒化物をウェーハ上に蒸着する。
【００１６】図１は、従来技術のＤＣスパッタ室、すな
わち反応室１００の概略構成図で部分断面を示す図であ
る。反応室１００は、真空に密封され、また、該反応室
はターゲット、すなわちカソード１０２を有している。
通常、ターゲット１０２は金属であるが、半導体および
絶縁体材料も使用することができる。ターゲット材料は
基板１０４上にスパッタされて膜１０５を形成する。基
板１０４は、ヒータペデスタル電極１０６または静電チ
ャック上に保持される。アノード１０８は、スパッタさ
れた材料からチャンバ壁１１０を保護するための暗部遮
蔽として機能し、また、カソードターゲット１０２から
放出された電子に対する帰還経路または収集面を提供す
る。制御可能なパルスＤＣ電源（図示せず）は、アノー
ド１０８を基準にしてターゲット１０２に負のバイアス
をかける。従来、ペデスタル１０６と基板１０４とは、
電気的に浮いたままにされているが、プラズマから正に
帯電したイオンを引き付けるために、ＤＣセルフバイア
スが使用されることがある。
わち反応室１００の概略構成図で部分断面を示す図であ
る。反応室１００は、真空に密封され、また、該反応室
はターゲット、すなわちカソード１０２を有している。
通常、ターゲット１０２は金属であるが、半導体および
絶縁体材料も使用することができる。ターゲット材料は
基板１０４上にスパッタされて膜１０５を形成する。基
板１０４は、ヒータペデスタル電極１０６または静電チ
ャック上に保持される。アノード１０８は、スパッタさ
れた材料からチャンバ壁１１０を保護するための暗部遮
蔽として機能し、また、カソードターゲット１０２から
放出された電子に対する帰還経路または収集面を提供す
る。制御可能なパルスＤＣ電源（図示せず）は、アノー
ド１０８を基準にしてターゲット１０２に負のバイアス
をかける。従来、ペデスタル１０６と基板１０４とは、
電気的に浮いたままにされているが、プラズマから正に
帯電したイオンを引き付けるために、ＤＣセルフバイア
スが使用されることがある。
【００１７】気体は、注入ポート１１２から反応室に入
り、排気ポート１１４から排出される。スパッタ気体は
アルゴンであることが多い。気体の流れは、反応室１０
０の内部を低圧に保つように調整される。従来のアルゴ
ン作動気体の圧力は、通常、約１〜１０００ｍＴｏｒｒ
に保たれる。アルゴンを反応室１００の中へ送入する
と、ターゲット１０２とアノード１０８との間に印加さ
れているＤＣ電圧により、アルゴンを励起してプラズマ
にし、正に帯電したアルゴンイオンが負に帯電したター
ゲット１０２へ引き付けられる。それらのイオンは十分
なエネルギーでターゲット１０２に衝突し、ターゲット
１０２からターゲットの原子または原子クラスタをスパ
ッタさせる。ターゲット粒子の幾つかは、基板１０４に
衝突することで、同基板上に蒸着され、それによってタ
ーゲット材料の膜１０５を形成する。またその代わり
に、ターゲット材料がアルゴンに加えた気体と反応して
ターゲット材料を含む複合膜を形成する。
り、排気ポート１１４から排出される。スパッタ気体は
アルゴンであることが多い。気体の流れは、反応室１０
０の内部を低圧に保つように調整される。従来のアルゴ
ン作動気体の圧力は、通常、約１〜１０００ｍＴｏｒｒ
に保たれる。アルゴンを反応室１００の中へ送入する
と、ターゲット１０２とアノード１０８との間に印加さ
れているＤＣ電圧により、アルゴンを励起してプラズマ
にし、正に帯電したアルゴンイオンが負に帯電したター
ゲット１０２へ引き付けられる。それらのイオンは十分
なエネルギーでターゲット１０２に衝突し、ターゲット
１０２からターゲットの原子または原子クラスタをスパ
ッタさせる。ターゲット粒子の幾つかは、基板１０４に
衝突することで、同基板上に蒸着され、それによってタ
ーゲット材料の膜１０５を形成する。またその代わり
に、ターゲット材料がアルゴンに加えた気体と反応して
ターゲット材料を含む複合膜を形成する。
【００１８】効率的なスパッタリングを実現するために
は、相対する磁石１１６，１１８は、磁石１１６，１１
８の付近の反応室１００内に磁場を生成させる。電気的
に中性にするために磁場により電子を閉じ込め、イオン
密度も増大してターゲット１０２に隣接した反応室内に
高密度プラズマ領域１２０を形成する。
は、相対する磁石１１６，１１８は、磁石１１６，１１
８の付近の反応室１００内に磁場を生成させる。電気的
に中性にするために磁場により電子を閉じ込め、イオン
密度も増大してターゲット１０２に隣接した反応室内に
高密度プラズマ領域１２０を形成する。
【００１９】プラズマ励起は、特に製品化という観点か
ら見て重要なプラズマ反応室に対応する幾何学的構造の
点で重要な問題を呈する可能性がある。プラズマの初期
励起には、作動気体を電子と電子の正イオンとに励起さ
せるために、基本的には電流は流さないが高電圧が必要
である。この条件は、容量結合プラズマの場合、ある一
定の期間の間、２つの電極の間に低抵抗で、基本的に中
性のプラズマを維持するのに十分な空間にわたって存続
しなければならない。プラズマを保つには、アルゴン原
子が、ターゲットへ向けたイオンと同じ数の電子をアノ
ードに対し供給する帰還条件が要求される。アノードへ
の電子の流れが不十分である場合、プラズマは崩壊する
か、あるいは形成されない。
ら見て重要なプラズマ反応室に対応する幾何学的構造の
点で重要な問題を呈する可能性がある。プラズマの初期
励起には、作動気体を電子と電子の正イオンとに励起さ
せるために、基本的には電流は流さないが高電圧が必要
である。この条件は、容量結合プラズマの場合、ある一
定の期間の間、２つの電極の間に低抵抗で、基本的に中
性のプラズマを維持するのに十分な空間にわたって存続
しなければならない。プラズマを保つには、アルゴン原
子が、ターゲットへ向けたイオンと同じ数の電子をアノ
ードに対し供給する帰還条件が要求される。アノードへ
の電子の流れが不十分である場合、プラズマは崩壊する
か、あるいは形成されない。
【００２０】したがって、パルス式ＤＣスパッタリング
は、酸化物とシリコン膜を低温（２０００℃未満）で蒸
着する方法を提供する。フレキシブル液晶ディスプレイ
（ＬＣＤ）の製造の際に使用される基板のようなプラス
チック基板上に膜を蒸着する場合、低温処理が重要であ
る。
は、酸化物とシリコン膜を低温（２０００℃未満）で蒸
着する方法を提供する。フレキシブル液晶ディスプレイ
（ＬＣＤ）の製造の際に使用される基板のようなプラス
チック基板上に膜を蒸着する場合、低温処理が重要であ
る。
【００２１】本発明に関しては、ターゲット１０２は、
第１不純物を埋め込んだ単結晶材料である。第１不純物
は、Ｎｉ等の遷移金属にしてよい。その他第１不純物材
料は、リンまたはゲルマニウムである。膜１０５は、タ
ーゲット１０２の第１不純物を含有する非晶質シリコン
膜である。スパッタリングプロセスでは、第１不純物も
シリコンも蒸着する。
第１不純物を埋め込んだ単結晶材料である。第１不純物
は、Ｎｉ等の遷移金属にしてよい。その他第１不純物材
料は、リンまたはゲルマニウムである。膜１０５は、タ
ーゲット１０２の第１不純物を含有する非晶質シリコン
膜である。スパッタリングプロセスでは、第１不純物も
シリコンも蒸着する。
【００２２】パルス式ＤＣスパッタリングツール１００
を図１に示してあるが、標準的な、つまりパルス式ＤＣ
スパッタリング装置ではない装置を使用して同等の結果
を得ることは可能である。特定のスパッタリング装置の
選択は、ＮｉをドープしたＳｉターゲットの比抵抗によ
って決まる。用途が多岐にわたるため、パルスＤＣによ
る方法は、比較的に抵抗率の高い材料（Ｓｉ等）をスパ
ッタする場合、安定特性が良好であるので好まれる。
を図１に示してあるが、標準的な、つまりパルス式ＤＣ
スパッタリング装置ではない装置を使用して同等の結果
を得ることは可能である。特定のスパッタリング装置の
選択は、ＮｉをドープしたＳｉターゲットの比抵抗によ
って決まる。用途が多岐にわたるため、パルスＤＣによ
る方法は、比較的に抵抗率の高い材料（Ｓｉ等）をスパ
ッタする場合、安定特性が良好であるので好まれる。
【００２３】シリコンターゲット中のＮｉのドーピング
レベルは、スパッタしたままのＳｉ膜におけるＮｉのド
ーピング要件によって決まる。ケイ化物を利用した結晶
化を効果的に行うには、０．０１〜０．５ａｔ％（原子
量％）のＮｉ濃度がシリコン膜中で要求される。このこ
とは、Ｓｉターゲット中のＮｉのこの濃度範囲がほぼ同
じ範囲の中に入らなければならないことを意味してい
る。しかし、Ｎｉ原子とＳｉ原子には、スパッタ率に違
いがある。Ｎｉは、Ｓｉよりもスパッタ率が２〜３倍大
きい。したがって、Ｓｉターゲット中のＮｉの濃度範囲
を低くすれば、スパッタされた膜で所要の濃度範囲にな
ると結論することができる。その結果、シリコンターゲ
ット中のＮｉの濃度範囲は、０．０５〜０．２ａｔ％の
範囲になる。
レベルは、スパッタしたままのＳｉ膜におけるＮｉのド
ーピング要件によって決まる。ケイ化物を利用した結晶
化を効果的に行うには、０．０１〜０．５ａｔ％（原子
量％）のＮｉ濃度がシリコン膜中で要求される。このこ
とは、Ｓｉターゲット中のＮｉのこの濃度範囲がほぼ同
じ範囲の中に入らなければならないことを意味してい
る。しかし、Ｎｉ原子とＳｉ原子には、スパッタ率に違
いがある。Ｎｉは、Ｓｉよりもスパッタ率が２〜３倍大
きい。したがって、Ｓｉターゲット中のＮｉの濃度範囲
を低くすれば、スパッタされた膜で所要の濃度範囲にな
ると結論することができる。その結果、シリコンターゲ
ット中のＮｉの濃度範囲は、０．０５〜０．２ａｔ％の
範囲になる。
【００２４】図２は、制御された量の不純物を含有する
シリコン膜を製造する本発明のプロセス内に登録された
ステップ数を比較して示す図である。本発明と従来プロ
セスとのステップの間で正確には対応させていないが、
本発明のプロセスでは、ある特定のステップ、つまり余
分なＮｉを除去するステップを要求していないというこ
とが判る。前述の従来技術の節で記載されているよう
に、従来技術プロセスにおいてこのステップを実行する
と、シリコン膜中に結晶化に対し不利な損傷を生じるこ
とが多い。
シリコン膜を製造する本発明のプロセス内に登録された
ステップ数を比較して示す図である。本発明と従来プロ
セスとのステップの間で正確には対応させていないが、
本発明のプロセスでは、ある特定のステップ、つまり余
分なＮｉを除去するステップを要求していないというこ
とが判る。前述の従来技術の節で記載されているよう
に、従来技術プロセスにおいてこのステップを実行する
と、シリコン膜中に結晶化に対し不利な損傷を生じるこ
とが多い。
【００２５】シリコンターゲットには、遷移金属以外の
他の材料をドープすることができる。たとえば、Ｓｉタ
ーゲットにゲルマニウム（Ｇｅ）をドープすることがで
きる。ゲルマニウムは、それに続く焼きなましステップ
で、Ｓｉの結晶化を促進する。ＳｉＧｅ膜の形成により
結晶品質は良くなる。膜中のＧｅ濃度が５〜３０ａｔ％
の範囲にあると、多結晶Ｓｉ膜の結晶化は容易になる。
このことは、Ｇｅのスパッタ率がシリコンとほぼ同じで
あるので、Ｓｉ−Ｇｅターゲット材料で同様の濃度にな
ることを意味する。
他の材料をドープすることができる。たとえば、Ｓｉタ
ーゲットにゲルマニウム（Ｇｅ）をドープすることがで
きる。ゲルマニウムは、それに続く焼きなましステップ
で、Ｓｉの結晶化を促進する。ＳｉＧｅ膜の形成により
結晶品質は良くなる。膜中のＧｅ濃度が５〜３０ａｔ％
の範囲にあると、多結晶Ｓｉ膜の結晶化は容易になる。
このことは、Ｇｅのスパッタ率がシリコンとほぼ同じで
あるので、Ｓｉ−Ｇｅターゲット材料で同様の濃度にな
ることを意味する。
【００２６】さらに、Ｓｉターゲットには、ターゲット
にＮｉまたはＧｅをドープする他に、Ｐ（リン）をドー
プすることができる。Ｐを加えることで、僅かにｐ型の
多結晶Ｓｉ膜を形成することができる。この僅かなドー
ピングは、上記多結晶Ｓｉ膜から製造した薄膜トランジ
スタ（ＴＦＴ）の閾値電圧を調節するのに有利である。
Ｐのドーピングレベルは、閾値電圧（Ｖｔｈ）の変動の
大きさに基づいて決定される。一般に、Ｓｉ（Ｎｉ）ま
たはＳｉ（Ｇｅ）ターゲット中のＰ濃度は、５ｅ１７ａ
ｔ／ｃｍ３未満、または１０ｐｐｍ未満にすべきであ
る。
にＮｉまたはＧｅをドープする他に、Ｐ（リン）をドー
プすることができる。Ｐを加えることで、僅かにｐ型の
多結晶Ｓｉ膜を形成することができる。この僅かなドー
ピングは、上記多結晶Ｓｉ膜から製造した薄膜トランジ
スタ（ＴＦＴ）の閾値電圧を調節するのに有利である。
Ｐのドーピングレベルは、閾値電圧（Ｖｔｈ）の変動の
大きさに基づいて決定される。一般に、Ｓｉ（Ｎｉ）ま
たはＳｉ（Ｇｅ）ターゲット中のＰ濃度は、５ｅ１７ａ
ｔ／ｃｍ３未満、または１０ｐｐｍ未満にすべきであ
る。
【００２７】図３は、ＬＣＤ製造における、制御された
量の微量不純物を含有するシリコン膜を形成する本発明
の方法を示すフローチャートである。本方法、すなわ
ち、以下で図４により説明される方法は、判りやすくす
るために一連の番号付けされたステップとして表してあ
るが、明記されない限り、この番号付けからステップの
順序を推断すべきではない。本方法は、ステップ３００
から開始する。ステップ３０２では、シリコンと第１濃
度の第１不純物とを含むターゲットを形成する。通常、
単結晶シリコンのターゲットが形成される。ステップ３
０４では基板が供給される。ステップ３０６では、第２
濃度の第１不純物を含む基板上にシリコン膜をスパッタ
蒸着する。通常は、非晶質シリコン膜が形成される。ス
テップ３０６において第２濃度の第１不純物を含む基板
上にシリコン膜をスパッタ蒸着することは、パルス式直
流（ＤＣ）スパッタリングと非パルス式直流（ＤＣ）ス
パッタリングとを含むグループから選択されたプロセス
を使用してスパッタ蒸着することを含む。
量の微量不純物を含有するシリコン膜を形成する本発明
の方法を示すフローチャートである。本方法、すなわ
ち、以下で図４により説明される方法は、判りやすくす
るために一連の番号付けされたステップとして表してあ
るが、明記されない限り、この番号付けからステップの
順序を推断すべきではない。本方法は、ステップ３００
から開始する。ステップ３０２では、シリコンと第１濃
度の第１不純物とを含むターゲットを形成する。通常、
単結晶シリコンのターゲットが形成される。ステップ３
０４では基板が供給される。ステップ３０６では、第２
濃度の第１不純物を含む基板上にシリコン膜をスパッタ
蒸着する。通常は、非晶質シリコン膜が形成される。ス
テップ３０６において第２濃度の第１不純物を含む基板
上にシリコン膜をスパッタ蒸着することは、パルス式直
流（ＤＣ）スパッタリングと非パルス式直流（ＤＣ）ス
パッタリングとを含むグループから選択されたプロセス
を使用してスパッタ蒸着することを含む。
【００２８】ステップ３０２におけるシリコンと第１濃
度の第１不純物とを含むターゲットを形成することは、
遷移金属とリンとゲルマニウムとを含むグループから選
択された第１不純物を含有するターゲットを形成するこ
とを含む。
度の第１不純物とを含むターゲットを形成することは、
遷移金属とリンとゲルマニウムとを含むグループから選
択された第１不純物を含有するターゲットを形成するこ
とを含む。
【００２９】本発明の幾つかの局面においては、第１不
純物は遷移金属のニッケルである。したがって、ステッ
プ３０２におけるシリコンと第１濃度の第１不純物とを
含むターゲットを形成することは、０．０１〜０．５原
子量％（ａｔ％）の範囲の第１濃度のニッケルを含有す
るターゲットを形成することを含む。また、ステップ３
０６における第２濃度の第１不純物を含む基板上にシリ
コンの膜をスパッタ蒸着することは、０．０１〜０．５
ａｔ％の範囲の第２濃度のニッケルを含むシリコン膜を
蒸着することを含む。しかし、ＳｉとＮｉではスパッタ
率が異なるので、ステップ３０２では、好適には０．０
５〜０．２原子量パーセント（ａｔ％）の範囲の第１濃
度のニッケルを含有するターゲットを形成し、その一方
で、ステップ３０６では、０．０１〜０．５ａｔ％の範
囲の第２濃度のニッケルを含むシリコン膜を蒸着する。
純物は遷移金属のニッケルである。したがって、ステッ
プ３０２におけるシリコンと第１濃度の第１不純物とを
含むターゲットを形成することは、０．０１〜０．５原
子量％（ａｔ％）の範囲の第１濃度のニッケルを含有す
るターゲットを形成することを含む。また、ステップ３
０６における第２濃度の第１不純物を含む基板上にシリ
コンの膜をスパッタ蒸着することは、０．０１〜０．５
ａｔ％の範囲の第２濃度のニッケルを含むシリコン膜を
蒸着することを含む。しかし、ＳｉとＮｉではスパッタ
率が異なるので、ステップ３０２では、好適には０．０
５〜０．２原子量パーセント（ａｔ％）の範囲の第１濃
度のニッケルを含有するターゲットを形成し、その一方
で、ステップ３０６では、０．０１〜０．５ａｔ％の範
囲の第２濃度のニッケルを含むシリコン膜を蒸着する。
【００３０】本発明の幾つかの局面において、ステップ
３０２では、シリコンと、第１濃度のニッケルと、さら
に、５×ｅ１７原子量／ｃｍ３（ａｔ／ｃｍ３）未満の
第３濃度のリンとを含むターゲットを形成する。ステッ
プ３０６における第２濃度のニッケルを含む基板上にシ
リコンの膜をスパッタ蒸着することは、シリコン膜で第
１の閾値電圧（Ｖｔｈ）の変動を生ずるのに十分な第４
濃度のリンをさらに含有するシリコン膜を蒸着すること
を含む。
３０２では、シリコンと、第１濃度のニッケルと、さら
に、５×ｅ１７原子量／ｃｍ３（ａｔ／ｃｍ３）未満の
第３濃度のリンとを含むターゲットを形成する。ステッ
プ３０６における第２濃度のニッケルを含む基板上にシ
リコンの膜をスパッタ蒸着することは、シリコン膜で第
１の閾値電圧（Ｖｔｈ）の変動を生ずるのに十分な第４
濃度のリンをさらに含有するシリコン膜を蒸着すること
を含む。
【００３１】幾つかの局面においては、本方法は、さら
に複数のステップを含む。ステップ３０８では、第１不
純物のニッケルを含むシリコン膜を焼きなまししてケイ
化物を形成する。ステップ３１０では、ケイ化ニッケル
を含有するシリコン膜を焼きなまししてシリコン膜を結
晶化させる。
に複数のステップを含む。ステップ３０８では、第１不
純物のニッケルを含むシリコン膜を焼きなまししてケイ
化物を形成する。ステップ３１０では、ケイ化ニッケル
を含有するシリコン膜を焼きなまししてシリコン膜を結
晶化させる。
【００３２】その代わりに、ステップ３０２におけるシ
リコンと第１濃度の第１不純物とを含むターゲットを形
成することは、５〜３０ａｔ％の範囲の第１濃度のゲル
マニウムを含有するターゲットを形成することを含む。
ステップ３０６における第２濃度の第１不純物を含む基
板上にシリコンの膜をスパッタ蒸着することは、５〜３
０ａｔ％の範囲の第２濃度のゲルマニウムを含むシリコ
ン膜を蒸着することを含む。
リコンと第１濃度の第１不純物とを含むターゲットを形
成することは、５〜３０ａｔ％の範囲の第１濃度のゲル
マニウムを含有するターゲットを形成することを含む。
ステップ３０６における第２濃度の第１不純物を含む基
板上にシリコンの膜をスパッタ蒸着することは、５〜３
０ａｔ％の範囲の第２濃度のゲルマニウムを含むシリコ
ン膜を蒸着することを含む。
【００３３】幾つかの局面では、ステップ３０２で、シ
リコンと、第１濃度のゲルマニウムと、さらに５×ｅ
１７原子量／ｃｍ３（ａｔ／ｃｍ３）未満の第３濃度の
リンとを含むターゲットを形成する。ステップ３０６に
おける第２濃度のゲルマニウムを含む基板上にシリコン
の膜をスパッタ蒸着することは、シリコン膜において第
１の閾値電圧（Ｖｔｈ）の変動を生じるのに十分な第４
濃度のリンをさらに含有するシリコン膜を蒸着すること
を含む。
リコンと、第１濃度のゲルマニウムと、さらに５×ｅ
１７原子量／ｃｍ３（ａｔ／ｃｍ３）未満の第３濃度の
リンとを含むターゲットを形成する。ステップ３０６に
おける第２濃度のゲルマニウムを含む基板上にシリコン
の膜をスパッタ蒸着することは、シリコン膜において第
１の閾値電圧（Ｖｔｈ）の変動を生じるのに十分な第４
濃度のリンをさらに含有するシリコン膜を蒸着すること
を含む。
【００３４】図４は、ＬＣＤ製造における、微量不純物
を含有するシリコン膜を蒸着する本発明の方法を示すフ
ローチャートである。本方法は、ステップ４００から開
始する。ステップ４０２では基板を供給する。ステップ
４０４では、第１濃度の第１不純物を含む単結晶シリコ
ンのターゲットを形成する。ステップ４０６では、シリ
コンと、制御された量の第１不純物とを基板上にスパッ
タ蒸着する。ステップ４０６におけるシリコンと、制御
された量の第１不純物とを基板上にスパッタ蒸着するこ
とは、パルス式直流（ＤＣ）スパッタリングと非パルス
式直流（ＤＣ）スパッタリングとを含むグループから選
択されたプロセスを使用してスパッタ蒸着することを含
む。スパッタ蒸着に続くステップ４０８では、基板上に
積層する第２濃度の第１不純物を含む非晶質シリコン膜
を形成する。
を含有するシリコン膜を蒸着する本発明の方法を示すフ
ローチャートである。本方法は、ステップ４００から開
始する。ステップ４０２では基板を供給する。ステップ
４０４では、第１濃度の第１不純物を含む単結晶シリコ
ンのターゲットを形成する。ステップ４０６では、シリ
コンと、制御された量の第１不純物とを基板上にスパッ
タ蒸着する。ステップ４０６におけるシリコンと、制御
された量の第１不純物とを基板上にスパッタ蒸着するこ
とは、パルス式直流（ＤＣ）スパッタリングと非パルス
式直流（ＤＣ）スパッタリングとを含むグループから選
択されたプロセスを使用してスパッタ蒸着することを含
む。スパッタ蒸着に続くステップ４０８では、基板上に
積層する第２濃度の第１不純物を含む非晶質シリコン膜
を形成する。
【００３５】ステップ４０４における第１濃度の第１不
純物を含む単結晶シリコンのターゲットを形成すること
が、遷移金属とリンとゲルマニウムとを含むグループか
ら選択された第１不純物を含むターゲットを形成するこ
とを含む。好適な遷移金属はニッケルである。
純物を含む単結晶シリコンのターゲットを形成すること
が、遷移金属とリンとゲルマニウムとを含むグループか
ら選択された第１不純物を含むターゲットを形成するこ
とを含む。好適な遷移金属はニッケルである。
【００３６】ステップ４０４で、０．０１〜０．５原子
量％（ａｔ％）の範囲の第１濃度のニッケルを含有する
ターゲットを形成する場合、ステップ４０８では、０．
０１〜０．５ａｔ％の範囲の第２濃度のニッケルを含む
非晶質シリコン膜を形成する。好適には、ターゲット中
のＮｉの第１濃度は、０．０５〜０．２原子量％（ａｔ
％）の範囲である。
量％（ａｔ％）の範囲の第１濃度のニッケルを含有する
ターゲットを形成する場合、ステップ４０８では、０．
０１〜０．５ａｔ％の範囲の第２濃度のニッケルを含む
非晶質シリコン膜を形成する。好適には、ターゲット中
のＮｉの第１濃度は、０．０５〜０．２原子量％（ａｔ
％）の範囲である。
【００３７】本発明の幾つかの局面では、ステップ４０
４における単結晶シリコンのターゲットを形成すること
は、第１濃度のニッケルとともに、５×ｅ１７原子量／
ｃｍ ３（ａｔ／ｃｍ３）未満の第３濃度のリンを加える
ことを含む。次に、ステップ４０８では、第２濃度のニ
ッケルと、シリコン膜において第１の閾値電圧（Ｖｔ
ｈ）の変動を生じさせるのに十分な第４濃度のリンとを
含むシリコン膜を形成する。第１の閾値電圧（Ｖｔｈ）
の変動の定義は、最終製品であるＴＦＴの所望の閾値調
節によって決まる。
４における単結晶シリコンのターゲットを形成すること
は、第１濃度のニッケルとともに、５×ｅ１７原子量／
ｃｍ ３（ａｔ／ｃｍ３）未満の第３濃度のリンを加える
ことを含む。次に、ステップ４０８では、第２濃度のニ
ッケルと、シリコン膜において第１の閾値電圧（Ｖｔ
ｈ）の変動を生じさせるのに十分な第４濃度のリンとを
含むシリコン膜を形成する。第１の閾値電圧（Ｖｔｈ）
の変動の定義は、最終製品であるＴＦＴの所望の閾値調
節によって決まる。
【００３８】ステップ４１０では、ニッケル第１不純物
を含むシリコン膜を焼きなまししてケイ化ニッケルを形
成する。ステップ４１２では、ケイ化ニッケルを含有す
るシリコン膜を焼きなまししてシリコン膜を結晶化させ
る。
を含むシリコン膜を焼きなまししてケイ化ニッケルを形
成する。ステップ４１２では、ケイ化ニッケルを含有す
るシリコン膜を焼きなまししてシリコン膜を結晶化させ
る。
【００３９】ステップ４０４で、５〜３０ａｔ％の範囲
の第１濃度のゲルマニウムを含有する単結晶シリコンの
ターゲットを形成する場合、ステップ４０８では、５〜
３０ａｔ％の第２濃度のゲルマニウムを含む非晶質シリ
コン膜を形成する。ステップ４０４において、第１濃度
のゲルマニウムと、５×ｅ１７原子量／ｃｍ３（ａｔ／
ｃｍ３）未満の追加の第３濃度のリンとを含む単結晶シ
リコンのターゲットを形成する場合、ステップ４０８で
は、第２濃度のゲルマニウムと、さらにシリコン膜にお
いて第１の閾値電圧（Ｖｔｈ）の変動を生じるのに十分
な第４濃度のリンとを含む非晶質シリコン膜を形成す
る。
の第１濃度のゲルマニウムを含有する単結晶シリコンの
ターゲットを形成する場合、ステップ４０８では、５〜
３０ａｔ％の第２濃度のゲルマニウムを含む非晶質シリ
コン膜を形成する。ステップ４０４において、第１濃度
のゲルマニウムと、５×ｅ１７原子量／ｃｍ３（ａｔ／
ｃｍ３）未満の追加の第３濃度のリンとを含む単結晶シ
リコンのターゲットを形成する場合、ステップ４０８で
は、第２濃度のゲルマニウムと、さらにシリコン膜にお
いて第１の閾値電圧（Ｖｔｈ）の変動を生じるのに十分
な第４濃度のリンとを含む非晶質シリコン膜を形成す
る。
【００４０】膜の結晶化を促進させる目的で、シリコン
膜に蒸着される不純物量を制御するための方法を提供し
た。ニッケルおよびゲルマニウムをドーパントとする特
定の実施例を記述したが、本発明は、特定のドーピング
物質に限定されるものではない。本発明のプロセスは、
特に、低い焼きなまし温度が問題となるＬＣＤプロセス
に適切である。しかし本プロセスは、一般にＩＣ製造に
も適用可能である。本発明の他の変形例および実施形態
は、当業者であれば思いつくであろう。
膜に蒸着される不純物量を制御するための方法を提供し
た。ニッケルおよびゲルマニウムをドーパントとする特
定の実施例を記述したが、本発明は、特定のドーピング
物質に限定されるものではない。本発明のプロセスは、
特に、低い焼きなまし温度が問題となるＬＣＤプロセス
に適切である。しかし本プロセスは、一般にＩＣ製造に
も適用可能である。本発明の他の変形例および実施形態
は、当業者であれば思いつくであろう。
【図１】従来技術のＤＣスパッタ室、すなわち反応室の
概略構成図で部分断面を示す図である。
概略構成図で部分断面を示す図である。
【図２】制御された量の不純物を含有するシリコン膜を
製造する本発明のプロセス内に登録されたステップ数を
比較して示す図である。
製造する本発明のプロセス内に登録されたステップ数を
比較して示す図である。
【図３】ＬＣＤ製造における、制御された量の微量不純
物を含有するシリコン膜を形成する本発明の方法を示す
フローチャートである。
物を含有するシリコン膜を形成する本発明の方法を示す
フローチャートである。
【図４】ＬＣＤ製造における、微量不純物を含有するシ
リコン膜を蒸着する本発明の方法を示すフローチャート
である。
リコン膜を蒸着する本発明の方法を示すフローチャート
である。
１００ 反応室
１０２ ターゲット
１０４ 基板
１０６ ヒータペデスタル電極
１０８ アノード
１１０ チャンバ壁
１１２ 注入ポート
１１４ 排気ポート
１１６，１１８ 磁石
１２０ 高密度プラズマ領域
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１８Ｇ
Ｆターム(参考） 4K029 AA06 BA35 BD01 CA05 DC05
DC34 DC39 GA01
5F052 CA10 DA02 DA03 DB07 FA06
JA01
5F103 AA08 DD16 GG03 HH04 KK10
PP03 RR01
5F110 AA16 AA30 GG01 GG02 GG13
GG32 GG33 GG34 GG43 PP01
PP34
Claims (23)
- 【請求項１】 液晶ディスプレイ（ＬＣＤ）製造におけ
る、制御された量の微量不純物を含有するシリコン膜を
形成する方法において、 シリコンと第１濃度の第１不純物とを含むターゲットを
形成すること、 基板を供給すること、および前記基板上に、第２濃度の
前記第１不純物を含むシリコンの膜をスパッタ蒸着する
ことを含んで成ることを特徴とする方法。 - 【請求項２】 シリコンと第１濃度の第１不純物とを含
むターゲットを形成することが、遷移金属とリンとゲル
マニウムとを含むグループから選択された第１不純物を
含有するターゲットを形成することを含むことを特徴と
する請求項１に記載の方法。 - 【請求項３】 シリコンと第１濃度の第１不純物とを含
むターゲットを形成することが、ニッケルの第１不純物
を含むターゲットを形成することを含むことを特徴とす
る請求項２に記載の方法。 - 【請求項４】 シリコンと第１濃度の第１不純物とを含
むターゲットを形成することが、０．０１〜０．５原子
量％（ａｔ％）の範囲の第１濃度のニッケルを含有する
ターゲットを形成することを含み、 前記基板上に、第２濃度の前記第１不純物を含むシリコ
ンの膜をスパッタ蒸着することが、０．０１〜０．５ａ
ｔ％の範囲の第２濃度のニッケルを含むシリコン膜を蒸
着することを含むことを特徴とする請求項３に記載の方
法。 - 【請求項５】 シリコンと第１濃度の第１不純物とを含
むターゲットを形成することが、０．０５〜０．２ａｔ
％の範囲の第１濃度のニッケルを含有するターゲットを
形成することを含み、 前記基板上に、第２濃度の前記第１不純物を含むシリコ
ンの膜をスパッタ蒸着することが、０．０１〜０．５ａ
ｔ％の範囲の第２濃度のニッケルを含むシリコン膜を蒸
着することを含むことを特徴とする請求項４に記載の方
法。 - 【請求項６】 シリコンと第１濃度のニッケルとを含む
ターゲットを形成することが、さらに５×ｅ１７原子量
／ｃｍ３（ａｔ／ｃｍ３）未満の第３濃度のリンを含有
する前記ターゲットを形成することを含み、 前記基板上に、第２濃度のニッケルを含むシリコンの膜
をスパッタ蒸着することが、シリコン膜中の第１の閾値
電圧（Ｖｔｈ）の変動を生じるのに十分な第４濃度のリ
ンをさらに含有するシリコン膜を蒸着することを含むこ
とを特徴とする請求項４に記載の方法。 - 【請求項７】 前記基板上に、第２濃度の前記第１不純
物を含むシリコンの膜をスパッタ蒸着することが、パル
ス式直流（ＤＣ）スパッタリングと非パルス式（直流）
ＤＣスパッタリングとを含むグループから選択されたプ
ロセスを使用してスパッタ蒸着することを含むことを特
徴とする請求項１に記載の方法。 - 【請求項８】 シリコンと第１濃度の第１不純物とを含
むターゲットを形成することが、５〜３０ａｔ％の範囲
の第１濃度のゲルマニウムを含有するターゲットを形成
することを含み、 前記基板上に第２濃度の前記第１不純物を含むシリコン
の膜をスパッタ蒸着することが、５〜３０ａｔ％の範囲
の第２濃度のゲルマニウムを含むシリコン膜を蒸着する
ことを含むことを特徴とする請求項２に記載の方法。 - 【請求項９】 シリコンと第１濃度のゲルマニウムを含
むターゲットを形成することが、さらに５×ｅ１７原子
量／ｃｍ３（ａｔ／ｃｍ３）未満の第３濃度のリンを含
有する前記ターゲットを形成することを含み、 前記基板上に第２濃度のゲルマニウムを含むシリコンの
膜をスパッタ蒸着することが、シリコン膜中の第１の閾
値電圧（Ｖｔｈ）の変動を生じるのに十分な第４濃度の
リンをさらに含有するシリコン膜を蒸着することを含む
ことを特徴とする請求項８に記載の方法。 - 【請求項１０】 ニッケルの前記１不純物を含む前記シ
リコン膜を焼きなまししてケイ化物を形成することと、 前記ケイ化ニッケルを含有する前記シリコン膜を焼きな
ましして同シリコン膜を結晶化させることとをさらに含
んで成ることを特徴とする請求項３に記載の方法。 - 【請求項１１】 シリコンと第１濃度の第１不純物とを
含むターゲットを形成することが、単結晶シリコンのタ
ーゲットを形成することを含み、 前記基板上に、第２濃度の前記第１不純物を含むシリコ
ンの膜をスパッタ蒸着することが、非晶質シリコンの膜
を形成することを含むことを特徴とする請求項１に記載
の方法。 - 【請求項１２】 液晶ディスプレイ（ＬＣＤ）製造にお
ける、微量不純物を含有するシリコン膜を蒸着する方法
において、 基板を供給することと、 シリコンと制御された量の第１不純物とを前記基板上に
スパッタ蒸着することとを含んで成ることを特徴とする
方法。 - 【請求項１３】 第１濃度の前記第１不純物を含む単結
晶シリコンのターゲットを形成することをさらに含んで
成ることを特徴とする請求項１２に記載の方法。 - 【請求項１４】 前記スパッタ蒸着することに続いて、
前記基板上に、第２濃度の前記第１不純物を含む非晶質
シリコン膜を形成することをさらに含んで成ることを特
徴とする請求項１２に記載の方法。 - 【請求項１５】 第１濃度の前記第１不純物を含む単結
晶シリコンのターゲットを形成することが、遷移金属と
リンとゲルマニウムとを含むグループから選択された第
１不純物を含有するターゲットを形成することを含むこ
とを特徴とする請求項１３に記載の方法。 - 【請求項１６】 第１濃度の前記第１不純物を含む単結
晶シリコンのターゲットを形成することが、ニッケル第
１不純物を含むターゲットを形成することを含むことを
特徴とする請求項１５に記載の方法。 - 【請求項１７】 第１濃度の前記第１不純物を含む単結
晶シリコンのターゲットを形成することが、０．０１〜
０．５原子量％（ａｔ％）の範囲の第１濃度のニッケル
を含有するターゲットを形成することを含み、 第２濃度の前記第１不純物を含む非晶質シリコン膜を形
成することが、０．０１〜０．５ａｔ％の範囲の第２濃
度のニッケルを含むシリコン膜を形成することを含むこ
とを特徴とする請求項１６に記載の方法。 - 【請求項１８】 第１濃度の前記第１不純物を含む単結
晶シリコンのターゲットを形成することが、０．０５〜
０．２原子量％（ａｔ％）の範囲の第１濃度のニッケル
を含有するターゲットを形成することを含み、 第２濃度の前記第１不純物を含む非晶質シリコン膜を形
成することが、０．０１〜０．５ａｔ％の範囲の第２濃
度のニッケルを含むシリコン膜を形成することを含むこ
とを特徴とする請求項１７に記載の方法。 - 【請求項１９】 第１濃度のニッケルを含む単結晶シリ
コンのターゲットを形成することが、５×ｅ１７原子量
／ｃｍ３（ａｔ／ｃｍ３）未満の追加の第３濃度のリン
を含有するターゲットを形成することを含み、 第２濃度のニッケルを含む非晶質シリコン膜を形成する
ことが、シリコン膜中の第１の閾値電圧（Ｖｔｈ）の変
動を生じるのに十分な第４濃度のリンをさらに含有する
シリコン膜を形成することを含むことを特徴とする請求
項１７に記載の方法。 - 【請求項２０】 シリコンと制御された量の第１不純物
とを前記基板上にスパッタ蒸着することが、パルス式直
流（ＤＣ）スパッタリングと非パルス式直流（ＤＣ）ス
パッタリングとを含むグループから選択されたプロセス
を使用して、スパッタ蒸着することを含むことを特徴と
する請求項１２に記載の方法。 - 【請求項２１】 第１濃度の前記第１不純物を含む単結
晶シリコンのターゲットを形成することが、５〜３０ａ
ｔ％の範囲の第１濃度のゲルマニウムを含有するターゲ
ットを形成することを含み、 第２濃度の前記第１不純物を含む非晶質シリコン膜を形
成することが、５〜３０ａｔ％の範囲の第２濃度のゲル
マニウムを含むシリコン膜を形成することを含むことを
特徴とする請求項１５に記載の方法。 - 【請求項２２】 第１濃度のゲルマニウムを含む単結晶
シリコンのターゲットを形成することが、５×ｅ１７原
子量／ｃｍ３（ａｔ／ｃｍ３）未満の追加の第３濃度の
リンを含有するターゲットを形成することを含み、 第２濃度のゲルマニウムを含む非晶質シリコン膜を形成
することが、シリコン膜中の第１の閾値電圧（Ｖｔｈ）
の変動を生じるのに十分な第４濃度のリンをさらに含有
するシリコン膜を形成することを含むことを特徴とする
請求項２１に記載の方法。 - 【請求項２３】 前記ニッケル第１不純物を含む前記シ
リコン膜を焼きなまししてケイ化ニッケルを形成するこ
とと、 前記ケイ化ニッケルを含有する前記シリコン膜を焼きな
ましして前記シリコン膜を結晶化させることとをさらに
含んで成ることを特徴とする請求項１６に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/893,866 US20030003694A1 (en) | 2001-06-28 | 2001-06-28 | Method for forming silicon films with trace impurities |
| US09/893866 | 2001-06-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003109904A true JP2003109904A (ja) | 2003-04-11 |
Family
ID=25402253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002186405A Pending JP2003109904A (ja) | 2001-06-28 | 2002-06-26 | 微量不純物を含むシリコン膜を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030003694A1 (ja) |
| JP (1) | JP2003109904A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557020B2 (en) | 2004-09-22 | 2009-07-07 | Samsung Mobile Display Co., Ltd. | Method for fabricating thin film transistor using metal catalyst layer |
| JP2012204668A (ja) * | 2011-03-25 | 2012-10-22 | Tokyo Electron Ltd | プラズマエッチング方法および記憶媒体 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102308905B1 (ko) * | 2014-11-21 | 2021-10-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 구비한 유기 발광 표시 장치 |
| FR3050741B1 (fr) * | 2016-04-28 | 2018-05-25 | Universite De Strasbourg | Cristallisation de silicium amorphe a partir d'un substrat d'aluminium riche en silicium |
-
2001
- 2001-06-28 US US09/893,866 patent/US20030003694A1/en not_active Abandoned
-
2002
- 2002-06-26 JP JP2002186405A patent/JP2003109904A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7557020B2 (en) | 2004-09-22 | 2009-07-07 | Samsung Mobile Display Co., Ltd. | Method for fabricating thin film transistor using metal catalyst layer |
| JP2012204668A (ja) * | 2011-03-25 | 2012-10-22 | Tokyo Electron Ltd | プラズマエッチング方法および記憶媒体 |
| KR101916459B1 (ko) * | 2011-03-25 | 2018-11-07 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 및 기억 매체 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030003694A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8372250B2 (en) | Gas-timing method for depositing oxynitride films by reactive R.F. magnetron sputtering | |
| JP2002053954A (ja) | 物理蒸着真空チャンバ、物理蒸着方法、薄膜デバイスおよび液晶ディスプレイ | |
| EP0571632B1 (en) | Process for forming a polycrystalline silicon thin film at low temperature | |
| US6251777B1 (en) | Thermal annealing method for forming metal silicide layer | |
| US5470619A (en) | Method of the production of polycrystalline silicon thin films | |
| EP1999289A2 (en) | System and method for sputtering a tensile silicon nitride film | |
| CN110534403B (zh) | 硅衬底上沉积氮化铝薄膜的方法和硅片 | |
| US6649032B2 (en) | System and method for sputtering silicon films using hydrogen gas mixtures | |
| KR100698744B1 (ko) | 하프늄 합금 타겟트 및 그 제조방법 | |
| JP2003109904A (ja) | 微量不純物を含むシリコン膜を形成する方法 | |
| CN115679272A (zh) | 一种物理气相沉积制备金属薄膜的方法 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| JP2007246993A (ja) | 酸化銅薄膜の形成方法 | |
| TW200905732A (en) | Method of fabricating polysilicon film, gas phase deposition equipment and electronic device formed thereby | |
| Voutsas et al. | Sputtering technology of Si films for low-temperature poly-Si TFTs | |
| CN115874154B (zh) | 半导体结构、芯片及其应用和膜层沉积方法 | |
| CN112853286A (zh) | 压电膜的物理气相沉积 | |
| TWI291718B (en) | Active matrix display devices and the manufacture thereof | |
| KR100446918B1 (ko) | 촉매금속을 증착하기 위한 디씨 마그네트론 증착장비의 증착조건 | |
| JP2012238637A (ja) | スパッタリング方法およびスパッタリング装置 | |
| KR100412283B1 (ko) | 코발트 박막의 형성 방법 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2655924B2 (ja) | 多結晶半導体薄膜形成方法 | |
| KR100292088B1 (ko) | 반도체소자 제조방법 | |
| JPS6136374B2 (ja) |