JP2003108513A - ハードウェア・チェーン・プル - Google Patents
ハードウェア・チェーン・プルInfo
- Publication number
- JP2003108513A JP2003108513A JP2002175728A JP2002175728A JP2003108513A JP 2003108513 A JP2003108513 A JP 2003108513A JP 2002175728 A JP2002175728 A JP 2002175728A JP 2002175728 A JP2002175728 A JP 2002175728A JP 2003108513 A JP2003108513 A JP 2003108513A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- buffer
- local memory
- controller
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 チェーン・バッファをシステム・メモリから
ローカル・メモリにコピーして大きな分散・集積（scat
ter-gather）リストを与えること。 【解決手段】 本発明によるコントローラ（１０４）
は、ＤＭＡエンジンとプロセッサと回路とを有する。Ｄ
ＭＡエンジン（１２４）は、システム・メモリからロー
カル・メモリへのコピーを行う。プロセッサは、ローカ
ル・メモリに書き込まれているメッセージを処理する。
回路は、プロセッサとは独立に動作することが可能で、
（ｉ）第１のポインタを有する前記メッセージに関して
前記ローカル・メモリへの書込みをモニタし、（ｉｉ）
非ゼロ値を有する第１のポインタに応答して第１のポイ
ンタによって識別される第１のバッファをコピーするよ
うにＤＭＡエンジンをプログラムする。
ローカル・メモリにコピーして大きな分散・集積（scat
ter-gather）リストを与えること。 【解決手段】 本発明によるコントローラ（１０４）
は、ＤＭＡエンジンとプロセッサと回路とを有する。Ｄ
ＭＡエンジン（１２４）は、システム・メモリからロー
カル・メモリへのコピーを行う。プロセッサは、ローカ
ル・メモリに書き込まれているメッセージを処理する。
回路は、プロセッサとは独立に動作することが可能で、
（ｉ）第１のポインタを有する前記メッセージに関して
前記ローカル・メモリへの書込みをモニタし、（ｉｉ）
非ゼロ値を有する第１のポインタに応答して第１のポイ
ンタによって識別される第１のバッファをコピーするよ
うにＤＭＡエンジンをプログラムする。
Description
【０００１】
【発明の属する技術分野】本発明は、広くは入出力処理
方法及び／又はアーキテクチャに関し、更に詳しくは、
チェーン・バッファをシステム・メモリからローカル・
メモリにコピーして大きな分散・集積（scatter-gathe
r）リストを与えることに関する。
方法及び／又はアーキテクチャに関し、更に詳しくは、
チェーン・バッファをシステム・メモリからローカル・
メモリにコピーして大きな分散・集積（scatter-gathe
r）リストを与えることに関する。
【０００２】
【従来の技術】従来型のコンピュータは、リクエスト・
メッセージをホスト又はシステム・メモリにおいて構築
することによって入出力（Ｉ／Ｏ）処理を実行する。そ
して、メッセージは、実際のＩ／Ｏデータ転送を実行す
るインテリジェントＩ／Ｏプロトコル・コントローラに
送られる。Ｉ／Ｏデータ転送は、小さなブロックＩ／Ｏ
メッセージを実現することによって、より効率化するこ
とができるのが一般的である。結果的に、リクエスト・
メッセージによっては、転送されるべきデータをすべて
含むことができないものが生じる。
メッセージをホスト又はシステム・メモリにおいて構築
することによって入出力（Ｉ／Ｏ）処理を実行する。そ
して、メッセージは、実際のＩ／Ｏデータ転送を実行す
るインテリジェントＩ／Ｏプロトコル・コントローラに
送られる。Ｉ／Ｏデータ転送は、小さなブロックＩ／Ｏ
メッセージを実現することによって、より効率化するこ
とができるのが一般的である。結果的に、リクエスト・
メッセージによっては、転送されるべきデータをすべて
含むことができないものが生じる。
【０００３】リクエスト・メッセージは、リクエスト・
メッセージがデータの１又は複数のバッファを転送する
ことを可能にする関連する分散・集積（ＳＧ）リストを
有しうる。ＳＧリストは、リクエスト・メッセージに適
合しない場合には、そのリクエスト・メッセージにリン
クされている１又は複数のチェーン・バッファに記憶さ
れるのが通常である。それぞれのチェーン・バッファ
は、ＳＧセグメントである。それぞれのＳＧセグメント
は、１又は複数のＳＧ要素を含む。それぞれのＳＧ要素
は、転送されるべきデータを含むシステム・メモリの中
のデータ・バッファを指している。ＳＧ要素は、データ
・バッファのアドレスと長さとを含む。Ｉ／Ｏプロトコ
ル・コントローラは、Ｉ／Ｏ動作のためにチェーン・バ
ッファが要求される場合には、２つの選択肢を有する。
Ｉ／Ｏプロトコル・コントローラは、システム・メモリ
に記憶されているＳＧ要素に基づいて、直接メモリアク
セス（ＤＭＡ）動作を制御することができる。あるい
は、Ｉ／Ｏプロトコル・コントローラは、チェーン・バ
ッファの全体をローカル・メモリにコピーし、そのコピ
ーに基づいてＤＭＡ動作を実行することができる。
メッセージがデータの１又は複数のバッファを転送する
ことを可能にする関連する分散・集積（ＳＧ）リストを
有しうる。ＳＧリストは、リクエスト・メッセージに適
合しない場合には、そのリクエスト・メッセージにリン
クされている１又は複数のチェーン・バッファに記憶さ
れるのが通常である。それぞれのチェーン・バッファ
は、ＳＧセグメントである。それぞれのＳＧセグメント
は、１又は複数のＳＧ要素を含む。それぞれのＳＧ要素
は、転送されるべきデータを含むシステム・メモリの中
のデータ・バッファを指している。ＳＧ要素は、データ
・バッファのアドレスと長さとを含む。Ｉ／Ｏプロトコ
ル・コントローラは、Ｉ／Ｏ動作のためにチェーン・バ
ッファが要求される場合には、２つの選択肢を有する。
Ｉ／Ｏプロトコル・コントローラは、システム・メモリ
に記憶されているＳＧ要素に基づいて、直接メモリアク
セス（ＤＭＡ）動作を制御することができる。あるい
は、Ｉ／Ｏプロトコル・コントローラは、チェーン・バ
ッファの全体をローカル・メモリにコピーし、そのコピ
ーに基づいてＤＭＡ動作を実行することができる。
【０００４】図１を参照すると、リクエスト・メッセー
ジ１０、１２、１４及び１６が、関連するチェーン・バ
ッファ１８、２０、２２及び２４とリプライ・メッセー
ジ２６及び２８と共に、図解されている。リクエスト・
メッセージ１０、１４及び１６は、チェーン・バッファ
１８−２４の使用を必要とするが、リクエスト・メッセ
ージ１２はそういうことはない。リクエスト・メッセー
ジ１０は、チェーン・バッファを必要とする場合には、
特定のチェーン・バッファ１８を識別するポインタ３０
を含む。チェーン・バッファ１８は、チェーン・バッフ
ァ１８それ自体をチェーン・バッファ２０にリンクする
他のポインタ３２を有するように示されている。
ジ１０、１２、１４及び１６が、関連するチェーン・バ
ッファ１８、２０、２２及び２４とリプライ・メッセー
ジ２６及び２８と共に、図解されている。リクエスト・
メッセージ１０、１４及び１６は、チェーン・バッファ
１８−２４の使用を必要とするが、リクエスト・メッセ
ージ１２はそういうことはない。リクエスト・メッセー
ジ１０は、チェーン・バッファを必要とする場合には、
特定のチェーン・バッファ１８を識別するポインタ３０
を含む。チェーン・バッファ１８は、チェーン・バッフ
ァ１８それ自体をチェーン・バッファ２０にリンクする
他のポインタ３２を有するように示されている。
【０００５】従来型のＩ／Ｏプロトコル・コントローラ
は、一度に１つのＳＧ要素に対して動作する。従来型の
チェーン・バッファは、容易に、１０個までの単純なＳ
Ｇ要素に対応することができる。システム・メモリに存
在するチェーン・バッファの中のＳＧ要素にアクセスす
るには、Ｉ／Ｏプロトコル・コントローラは、共有され
ているシステム・バスを介してデータにアクセスするこ
とに伴う待ち時間（呼び出し時間、レイテンシ）を負担
しなければならない。更に、ＳＧ要素へのそのようなア
クセスは、それぞれが、共有バスの利用可能な帯域幅を
減少させ、システム全体のパフォーマンスを低下させ
る。
は、一度に１つのＳＧ要素に対して動作する。従来型の
チェーン・バッファは、容易に、１０個までの単純なＳ
Ｇ要素に対応することができる。システム・メモリに存
在するチェーン・バッファの中のＳＧ要素にアクセスす
るには、Ｉ／Ｏプロトコル・コントローラは、共有され
ているシステム・バスを介してデータにアクセスするこ
とに伴う待ち時間（呼び出し時間、レイテンシ）を負担
しなければならない。更に、ＳＧ要素へのそのようなア
クセスは、それぞれが、共有バスの利用可能な帯域幅を
減少させ、システム全体のパフォーマンスを低下させ
る。
【０００６】共有されているシステム・バスの利用を減
少させ、ＳＧ要素へのアクセスに付随するレイテンシを
短縮するには、チェーン・バッファ全体を、単一のＤＭ
Ａ動作を用いてローカル・メモリへコピーすることがで
きる。チェーン・バッファ全体をコピーすることが望ま
しい理由は、共有システム・バスを利用する方がより効
率的であり（すなわち、単一の共有システム・バス・ト
ランザクションを用いて、約１０個のＳＧ要素をローカ
ル・メモリの中に入れることができる）、それ以降のＳ
Ｇ要素のアクセス・レイテンシが短縮されるからであ
る。しかし、チェーン・バッファをローカル・メモリに
コピーすると、新たな問題が引き起こされる。第１に、
ＤＭＡ動作は、通常、オンチップのＩ／Ｏプロセッサを
介して制御されるのであるが、コピーのタスクは、それ
以外の動作に関してＩ／Ｏプロセッサが有している利用
可能な帯域幅を縮小してしまう。第２に、チェーン・バ
ッファに関係するＩ／Ｏ動作は、チェーン・バッファが
ローカルにコピーされるまでは、開始することができな
いのである。
少させ、ＳＧ要素へのアクセスに付随するレイテンシを
短縮するには、チェーン・バッファ全体を、単一のＤＭ
Ａ動作を用いてローカル・メモリへコピーすることがで
きる。チェーン・バッファ全体をコピーすることが望ま
しい理由は、共有システム・バスを利用する方がより効
率的であり（すなわち、単一の共有システム・バス・ト
ランザクションを用いて、約１０個のＳＧ要素をローカ
ル・メモリの中に入れることができる）、それ以降のＳ
Ｇ要素のアクセス・レイテンシが短縮されるからであ
る。しかし、チェーン・バッファをローカル・メモリに
コピーすると、新たな問題が引き起こされる。第１に、
ＤＭＡ動作は、通常、オンチップのＩ／Ｏプロセッサを
介して制御されるのであるが、コピーのタスクは、それ
以外の動作に関してＩ／Ｏプロセッサが有している利用
可能な帯域幅を縮小してしまう。第２に、チェーン・バ
ッファに関係するＩ／Ｏ動作は、チェーン・バッファが
ローカルにコピーされるまでは、開始することができな
いのである。
【０００７】
【発明の概要】本発明は、一般的にＤＭＡエンジンとプ
ロセッサと回路とを有するコントローラに関係してい
る。ＤＭＡエンジンは、システム・メモリからローカル
・メモリへのコピーを行うように構成されている。プロ
セッサは、ローカル・メモリに書き込まれているメッセ
ージを処理するように構成されている。回路は、プロセ
ッサとは独立に動作する。回路は、（ｉ）第１のポイン
タを有する前記メッセージに関して前記ローカル・メモ
リへの書込みをモニタし、（ｉｉ）非ゼロ値を有する第
１のポインタに応答して第１のポインタによって識別さ
れる第１のバッファをコピーするようにＤＭＡエンジン
をプログラムする。
ロセッサと回路とを有するコントローラに関係してい
る。ＤＭＡエンジンは、システム・メモリからローカル
・メモリへのコピーを行うように構成されている。プロ
セッサは、ローカル・メモリに書き込まれているメッセ
ージを処理するように構成されている。回路は、プロセ
ッサとは独立に動作する。回路は、（ｉ）第１のポイン
タを有する前記メッセージに関して前記ローカル・メモ
リへの書込みをモニタし、（ｉｉ）非ゼロ値を有する第
１のポインタに応答して第１のポインタによって識別さ
れる第１のバッファをコピーするようにＤＭＡエンジン
をプログラムする。
【０００８】本発明の目的、特徴及び効果は、ローカル
・メモリへのチェーン・バッファ・コピーを方向付け、
（ｉ）Ｉ／Ｏプロセッサに要求されるタスクをセーブ
し、（ｉｉ）すべてのチェーン・バッファがコピーされ
る前にＩ／Ｏ処理が開始されることを許容し、及び／又
は（ｉｉｉ）すべてのチェーン・バッファがコピーされ
る前にＩ／Ｏデータ転送が開始されることを許容する回
路を提供することを含む。
・メモリへのチェーン・バッファ・コピーを方向付け、
（ｉ）Ｉ／Ｏプロセッサに要求されるタスクをセーブ
し、（ｉｉ）すべてのチェーン・バッファがコピーされ
る前にＩ／Ｏ処理が開始されることを許容し、及び／又
は（ｉｉｉ）すべてのチェーン・バッファがコピーされ
る前にＩ／Ｏデータ転送が開始されることを許容する回
路を提供することを含む。
【０００９】
【発明の実施の形態】本発明の上述した及びそれ以外の
目的、特徴及び効果は、以下の詳細な説明と冒頭の特許
請求の範囲と添付の図面とから明らかである。
目的、特徴及び効果は、以下の詳細な説明と冒頭の特許
請求の範囲と添付の図面とから明らかである。
【００１０】図２を参照すると、本発明の好適実施例に
よるシステム１００のブロック図が、示されている。シ
ステム１００は、一般に、コンピュータ・システムとし
て実現される。コンピュータ・システム１００は、回路
１０２と、回路１０４と、回路１０６とを備えている。
回路１０２と回路１０４とは、バス１０８を介して結合
されている。回路１０４と回路１０６とは別のバス１１
０を介して結合される。
よるシステム１００のブロック図が、示されている。シ
ステム１００は、一般に、コンピュータ・システムとし
て実現される。コンピュータ・システム１００は、回路
１０２と、回路１０４と、回路１０６とを備えている。
回路１０２と回路１０４とは、バス１０８を介して結合
されている。回路１０４と回路１０６とは別のバス１１
０を介して結合される。
【００１１】回路１０２は、システム・メモリとして実
現される。システム・メモリ１０２は、一般に、コンピ
ュータ・システム１００のメイン・メモリ又はホスト・
メモリである。システム・メモリ１０２は、これらに限
定されることは意図していないが、１若しくは複数のリ
クエスト・メッセージ、１若しくは複数のチェーン・バ
ッファ、及び／又は、１若しくは複数のデータ・バッフ
ァを含む様々な情報を記憶する。
現される。システム・メモリ１０２は、一般に、コンピ
ュータ・システム１００のメイン・メモリ又はホスト・
メモリである。システム・メモリ１０２は、これらに限
定されることは意図していないが、１若しくは複数のリ
クエスト・メッセージ、１若しくは複数のチェーン・バ
ッファ、及び／又は、１若しくは複数のデータ・バッフ
ァを含む様々な情報を記憶する。
【００１２】回路１０４は、Ｉ／Ｏプロトコル・コント
ローラ・カード又はモジュールとして実現される。Ｉ／
Ｏプロトコル・コントローラ１０４は、データ転送を通
信するのに用いられるＩ／Ｏインターフェース１１２を
有する。データ転送とは、コンピュータ・システム１０
０の内部における及び／又はコンピュータ・システムの
外部にある他の回路（図示せず）とのデータの交換であ
る。Ｉ／Ｏプロトコル・コントローラ１０４は、一般
に、システム・メモリ１０２とＩ／Ｏインターフェース
１１２との間でデータを転送するように構成されてい
る。
ローラ・カード又はモジュールとして実現される。Ｉ／
Ｏプロトコル・コントローラ１０４は、データ転送を通
信するのに用いられるＩ／Ｏインターフェース１１２を
有する。データ転送とは、コンピュータ・システム１０
０の内部における及び／又はコンピュータ・システムの
外部にある他の回路（図示せず）とのデータの交換であ
る。Ｉ／Ｏプロトコル・コントローラ１０４は、一般
に、システム・メモリ１０２とＩ／Ｏインターフェース
１１２との間でデータを転送するように構成されてい
る。
【００１３】Ｉ／Ｏプロトコル・コントローラ１０４
は、バス１０８を介してシステム・メモリ１０２にアク
セスする。バス１０８は、一般に、コンピュータ・シス
テム１００の共有システム・バスである。バス１０８
は、ＰＣＩ（Peripheral Component Interconnect）バ
ス標準やＶＭＥ（Versa Module Europa）バス標準など
に従って実現される。しかし、特定の応用例の設計基準
に合致するように、これ以外のバス標準を実現すること
ができる。
は、バス１０８を介してシステム・メモリ１０２にアク
セスする。バス１０８は、一般に、コンピュータ・シス
テム１００の共有システム・バスである。バス１０８
は、ＰＣＩ（Peripheral Component Interconnect）バ
ス標準やＶＭＥ（Versa Module Europa）バス標準など
に従って実現される。しかし、特定の応用例の設計基準
に合致するように、これ以外のバス標準を実現すること
ができる。
【００１４】回路１０６は、ローカル・メモリとして実
現することができる。ローカル・メモリ１０６は、一般
に、他の情報に加えて、システム・メモリ１０２からコ
ピーされたリクエスト・メッセージとチェーン・バッフ
ァとを記憶する。ローカル・メモリ１０６は、バス１１
０を介して、Ｉ／Ｏプロトコル・コントローラ１０４に
結合することができる。バス１１０は、一般に、回路ボ
ード・レベルの専用バスである。ローカル・バス１１０
は、ローカル・メモリ１０６とＩ／Ｏプロトコル・コン
トローラ１０４の回路との間における迅速なデータ交換
を提供することができる。特定の応用例の設計基準に合
致するように、ローカル・バス１１０のこれ以外の変形
例を実現することもできる。
現することができる。ローカル・メモリ１０６は、一般
に、他の情報に加えて、システム・メモリ１０２からコ
ピーされたリクエスト・メッセージとチェーン・バッフ
ァとを記憶する。ローカル・メモリ１０６は、バス１１
０を介して、Ｉ／Ｏプロトコル・コントローラ１０４に
結合することができる。バス１１０は、一般に、回路ボ
ード・レベルの専用バスである。ローカル・バス１１０
は、ローカル・メモリ１０６とＩ／Ｏプロトコル・コン
トローラ１０４の回路との間における迅速なデータ交換
を提供することができる。特定の応用例の設計基準に合
致するように、ローカル・バス１１０のこれ以外の変形
例を実現することもできる。
【００１５】本発明は、一般に、関連するリクエスト・
メッセージの中に適合させることができないＳＧセグメ
ント及びＳＧ要素をチェーン・バッファを用いて与える
任意のＩ／Ｏプロトコル・コントローラ１０４に応用す
ることができる。Ｉ／Ｏプロトコル・コントローラ１０
４は、リクエスト・メッセージ１１４Ａを、システム・
メモリ１０２からローカル・メモリ１０６にコピーす
る。リクエスト・メッセージ１１４Ａをコピーするとい
うタスクは、埋込型Ｉ／Ｏプロセッサ１１６又は専用ハ
ードウェア（図示せず）を用いて達成することができ
る。リクエスト・メッセージ１１４Ａのローカルなリク
エスト・メッセージ・コピー１１４Ｂが利用可能となれ
ば、Ｉ／Ｏプロトコルに依存しリクエスト・メッセージ
・コピー１１４Ｂに基づく作業は、Ｉ／Ｏプロセッサ１
１６を介して実行される。回路１１８によって、関連す
るチェーン・バッファ１２０Ａ及び１２２Ａの存在とは
関係なく、Ｉ／Ｏプロセッサがリクエスト・メッセージ
・コピー１１４Ｂに対してＩ／Ｏプロトコルに依存する
作業を開始することが可能となる。更に、Ｉ／Ｏプロト
コル・コントローラ１０４は、オプションであるが、チ
ェーン・バッファ・コピーが完了する前にＩ／Ｏデータ
転送が開始されることを可能にするように構成すること
ができ、それによって、Ｉ／Ｏレイテンシが更に短縮さ
れる。
メッセージの中に適合させることができないＳＧセグメ
ント及びＳＧ要素をチェーン・バッファを用いて与える
任意のＩ／Ｏプロトコル・コントローラ１０４に応用す
ることができる。Ｉ／Ｏプロトコル・コントローラ１０
４は、リクエスト・メッセージ１１４Ａを、システム・
メモリ１０２からローカル・メモリ１０６にコピーす
る。リクエスト・メッセージ１１４Ａをコピーするとい
うタスクは、埋込型Ｉ／Ｏプロセッサ１１６又は専用ハ
ードウェア（図示せず）を用いて達成することができ
る。リクエスト・メッセージ１１４Ａのローカルなリク
エスト・メッセージ・コピー１１４Ｂが利用可能となれ
ば、Ｉ／Ｏプロトコルに依存しリクエスト・メッセージ
・コピー１１４Ｂに基づく作業は、Ｉ／Ｏプロセッサ１
１６を介して実行される。回路１１８によって、関連す
るチェーン・バッファ１２０Ａ及び１２２Ａの存在とは
関係なく、Ｉ／Ｏプロセッサがリクエスト・メッセージ
・コピー１１４Ｂに対してＩ／Ｏプロトコルに依存する
作業を開始することが可能となる。更に、Ｉ／Ｏプロト
コル・コントローラ１０４は、オプションであるが、チ
ェーン・バッファ・コピーが完了する前にＩ／Ｏデータ
転送が開始されることを可能にするように構成すること
ができ、それによって、Ｉ／Ｏレイテンシが更に短縮さ
れる。
【００１６】Ｉ／Ｏプロトコル・コントローラ１０４
は、一般に、Ｉ／Ｏインターフェース１１２とＩ／Ｏプ
ロセッサ１１６と回路１１８と回路１２４と回路１２６
とを備えている。回路１１８は、チェーン・プル回路と
して実現される。チェーン・プル回路１１８の動作は、
後で詳述する。回路１２４は、直接メモリ・アクセス
（ＤＭＡ）エンジンとして実現することができる。回路
１２６は、データ経路として実現される。ＤＭＡエンジ
ン１２４は、システム・メモリ１０２とローカル・メモ
リ１０６との間で、そして、システム・メモリ１０２と
データ経路１２６との間で情報を転送するように構成さ
れている。データ経路１２６は、Ｉ／Ｏインターフェー
ス１１２を介してデータを交換するように構成される。
は、一般に、Ｉ／Ｏインターフェース１１２とＩ／Ｏプ
ロセッサ１１６と回路１１８と回路１２４と回路１２６
とを備えている。回路１１８は、チェーン・プル回路と
して実現される。チェーン・プル回路１１８の動作は、
後で詳述する。回路１２４は、直接メモリ・アクセス
（ＤＭＡ）エンジンとして実現することができる。回路
１２６は、データ経路として実現される。ＤＭＡエンジ
ン１２４は、システム・メモリ１０２とローカル・メモ
リ１０６との間で、そして、システム・メモリ１０２と
データ経路１２６との間で情報を転送するように構成さ
れている。データ経路１２６は、Ｉ／Ｏインターフェー
ス１１２を介してデータを交換するように構成される。
【００１７】図３を参照すると、チェーン・プル回路１
１８の動作方法の流れ図が示されている。チェーン・プ
ル回路１１８は、一般に、リクエスト・メッセージに関
係する動作を見張るために、ローカル・バス１１０を調
べる（例えば、ブロック１３０）。リクエスト・メッセ
ージ（例えば、図２のリクエスト・メッセージ１１４
Ａ）のダウンロードが検出されると、チェーン・プル回
路１１８は、第１のチェーン・バッファ１２０Ａを識別
するリクエスト・メッセージ１１４Ａの中のポインタ１
３２を捕捉する（例えば、ブロック１３４）。ポインタ
１３２は、アドレス値とそのアドレス値をシステム・メ
モリ１０６と関連させるインジケータ値とを用いて第１
のチェーン・バッファ１２０Ａを識別する。
１８の動作方法の流れ図が示されている。チェーン・プ
ル回路１１８は、一般に、リクエスト・メッセージに関
係する動作を見張るために、ローカル・バス１１０を調
べる（例えば、ブロック１３０）。リクエスト・メッセ
ージ（例えば、図２のリクエスト・メッセージ１１４
Ａ）のダウンロードが検出されると、チェーン・プル回
路１１８は、第１のチェーン・バッファ１２０Ａを識別
するリクエスト・メッセージ１１４Ａの中のポインタ１
３２を捕捉する（例えば、ブロック１３４）。ポインタ
１３２は、アドレス値とそのアドレス値をシステム・メ
モリ１０６と関連させるインジケータ値とを用いて第１
のチェーン・バッファ１２０Ａを識別する。
【００１８】チェーン・プル回路１１８は、ポインタ１
３２がゼロ値すなわちチェーン・インジケータの最後を
有しているかどうかをチェックする（例えば、判断ブロ
ック１３６）。ポインタ１３２がゼロ値／チェーン・イ
ンジケータの最後を有している場合（例えば、判断ブロ
ック１３６のＹＥＳ分岐）には、リクエスト・メッセー
ジ１１４Ａは、関連するチェーン・バッファを全く有さ
ない。従って、チェーン・プル回路１１８は、更なるリ
クエスト・メッセージを求めてローカル・バス１０６の
モニタを継続する（例えば、ブロック１３０）。ポイン
タ１３２が非ゼロ値を有する、すなわち、チェーンがイ
ンジケータを継続する（例えば、判断ブロック１３６の
ＮＯ分岐）場合には、チェーン・プル回路１１８は、ロ
ーカル・メモリ１０６の中へのリクエスト・メッセージ
１１４Ａのコピーが終了するのを待機する（例えば、ブ
ロック１３８）。
３２がゼロ値すなわちチェーン・インジケータの最後を
有しているかどうかをチェックする（例えば、判断ブロ
ック１３６）。ポインタ１３２がゼロ値／チェーン・イ
ンジケータの最後を有している場合（例えば、判断ブロ
ック１３６のＹＥＳ分岐）には、リクエスト・メッセー
ジ１１４Ａは、関連するチェーン・バッファを全く有さ
ない。従って、チェーン・プル回路１１８は、更なるリ
クエスト・メッセージを求めてローカル・バス１０６の
モニタを継続する（例えば、ブロック１３０）。ポイン
タ１３２が非ゼロ値を有する、すなわち、チェーンがイ
ンジケータを継続する（例えば、判断ブロック１３６の
ＮＯ分岐）場合には、チェーン・プル回路１１８は、ロ
ーカル・メモリ１０６の中へのリクエスト・メッセージ
１１４Ａのコピーが終了するのを待機する（例えば、ブ
ロック１３８）。
【００１９】リクエスト・メッセージのローカル・メモ
リ１０６へのコピーが終了すると、チェーン・プル回路
１１８は、ＤＭＡ動作を開始するようにＤＭＡプログラ
ム１２４をプログラムする（例えば、ブロック１４
０）。ＤＭＡ動作は、第１のチェーン・バッファ１２０
Ａをローカル・メモリ１０６の中へコピーする（例え
ば、ブロック１４２）。ＤＭＡ動作の間には、チェーン
・プル回路１１８は、再びローカル・バス１１０を調べ
て（例えば、ブロック１３０）、入ってくる第１のチェ
ーン・バッファ１２０Ａが追加的なチェーン・バッファ
（例えば、図２における第２のチェーン・バッファ１２
２Ａ）への参照を含むかどうかを判断する。チェーン・
プル回路１１８が第１のチェーン・バッファ１２０Ａに
おいてチェーン・バッファ・ポインタ１４４を検出する
場合には、ポインタ１４４のアドレスが捕捉される（例
えば、ブロック１３４）。
リ１０６へのコピーが終了すると、チェーン・プル回路
１１８は、ＤＭＡ動作を開始するようにＤＭＡプログラ
ム１２４をプログラムする（例えば、ブロック１４
０）。ＤＭＡ動作は、第１のチェーン・バッファ１２０
Ａをローカル・メモリ１０６の中へコピーする（例え
ば、ブロック１４２）。ＤＭＡ動作の間には、チェーン
・プル回路１１８は、再びローカル・バス１１０を調べ
て（例えば、ブロック１３０）、入ってくる第１のチェ
ーン・バッファ１２０Ａが追加的なチェーン・バッファ
（例えば、図２における第２のチェーン・バッファ１２
２Ａ）への参照を含むかどうかを判断する。チェーン・
プル回路１１８が第１のチェーン・バッファ１２０Ａに
おいてチェーン・バッファ・ポインタ１４４を検出する
場合には、ポインタ１４４のアドレスが捕捉される（例
えば、ブロック１３４）。
【００２０】ポインタ１４４をチェーン・プル回路１１
８によって検査して、ポインタ１４４がゼロ値／チェー
ン・インジケータの最後を有している場合には（例え
ば、判断ブロック１３６のＹＥＳ分岐）、チェーン・プ
ル回路１１８は、更なるリクエスト・メッセージ及び／
又はチェーン・バッファを求めてローカル・バス１１０
のモニタを継続する。ポインタ１４４が非ゼロ値を有す
る、すなわち、チェーンがインジケータを継続する場合
には（例えば、判断ブロック１３６のＮＯ分岐）、チェ
ーン・プル回路１１８は、第１のチェーン・バッファ１
２０Ａのローカル・メモリ１０６へのコピーが終了する
のを待機する（例えば、ブロック１３８）。
８によって検査して、ポインタ１４４がゼロ値／チェー
ン・インジケータの最後を有している場合には（例え
ば、判断ブロック１３６のＹＥＳ分岐）、チェーン・プ
ル回路１１８は、更なるリクエスト・メッセージ及び／
又はチェーン・バッファを求めてローカル・バス１１０
のモニタを継続する。ポインタ１４４が非ゼロ値を有す
る、すなわち、チェーンがインジケータを継続する場合
には（例えば、判断ブロック１３６のＮＯ分岐）、チェ
ーン・プル回路１１８は、第１のチェーン・バッファ１
２０Ａのローカル・メモリ１０６へのコピーが終了する
のを待機する（例えば、ブロック１３８）。
【００２１】チェーン・プル回路１１８は、ポインタ１
４４によって識別される第２のチェーン・バッファ１２
２ＡをダウンロードするようにＤＭＡエンジン１２４を
プログラムする。ローカル・バス１１０をモニタし、現
にコピーされているチェーン・バッファからポインタを
捕捉し、非ゼロをチェックするすなわちチェーンがポイ
ンタを継続し、次のチェーン・バッファをダウンロード
するようにＤＭＡをプログラムするというプロセスを見
ることができる。ゼロ・ポインタ／チェーンの最後イン
ジケータは、ローカル・メモリへ現にダウンロードされ
ているチェーン・バッファがリクエスト・メッセージと
関連する最後のチェーン・バッファであることを示す。
４４によって識別される第２のチェーン・バッファ１２
２ＡをダウンロードするようにＤＭＡエンジン１２４を
プログラムする。ローカル・バス１１０をモニタし、現
にコピーされているチェーン・バッファからポインタを
捕捉し、非ゼロをチェックするすなわちチェーンがポイ
ンタを継続し、次のチェーン・バッファをダウンロード
するようにＤＭＡをプログラムするというプロセスを見
ることができる。ゼロ・ポインタ／チェーンの最後イン
ジケータは、ローカル・メモリへ現にダウンロードされ
ているチェーン・バッファがリクエスト・メッセージと
関連する最後のチェーン・バッファであることを示す。
【００２２】ブロック１４２に戻ると、現在のチェーン
・バッファのローカル・メモリ１０６へのダウンロード
が終了すると、チェーン・プル回路１１８は、リクエス
ト・メッセージのポインタ／先にダウンロードされたチ
ェーン・バッファを更新する（例えば、ブロック１４
５）。例えば、第１のチェーン・バッファ１２０Ａのダ
ウンロードが終了すると、チェーン・プル回路１１８
は、リクエスト・メッセージ・コピー１４４Ｂにおける
ポインタ１３２を更新する。ポインタの更新は、一般
に、ポインタ１３２の中のアドレスをシステム・メモリ
のアドレスからローカル・メモリのアドレスに変更す
る。ローカル・メモリのアドレスは、一般に、ローカル
・メモリ１０６に記憶されているちょうどダウンロード
された現在のチェーン・バッファ（例えば、チェーン・
バッファ・コピー１２０Ｂから）を指示すなわち識別す
る。
・バッファのローカル・メモリ１０６へのダウンロード
が終了すると、チェーン・プル回路１１８は、リクエス
ト・メッセージのポインタ／先にダウンロードされたチ
ェーン・バッファを更新する（例えば、ブロック１４
５）。例えば、第１のチェーン・バッファ１２０Ａのダ
ウンロードが終了すると、チェーン・プル回路１１８
は、リクエスト・メッセージ・コピー１４４Ｂにおける
ポインタ１３２を更新する。ポインタの更新は、一般
に、ポインタ１３２の中のアドレスをシステム・メモリ
のアドレスからローカル・メモリのアドレスに変更す
る。ローカル・メモリのアドレスは、一般に、ローカル
・メモリ１０６に記憶されているちょうどダウンロード
された現在のチェーン・バッファ（例えば、チェーン・
バッファ・コピー１２０Ｂから）を指示すなわち識別す
る。
【００２３】チェーン・プル回路１１８は、ポインタ１
３２をローカル・ポインタとしてマークする（例えば、
ブロック１４５）。例えば、システム・メモリ１０２に
記憶されているリクエスト・メッセージ１１４Ａは、シ
ステム・ポインタとしてマークされている第１のチェー
ン・バッファ１２０Ａへのポインタを有する。リクエス
ト・メッセージ１１４がローカル・メモリ１０６にコピ
ーされるときには、ポインタ１３２は依然としてシステ
ム・ポインタとしてマークされており、依然としてチェ
ーン・バッファ１２０Ａのシステム・アドレスを含む。
しかし、第１のチェーン・バッファ・コピー１２０Ｂが
ローカル・メモリ１０６に記憶されるならば、ポインタ
１３２は、システム・メモリにおける第１のチェーン・
バッファ１２０Ａではなく、ローカル・メモリ１０６に
おける第１のチェーン・バッファ・コピー１２０Ｂを指
すように変更される。第１のチェーン・バッファ・コピ
ー１２０Ｂのポインタは依然としてシステム・タイプの
ポインタとしてマークされており、第２のチェーン・バ
ッファ１２２Ａのシステム・メモリ・アドレスを含むこ
とに注意すべきである。
３２をローカル・ポインタとしてマークする（例えば、
ブロック１４５）。例えば、システム・メモリ１０２に
記憶されているリクエスト・メッセージ１１４Ａは、シ
ステム・ポインタとしてマークされている第１のチェー
ン・バッファ１２０Ａへのポインタを有する。リクエス
ト・メッセージ１１４がローカル・メモリ１０６にコピ
ーされるときには、ポインタ１３２は依然としてシステ
ム・ポインタとしてマークされており、依然としてチェ
ーン・バッファ１２０Ａのシステム・アドレスを含む。
しかし、第１のチェーン・バッファ・コピー１２０Ｂが
ローカル・メモリ１０６に記憶されるならば、ポインタ
１３２は、システム・メモリにおける第１のチェーン・
バッファ１２０Ａではなく、ローカル・メモリ１０６に
おける第１のチェーン・バッファ・コピー１２０Ｂを指
すように変更される。第１のチェーン・バッファ・コピ
ー１２０Ｂのポインタは依然としてシステム・タイプの
ポインタとしてマークされており、第２のチェーン・バ
ッファ１２２Ａのシステム・メモリ・アドレスを含むこ
とに注意すべきである。
【００２４】チェーン・プル回路１１８は、一般に、Ｉ
／Ｏプロセッサ１１６がＩ／Ｏ動作を開始するのに要求
される作業量を減少させる。更に、Ｉ／Ｏプロトコル・
コントローラ１０４は、（ｉ）リクエスト・メッセージ
のダウンロードの終了と共に直ちに、又は、（ｉｉ）す
べてのチェーン・バッファがダウンロードされた後で、
のいずれかの場合に、ダウンロードされたリクエスト・
メッセージをＩ／Ｏプロセッサ１１６に送るように構成
することができる。
／Ｏプロセッサ１１６がＩ／Ｏ動作を開始するのに要求
される作業量を減少させる。更に、Ｉ／Ｏプロトコル・
コントローラ１０４は、（ｉ）リクエスト・メッセージ
のダウンロードの終了と共に直ちに、又は、（ｉｉ）す
べてのチェーン・バッファがダウンロードされた後で、
のいずれかの場合に、ダウンロードされたリクエスト・
メッセージをＩ／Ｏプロセッサ１１６に送るように構成
することができる。
【００２５】Ｉ／Ｏプロトコル・コントローラ１０４が
リクエスト・メッセージを直ちに送るように構成されて
いる場合には、Ｉ／Ｏデータ転送は、チェーン・バッフ
ァのダウンロードが終了する前に開始することができ
る。例えば、Ｉ／Ｏデータ経路１２６は、リクエスト・
メッセージ・コピー１１４Ｂにおいて見出されたＳＧ要
素（例えば、ボックス１４６の中のＳＧ＿ＥＬＥＭＥＮ
Ｔ＿０）を用いて、ＤＭＡ動作を開始することができ
る。ポインタＳＧ＿ＥＬＥＭＥＮＴ＿０は、システム・
メモリ１０２に記憶されているデータ・バッファ１４８
を識別する。データ・バッファ１４８は、Ｉ／Ｏインタ
ーフェース１１２を介してＩ／Ｏデータ経路１２６によ
って与えられるデータを含む。あるいは、データ・バッ
ファ１４８は、Ｉ／Ｏデータ経路１２６によってＩ／Ｏ
インターフェース１１２を介して受信されるデータを記
憶する場所でありうる。データ・バッファ１４８に対す
るデータ転送が終了すると、Ｉ／Ｏデータ経路１２６
は、第１のチェーン・バッファ・コピー１２０Ｂに記憶
されているＳＧ要素によって識別される他のデータ・バ
ッファ（図示せず）と共に継続する。ポインタ１３２が
ローカル・タイプのポインタとしてマークされている場
合には、Ｉ／Ｏデータ経路１２６は、第１のチェーン・
バッファ・コピー１２０Ｂは有効であり用いられる容易
ができているという結論に達する。
リクエスト・メッセージを直ちに送るように構成されて
いる場合には、Ｉ／Ｏデータ転送は、チェーン・バッフ
ァのダウンロードが終了する前に開始することができ
る。例えば、Ｉ／Ｏデータ経路１２６は、リクエスト・
メッセージ・コピー１１４Ｂにおいて見出されたＳＧ要
素（例えば、ボックス１４６の中のＳＧ＿ＥＬＥＭＥＮ
Ｔ＿０）を用いて、ＤＭＡ動作を開始することができ
る。ポインタＳＧ＿ＥＬＥＭＥＮＴ＿０は、システム・
メモリ１０２に記憶されているデータ・バッファ１４８
を識別する。データ・バッファ１４８は、Ｉ／Ｏインタ
ーフェース１１２を介してＩ／Ｏデータ経路１２６によ
って与えられるデータを含む。あるいは、データ・バッ
ファ１４８は、Ｉ／Ｏデータ経路１２６によってＩ／Ｏ
インターフェース１１２を介して受信されるデータを記
憶する場所でありうる。データ・バッファ１４８に対す
るデータ転送が終了すると、Ｉ／Ｏデータ経路１２６
は、第１のチェーン・バッファ・コピー１２０Ｂに記憶
されているＳＧ要素によって識別される他のデータ・バ
ッファ（図示せず）と共に継続する。ポインタ１３２が
ローカル・タイプのポインタとしてマークされている場
合には、Ｉ／Ｏデータ経路１２６は、第１のチェーン・
バッファ・コピー１２０Ｂは有効であり用いられる容易
ができているという結論に達する。
【００２６】図４を参照すると、データ転送を実行する
方法の流れ図が示されている。この方法は、リクエスト
・メッセージをローカル・メモリ１０６にダウンロード
することによって開始する（例えば、ブロック１５
０）。チェーン・プル回路１１８は、次に、図３に記載
されているように、リクエスト・メッセージと関連する
チェーン・バッファをダウンロードするように、ＤＭＡ
エンジン１２４に命令する。すべてのチェーン・バッフ
ァがローカル・メモリ１０６にコピーされた後で、Ｉ／
Ｏプロセッサ１１６は、リクエスト・メッセージのプロ
トコル依存性に対して作用する（例えば、ブロック１５
４）。次に、Ｉ／Ｏデータ経路１２６は、一般に、リク
エスト・メッセージによって定義されるように、データ
転送を実行する（例えば、ブロック１５６）。
方法の流れ図が示されている。この方法は、リクエスト
・メッセージをローカル・メモリ１０６にダウンロード
することによって開始する（例えば、ブロック１５
０）。チェーン・プル回路１１８は、次に、図３に記載
されているように、リクエスト・メッセージと関連する
チェーン・バッファをダウンロードするように、ＤＭＡ
エンジン１２４に命令する。すべてのチェーン・バッフ
ァがローカル・メモリ１０６にコピーされた後で、Ｉ／
Ｏプロセッサ１１６は、リクエスト・メッセージのプロ
トコル依存性に対して作用する（例えば、ブロック１５
４）。次に、Ｉ／Ｏデータ経路１２６は、一般に、リク
エスト・メッセージによって定義されるように、データ
転送を実行する（例えば、ブロック１５６）。
【００２７】図５を参照すると、データ転送を実行する
別の方法が示されている。この方法は、一般に、リクエ
スト・メッセージをローカル・メモリ１０６にダウンロ
ードすることによって開始する（例えば、ブロック１６
０）。リクエスト・メッセージがコピーされた後で、し
かし、すべてのチェーン・バッファがローカル・メモリ
１０６にコピーされる前に、Ｉ／Ｏプロセッサ１１６
は、リクエスト・メッセージのプロトコル依存性に対し
て作用する（例えば、ブロック１６２）。同様に、リク
エスト・メッセージがローカル・メモリ１０６にコピー
されると、Ｉ／Ｏデータ経路１２６は、リクエスト・メ
ッセージ・コピー１１４Ｂの中の情報とポインタＳＧ＿
ＥＬＥＭＥＮＴ＿０とを用いたデータ転送でありうる
（例えば、ブロック１６４）。
別の方法が示されている。この方法は、一般に、リクエ
スト・メッセージをローカル・メモリ１０６にダウンロ
ードすることによって開始する（例えば、ブロック１６
０）。リクエスト・メッセージがコピーされた後で、し
かし、すべてのチェーン・バッファがローカル・メモリ
１０６にコピーされる前に、Ｉ／Ｏプロセッサ１１６
は、リクエスト・メッセージのプロトコル依存性に対し
て作用する（例えば、ブロック１６２）。同様に、リク
エスト・メッセージがローカル・メモリ１０６にコピー
されると、Ｉ／Ｏデータ経路１２６は、リクエスト・メ
ッセージ・コピー１１４Ｂの中の情報とポインタＳＧ＿
ＥＬＥＭＥＮＴ＿０とを用いたデータ転送でありうる
（例えば、ブロック１６４）。
【００２８】Ｉ／Ｏデータ経路１２６がリクエスト・メ
ッセージ・コピーだけを用いて可能な限り多くのデータ
転送を実行すると、リクエスト・メッセージ・コピーの
ポインタは、追加的なチェーン・バッファに関してチェ
ックされる（例えば、判断ブロック１６６）。ポインタ
がゼロ値／チェーン・インジケータの最後（例えば、判
断ブロック１６６のＹＥＳ分岐）を有する場合には、処
理すべきチェーン・バッファは何も存在せず、データ転
送は完了される。ポインタが非ゼロを有する／チェーン
がポインタを継続する場合には（判断ブロック１６６の
ＮＯ分岐）、ポインタのタイプがチェックされる（判断
ブロック１６８）。
ッセージ・コピーだけを用いて可能な限り多くのデータ
転送を実行すると、リクエスト・メッセージ・コピーの
ポインタは、追加的なチェーン・バッファに関してチェ
ックされる（例えば、判断ブロック１６６）。ポインタ
がゼロ値／チェーン・インジケータの最後（例えば、判
断ブロック１６６のＹＥＳ分岐）を有する場合には、処
理すべきチェーン・バッファは何も存在せず、データ転
送は完了される。ポインタが非ゼロを有する／チェーン
がポインタを継続する場合には（判断ブロック１６６の
ＮＯ分岐）、ポインタのタイプがチェックされる（判断
ブロック１６８）。
【００２９】ポインタがローカル・ポインタである場合
には、第１のチェーン・バッファ・コピーは、ローカル
・メモリ１０６の中に既にコピーされている。従って、
Ｉ／Ｏデータ経路１２６は、チェーン・バッファ・コピ
ーにおいて見出されるＳＧセグメント及びＳＧ要素を用
いてデータ転送を継続する。第１のチェーン・バッファ
・コピーにおいて定義されているデータ転送が終了する
と、第１のチェーン・バッファ・コピーは、ゼロ値／チ
ェーン・インジケータの最後に関してチェックされる
（例えば、判断ブロック１６６）。データ転送は、最後
のチェーン・バッファ・コピーがゼロ値／チェーン・イ
ンジケータの最後を伴うポインタを有するまで（判断ブ
ロック１６６のＹＥＳ分岐）、ローカル・メモリ１０６
からの継続的な現在のチェーン・バッファ・コピーを用
いて継続される。
には、第１のチェーン・バッファ・コピーは、ローカル
・メモリ１０６の中に既にコピーされている。従って、
Ｉ／Ｏデータ経路１２６は、チェーン・バッファ・コピ
ーにおいて見出されるＳＧセグメント及びＳＧ要素を用
いてデータ転送を継続する。第１のチェーン・バッファ
・コピーにおいて定義されているデータ転送が終了する
と、第１のチェーン・バッファ・コピーは、ゼロ値／チ
ェーン・インジケータの最後に関してチェックされる
（例えば、判断ブロック１６６）。データ転送は、最後
のチェーン・バッファ・コピーがゼロ値／チェーン・イ
ンジケータの最後を伴うポインタを有するまで（判断ブ
ロック１６６のＹＥＳ分岐）、ローカル・メモリ１０６
からの継続的な現在のチェーン・バッファ・コピーを用
いて継続される。
【００３０】リクエスト・メッセージ・コピー又は任意
の後続のチェーン・バッファ・コピーのポインタがシス
テム・ポインタである場合には、Ｉ／Ｏデータ経路１２
６は、ローカル・メモリ１０６に次のＳＧ要素が存在し
ないためにデータ転送を停止する（ブロック１７２）。
Ｉ／Ｏデータ経路は、リクエスト・メッセージ・コピー
のポインタ又は現在のチェーン・バッファ・コピーをポ
ーリングする間、待機する（例えば、ブロック１７
４）。チェーン・プル回路１１８がポインタをローカル
・ポインタとしてマークするときには（例えば、図３の
ブロック１４４）、一般に、次のチェーン・バッファ・
コピーをローカル・メモリ１０６において用いることが
できる。そして、Ｉ／Ｏデータ経路１２６はポインタを
ローカルと認識し（例えば、判断ブロック１６８のＹＥ
Ｓブロック）、データ転送動作を継続する（例えば、ブ
ロック１７０）。
の後続のチェーン・バッファ・コピーのポインタがシス
テム・ポインタである場合には、Ｉ／Ｏデータ経路１２
６は、ローカル・メモリ１０６に次のＳＧ要素が存在し
ないためにデータ転送を停止する（ブロック１７２）。
Ｉ／Ｏデータ経路は、リクエスト・メッセージ・コピー
のポインタ又は現在のチェーン・バッファ・コピーをポ
ーリングする間、待機する（例えば、ブロック１７
４）。チェーン・プル回路１１８がポインタをローカル
・ポインタとしてマークするときには（例えば、図３の
ブロック１４４）、一般に、次のチェーン・バッファ・
コピーをローカル・メモリ１０６において用いることが
できる。そして、Ｉ／Ｏデータ経路１２６はポインタを
ローカルと認識し（例えば、判断ブロック１６８のＹＥ
Ｓブロック）、データ転送動作を継続する（例えば、ブ
ロック１７０）。
【００３１】データ転送プロセスのある実施例では、Ｉ
／Ｏデータ経路１２６は、ポインタが判断ブロック１６
８のＮＯ分岐に関してローカルでないときには、データ
転送を停止しない。Ｉ／Ｏデータ経路１２６は、システ
ム・ポインタを用いて、システム・メモリ１０２におい
て次のチェーン・バッファを見つける。Ｉ／Ｏデータ経
路１２６は、従って、次のチェーン・バッファからシス
テム・メモリ１０２に記憶されているものとして次のＳ
Ｇ要素を読み出す（例えば、ブロック１７６）。次のＳ
Ｇ要素を有しながら、Ｉ／Ｏデータ経路１２６は、デー
タ転送を継続する（例えば、ブロック１７０）。
／Ｏデータ経路１２６は、ポインタが判断ブロック１６
８のＮＯ分岐に関してローカルでないときには、データ
転送を停止しない。Ｉ／Ｏデータ経路１２６は、システ
ム・ポインタを用いて、システム・メモリ１０２におい
て次のチェーン・バッファを見つける。Ｉ／Ｏデータ経
路１２６は、従って、次のチェーン・バッファからシス
テム・メモリ１０２に記憶されているものとして次のＳ
Ｇ要素を読み出す（例えば、ブロック１７６）。次のＳ
Ｇ要素を有しながら、Ｉ／Ｏデータ経路１２６は、デー
タ転送を継続する（例えば、ブロック１７０）。
【００３２】図２に戻ると、最後のチェーン・バッファ
がダウンロードされる前に開始されたデータ転送の例示
的な図解が示されている。データ・バッファ１４８をフ
ェッチするＤＭＡ動作は、リクエスト・メッセージ・コ
ピー１１４ＢからのポインタＳＧ＿ＥＬＥＭＥＮＴ＿０
を用いて、Ｉ／Ｏデータ経路１２６を介して開始され
る。この例では、第１のチェーン・バッファ・コピー１
２０Ｂは、ローカル・メモリ１０６の中に完全にダウン
ロードされうるが、第２のチェーン・バッファ１２２Ａ
はそうではない。Ｉ／Ｏデータ経路１２６がポインタＳ
Ｇ＿ＥＬＥＭＥＮＴ＿０と関連するＤＭＡを終了する
と、Ｉ／Ｏデータ経路１２６は、第１のチェーン・バッ
ファ・コピー１２０Ｂに含まれるＳＧ要素と共に継続す
るのであるが、その理由は、第１のチェーン・バッファ
・コピー１２０Ｂはローカル・メモリ１０６において容
易に利用可能であるからである。第２のチェーン・バッ
ファ１２２Ａがローカル・メモリ１０６にダウンロード
される前に、Ｉ／Ｏデータ経路１２６が第１のチェーン
・バッファ・コピー１２０Ｂの中のすべてのＳＧ要素を
使い尽くす場合には、Ｉ／Ｏデータ経路１２６は、一般
に、第１のチェーン・バッファ・コピー１２０Ｂにおけ
るポインタ１４４をポーリングする。ポーリングは、ポ
インタ１４４がローカル・タイプになる（第２のチェー
ン・バッファ１２２Ａがダウンロードを終了したことを
意味する）まで継続する。あるいは、Ｉ／Ｏデータ経路
１２６は、システム・メモリ１０２における第２のチェ
ーン・バッファ１２２Ａで見出されるＳＧ要素へのポイ
ンタ１４４（タイプ・システム）に従うこともある。ど
ちらのプロセスも、一般に、データ転送に関するＩ／Ｏ
レイテンシがチェーン・プル回路１１８によってどのよ
うに短縮されるのかを図解している。
がダウンロードされる前に開始されたデータ転送の例示
的な図解が示されている。データ・バッファ１４８をフ
ェッチするＤＭＡ動作は、リクエスト・メッセージ・コ
ピー１１４ＢからのポインタＳＧ＿ＥＬＥＭＥＮＴ＿０
を用いて、Ｉ／Ｏデータ経路１２６を介して開始され
る。この例では、第１のチェーン・バッファ・コピー１
２０Ｂは、ローカル・メモリ１０６の中に完全にダウン
ロードされうるが、第２のチェーン・バッファ１２２Ａ
はそうではない。Ｉ／Ｏデータ経路１２６がポインタＳ
Ｇ＿ＥＬＥＭＥＮＴ＿０と関連するＤＭＡを終了する
と、Ｉ／Ｏデータ経路１２６は、第１のチェーン・バッ
ファ・コピー１２０Ｂに含まれるＳＧ要素と共に継続す
るのであるが、その理由は、第１のチェーン・バッファ
・コピー１２０Ｂはローカル・メモリ１０６において容
易に利用可能であるからである。第２のチェーン・バッ
ファ１２２Ａがローカル・メモリ１０６にダウンロード
される前に、Ｉ／Ｏデータ経路１２６が第１のチェーン
・バッファ・コピー１２０Ｂの中のすべてのＳＧ要素を
使い尽くす場合には、Ｉ／Ｏデータ経路１２６は、一般
に、第１のチェーン・バッファ・コピー１２０Ｂにおけ
るポインタ１４４をポーリングする。ポーリングは、ポ
インタ１４４がローカル・タイプになる（第２のチェー
ン・バッファ１２２Ａがダウンロードを終了したことを
意味する）まで継続する。あるいは、Ｉ／Ｏデータ経路
１２６は、システム・メモリ１０２における第２のチェ
ーン・バッファ１２２Ａで見出されるＳＧ要素へのポイ
ンタ１４４（タイプ・システム）に従うこともある。ど
ちらのプロセスも、一般に、データ転送に関するＩ／Ｏ
レイテンシがチェーン・プル回路１１８によってどのよ
うに短縮されるのかを図解している。
【００３３】チェーン・プル回路１１８は、ハードウェ
アのみの設計として実現することができる（例えば、ハ
ードウェア・チェーン・プル）。ハードウェア・チェー
ン・プル１１８は、ＤＭＡエンジン１２４の一部とし
て、又は、別個の回路として（図２に示されているよう
に）埋め込まれることが可能である。他の実施例では、
チェーン・プル回路１１８は、マイクロプロセッサにお
いて、及び／又は、専用のハードウェアと組み合わされ
て実行されるソフトウェア、ファームウェア又はマイク
ロコードとして実現されうる。しかし、望むのであれ
ば、チェーン・プル回路１１８は、Ｉ／Ｏプロセッサ１
１６の外部においてそれとは独立に動作する。Ｉ／Ｏプ
ロセッサ１１６とチェーン・プル回路１１８との間の縦
続性のために、Ｉ／Ｏプロセッサ１１６は、チェーン・
プル回路１１８がチェーン・バッファのダウンロードを
指示している間、自由に、他のタスクを実行することが
できる。
アのみの設計として実現することができる（例えば、ハ
ードウェア・チェーン・プル）。ハードウェア・チェー
ン・プル１１８は、ＤＭＡエンジン１２４の一部とし
て、又は、別個の回路として（図２に示されているよう
に）埋め込まれることが可能である。他の実施例では、
チェーン・プル回路１１８は、マイクロプロセッサにお
いて、及び／又は、専用のハードウェアと組み合わされ
て実行されるソフトウェア、ファームウェア又はマイク
ロコードとして実現されうる。しかし、望むのであれ
ば、チェーン・プル回路１１８は、Ｉ／Ｏプロセッサ１
１６の外部においてそれとは独立に動作する。Ｉ／Ｏプ
ロセッサ１１６とチェーン・プル回路１１８との間の縦
続性のために、Ｉ／Ｏプロセッサ１１６は、チェーン・
プル回路１１８がチェーン・バッファのダウンロードを
指示している間、自由に、他のタスクを実行することが
できる。
【００３４】以上では、その好適実施例を参照しなが
ら、本発明を特定の場合に示し説明したが、当業者であ
れば理解するように、本発明の精神及び範囲から逸脱す
ることなく、形態及び詳細において様々な変更をなすこ
とが可能である。
ら、本発明を特定の場合に示し説明したが、当業者であ
れば理解するように、本発明の精神及び範囲から逸脱す
ることなく、形態及び詳細において様々な変更をなすこ
とが可能である。
【図面の簡単な説明】
【図１】チェーン・バッファを伴う従来型のリクエスト
・メッセージを示すブロック図である。
・メッセージを示すブロック図である。
【図２】本発明を実現するシステムのブロック図であ
る。
る。
【図３】システム・メモリとローカル・メモリとの間に
おける情報のコピー方法の流れ図である。
おける情報のコピー方法の流れ図である。
【図４】データ転送方法の流れ図である。
【図５】別のデータ転送方法の流れ図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ジェフリー・エム・ロジャース
アメリカ合衆国コロラド州80918，コロラ
ド・スプリングス，リンクレスト・ドライ
ブ 2520
Ｆターム(参考） 5B060 AA07 AC18
5B061 BA03 DD09 DD12 GG13 PP02
Claims (20)
- 【請求項１】 コントローラであって、 システム・メモリからローカル・メモリにコピーするよ
うに構成されたＤＭＡエンジンと、 前記ローカル・メモリに書き込まれているメッセージを
処理するように構成されたプロセッサと、 前記プロセッサと独立に動作しており、（ｉ）第１のポ
インタを有する前記メッセージに関して前記ローカル・
メモリへの書込みをモニタし、（ｉｉ）非ゼロ値を有す
る前記第１のポインタに応答して前記第１のポインタに
よって識別される第１のバッファをコピーするように前
記ＤＭＡエンジンをプログラムする回路と、 を備えていることを特徴とするコントローラ。 - 【請求項２】 請求項１記載のコントローラにおいて、
前記回路は、更に、前記ローカル・メモリにおける前記
第１のバッファのアドレスへの前記第１のポインタを更
新するように構成されていることを特徴とするコントロ
ーラ。 - 【請求項３】 請求項１記載のコントローラにおいて、
前記回路は、更に、（ａ）第２のポインタを有する前記
第１のバッファに関して前記ローカル・メモリへの書込
みをモニタし、（ｂ）前記非ゼロ値を有する前記第２の
ポインタに応答して前記第２のポインタによって識別さ
れる第２のバッファをコピーするように前記ＤＭＡエン
ジンをプログラムするように構成されていることを特徴
とするコントローラ。 - 【請求項４】 請求項３記載のコントローラにおいて、
前記回路は、更に、前記ローカル・メモリにおける前記
第２のバッファのアドレスへの前記第２のポインタを更
新するように構成されていることを特徴とするコントロ
ーラ。 - 【請求項５】 請求項１記載のコントローラにおいて、
前記プロセッサは、前記ＤＭＡエンジンが最後のバッフ
ァを前記ローカル・メモリにコピーする前に前記メッセ
ージの処理を開始するように構成されていることを特徴
とするコントローラ。 - 【請求項６】 請求項１記載のコントローラにおいて、
前記メッセージと関連するデータ転送を実行するように
構成されたデータ経路を更に備えていることを特徴とす
るコントローラ。 - 【請求項７】 請求項６記載のコントローラにおいて、
前記データ経路は、更に、前記ＤＭＡエンジンが最後の
バッファを前記ローカル・メモリにコピーする前に前記
データ転送を開始するように構成されていることを特徴
とするコントローラ。 - 【請求項８】 請求項７記載のコントローラにおいて、
前記データ経路は、更に、前記データ転送に要求される
現在のバッファが前記ローカル・メモリにコピーされる
まで、前記データ転送を停止するように構成されている
ことを特徴とするコントローラ。 - 【請求項９】 請求項７記載のコントローラにおいて、
前記データ経路は、更に、前記システム・メモリに記憶
されている現在のバッファを用いて前記データ転送を継
続するように構成されていることを特徴とするコントロ
ーラ。 - 【請求項１０】 請求項１記載のコントローラにおい
て、 前記回路は、更に、（ａ）前記ローカル・メモリにおけ
る前記第１のバッファの第１のアドレスへの前記第１の
ポインタを更新し、（ｂ）前記第１のポインタの更新に
応答して前記第１のポインタをローカル・ポインタとし
てマークし、（ｃ）第２のポインタを有する前記第１の
バッファに関して前記ローカル・メモリへの書込みをモ
ニタし、（ｄ）非ゼロ値を有する前記第２のポインタに
応答して前記第２のポインタによって識別される第２の
バッファをコピーするように前記ＤＭＡエンジンをプロ
グラムし、（ｅ）前記ローカル・メモリにおける前記第
２のバッファの第２のアドレスへの前記第２のポインタ
を更新し、（ｆ）前記第２のポインタの更新に応答して
前記第２のポインタを前記ローカル・ポインタとしてマ
ークするように構成されており、 前記プロセッサは、更に、前記ＤＭＡエンジンが最後の
バッファを前記ローカル・メモリにコピーする前に前記
メッセージの処理を開始するように構成されていること
を特徴とするコントローラ。 - 【請求項１１】 コントローラを動作する方法であっ
て、 （Ａ）第１のポインタを有するメッセージに関してロー
カル・メモリへの書込みをモニタするステップと、 （Ｂ）前記メッセージを処理するステップと、 （Ｃ）非ゼロ値を有する前記第１のポインタに応答し
て、前記第１のポインタによって識別される第１のバッ
ファをシステム・メモリから前記ローカル・メモリにコ
ピーするステップであって、前記コピーは前記処理とは
独立して動作する、ステップと、 を含むことを特徴とする方法。 - 【請求項１２】 請求項１１記載の方法において、前記
ローカル・メモリにおける前記第１のバッファのアドレ
スへの前記第１のポインタを更新するステップを更に含
むことを特徴とする方法。 - 【請求項１３】 請求項１１記載の方法において、 第２のポインタを有する前記第１のバッファに関して前
記ローカル・メモリへの書込みをモニタするステップ
と、 前記非ゼロ値を有する前記第２のポインタに応答して前
記第２のポインタによって識別される第２のバッファを
前記システム・メモリから前記ローカル・メモリへコピ
ーするステップと、 を更に含むことを特徴とする方法。 - 【請求項１４】 請求項１３記載の方法において、前記
ローカル・メモリにおける前記第２のバッファのアドレ
スへの前記第２のポインタを更新するステップを更に含
むことを特徴とする方法。 - 【請求項１５】 請求項１１記載の方法において、最後
のバッファの前記ローカル・メモリへのコピーを完了す
る前に前記メッセージの処理を開始するステップを含む
ことを特徴とする方法。 - 【請求項１６】 請求項１１記載の方法において、前記
メッセージの処理に応答して前記メッセージと関連する
データ転送を実行するステップを更に含むことを特徴と
する方法。 - 【請求項１７】 請求項１６記載の方法において、最後
のバッファを前記ローカル・メモリにコピーする前に前
記データ転送を開始するステップを更に含むことを特徴
とする方法。 - 【請求項１８】 請求項１７記載の方法において、前記
データ転送に要求される現在のバッファが前記ローカル
・メモリにコピーされるまで前記データ転送を停止する
ステップを更に含むことを特徴とする方法。 - 【請求項１９】 請求項１７記載の方法において、前記
現在のバッファを前記ローカル・メモリにコピーする前
に前記システム・メモリに記憶されている現在のバッフ
ァを用いて前記データ転送を継続するステップを更に含
むことを特徴とする方法。 - 【請求項２０】 コントローラであって、 第１のポインタを有するメッセージに関してローカル・
メモリへの書込みをモニタする手段と、 前記メッセージを処理する処理手段と、 非ゼロ値を有する前記第１のポインタに応答して前記第
１のポインタによって識別される第１のバッファをシス
テム・メモリから前記ローカル・メモリにコピーするコ
ピー手段であって、前記処理手段とは独立に動作するコ
ピー手段と、 を備えていることを特徴とするコントローラ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/957,106 US6718405B2 (en) | 2001-09-20 | 2001-09-20 | Hardware chain pull |
| US09/957106 | 2001-09-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003108513A true JP2003108513A (ja) | 2003-04-11 |
Family
ID=25499077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175728A Pending JP2003108513A (ja) | 2001-09-20 | 2002-06-17 | ハードウェア・チェーン・プル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6718405B2 (ja) |
| EP (1) | EP1296249A3 (ja) |
| JP (1) | JP2003108513A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7054981B2 (en) * | 2001-10-22 | 2006-05-30 | Apple Computer, Inc. | Methods and apparatus for providing automatic high speed data connection in portable device |
| US6993598B2 (en) * | 2003-10-09 | 2006-01-31 | International Business Machines Corporation | Method and apparatus for efficient sharing of DMA resource |
| US7136943B2 (en) * | 2004-03-18 | 2006-11-14 | International Business Machines Corporation | Method and apparatus for managing context switches using a context switch history table |
| US7539787B2 (en) * | 2005-10-18 | 2009-05-26 | International Business Machines Corporation | Destructive DMA lists |
| US7376762B2 (en) * | 2005-10-31 | 2008-05-20 | Sigmatel, Inc. | Systems and methods for direct memory access |
| US20070294546A1 (en) * | 2006-06-19 | 2007-12-20 | Apple Computer, Inc. | Host device shutdown system |
| US20200192842A1 (en) * | 2018-12-14 | 2020-06-18 | Ati Technologies Ulc | Memory request chaining on bus |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01293431A (ja) * | 1988-05-23 | 1989-11-27 | Toshiba Corp | メモリアクセス方式 |
| WO1993018461A1 (en) * | 1992-03-09 | 1993-09-16 | Auspex Systems, Inc. | High-performance non-volatile ram protected write cache accelerator system |
| US5708849A (en) * | 1994-01-26 | 1998-01-13 | Intel Corporation | Implementing scatter/gather operations in a direct memory access device on a personal computer |
| US5619728A (en) * | 1994-10-20 | 1997-04-08 | Dell Usa, L.P. | Decoupled DMA transfer list storage technique for a peripheral resource controller |
| US6654853B1 (en) * | 1996-12-23 | 2003-11-25 | Lsi Logic Corporation | Method of secondary to secondary data transfer with mirroring |
| WO1999034273A2 (en) * | 1997-12-30 | 1999-07-08 | Lsi Logic Corporation | Automated dual scatter/gather list dma |
| US6145045A (en) * | 1998-01-07 | 2000-11-07 | National Semiconductor Corporation | System for sending and receiving data on a Universal Serial Bus (USB) using a memory shared among a number of end points |
| US6298391B1 (en) * | 1998-03-13 | 2001-10-02 | Microsoft Corporation | Remote procedure calling with marshaling and unmarshaling of arbitrary non-conformant pointer sizes |
| US6360219B1 (en) * | 1998-12-16 | 2002-03-19 | Gemstone Systems, Inc. | Object queues with concurrent updating |
| US6782465B1 (en) * | 1999-10-20 | 2004-08-24 | Infineon Technologies North America Corporation | Linked list DMA descriptor architecture |
| US6404428B1 (en) * | 2000-11-21 | 2002-06-11 | Ati International Srl | Method and apparatus for selectively providing drawing commands to a graphics processor to improve processing efficiency of a video graphics system |
-
2001
- 2001-09-20 US US09/957,106 patent/US6718405B2/en not_active Expired - Fee Related
-
2002
- 2002-06-13 EP EP02013437A patent/EP1296249A3/en not_active Withdrawn
- 2002-06-17 JP JP2002175728A patent/JP2003108513A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP1296249A3 (en) | 2004-12-08 |
| US6718405B2 (en) | 2004-04-06 |
| EP1296249A2 (en) | 2003-03-26 |
| US20030056037A1 (en) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555257C (zh) | 处理页面复制期间的dma操作的存储控制器和方法 | |
| US7500072B2 (en) | Migrating data that is subject to access by input/output devices | |
| JP2010541105A (ja) | ファームウェアイメージの更新および管理 | |
| US7664900B2 (en) | Multiprocessor system and method for processing memory access | |
| EP3614258B1 (en) | Retrieving updated firmware code | |
| JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
| US7165124B2 (en) | Data transfer control system, electronic instrument, program, and data transfer control method | |
| JP2004528656A (ja) | 組込み制御環境におけるリモート入出力機能への効率的なアクセスのための方法およびシステム | |
| JP2002132741A (ja) | プロセッサ追加方法、計算機及び記録媒体 | |
| JP2002503847A (ja) | ２次バスからのメッセージング・ユニットへのアクセス | |
| JP2003108513A (ja) | ハードウェア・チェーン・プル | |
| JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
| JP2007264697A (ja) | 処理システム、プロジェクタ、プログラムおよび情報記憶媒体 | |
| JP2000227907A (ja) | リブート制御装置およびリブート制御方法 | |
| US20040230734A1 (en) | Data transfer control system, electronic instrument, and data transfer control method | |
| JP2556268B2 (ja) | プログラムダウンロード方式 | |
| JP2001075810A (ja) | コンピュータシステム、拡張ボードおよびコンピュータシステムにおける拡張ボードの機能更新方法 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JP2009217336A (ja) | 計算機システム、ネットワークブートロードシステム、及び、そのブートロード方法 | |
| JP2718690B2 (ja) | 通信制御システム | |
| JP4535663B2 (ja) | ステートマシン制御方式およびステートマシン | |
| JP2000040057A (ja) | 計算機システム、バッファ制御装置及び転送方法 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JP2002055825A (ja) | 自動アクセスシステム | |
| JP3096760B2 (ja) | 共通データ参照設定装置及び参照設定方法 |