JP2004528656A - 組込み制御環境におけるリモート入出力機能への効率的なアクセスのための方法およびシステム - Google Patents
組込み制御環境におけるリモート入出力機能への効率的なアクセスのための方法およびシステム Download PDFInfo
- Publication number
- JP2004528656A JP2004528656A JP2002589953A JP2002589953A JP2004528656A JP 2004528656 A JP2004528656 A JP 2004528656A JP 2002589953 A JP2002589953 A JP 2002589953A JP 2002589953 A JP2002589953 A JP 2002589953A JP 2004528656 A JP2004528656 A JP 2004528656A
- Authority
- JP
- Japan
- Prior art keywords
- dal
- input
- microprocessor
- output device
- embedded control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000006870 function Effects 0.000 title description 7
- 238000013507 mapping Methods 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims 1
- 239000000243 solution Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013522 software testing Methods 0.000 description 1
- 239000012086 standard solution Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Stored Programmes (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
- Selective Calling Equipment (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【課題】プログラミングの労力を大幅に減少させる、組込み制御環境で入出力デバイスにアクセスするための方法を提供すること。
【解決手段】組込み制御環境で、組込みマイクロプロセッサにリモート接続された入出力デバイスにアクセスする方法を提供する。前記入出力デバイスのリソースを前記マイクロプロセッサのアドレス空間またはメモリ・アドレス空間にマッピングすることによって、既存のデバイス・ドライバを再利用でき、タイム・トゥー・マーケットが大幅に改善される。
【解決手段】組込み制御環境で、組込みマイクロプロセッサにリモート接続された入出力デバイスにアクセスする方法を提供する。前記入出力デバイスのリソースを前記マイクロプロセッサのアドレス空間またはメモリ・アドレス空間にマッピングすることによって、既存のデバイス・ドライバを再利用でき、タイム・トゥー・マーケットが大幅に改善される。
Description
【技術分野】
【０００１】
本発明は、全般的に、入出力機能へのアクセスに関する。具体的には、本発明は、マイクロコントローラにリモート接続された入出力機能へのアクセスに関する。さらに具体的には、本発明は、組込み制御環境でのそのようなリモート接続された入出力機能へのアクセスに関する。
【背景技術】
【０００２】
分散組込み制御環境では、入出力エンジンは、シリアル接続を通じて組込みコントローラにリモート接続されることが多い。通常、これらのデバイスへのアクセスは、シリアル接続制御ハードウェアを直接プログラミングすることによって容易になる。
【０００３】
図１に、組込みコントローラが、接続のリモート端に接続された一連の入出力デバイスを操作する必要がある環境が示される。
【０００４】
マイクロプロセッサは、最下位のレベルでは、Ｉｎｔｅｌ ｘ８６などのアーキテクチャに関してその入出力アドレス空間を介するか、ＩＢＭ ＰｏｗｅｒＰＣなどのアーキテクチャでそのメモリ・アドレス空間を介するかのいずれかで、入出力リソースにアクセスする。このレベルでハードウェアを制御するソフトウェア・エンティティは、通常はデバイス・ドライバと呼ばれる。より上位レベルのソフトウェア・アプリケーションに対しては、デバイス・ドライバは、デバイスの総称的な視点（ｇｅｎｅｒｉｃ ｖｉｅｗ）を提供する。通常、ＵＮＩＸ（Ｒ）システムでは、デバイス・ドライバは、／ｄｅｖツリーの階層ファイルシステム名前空間で可視である。デバイス・ドライバへのアクセスは、下記のような通常のファイルシステムのセマンティクスおよびインターフェースを使用して促進される。
− ｏｐｅｎ（）
− ｃｌｏｓｅ（）
− ｒｅａｄ（）
− ｗｒｉｔｅ（）
− ｉｏｃｔｌ（）
【０００５】
組み込み制御アプリケーションでは、入出力デバイスが、図２に示されたマイクロプロセッサ・バス・レベルで直接アドレッシングできるようにすべての入出力デバイスを接続することが、常に可能であるとは限らない。しばしば、入出力機能は、独立のＡＳＩＣで実装される。このＡＳＩＣは、ある接続ハードウェアを通じて組込みコントローラのマイクロプロセッサに接続することができる。その結果、入出力デバイスのリソースは、マイクロプロセッサの入出力アドレス空間またはメモリ・アドレス空間で直接可視ではない。マイクロプロセッサから可視であるものは、入出力ＡＳＩＣを組込みコントローラに接続する接続ハードウェアのリソースである。
【０００６】
このような状況で使用できる既存のデバイス・ドライバが存在しないので、入出力デバイスへのフル・ソフトウェア・パスが、カスタム・デバイス・インターフェース・ソフトウェアを通じて、容易となるようにする必要がある。このカスタム・デバイス・インターフェース・ソフトウェアが必要となることは、近時の組込み制御市場でしばしばキーとなっている、製品を市場に投入するまでの期間（タイム・トゥー・マーケット）の制限要因となってしまっている。
【０００７】
さらに、デバイス・ドライバ・レイヤーがカスタム実装されることによって、簡単には回復できないフィールドにソフトウェア・バグが出荷される確率が高まる。以前にバグが存在したアプリケーションの新しいバージョンをインターネットを介してダウンロードすることが比較的単純である通常のＰＣアプリケーションとは異なり、組込み制御アプリケーションでは、不完全なソフトウェアを置き換えることを簡単に行うことはできない。
【０００８】
組込み制御アプリケーションでは、従来、カスタム・オペレーティング・システム、カスタム・デバイス・ドライバ、およびカスタム・ハードウェアが使用されていたので、最近までこの問題は存在していなかった。そして、この問題は、比較的新しいものであるので、標準的なソリューションは用意されていない。しかし、組込み制御環境での標準化に対する新興の圧力（ｅｍｅｒｇｉｎｇ ｐｕｓｈ）によって、新しいソリューションがより普及していっている。
【０００９】
つまり、この標準化に向かう主要な原動力は、Ｌｉｎｕｘ（Ｒ）およびオープンソース・ムーブメント全般である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的は、プログラミングの労力を大幅に減少させる、組込み制御環境で入出力デバイスにアクセスするための方法を提供することである。
【課題を解決するための手段】
【００１１】
上記および他の目的および長所は、請求項１で開示される方法、すなわち、組込み制御環境で入出力デバイスにアクセスする方法であって、前記入出力デバイスが、組込みマイクロプロセッサにリモート接続され、前記入出力デバイスのリソースを、前記マイクロプロセッサのアドレス空間またはメモリ・アドレス空間にマッピングするステップを特徴とする方法、によって達成される。
【００１２】
有利な実施形態が、従属請求項で主張される。
【００１３】
本発明を、図面に関して以下に詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
本発明によって、周知のロケーションにあり周知のレイアウトを有する、プロセッサの入出力アドレス空間またはメモリ・アドレス空間に、一般的な入出力デバイスについて使用可能である既存のデバイス・ドライバをマッピングしさえすれば、そのデバイス・ドライバの再利用が可能となる。既存のデバイス・ドライバ・コードの再利用によって、タイム・トゥー・マーケットが大幅に改善され、ソフトウェア・テストの労力も減少することとなる。
【００１５】
本発明は、既存のデバイス・ドライバが変更するのではなく、既存のデバイス・ドライバを架空のデバイス（ｆｉｃｔｉｔｉｏｕｓ ｄｅｖｉｃｅ）に適合（ａｄａｐｔ）させることに言及しなければならない。
【００１６】
ほぼすべてのオペレーティング・システムおよびリアル・タイム制御プログラム（ＲＴＯＳ）のデバイス・ドライバが存在する、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ、汎用非同期送受信器）と呼ばれるシリアル・ポートのようなリモートではあるが周知のデバイス・タイプについて、デバイス抽象化レイヤー（Ｄｅｖｉｃｅ Ａｂｓｔｒａｃｔｉｏｎ Ｌａｙｅｒ、以下ではＤＡＬと呼称する）が設けられる。このＤＡＬによって、デバイスのリソースが、リモート・デバイスがローカルにマイクロプロセッサから使用可能であるかのように、マイクロプロセッサの入出力アドレス空間またはメモリ・アドレス空間にマッピングされる。
【００１７】
表１に、入出力アドレス空間またはメモリ・アドレス空間のいずれかのレジスタとしてマイクロプロセッサに可視であるＵＡＲＴリソースの例が示される。そうすることによって、膨大な量の複雑なコードを書きなおす必要なしに、既存のデバイス・ドライバ、およびそれを使用するすべての既存のアプリケーション・ソフトウェアを瞬時に再利用することが可能となる。
【００１８】
【表１】
【００１９】
ＤＡＬの実装は、下記の形のいずれかで行われる。
１．デバイス抽象化を維持するために、リクエストおよび応答を接続を通じてリモート・デバイスにリダイレクトする制御ハードウェアを組み込む。
２．ＤＡＬのリソースがアクセスされるとすぐにプログラム・エクセプション（例外）を引き起こすマイクロプロセッサのメモリ管理ユニットを使用する。それは、シン・レイヤー（Ｔｈｉｎ Ｌａｙｅｒ）のデバイス抽象化を提供することによって行われ、エクセプション（例外）ハンドラのコンテキストで実行する。
【００２０】
ハードウェア・ソリューションに関して、図３に、ＡＳＩＣデバイスを有するマイクロコントローラ２または同等のプロセッサ・コアが、システムバス４によって、状態マシンと組み合わされたローカル・レジスタ・セット８を通じて接続ロジック６にどのようにアクセスするかが示されている。接続ロジック６は、たとえば接続１６を介して適当な適切なプロトコルを使用することによって、リモート・デバイスの各接続ロジック１０と通信することができる。接続ロジック１０は、第２の状態マシンを含むリモート・レジスタ・セット１２に接続され、リモート・レジスタ・セット１２は、バス１８を介してリモート・デバイス１４に接続される。接続ロジック６を、２つのステーションＡとＢの間の任意の種類のデータ交換（データ接続）とすることができることに言及しなければならない。これは、単純なシリアル・インターフェース、ＬＡＮ、プライベート・ネットワーク、またはグローバル・ネットワークなどによって実現することができるが、これらに制限はされない。
【００２１】
マイクロコントローラ２は、ローカル・レジスタ・セット８に書き込むことによって、リモート・デバイス１４への、たとえば読取動作または書込動作を開始させる。これによって、８の状態マシンが活動化され、接続ロジック６へのデータの転送が制御される。接続ロジック・ユニット６および１０によって、８でポストされたリクエストがレジスタ・セット１２に転送され、その後、各状態マシンが活動化されて、１４でリクエストされた動作、すなわちリモート・デバイス１４へのデータの書込または読取が実行される。
【００２２】
動作の完了の後に、状態マシン１２によって、応答の接続１６を介する送出およびユニット８のレジスタへの保管が開始される。この処理によって、マイクロ・コントローラへの通知、たとえば割込みも引き起こされる場合がある。ユニット２、６、および８は、すべての機能が統合される１つの単独のＡＳＩＣデバイスとして、またはディスクリート・モジュールとして相互接続される標準のベンダ・コンポーネントの使用によって、設計することができる。
【００２３】
同一の手法が、ユニット１０、１２、および１４について有効である。接続ハードウェア６、１０、１２、および１６は、ユニット２と１４の間の物理的な距離を克服するのに必要であるが、ユニット８は、ＤＡＬより下のソフトウェア・レイヤーに部分的にまたは完全に変換することができる。これによって、ハードウェアとソフトウェアの間のコスト・トレードオフが可能になる。
【００２４】
上で言及した第１のソリューションは、ハードウェア設計労力を与えることができ、性能要件からそれが指示される、比較的単純な入出力コントローラに使用される。
【００２５】
第２のソリューションは、ソフトウェア・ソリューションであり、ハードウェア・コストを減少させることはできないが、エクセプション・ハンドラ・コンテキストに入って戻ってくるオーバーヘッドを受容可能である場合に使用される。このソリューションを、以下に詳細に説明する。
【００２６】
図４は、本発明によるデバイス抽象化レイヤー（ＤＡＬ）を有するソフトウェア構造を概略的に示す図である。
【００２７】
ＤＡＬの実施形態によって使用される一般的な機構は、物理的に存在しない仮想リソースへのアクセスの際の命令実行中にエクセプションを生成する手段である。
【００２８】
下記の２つの方法が、ＤＡＬのトリガに使用される。
１）マイクロプロセッサの管理ユニットの機能を使用して、実際のメモリがマッピングされないメモリ・ロケーションへのアクセスの際にエクセプションを生成すること。
２）マイクロプロセッサのエクセプション・ユニットの機能を使用して、特権命令の実行時にエクセプションを生成すること。
【００２９】
ＤＡＬ動作の下記の説明は、第１の方法に基づくものであるが、第２の方法にも適用可能である。
【００３０】
デバイス抽象化レイヤー「ＤＡＬ」によって、リモート接続されたデバイスの仮想化が容易になり、まるでそのデバイスがマイクロプロセッサ・バスにローカルに接続されているかのようにデバイス・ドライバ・ソフトウェアに明らかになる。
【００３１】
図５に示されたイベントの下記のシーケンスによって、本明細書に記載のソフトウェアソリューションによるＤＡＬの動作を説明し、それがシステムの他の部分とどのように相互作用するかを明らかにされる。
【００３２】
定常状態で動作している最中のある時点で、仮想デバイスのデバイス・ドライバによって、リモート・デバイスに入出力動作の発行が望まれる場合がある。デバイス・ドライバによって、マイクロプロセッサのメモリ・アドレス範囲内の適当なメモリ領域に書き込む（ステップ１）。
【００３３】
マイクロプロセッサのメモリ管理ユニットは、関連するアドレス範囲への読取／書込アクセスによってページフォルト・エクセプション（Ｐａｇｅ−Ｆａｕｌｔ Ｅｘｃｅｐｔｉｏｎ）が引き起こされるようにプログラムされている（ステップ２）。
【００３４】
その後、ページフォルト・エクセプション・ハンドラが呼び出され、そのエクセプションをＤＡＬによって処理する必要があるか、またはそのエクセプションが通常のページ・フォルトであるかのどちらであるかが判断される。
【００３５】
エクセプション・ハンドラからＤＡＬに制御が渡される（ステップ３）。エクセプション・ハンドラによって、デバイス・ドライバによってデバイスに対して実行されることが実際に求められた動作をＤＡＬによってデコードするのに十分な情報が供給される。
【００３６】
ＤＡＬは、それに応じて内部状態マシンを更新し、必要に応じて接続ドライバを介して実際のデバイスに入出力開始動作を発行する（ステップ４）。
【００３７】
入出力動作がリモート・デバイスで完了した場合、入出力完了割込みの信号が、マイクロプロセッサに送信される（ステップ５）。
【００３８】
ここで、割込みハンドラによって、割込みソースがデコードされ、制御が、接続ドライバの入出力完了ハンドラに渡される（ステップ６）。
【００３９】
入出力完了ハンドラによって、イベントがデコードされ、ＤＡＬ関連イベントがＤＡＬに渡される（ステップ７）。
【００４０】
ＤＡＬによって、接続ドライバを介してデバイスから入出力情報が検索され、ＤＡＬの内部有限状態マシンのテーブルが更新され、入出力完了イベントの信号がデバイス・ドライバに送信される（ステップ８）。
【００４１】
デバイス・ドライバによって、入出力動作の状況を得るために、デバイスのメモリ・マップに対する読取／書込動作が発行される。これらのメモリ・ロケーションへのアクセスによって、やはり、ページフォルト・エクセプションが引き起こされる。このエクセプションが、ＤＡＬに供給される。ＤＡＬは、既に入出力デバイスからの関連情報を知っているので、割り込まれたメモリ読取／書込動作を完了することによって、その情報をデバイス・ドライバから使用可能にすることができる。
【図面の簡単な説明】
【００４２】
【図１】現行技術による、マイクロプロセッサにリモート接続される入出力カードを概略的に示す図である。
【図２】マイクロプロセッサ・バスに接続された入出力を概略的に示す図である。
【図３】本発明によるハードウェア・ソリューションを概略的に示す図である。
【図４】本発明によるデバイス抽象化レイヤー（ＤＡＬ）を有するソフトウェア構造を概略的に示す図である。
【図５】本発明によるＤＡＬ動作を記述するイベントのシーケンスを概略的に示す図である。
【０００１】
本発明は、全般的に、入出力機能へのアクセスに関する。具体的には、本発明は、マイクロコントローラにリモート接続された入出力機能へのアクセスに関する。さらに具体的には、本発明は、組込み制御環境でのそのようなリモート接続された入出力機能へのアクセスに関する。
【背景技術】
【０００２】
分散組込み制御環境では、入出力エンジンは、シリアル接続を通じて組込みコントローラにリモート接続されることが多い。通常、これらのデバイスへのアクセスは、シリアル接続制御ハードウェアを直接プログラミングすることによって容易になる。
【０００３】
図１に、組込みコントローラが、接続のリモート端に接続された一連の入出力デバイスを操作する必要がある環境が示される。
【０００４】
マイクロプロセッサは、最下位のレベルでは、Ｉｎｔｅｌ ｘ８６などのアーキテクチャに関してその入出力アドレス空間を介するか、ＩＢＭ ＰｏｗｅｒＰＣなどのアーキテクチャでそのメモリ・アドレス空間を介するかのいずれかで、入出力リソースにアクセスする。このレベルでハードウェアを制御するソフトウェア・エンティティは、通常はデバイス・ドライバと呼ばれる。より上位レベルのソフトウェア・アプリケーションに対しては、デバイス・ドライバは、デバイスの総称的な視点（ｇｅｎｅｒｉｃ ｖｉｅｗ）を提供する。通常、ＵＮＩＸ（Ｒ）システムでは、デバイス・ドライバは、／ｄｅｖツリーの階層ファイルシステム名前空間で可視である。デバイス・ドライバへのアクセスは、下記のような通常のファイルシステムのセマンティクスおよびインターフェースを使用して促進される。
− ｏｐｅｎ（）
− ｃｌｏｓｅ（）
− ｒｅａｄ（）
− ｗｒｉｔｅ（）
− ｉｏｃｔｌ（）
【０００５】
組み込み制御アプリケーションでは、入出力デバイスが、図２に示されたマイクロプロセッサ・バス・レベルで直接アドレッシングできるようにすべての入出力デバイスを接続することが、常に可能であるとは限らない。しばしば、入出力機能は、独立のＡＳＩＣで実装される。このＡＳＩＣは、ある接続ハードウェアを通じて組込みコントローラのマイクロプロセッサに接続することができる。その結果、入出力デバイスのリソースは、マイクロプロセッサの入出力アドレス空間またはメモリ・アドレス空間で直接可視ではない。マイクロプロセッサから可視であるものは、入出力ＡＳＩＣを組込みコントローラに接続する接続ハードウェアのリソースである。
【０００６】
このような状況で使用できる既存のデバイス・ドライバが存在しないので、入出力デバイスへのフル・ソフトウェア・パスが、カスタム・デバイス・インターフェース・ソフトウェアを通じて、容易となるようにする必要がある。このカスタム・デバイス・インターフェース・ソフトウェアが必要となることは、近時の組込み制御市場でしばしばキーとなっている、製品を市場に投入するまでの期間（タイム・トゥー・マーケット）の制限要因となってしまっている。
【０００７】
さらに、デバイス・ドライバ・レイヤーがカスタム実装されることによって、簡単には回復できないフィールドにソフトウェア・バグが出荷される確率が高まる。以前にバグが存在したアプリケーションの新しいバージョンをインターネットを介してダウンロードすることが比較的単純である通常のＰＣアプリケーションとは異なり、組込み制御アプリケーションでは、不完全なソフトウェアを置き換えることを簡単に行うことはできない。
【０００８】
組込み制御アプリケーションでは、従来、カスタム・オペレーティング・システム、カスタム・デバイス・ドライバ、およびカスタム・ハードウェアが使用されていたので、最近までこの問題は存在していなかった。そして、この問題は、比較的新しいものであるので、標準的なソリューションは用意されていない。しかし、組込み制御環境での標準化に対する新興の圧力（ｅｍｅｒｇｉｎｇ ｐｕｓｈ）によって、新しいソリューションがより普及していっている。
【０００９】
つまり、この標準化に向かう主要な原動力は、Ｌｉｎｕｘ（Ｒ）およびオープンソース・ムーブメント全般である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、本発明の目的は、プログラミングの労力を大幅に減少させる、組込み制御環境で入出力デバイスにアクセスするための方法を提供することである。
【課題を解決するための手段】
【００１１】
上記および他の目的および長所は、請求項１で開示される方法、すなわち、組込み制御環境で入出力デバイスにアクセスする方法であって、前記入出力デバイスが、組込みマイクロプロセッサにリモート接続され、前記入出力デバイスのリソースを、前記マイクロプロセッサのアドレス空間またはメモリ・アドレス空間にマッピングするステップを特徴とする方法、によって達成される。
【００１２】
有利な実施形態が、従属請求項で主張される。
【００１３】
本発明を、図面に関して以下に詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
本発明によって、周知のロケーションにあり周知のレイアウトを有する、プロセッサの入出力アドレス空間またはメモリ・アドレス空間に、一般的な入出力デバイスについて使用可能である既存のデバイス・ドライバをマッピングしさえすれば、そのデバイス・ドライバの再利用が可能となる。既存のデバイス・ドライバ・コードの再利用によって、タイム・トゥー・マーケットが大幅に改善され、ソフトウェア・テストの労力も減少することとなる。
【００１５】
本発明は、既存のデバイス・ドライバが変更するのではなく、既存のデバイス・ドライバを架空のデバイス（ｆｉｃｔｉｔｉｏｕｓ ｄｅｖｉｃｅ）に適合（ａｄａｐｔ）させることに言及しなければならない。
【００１６】
ほぼすべてのオペレーティング・システムおよびリアル・タイム制御プログラム（ＲＴＯＳ）のデバイス・ドライバが存在する、ＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ、汎用非同期送受信器）と呼ばれるシリアル・ポートのようなリモートではあるが周知のデバイス・タイプについて、デバイス抽象化レイヤー（Ｄｅｖｉｃｅ Ａｂｓｔｒａｃｔｉｏｎ Ｌａｙｅｒ、以下ではＤＡＬと呼称する）が設けられる。このＤＡＬによって、デバイスのリソースが、リモート・デバイスがローカルにマイクロプロセッサから使用可能であるかのように、マイクロプロセッサの入出力アドレス空間またはメモリ・アドレス空間にマッピングされる。
【００１７】
表１に、入出力アドレス空間またはメモリ・アドレス空間のいずれかのレジスタとしてマイクロプロセッサに可視であるＵＡＲＴリソースの例が示される。そうすることによって、膨大な量の複雑なコードを書きなおす必要なしに、既存のデバイス・ドライバ、およびそれを使用するすべての既存のアプリケーション・ソフトウェアを瞬時に再利用することが可能となる。
【００１８】
【表１】
ＤＡＬの実装は、下記の形のいずれかで行われる。
１．デバイス抽象化を維持するために、リクエストおよび応答を接続を通じてリモート・デバイスにリダイレクトする制御ハードウェアを組み込む。
２．ＤＡＬのリソースがアクセスされるとすぐにプログラム・エクセプション（例外）を引き起こすマイクロプロセッサのメモリ管理ユニットを使用する。それは、シン・レイヤー（Ｔｈｉｎ Ｌａｙｅｒ）のデバイス抽象化を提供することによって行われ、エクセプション（例外）ハンドラのコンテキストで実行する。
【００２０】
ハードウェア・ソリューションに関して、図３に、ＡＳＩＣデバイスを有するマイクロコントローラ２または同等のプロセッサ・コアが、システムバス４によって、状態マシンと組み合わされたローカル・レジスタ・セット８を通じて接続ロジック６にどのようにアクセスするかが示されている。接続ロジック６は、たとえば接続１６を介して適当な適切なプロトコルを使用することによって、リモート・デバイスの各接続ロジック１０と通信することができる。接続ロジック１０は、第２の状態マシンを含むリモート・レジスタ・セット１２に接続され、リモート・レジスタ・セット１２は、バス１８を介してリモート・デバイス１４に接続される。接続ロジック６を、２つのステーションＡとＢの間の任意の種類のデータ交換（データ接続）とすることができることに言及しなければならない。これは、単純なシリアル・インターフェース、ＬＡＮ、プライベート・ネットワーク、またはグローバル・ネットワークなどによって実現することができるが、これらに制限はされない。
【００２１】
マイクロコントローラ２は、ローカル・レジスタ・セット８に書き込むことによって、リモート・デバイス１４への、たとえば読取動作または書込動作を開始させる。これによって、８の状態マシンが活動化され、接続ロジック６へのデータの転送が制御される。接続ロジック・ユニット６および１０によって、８でポストされたリクエストがレジスタ・セット１２に転送され、その後、各状態マシンが活動化されて、１４でリクエストされた動作、すなわちリモート・デバイス１４へのデータの書込または読取が実行される。
【００２２】
動作の完了の後に、状態マシン１２によって、応答の接続１６を介する送出およびユニット８のレジスタへの保管が開始される。この処理によって、マイクロ・コントローラへの通知、たとえば割込みも引き起こされる場合がある。ユニット２、６、および８は、すべての機能が統合される１つの単独のＡＳＩＣデバイスとして、またはディスクリート・モジュールとして相互接続される標準のベンダ・コンポーネントの使用によって、設計することができる。
【００２３】
同一の手法が、ユニット１０、１２、および１４について有効である。接続ハードウェア６、１０、１２、および１６は、ユニット２と１４の間の物理的な距離を克服するのに必要であるが、ユニット８は、ＤＡＬより下のソフトウェア・レイヤーに部分的にまたは完全に変換することができる。これによって、ハードウェアとソフトウェアの間のコスト・トレードオフが可能になる。
【００２４】
上で言及した第１のソリューションは、ハードウェア設計労力を与えることができ、性能要件からそれが指示される、比較的単純な入出力コントローラに使用される。
【００２５】
第２のソリューションは、ソフトウェア・ソリューションであり、ハードウェア・コストを減少させることはできないが、エクセプション・ハンドラ・コンテキストに入って戻ってくるオーバーヘッドを受容可能である場合に使用される。このソリューションを、以下に詳細に説明する。
【００２６】
図４は、本発明によるデバイス抽象化レイヤー（ＤＡＬ）を有するソフトウェア構造を概略的に示す図である。
【００２７】
ＤＡＬの実施形態によって使用される一般的な機構は、物理的に存在しない仮想リソースへのアクセスの際の命令実行中にエクセプションを生成する手段である。
【００２８】
下記の２つの方法が、ＤＡＬのトリガに使用される。
１）マイクロプロセッサの管理ユニットの機能を使用して、実際のメモリがマッピングされないメモリ・ロケーションへのアクセスの際にエクセプションを生成すること。
２）マイクロプロセッサのエクセプション・ユニットの機能を使用して、特権命令の実行時にエクセプションを生成すること。
【００２９】
ＤＡＬ動作の下記の説明は、第１の方法に基づくものであるが、第２の方法にも適用可能である。
【００３０】
デバイス抽象化レイヤー「ＤＡＬ」によって、リモート接続されたデバイスの仮想化が容易になり、まるでそのデバイスがマイクロプロセッサ・バスにローカルに接続されているかのようにデバイス・ドライバ・ソフトウェアに明らかになる。
【００３１】
図５に示されたイベントの下記のシーケンスによって、本明細書に記載のソフトウェアソリューションによるＤＡＬの動作を説明し、それがシステムの他の部分とどのように相互作用するかを明らかにされる。
【００３２】
定常状態で動作している最中のある時点で、仮想デバイスのデバイス・ドライバによって、リモート・デバイスに入出力動作の発行が望まれる場合がある。デバイス・ドライバによって、マイクロプロセッサのメモリ・アドレス範囲内の適当なメモリ領域に書き込む（ステップ１）。
【００３３】
マイクロプロセッサのメモリ管理ユニットは、関連するアドレス範囲への読取／書込アクセスによってページフォルト・エクセプション（Ｐａｇｅ−Ｆａｕｌｔ Ｅｘｃｅｐｔｉｏｎ）が引き起こされるようにプログラムされている（ステップ２）。
【００３４】
その後、ページフォルト・エクセプション・ハンドラが呼び出され、そのエクセプションをＤＡＬによって処理する必要があるか、またはそのエクセプションが通常のページ・フォルトであるかのどちらであるかが判断される。
【００３５】
エクセプション・ハンドラからＤＡＬに制御が渡される（ステップ３）。エクセプション・ハンドラによって、デバイス・ドライバによってデバイスに対して実行されることが実際に求められた動作をＤＡＬによってデコードするのに十分な情報が供給される。
【００３６】
ＤＡＬは、それに応じて内部状態マシンを更新し、必要に応じて接続ドライバを介して実際のデバイスに入出力開始動作を発行する（ステップ４）。
【００３７】
入出力動作がリモート・デバイスで完了した場合、入出力完了割込みの信号が、マイクロプロセッサに送信される（ステップ５）。
【００３８】
ここで、割込みハンドラによって、割込みソースがデコードされ、制御が、接続ドライバの入出力完了ハンドラに渡される（ステップ６）。
【００３９】
入出力完了ハンドラによって、イベントがデコードされ、ＤＡＬ関連イベントがＤＡＬに渡される（ステップ７）。
【００４０】
ＤＡＬによって、接続ドライバを介してデバイスから入出力情報が検索され、ＤＡＬの内部有限状態マシンのテーブルが更新され、入出力完了イベントの信号がデバイス・ドライバに送信される（ステップ８）。
【００４１】
デバイス・ドライバによって、入出力動作の状況を得るために、デバイスのメモリ・マップに対する読取／書込動作が発行される。これらのメモリ・ロケーションへのアクセスによって、やはり、ページフォルト・エクセプションが引き起こされる。このエクセプションが、ＤＡＬに供給される。ＤＡＬは、既に入出力デバイスからの関連情報を知っているので、割り込まれたメモリ読取／書込動作を完了することによって、その情報をデバイス・ドライバから使用可能にすることができる。
【図面の簡単な説明】
【００４２】
【図１】現行技術による、マイクロプロセッサにリモート接続される入出力カードを概略的に示す図である。
【図２】マイクロプロセッサ・バスに接続された入出力を概略的に示す図である。
【図３】本発明によるハードウェア・ソリューションを概略的に示す図である。
【図４】本発明によるデバイス抽象化レイヤー（ＤＡＬ）を有するソフトウェア構造を概略的に示す図である。
【図５】本発明によるＤＡＬ動作を記述するイベントのシーケンスを概略的に示す図である。
Claims (17)
- 組込み制御環境で入出力デバイスにアクセスする方法であって、前記入出力デバイスが、組込みマイクロプロセッサにリモート接続され、
前記入出力デバイスのリソースを、前記マイクロプロセッサのアドレス空間またはメモリ・アドレス空間にマッピングするステップ
を特徴とする方法。 - 前記入出力デバイスが、汎用非同期送受信器（ＵＡＲＴ）、Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ（ＵＳＢ）、Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ（ＪＴＡＧ）、およびＩＣ Ｂｕｓ（Ｉ２Ｃ）からなる群から選択されることを特徴とする、請求項１に記載の方法。
- 前記マッピングするステップが、デバイス抽象化レイヤー（ＤＡＬ）によって実行されることを特徴とする、請求項１または２に記載の方法。
- 前記ＤＡＬが、特別の組込み制御ハードウェアを介して実施されることを特徴とする、請求項３に記載の方法。
- 前記ＤＡＬが、ソフトウェアを通じて実施されることを特徴とする、請求項３に記載の方法。
- 前記特別の組込み制御ハードウェアが、リモート・デバイスへの接続を通じてリクエストおよび応答をリダイレクトすることを特徴とする、請求項４に記載の方法。
- 前記ＤＡＬが、エクセプション・ハンドラによるプログラム・エクセプションを引き起こすために、前記マイクロプロセッサのメモリ管理ユニットを使用することを特徴とする、請求項５に記載の方法。
- 前記エクセプション・ハンドラのコンテキストで実行されるシン・レイヤー・デバイスが提供されることを特徴とする、請求項７に記載の方法。
- エクセプションが、仮想リソース・ユニットへのアクセス時の命令実行中に生成されることを特徴とする、請求項７または８に記載の方法。
- 前記マイクロプロセッサの管理ユニットが、特権命令の実行時にエクセプションを生成するのに使用されることを特徴とする、請求項９に記載の方法。
- 組込み制御環境で入出力デバイスにアクセスするコンピュータ・システムであって、
前記入出力デバイスが、組込みマイクロプロセッサにリモート接続され、
前記システムが、前記入出力デバイスのリソースを前記マイクロプロセッサのアドレス空間またはメモリ・アドレス空間にマッピングする手段を含むこと
を特徴とするコンピュータ・システム。 - 前記手段が、デバイス抽象化レイヤー（ＤＡＬ）であることを特徴とする、請求項１１に記載のコンピュータ・システム。
- 前記ＤＡＬが、特別の組込み制御ハードウェアを介して実施されることを特徴とする、請求項１２に記載のコンピュータ・システム。
- 前記ＤＡＬが、ソフトウェアを通じて実施されることを特徴とする、請求項１２に記載のコンピュータ・システム。
- 前記ソフトウェアが、前記ＤＡＬのリソースがアクセスされるとすぐにプログラム・エクセプションを引き起こすように適合されていることを特徴とする、請求項１４に記載のコンピュータ・システム。
- シン・レイヤーのデバイス抽象化が、前記プログラム・エクセプションを引き起こすために調整されて提供されることを特徴とする、請求項１５に記載のコンピュータ・システム。
- コンピュータに、請求項１ないし１０のいずれか一項に記載の方法を実行させるコンピュータ可読プログラム手段を含む、コンピュータ使用可能媒体に記録されたコンピュータ・プログラム製品。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01111834 | 2001-05-16 | ||
| PCT/EP2002/004837 WO2002093343A2 (en) | 2001-05-16 | 2002-05-03 | Method and system for efficient access to remote i/o functions in embedded control environments |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004528656A true JP2004528656A (ja) | 2004-09-16 |
| JP4157771B2 JP4157771B2 (ja) | 2008-10-01 |
Family
ID=8177446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002589953A Expired - Fee Related JP4157771B2 (ja) | 2001-05-16 | 2002-05-03 | 組込み制御環境におけるリモート入出力機能への効率的なアクセスのための方法およびシステム |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7076575B2 (ja) |
| EP (1) | EP1393174B1 (ja) |
| JP (1) | JP4157771B2 (ja) |
| KR (1) | KR100529782B1 (ja) |
| AT (1) | ATE366438T1 (ja) |
| AU (1) | AU2002257804A1 (ja) |
| DE (1) | DE60221010T2 (ja) |
| IL (1) | IL158606A0 (ja) |
| TW (1) | TW548550B (ja) |
| WO (1) | WO2002093343A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005258493A (ja) * | 2004-03-09 | 2005-09-22 | Buffalo Inc | 外部記憶装置 |
| JP2009043256A (ja) * | 2007-08-06 | 2009-02-26 | Nuvoton Technology Corp | 記憶装置のアクセス方法及び装置 |
| WO2019124450A1 (ja) * | 2017-12-20 | 2019-06-27 | 日本電気株式会社 | 入出力実行装置、デバイス仮想化システム、入出力実行方法、および、記録媒体 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060031596A1 (en) * | 2004-08-05 | 2006-02-09 | International Business Machines Corporation | Method and apparatus for providing an alternate route to system memory |
| US20070011287A1 (en) * | 2005-05-16 | 2007-01-11 | Charbel Khawand | Systems and methods for seamless handover in a streaming data application |
| US7657807B1 (en) | 2005-06-27 | 2010-02-02 | Sun Microsystems, Inc. | Integrated circuit with embedded test functionality |
| US8463325B2 (en) * | 2007-03-26 | 2013-06-11 | Research In Motion Limited | System and method for providing calling feature icons in a user interface that facilitates user selection of a communication line for an outgoing call on a mobile device |
| US8423720B2 (en) * | 2007-05-10 | 2013-04-16 | International Business Machines Corporation | Computer system, method, cache controller and computer program for caching I/O requests |
| JP4725559B2 (ja) * | 2007-08-03 | 2011-07-13 | ブラザー工業株式会社 | 情報処理装置、及びインストール用プログラム |
| US8413172B2 (en) | 2008-08-20 | 2013-04-02 | Sharp Laboratories Of America, Inc. | Method and system for socket API call emulation |
| KR101046025B1 (ko) * | 2008-10-07 | 2011-07-01 | 이경수 | 임베디드 시스템 데이터 추출 장치 및 그 방법 |
| US9158544B2 (en) | 2011-06-24 | 2015-10-13 | Robert Keith Mykland | System and method for performing a branch object conversion to program configurable logic circuitry |
| US8869123B2 (en) | 2011-06-24 | 2014-10-21 | Robert Keith Mykland | System and method for applying a sequence of operations code to program configurable logic circuitry |
| US10089277B2 (en) | 2011-06-24 | 2018-10-02 | Robert Keith Mykland | Configurable circuit array |
| US9633160B2 (en) | 2012-06-11 | 2017-04-25 | Robert Keith Mykland | Method of placement and routing in a reconfiguration of a dynamically reconfigurable processor |
| US9304770B2 (en) | 2011-11-21 | 2016-04-05 | Robert Keith Mykland | Method and system adapted for converting software constructs into resources for implementation by a dynamically reconfigurable processor |
| CN108431788B (zh) * | 2016-01-28 | 2020-09-25 | 华为技术有限公司 | 一种单板、电子设备及选通的方法 |
| CN105955799A (zh) * | 2016-05-05 | 2016-09-21 | 青岛海信电器股份有限公司 | 软件升级系统、方法及仿真器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6438737B1 (en) * | 2000-02-15 | 2002-08-20 | Intel Corporation | Reconfigurable logic for a computer |
| US6479792B1 (en) * | 2000-09-06 | 2002-11-12 | Illinois Tool Works Inc. | Welding machine, system and method therefor |
| US6591358B2 (en) * | 2001-01-26 | 2003-07-08 | Syed Kamal H. Jaffrey | Computer system with operating system functions distributed among plural microcontrollers for managing device resources and CPU |
-
2001
- 2001-10-19 TW TW090125921A patent/TW548550B/zh not_active IP Right Cessation
-
2002
- 2002-05-03 AT AT02727589T patent/ATE366438T1/de not_active IP Right Cessation
- 2002-05-03 KR KR10-2003-7013525A patent/KR100529782B1/ko not_active IP Right Cessation
- 2002-05-03 AU AU2002257804A patent/AU2002257804A1/en not_active Abandoned
- 2002-05-03 JP JP2002589953A patent/JP4157771B2/ja not_active Expired - Fee Related
- 2002-05-03 EP EP02727589A patent/EP1393174B1/en not_active Expired - Lifetime
- 2002-05-03 DE DE60221010T patent/DE60221010T2/de not_active Expired - Lifetime
- 2002-05-03 WO PCT/EP2002/004837 patent/WO2002093343A2/en active IP Right Grant
- 2002-05-03 IL IL15860602A patent/IL158606A0/xx unknown
-
2003
- 2003-11-14 US US10/713,822 patent/US7076575B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005258493A (ja) * | 2004-03-09 | 2005-09-22 | Buffalo Inc | 外部記憶装置 |
| JP2009043256A (ja) * | 2007-08-06 | 2009-02-26 | Nuvoton Technology Corp | 記憶装置のアクセス方法及び装置 |
| WO2019124450A1 (ja) * | 2017-12-20 | 2019-06-27 | 日本電気株式会社 | 入出力実行装置、デバイス仮想化システム、入出力実行方法、および、記録媒体 |
| JPWO2019124450A1 (ja) * | 2017-12-20 | 2020-11-19 | 日本電気株式会社 | 入出力実行装置、デバイス仮想化システム、入出力実行方法、および、プログラム |
| US11126576B2 (en) | 2017-12-20 | 2021-09-21 | Nec Corporation | Input/output execution device, device virtualization system, input/output execution method, and recording medium |
| JP7196858B2 (ja) | 2017-12-20 | 2022-12-27 | 日本電気株式会社 | 入出力実行装置、デバイス仮想化システム、入出力実行方法、および、プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002093343A3 (en) | 2003-10-16 |
| US20040215846A1 (en) | 2004-10-28 |
| DE60221010D1 (de) | 2007-08-16 |
| TW548550B (en) | 2003-08-21 |
| AU2002257804A1 (en) | 2002-11-25 |
| KR20030093319A (ko) | 2003-12-06 |
| KR100529782B1 (ko) | 2005-11-21 |
| IL158606A0 (en) | 2004-05-12 |
| WO2002093343A2 (en) | 2002-11-21 |
| DE60221010T2 (de) | 2008-03-06 |
| ATE366438T1 (de) | 2007-07-15 |
| JP4157771B2 (ja) | 2008-10-01 |
| EP1393174B1 (en) | 2007-07-04 |
| US7076575B2 (en) | 2006-07-11 |
| EP1393174A2 (en) | 2004-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4157771B2 (ja) | 組込み制御環境におけるリモート入出力機能への効率的なアクセスのための方法およびシステム | |
| CN1985247B (zh) | 存储器读请求越过存储器写 | |
| US7533246B2 (en) | Application program execution enhancing instruction set generation for coprocessor and code conversion with marking for function call translation | |
| US6272618B1 (en) | System and method for handling interrupts in a multi-processor computer | |
| US7904878B2 (en) | Simplifying generation of device drivers for different user systems to facilitate communication with a hardware device | |
| US7558724B2 (en) | Operation region describing a virtual device | |
| JPH08314733A (ja) | ２つのエンディアンをサポートするコンピュータシステム及び方法 | |
| JP2004054948A (ja) | 非同期のエミュレートされた割込みの同期化 | |
| US20040111707A1 (en) | Debugger for multiple processors and multiple debugging types | |
| US5968174A (en) | Method and apparatus for implementing a 32-bit operating system which supports 16-bit code | |
| JP2001195384A (ja) | 処理装置及び処理装置の入出力ピンを制御する方法 | |
| US20100280817A1 (en) | Direct pointer access and xip redirector for emulation of memory-mapped devices | |
| US7831816B2 (en) | Non-destructive sideband reading of processor state information | |
| US7263568B2 (en) | Interrupt system using event data structures | |
| US7484083B1 (en) | Method, apparatus, and computer-readable medium for utilizing BIOS boot specification compliant devices within an extensible firmware interface environment | |
| JP2990195B2 (ja) | レガシ指令のエミュレ―ション装置及び方法 | |
| US7536694B2 (en) | Exception handling in a multiprocessor system | |
| US7178014B2 (en) | Method and apparatus for using a memory region to pass parameters between a run time environment and SMM handler | |
| CN111857839B (zh) | 一种基于Linux的PXI/PXIe总线设备驱动系统 | |
| US20040003129A1 (en) | Method and apparatus for making and using a flexible hardware interface | |
| Daum et al. | Implementation correctness of a real-time operating system | |
| JP2003108513A (ja) | ハードウェア・チェーン・プル | |
| US7694301B1 (en) | Method and system for supporting input/output for a virtual machine | |
| CN117555832A (zh) | 虚拟机直通PCIe设备的DMA中断配置方法、设备、产品和介质 | |
| JPH08328861A (ja) | オブジェクトからサブルーチンを呼び出すための方法及びシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060728 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4157771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |