KR100529782B1 - 임베디드 제어 환경에서 원격 ｉ/ｏ 기능에 효율적으로액세스하기 위한 방법 및 시스템 - Google Patents

임베디드 제어 환경에서 원격 ｉ/ｏ 기능에 효율적으로액세스하기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR100529782B1
KR100529782B1 KR10-2003-7013525A KR20037013525A KR100529782B1 KR 100529782 B1 KR100529782 B1 KR 100529782B1 KR 20037013525 A KR20037013525 A KR 20037013525A KR 100529782 B1 KR100529782 B1 KR 100529782B1
Authority
KR
South Korea
Prior art keywords
memory access
dal
microprocessor
embedded control
exception
Prior art date
Application number
KR10-2003-7013525A
Other languages
English (en)
Other versions
KR20030093319A (ko
Inventor
프리드만 바이팅거
제랑드 크레이시그
쥐르겐 살뮐러
프랭크 스콜르쯔
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20030093319A publication Critical patent/KR20030093319A/ko
Application granted granted Critical
Publication of KR100529782B1 publication Critical patent/KR100529782B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Stored Programmes (AREA)
  • Information Transfer Systems (AREA)
  • Selective Calling Equipment (AREA)
  • Communication Control (AREA)
  • Multi Processors (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

임베디드(embedded) 제어 환경에서 I/O 장치에 액세스하기 위한 방법이 제공되는데, 여기서 상기 I/O 장치는 임베디드 마이크로프로세서에 원격으로 연결된다. 상기 I/O 장치의 리소스를 상기 마이크로프로세서의 어드레스 또는 메모리 어드레스 공간에 맵핑함으로써, 기존의 장치 드라이버를 재사용할 수 있어, 타임-투-마켓(time-to-market) 능력이 크게 향상된다.

Description

임베디드 제어 환경에서 원격 Ｉ/Ｏ 기능에 효율적으로 액세스하기 위한 방법 및 시스템{METHOD AND SYSTEM FOR EFFICIENT ACCESS TO REMOTE I/O FUNCTIONS IN EMBEDDED CONTROL ENVIRONMENTS}
본 발명은 일반적으로 I/O 기능으로의 액세스에 관한 것이다. 보다 상세하게는, 본 발명은 마이크로컨트롤러에 원격으로 연결(attach)된 I/O 기능으로의 액세스에 관한 것이다. 더 상세하게는, 본 발명은 임베디드(embedded) 제어 환경에서 상기한 원격으로 연결된 I/O 기능으로의 액세스에 관한 것이다.
분산된(distributed) 임베디드 제어 환경에서, I/O 엔진은 직렬 링크를 통해서 임베디드 컨트롤러와 원격으로 연결되는 경우가 자주 있다. 일반적으로 상기한 장치와의 액세스는 직렬 링크 컨트롤러 하드웨어를 직접 프로그래밍함으로써 조성된다.
도 1은 임베디드 컨트롤러가 링크의 원격단에 연결된 일련의 I/O 장치를 동작시킬 필요가 있는 경우의 환경을 나타낸다.
마이크로프로세서는 최저 레벨에서 인텔 x86 등의 아키텍처용의 그 I/O 어드레스 공간이나 또는 IBM PowerPC 등의 아키텍처용의 그 메모리 어드레스 공간을 통해서 I/O 리소스에 액세스한다. 상기 레벨에서 하드웨어를 제어하는 소프트웨어 엔티티(entity)는 통상적으로 장치 드라이버로 불리운다. 고 레벨의 소프트웨어 어플리케이션화 될수록 장치 드라이버는 장치의 포괄적인 뷰(view)를 제공한다. UNIX 시스템에서는, 일반적으로 /dev tree의 계층적 파일-시스템명 공간에서 보고나서 액세스할 수 있으며, 또한 이것은 하기와 같은 정규 파일-시스템 시멘틱스(semantics) 및 인터페이스를 사용하여 조성된다.
- open();
- close();
- read();
- write();
- ioctl()
임베디드 제어 어플리케이션에서는, 반드시 모든 I/O 장치들과 연결가능한 것이 아니라서, 도 2에 나타낸 바와 같이 마이크로프로세서 버스 레벨에서 직접 어드레스될 수 있다. I/O 기능은 흔히 소정 링크 하드웨어를 통해서 임베디드 컨트롤러의 마이크로프로세서에 연결될 수 있는 독립형 ASIC에서 구현된다. 따라서, I/O 장치의 리소스는 마이크로프로세서의 I/O 어드레스 공간이나 또는 메모리 어드레스 공간에서는 직접 볼 수 없다. 마이크로프로세서에 보여질 수 있는 것은 I/O ASIC와 임베디드 컨트롤러를 접속하는 링크 하드웨어의 리소스이다.
이러한 상태에서는 어떠한 기존의 장치 드라이버도 사용될 수 없기 때문에, 고객 장치 인터페이스 소프트웨어를 통해서 I/O 장치와의 완전한 소프트웨어 경로를 조성해야 할 필요가 있다. 이러한 고객 장치 인터페이스 소프트웨어에서는 최근의 임베디드 제어 마켓에서 흔히 중요시되는 타임-투-마켓(time-to-market)을 위한 한정 요소에 대한 요구가 있다.
장치 드라이버층을 고객에게 제공하는 것에 수반하여 쉽게 회복될 수 없는 필드에 소프트웨어 버그를 출하하게 될 우려가 높아진다. 이미 버그가 있는 어플리케이션의 새로운 버전을 인터넷을 통해서 비교적 간단히 다운로드하는 정규의 PC 어플리케이션과는 달리, 임베디드 제어 어플리케이션에서는 결함이 있는 소프트웨어를 쉽게 교체할 수 없다.
임베디드 제어 어플리케이션은 통상 고객 조작 시스템, 고객 장치 드라이버 및 고객 하드웨어를 사용하기 때문에, 상기한 문제점이 최근까지는 나타나지는 않았다. 상기한 문제점은 오히려 새로운 것이기 때문에, 아직까지는 표준 솔루션을 사용할 수 없지만, 임베디드 제어 환경의 표준화 경향에 따라 나타나는 추세에 맞춰 새로운 솔루션이 보다 널리 보급될 것이다.
이러한 표준화 경향에 맞는 주요한 드라이버로는 리눅스와 그 전체의 공개소스 이동(OpenSource movement)이 있다.
도 1은 종래의 상황에 따른 마이크로프로세서에 원격으로 연결된 I/O 카드를 개략적으로 나타낸다.
도 2는 I/O와 연결된 마이크로프로세서 버스를 개략적으로 도시한다.
도 3은 본 발명에 따른 하드웨어 솔루션을 개략적으로 나타낸다.
도 4는 본 발명에 따른 DAL(Device Abstraction Layer)을 갖는 소프트웨어 구조를 개략적으로 도시한다.
도 5는 본 발명에 따른 DAL 동작을 설명하는 이벤트의 시퀀스를 개략적으로 도시한다.
따라서, 본 발명의 목적은 임베디드 제어 환경에서 I/O 장치에 액세스하여 그 프로그래밍 노력을 크게 경감시키는 방법을 제공하는데 있다.
이러한 목적과 그 이외의 목적 및 장점들은 청구항 1에 개시한 방법에 의해 달성될 수 있다.
양호한 실시예들이 종속 청구항들에서 언급될 것이다.
이하, 도면을 참조하여 본 발명에 대해서 보다 구체적으로 설명한다.
본 발명은 공지된 로케이션과 공지된 레이아웃으로 프로세서의 I/O- 또는 메모리-어드레스 공간에 맵핑되는 경우에는, 공동 I/O 장치에 사용될 수 있는 기존의 장치 드라이버를 재사용할 수 있도록 한다. 기존의 장치 드라이버 코드를 재사용함으로써, 타임-투-마켓 능력을 향상시킬 수 있고, 소프트웨어에 대한 테스트 노력도 또한 경감할 수 있다.
본 발명이 기존의 장치 드라이버를 변경하지 않고, 이들을 가공의 장치에 적용시켰음에 대해서 유념한다.
흔히 UART(Universal Asynchronous Receiver/Transmitter)로 불리우는 직렬 포트 등의 원격이지만 공지된 타입의 장치에서는, 장치 드라이버가 거의 모든 조작 시스템과 실시간 제어 프로그램(RTOS; Real Time Control Program)에 존재하고, 원격 장치가 마이크로프로세서에 국부적으로 이용될 수 있는 것처럼, 장치의 리소스를 마이크로프로세서의 I/O 어드레스 공간이나 또는 메모리 어드레스 공간에 맵핑시키는 장치 추출층(Device Abstraction Layer)(이하, "DAL" 이라 함)이 제공된다.
표 1은 I/O 어드레스 공간이나 메모리 어드레스 공간에서 마이크로프로세서에 레지스터로서 보여질 수 있는 UART 리소스의 일례를 나타낸다. 이와 같이 함으로써, 방대한 양의 복잡한 코드를 재기입할 필요가 없이 기존의 장치 드라이버와 이들을 사용하는 모든 기존의 어플리케이션 소프트웨어를 즉각적으로 재사용할 수 있다.
[표 1] UART 레지스터
오프셋 R/W 설명
0 R 버퍼 수신
W 송신기 홀딩 레지스터
1 R/W 인에이블 레지스터 인터럽트
2 R 식별 레지스터 인터럽트
3 R/W 라인 제어 레지스터
4 R/W 모뎀 제어 레지스터
5 R 라인 상태 레지스터
6 R 모뎀 상태 레지스터
7 미사용
8 R/W 젯수 래치(Divisor Latch; LSB)
9 R/W 젯수 래치(MSB)
상기 DAL의 구현은 이하의 방법들 중 어느 하나에 의해 이루어진다.
1. 제어용 하드웨어를 임베딩하여, 요구를 재지정(redirect)하고, 링크를 통해서 원격 장치에 응답하고, 장치 추출을 계속 유지하는 방법.
2. 마이크로프로세서의 메모리 관리 유닛을 사용하여, 예외 처리기(exception handler)의 콘택스트로 실행되는 박층의 장치 추출을 제공함으로써 이루어지는 DAL 리소스로의 액세스 순간에 프로그램 예외를 행하도록 하는 방법.
하드웨어 솔루션에 대해서, 도 3은 ASIC 장치 내의 마이크로프로세서(2) 또는 이와 동등한 프로세서 코어가 시스템 버스(4)에 의해 상태 머신과 결합된 로컬 레지스터 세트(8)를 통해서 링크 로직(6)에 액세스하는 방법을 나타낸다. 이 링크 로직(6)은, 예를 들면 링크(16)를 통해서 전용의 적절한 프로토콜을 사용함으로써 원격 장치의 각 링크 로직(10)과 통신할 수 있다. 링크 로직(10)은 제 2 상태 머신과 접속하는 원격 레지스터 세트(12)와 접속되고, 버스(18)를 통해서 원격 장치(14)에 연결된다. 링크 로직(6)이 2개의 상태 A와 B 사이에서의 소정 종류의 데이터 교환(데이터 링크)일 수 있음에 대해서 유념한다. 이것은 간단한 직렬 인터페이스, LAN, 개인 네트워크 또는 글로벌 네트워크 등에 의해 실현될 수 있지만, 이것에 제한되지는 않는다.
마이크로컨트롤러(2)는, 예를 들면 로컬 레지스터 세트(8)에 기입을 함으로써 원격 장치(14)로의 판독 또는 기입 동작을 트리거한다. 그 다음에는 로컬 레지스터 세트(8)에서 상태 머신(8)을 활성화하여, 링크 로직(6)으로의 데이터의 전달을 제어한다. 링크 로직 유닛(6, 10)은 로컬 레지스터 세트(8)에 포스트된(posted) 요구를 레지스터 세트(12)에 전달하고, 이어서 각 상태 머신을 활성화하여 원격 장치(14)에서 요구된 동작을 실행하는데, 즉 원격 장치(14)에 소정의 데이터를 기입하거나 또는 원격 장치(14)로부터 소정의 데이터를 판독한다.
이 동작이 완료된 후에, 상태 머신(12)은 링크(16)를 통해 되돌려져서 유닛(8)의 레지스터에 기억되는 응답을 트리거한다. 이러한 작용은 또한 마이크로 컨트롤러에, 예를 들면 인터럽트라는 통지를 행하도록 할 수 있다. 유닛(2, 6, 8)은 모든 기능을 통합한 하나의 단일 ASIC 장치로서 설계되거나, 또는 분산 모듈로서 상호 접속된 표준 벤더(vender) 성분을 사용하여 설계될 수 있다. 유닛(10, 12, 14)에도 동일한 방식이 적용된다. 링크 하드웨어(6, 10, 12, 16)는 유닛(2)과 유닛(14)간의 물리적인 거리를 극복하기 위해 필요하며, 유닛(8)은 DAL 아래의 소프트웨어층으로 부분적으로 또는 완전히 이동할 수 있다. 이것에 의해 하드웨어와 소프트웨어간의 비용 트레이드오프(tradeoff)가 가능하다.
상술한 솔루션 1은 보다 간단한 I/O 컨트롤러에 사용되며, 여기서는 하드웨어 설계 노력이 경감되고, 성능 요건이 이것을 구술한다(dictate).
솔루션 2는 소프트웨어 솔루션으로서, 하드웨어 비용에서는 여유를 가질 수 없지만, 예외 처리기 콘텍스트를 입력하고 남기는 오버헤드를 유지할 수 있는 경우에 사용된다. 이 솔루션은 이하에서 보다 상세하게 설명한다.
도 4는 본 발명에 따른 장치 추출층(DAL)을 갖는 소프트웨어 구조를 개략적으로 도시한다.
DAL 구현에 의해 사용되는 일반 메카니즘은 물리적으로는 존재하지 않는 가상 리소스에 액세스할 때 명령 실행중에 예외를 발생하기 위한 수단이다.
DAL을 트리거하기 위해 두 가지 방법이 사용될 수 있는데, 즉,
1) 마이크로프로세서의 관리 유닛의 능력을 사용하여, 어떠한 실제 메모리도 맵핑되지 않는 메모리 위치(location)에 액세스할 때 예외를 발생하는 방법, 및
2) 마이크로프로세서의 실행 유닛의 능력을 사용하여, 특수(privilege) 명령을 실행할 때 예외를 발생하는 방법.
DAL 동작에 대한 이하의 설명은 방법 1에 기초하지만, 방법 2 및 3에도 적용할 수 있다.
장치 추출층 "DAL"은 원격으로 연결된 장치의 가상화를 용이하게 하며, 또한 이것이 마이크로프로세서 버스에 국부적으로 연결된것 같이 장치 드라이버 소프트웨어에 나타나도록 한다.
도 5에 나타낸 바와 같은 이벤트의 다음 시퀀스는 상술한 소프트웨어 솔루션에 따른 DAL의 동작을 설명하고, 또한 이것이 나머지 시스템과 어떻게 상호작용하는 가에 대해서 나타내고 있다:
대기 상태 동작 중, 소정 시점에서 가상 장치용의 장치 드라이버는 I/O 동작을 원격 장치에 발행하고자 할 것이다. 이 때, 장치 드라이버는 마이크로프로세서의 메모리 어드레스 범위의 적절한 메모리 영역에 기입을 행한다(스텝 1).
마이크로프로세서의 메모리 관리 유닛은 관련 어드레스 범위로의 판독/기입 액세스가 페이지-폴트(page-fault) 예외를 행하도록 프로그램된다(스텝 2).
다음에, 페이지-폴트 예외 처리기가 호출되어, 예외가 DAL에 의해서 처리되어야 하는가 또는 정규의 페이지-폴트와 같이 처리되어야 하는 가의 결정이 이루어진다.
이 예외 처리기는 DAL에 제어 명령을 전달한다(스텝 3). 또한, DAL에 충분한 정보를 제공하여, 장치 드라이버가 실제로 장치로 행하고자 하는 동작을 디코딩한다.
이에 따라 DAL은 그 내부 상태 머신을 갱신하고, 필요에 따라서 링크 드라이버상의 실제 장치에 기동-I/O 동작을 발행한다(스텝 4).
일단, 원격 장치에서 상기한 I/O 동작이 완료되면, I/O 완료 인터럽트가 마이크로프로세서에 시그널된다(스텝 5).
이 후, 인터럽트 처리기가 인터럽트 소스를 디코딩하고, 제어 명령을 링크 드라이버 내의 I/O 완료 처리기에 전달한다(스텝 6).
I/O 완료 처리기는 이벤트를 디코딩하고, 이 DAL 관련 이벤트를 DAL에 되돌려서 전달한다(스텝 7).
DAL은 링크 드라이버를 통해 장치로부터 I/O 정보를 회수한 후, 그 내부 한정 상태 머신 테이블을 갱신하고, I/O 완료 이벤트를 장치 드라이버에 시그널링한다(스텝 8).
장치 드라이버는 I/O 동작 상태를 얻기 위하여 장치의 메모리 맵에 판독/기입 동작을 발행한다. 상기 메모리 위치에 다시 액세스하여 I/O 장치로부터의 관련 정보를 이미 알고 있는 DAL에 공급되는 페이지-폴트 예외를 행하도록 하고, 따라서 이것이 인터럽트된 메모리 판독/기입 동작을 완료함으로써 장치 드라이버에 이용될 수 있도록 한다.

Claims (17)

  1. 임베디드 마이크로 프로세서에 원격으로 연결된 I/O 장치를 메모리로 사용하는 마이크로 프로세서, 메모리 액세스를 발생하는 프로그램을 구비한 임베디드(embedded) 제어 환경에서 I/O 장치에 액세스하기 위한 방법에 있어서,
    상기 I/O 장치에 메모리 액세스를 발생시키는 단계와,
    상기 메모리 액세스 상에서 예외를 일으키는 단계와,
    통신 프로토콜을 이용하여 상기 원격 위치한 I/O 장치에 상기 메모리 액세스를 제공하는 단계
    를 포함하며, 상기 I/O 장치 측에서 상기 메모리 액세스가 메모리 액세스로서 실행되는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 I/O 장치는 UART(Universal Asynchronous Receiver/Transmitter), USB(Universal Serial Bus), JTAG(Joint Test Action Group) 및 IC 버스(I2C)로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 예외를 일으키는 단계는 장치 추출층(DAL; device abstraction layer)에 의해 행해지는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    상기 DAL은 별도의 임베디드 제어 하드웨어를 통해서 구현되는 것을 특징으로 하는 방법.
  5. 제 3 항에 있어서,
    상기 DAL은 소프트웨어를 통해서 구현되는 것을 특징으로 하는 방법.
  6. 임베디드 마이크로 프로세서에 원격으로 연결된 I/O 장치를 메모리로 사용하는 마이크로 프로세서, 메모리 액세스를 발생하는 프로그램을 구비한 임베디드(embedded) 제어 환경에서 I/O 장치에 액세스하기 위한 컴퓨터 시스템에 있어서,
    상기 I/O 장치에 메모리 액세스를 발생시키는 수단과,
    상기 메모리 액세스 상에서 예외를 일으키는 수단과,
    통신 프로토콜을 이용하여 상기 원격 위치한 I/O 장치에 상기 메모리 액세스를 제공하는 수단
    을 포함하며, 상기 I/O 장치 측에서 상기 메모리 액세스가 메모리 액세스로서 실행되는 것을 특징으로 하는 컴퓨터 시스템.
  7. 제 6 항에 있어서,
    상기 예외를 일으키는 수단은 장치 추출층(DAL; device abstraction layer)으로 실현되는 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서,
    상기 DAL은 별도의 임베디드 제어 하드웨어를 통해서 구현되는 것을 특징으로 하는 방법.
  9. 제 7 항에 있어서,
    상기 DAL은 소프트웨어를 통해서 구현되는 것을 특징으로 하는 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 1 항 내지 제 5 항 중 어느 한 항에 따른 방법을 컴퓨터가 행하도록 하기 위한 컴퓨터 판독가능한 프로그램 수단을 포함하는, 컴퓨터에 의해 판독가능한 기록 매체.
KR10-2003-7013525A 2001-05-16 2002-05-03 임베디드 제어 환경에서 원격 ｉ/ｏ 기능에 효율적으로액세스하기 위한 방법 및 시스템 KR100529782B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01111834 2001-05-16
EP01111834.6 2001-05-16
PCT/EP2002/004837 WO2002093343A2 (en) 2001-05-16 2002-05-03 Method and system for efficient access to remote i/o functions in embedded control environments

Publications (2)

Publication Number Publication Date
KR20030093319A KR20030093319A (ko) 2003-12-06
KR100529782B1 true KR100529782B1 (ko) 2005-11-21

Family

ID=8177446

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7013525A KR100529782B1 (ko) 2001-05-16 2002-05-03 임베디드 제어 환경에서 원격 ｉ/ｏ 기능에 효율적으로액세스하기 위한 방법 및 시스템

Country Status (10)

Country Link
US (1) US7076575B2 (ko)
EP (1) EP1393174B1 (ko)
JP (1) JP4157771B2 (ko)
KR (1) KR100529782B1 (ko)
AT (1) ATE366438T1 (ko)
AU (1) AU2002257804A1 (ko)
DE (1) DE60221010T2 (ko)
IL (1) IL158606A0 (ko)
TW (1) TW548550B (ko)
WO (1) WO2002093343A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046025B1 (ko) * 2008-10-07 2011-07-01 이경수 임베디드 시스템 데이터 추출 장치 및 그 방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005258493A (ja) * 2004-03-09 2005-09-22 Buffalo Inc 外部記憶装置
US20060031596A1 (en) * 2004-08-05 2006-02-09 International Business Machines Corporation Method and apparatus for providing an alternate route to system memory
US20070011287A1 (en) * 2005-05-16 2007-01-11 Charbel Khawand Systems and methods for seamless handover in a streaming data application
US7657807B1 (en) 2005-06-27 2010-02-02 Sun Microsystems, Inc. Integrated circuit with embedded test functionality
US8463325B2 (en) * 2007-03-26 2013-06-11 Research In Motion Limited System and method for providing calling feature icons in a user interface that facilitates user selection of a communication line for an outgoing call on a mobile device
US8423720B2 (en) * 2007-05-10 2013-04-16 International Business Machines Corporation Computer system, method, cache controller and computer program for caching I/O requests
JP4725559B2 (ja) * 2007-08-03 2011-07-13 ブラザー工業株式会社 情報処理装置、及びインストール用プログラム
US8285895B2 (en) 2007-08-06 2012-10-09 Winbond Electronics Corporation Handshake free sharing in a computer architecture
US8413172B2 (en) 2008-08-20 2013-04-02 Sharp Laboratories Of America, Inc. Method and system for socket API call emulation
US9158544B2 (en) 2011-06-24 2015-10-13 Robert Keith Mykland System and method for performing a branch object conversion to program configurable logic circuitry
US8869123B2 (en) 2011-06-24 2014-10-21 Robert Keith Mykland System and method for applying a sequence of operations code to program configurable logic circuitry
US10089277B2 (en) 2011-06-24 2018-10-02 Robert Keith Mykland Configurable circuit array
US9633160B2 (en) 2012-06-11 2017-04-25 Robert Keith Mykland Method of placement and routing in a reconfiguration of a dynamically reconfigurable processor
US9304770B2 (en) 2011-11-21 2016-04-05 Robert Keith Mykland Method and system adapted for converting software constructs into resources for implementation by a dynamically reconfigurable processor
CN108431788B (zh) * 2016-01-28 2020-09-25 华为技术有限公司 一种单板、电子设备及选通的方法
CN105955799A (zh) * 2016-05-05 2016-09-21 青岛海信电器股份有限公司 软件升级系统、方法及仿真器
US11126576B2 (en) 2017-12-20 2021-09-21 Nec Corporation Input/output execution device, device virtualization system, input/output execution method, and recording medium

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438737B1 (en) * 2000-02-15 2002-08-20 Intel Corporation Reconfigurable logic for a computer
US6479792B1 (en) * 2000-09-06 2002-11-12 Illinois Tool Works Inc. Welding machine, system and method therefor
US6591358B2 (en) * 2001-01-26 2003-07-08 Syed Kamal H. Jaffrey Computer system with operating system functions distributed among plural microcontrollers for managing device resources and CPU

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046025B1 (ko) * 2008-10-07 2011-07-01 이경수 임베디드 시스템 데이터 추출 장치 및 그 방법

Also Published As

Publication number Publication date
WO2002093343A3 (en) 2003-10-16
US20040215846A1 (en) 2004-10-28
DE60221010D1 (de) 2007-08-16
TW548550B (en) 2003-08-21
AU2002257804A1 (en) 2002-11-25
KR20030093319A (ko) 2003-12-06
IL158606A0 (en) 2004-05-12
JP2004528656A (ja) 2004-09-16
WO2002093343A2 (en) 2002-11-21
DE60221010T2 (de) 2008-03-06
ATE366438T1 (de) 2007-07-15
JP4157771B2 (ja) 2008-10-01
EP1393174B1 (en) 2007-07-04
US7076575B2 (en) 2006-07-11
EP1393174A2 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
KR100529782B1 (ko) 임베디드 제어 환경에서 원격 ｉ/ｏ 기능에 효율적으로액세스하기 위한 방법 및 시스템
US5088033A (en) Data processing system emulation in a window with a coprocessor and I/O emulation
US8230149B1 (en) Method and apparatus for managing a peripheral port of a computer system
US6886171B2 (en) Caching for I/O virtual address translation and validation using device drivers
US6282643B1 (en) Computer system having flash memory BIOS which can be accessed remotely while protected mode operating system is running
US5682512A (en) Use of deferred bus access for address translation in a shared memory clustered computer system
US7636800B2 (en) Method and system for memory address translation and pinning
US7702826B2 (en) Method and apparatus by utilizing platform support for direct memory access remapping by remote DMA (“RDMA”)-capable devices
CN100543677C (zh) 模拟实模式内存访问时访问扩展内存的系统和方法
CN103080912B (zh) 微处理器系统及用于其上的存储器管理单元和管理方法
US5062042A (en) System for managing data which is accessible by file address or disk address via a disk track map
US5987536A (en) Computer system having flash memory bios which can be accessed while protected mode operating system is running
US7558724B2 (en) Operation region describing a virtual device
US8352718B1 (en) Method, system, and computer-readable medium for expediting initialization of computing systems
US7454547B1 (en) Data exchange between a runtime environment and a computer firmware in a multi-processor computing system
US7873879B2 (en) Mechanism to perform debugging of global shared memory (GSM) operations
KR20060044631A (ko) 지속성 메모리 액세스 시스템, 지속성 메모리의 직접액세스 방법 및 지속성 메모리 시스템을 액세스하는 시스템
US20080072223A1 (en) Method and apparatus for supporting assignment of devices of virtual machines
CN1920797A (zh) 存储器访问控制装置
US10552340B2 (en) Input/output direct memory access during live memory relocation
US20080162809A1 (en) Operating system-independent remote accessibility to disk storage
US20040111707A1 (en) Debugger for multiple processors and multiple debugging types
US5968174A (en) Method and apparatus for implementing a 32-bit operating system which supports 16-bit code
US6971046B1 (en) System and method for performing input/output diagnostics
US7536694B2 (en) Exception handling in a multiprocessor system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101102

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee