JP2003101069A - Group iii nitride quantum dot and manufacturing method therefor - Google Patents

Group iii nitride quantum dot and manufacturing method therefor

Info

Publication number
JP2003101069A
JP2003101069A JP2001292052A JP2001292052A JP2003101069A JP 2003101069 A JP2003101069 A JP 2003101069A JP 2001292052 A JP2001292052 A JP 2001292052A JP 2001292052 A JP2001292052 A JP 2001292052A JP 2003101069 A JP2003101069 A JP 2003101069A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
etching
semiconductor layer
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001292052A
Other languages
Japanese (ja)
Inventor
Kazumasa Hiramatsu
和政 平松
Hideto Miyake
秀人 三宅
Harumasa Yoshida
治正 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya Industrial Science Research Institute
Original Assignee
Nagoya Industrial Science Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya Industrial Science Research Institute filed Critical Nagoya Industrial Science Research Institute
Priority to JP2001292052A priority Critical patent/JP2003101069A/en
Priority to PCT/JP2002/009786 priority patent/WO2003028118A1/en
Publication of JP2003101069A publication Critical patent/JP2003101069A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a quantum dot (group III nitride quantum dot) made of a group III nitride semiconductor, and to provide a method for manufacturing the quantum dot. SOLUTION: In dry etching, etching is made while a quartz substrate and a group III nitride semiconductor are placed on the surface of a lower electrode, thus forming a nanopillar structure 50 on the upper surface of the group III nitride semiconductor 101. The gap in the nanopillar structure 50 is filled with a new group III nitride semiconductor to form a filled layer 58, thus manufacturing the group III nitride quantum dot 56.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、III族窒化物量子
ドットの製造方法等に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing group III nitride quantum dots and the like.

【0002】[0002]

【従来の技術】近年、量子井戸、量子細線、量子箱(量
子ドット)等の半導体量子構造に閉じ込められた電子や
エキシトンを利用した電子デバイス、例えばレーザーや
各種の非線形光学素子、記憶素子についての研究が進め
られている。例えば、窒化ガリウム及びその他のIII族
窒化物は、高品質短波長発光ダイオード及びレーザーダ
イオードを実現できる素子として注目されており、Jpn.
J. Appl. Phys. 35, L74(1996)、Appl.Phys. Lett. 6
8, 2105(1996)には、InGaN多層量子井戸からのレ
ーザー発振が報告されている。
2. Description of the Related Art In recent years, electronic devices utilizing electrons and excitons confined in semiconductor quantum structures such as quantum wells, quantum wires, and quantum boxes (quantum dots), such as lasers, various nonlinear optical elements, and storage elements, have been reported. Research is ongoing. For example, gallium nitride and other group III nitrides are attracting attention as devices capable of realizing high-quality short wavelength light emitting diodes and laser diodes, Jpn.
J. Appl. Phys. 35, L74 (1996), Appl. Phys. Lett. 6
8, 2105 (1996) reported laser oscillation from an InGaN multilayer quantum well.

【0003】このような半導体量子構造を利用した電子
デバイスの実用化にあたっては解決すべき多くの問題が
ある。例えば、短波長レーザーダイオードへの応用を考
えるとき、前記InGaN多層量子井戸のレーザー発振
の閾値電流は8.7kA/cm2と報告されており、GaAs
系のIII−V族レーザーダイオードやZnSe系のII−V
I族レーザーダイオードの閾値電流である100〜20
0A/cm2 程度と比較して著しく高いことから、閾値電流
を低下させることが必要である。レーザー発振の閾値電
流は、活性層構造のサイズを小さくすることによって改
善できると考えられる。すなわち、量子構造を1次元の
量子細線又は0次元の量子ドットとして活性層構造のサ
イズをエキシトンの実効ボーア半径程度とすると、量子
閉じ込め効果により電子とホールの波動関数の重なり合
いが増しクーロン相互作用が高められるため、エキシト
ンの結合エネルギーが増大し、エキシトン及びエキシト
ン分子の振動子強度も増大する。そして、この効果は量
子構造の次元が下がるにつれ、より強くなると考えられ
るからである。
There are many problems to be solved before putting an electronic device using such a semiconductor quantum structure into practical use. For example, when considering application to a short wavelength laser diode, the threshold current for laser oscillation of the InGaN multilayer quantum well is reported to be 8.7 kA / cm 2, and
System III-V laser diode and ZnSe system II-V
100 to 20 which is the threshold current of the group I laser diode
Since it is significantly higher than about 0 A / cm 2, it is necessary to reduce the threshold current. It is considered that the lasing threshold current can be improved by reducing the size of the active layer structure. That is, when the quantum structure is a one-dimensional quantum wire or a zero-dimensional quantum dot and the size of the active layer structure is about the effective Bohr radius of the exciton, the quantum confinement effect increases the overlap of the electron and hole wavefunctions, resulting in Coulomb interaction. Since it is increased, the binding energy of the exciton is increased, and the oscillator strength of the exciton and the exciton molecule is also increased. And, it is considered that this effect becomes stronger as the dimension of the quantum structure decreases.

【0004】0次元の量子ドットに関し、III−V族半
導体であるInGaAs及びInAs/GaAs系で
は、格子不整合基板上に Stranski-Krastanov 成長モー
ドによって量子ドットが自然形成されることが報告され
ている〔Appl.Phys. Lett. 63,3203(1993); Nature 36
9, 131(1994); Appl. Phys. Lett.65, 1421(1994)〕。
また、種々のサイズのナノスケールGaNドットが6H
−SiC基板上に直接形成されることが報告されている
〔V. Dmitriev, K.Irvine, A. Zubrilov, D.Tsvetkov,
V. Nikolaev, M. Jakobson, D. Nelson andA. Sitnikov
a, to be published in "Gallium Nitride and Related
Materials"(Mater. Res. Soc. Symp. Proc.)〕。
Regarding 0-dimensional quantum dots, in InGaAs and InAs / GaAs system which are III-V group semiconductors, it has been reported that quantum dots are spontaneously formed on the lattice mismatched substrate by the Stranski-Krastanov growth mode. (Appl. Phys. Lett. 63,3203 (1993); Nature 36
9, 131 (1994); Appl. Phys. Lett. 65, 1421 (1994)].
In addition, nanoscale GaN dots of various sizes
-It has been reported that it is directly formed on a SiC substrate [V. Dmitriev, K. Irvine, A. Zubrilov, D. Tsvetkov,
V. Nikolaev, M. Jakobson, D. Nelson and A. Sitnikov
a, to be published in "Gallium Nitride and Related
Materials "(Mater. Res. Soc. Symp. Proc.)].

【0005】[0005]

【発明が解決しようとする課題】量子ドットの電子デバ
イスへの応用に当たっては、量子ドットを他の半導体層
の中に閉じ込めた状態で形成することが必要である。例
えば、GaN量子ドットを電子デバイスに利用するに
は、GaN量子ドットをGaNよりバンドギャップの大
きな例えばAlGaN層の中に閉じ込めた状態で形成す
ることが必要である。
In the application of quantum dots to electronic devices, it is necessary to form the quantum dots in a state of being confined in another semiconductor layer. For example, in order to use the GaN quantum dots in an electronic device, it is necessary to form the GaN quantum dots in a state of being confined in, for example, an AlGaN layer having a band gap larger than that of GaN.

【0006】しかし、通常の有機金属化学気相堆積法
(MOVPE)や分子線エピタキシー法(MBE)によ
ってAlGaN層上にGaNの成長を行うと、GaN/
AlGaN系のエネルギー平衡条件及び格子歪みの程度
によって、GaNはAlGaN層の上に膜として2次元
的に広がった状態で膜厚方向に成長するため、AlGa
N層上にGaN量子ドットを形成することができない。
これは、GaN/AlGaN系のみでなく、電子デバイ
スへの半導体量子構造の適用が有望視されている他の化
合物半導体系、例えばGaAs/GaAlAs系、Zn
CdSe/ZnSSe系においても同じ状況にある。
However, when GaN is grown on the AlGaN layer by the usual metal organic chemical vapor deposition (MOVPE) or molecular beam epitaxy (MBE), GaN /
Depending on the AlGaN-based energy equilibrium condition and the degree of lattice distortion, GaN grows as a film on the AlGaN layer in a two-dimensionally spread state in the film thickness direction.
GaN quantum dots cannot be formed on the N layer.
This is not limited to the GaN / AlGaN system, but other compound semiconductor systems, such as GaAs / GaAlAs system, Zn, for which application of the semiconductor quantum structure to electronic devices is promising.
The same situation applies to the CdSe / ZnSSe system.

【0007】このように電子デバイスの高性能化、高機
能化のために量子ドットを利用することが有利であって
も、現実にはデバイス構造として半導体層の中に量子ド
ットを形成することができないために、電子デバイスの
高性能化に寄与することができない事情があった。
Although it is advantageous to use quantum dots to improve the performance and functionality of electronic devices as described above, it is actually possible to form quantum dots in a semiconductor layer as a device structure. Therefore, there is a situation in which it cannot contribute to high performance of electronic devices.

【0008】本発明は、このような状況に鑑みてなされ
たもので、MOVPEやMBEによる通常の製法では表
面のエネルギー平衡条件及び格子歪みの程度のために量
子ドットを形成することができない材料系においても量
子ドットの形成を可能とする方法を提供すること、及び
その方法によって作製された電子デバイスへの適用が可
能な量子ドット(III族窒化物量子ドット)、およびそ
のような量子ドットを良好に製造可能な方法を提供する
ことである。
The present invention has been made in view of such circumstances, and a material system in which a quantum dot cannot be formed by a usual manufacturing method using MOVPE or MBE due to the energy balance condition of the surface and the degree of lattice distortion. And a quantum dot (group III nitride quantum dot) applicable to an electronic device produced by the method, and a good quantum dot. To provide a manufacturable method.

【0009】[0009]

【課題を解決するための手段、および発明の作用】本発
明者らは、例えば窒化ガリウム系化合物半導体などのII
I族窒化物半導体を用いた量子ドットを製造する方法に
関して鋭意検討し、III族窒化物半導体からなるナノメ
ータオーダーの柱状構造(ナノピラー)を形成し、その
ナノピラーを利用して量子ドットを製造することにより
当初の目的を達成できることを見い出し、基本的には本
発明を完成するに至った。
MEANS FOR SOLVING THE PROBLEMS, AND ACTION OF THE INVENTION The inventors of the present invention have studied, for example, II gallium nitride compound semiconductors and the like.
Conducting a thorough study on a method for producing a quantum dot using a group I nitride semiconductor, forming a nanometer-order columnar structure (nanopillar) made of a group III nitride semiconductor, and producing a quantum dot using the nanopillar. As a result, they have found that the original purpose can be achieved, and have basically completed the present invention.

【0010】第1の発明は、以下の各工程、第1の半
導体層と第2の半導体層と第3の半導体層との少なくと
も三層を積層させてIII族窒化物半導体膜を作製する積
層工程、前記III族窒化物半導体膜をドライエッチン
グすることにより、ナノピラーを作製するナノピラー作
製工程、前記ナノピラーの隙間に新たな半導体を成長
させて充填層を成長させる充填工程を含むことを特徴と
するIII族窒化物量子ドットの製造方法である。
According to a first aspect of the present invention, each of the following steps is performed to laminate a group III nitride semiconductor film by laminating at least three layers of a first semiconductor layer, a second semiconductor layer and a third semiconductor layer. A step of producing a nanopillar by dry-etching the group III nitride semiconductor film, and a filling step of growing a new semiconductor in a gap between the nanopillars to grow a filling layer. It is a method for manufacturing a group III nitride quantum dot.

【0011】第2の発明は、第1の発明において、上記
のナノピラー作製工程は、III族窒化物半導体膜の表
面に、そのIII族窒化物半導体膜に比べてエッチングレ
ートが小さいエッチング遅速物質を存在させた状態で、
前記III族窒化物半導体膜をドライエッチングすること
を特徴とする。なお、前記エッチング遅速物質は、固体
としてエッチング室内に載置されており、ドライエッチ
ングの際にエッチングガスに曝されるようにしてもよ
い。第3の発明は、第1の発明または第2の発明におい
て、前記第2の半導体層のバンドギャップエネルギー
は、前記第1の半導体層のバンドギャップエネルギー及
び前記第3の半導体層のバンドギャップエネルギーより
も小さいことを特徴とする。
In a second aspect based on the first aspect, in the above-mentioned nanopillar forming step, an etching slow-speed substance having an etching rate smaller than that of the group III nitride semiconductor film is formed on the surface of the group III nitride semiconductor film. With it existing,
The group III nitride semiconductor film is dry-etched. The slow etching material may be placed in the etching chamber as a solid and may be exposed to the etching gas during dry etching. In a third aspect based on the first or second aspect, the bandgap energy of the second semiconductor layer is the bandgap energy of the first semiconductor layer and the bandgap energy of the third semiconductor layer. It is characterized by being smaller than.

【0012】第4の発明は、第1の発明〜第3の発明に
おいて、前記積層工程、前記ナノピラー作製工程、
及び前記充填工程を繰り返すことにより、多層量子ド
ットを作製することを特徴とする。第5の発明は、量子
ドットの分布密度が106個/cm2〜1012個/cm2
であることを特徴とするIII族窒化物素子である。この
ような特徴を備えたIII族窒化物量子ドットは、上記第
1の発明〜第4の発明のいずれかに記載の方法によって
製造することができる。
A fourth aspect of the invention is the same as the first to third aspects, wherein the laminating step, the nanopillar producing step,
And repeating the filling step to produce a multilayer quantum dot. In a fifth aspect of the invention, the quantum dot distribution density is 10 6 / cm 2 to 10 12 / cm 2.
And a group III nitride device. The group III nitride quantum dots having such characteristics can be manufactured by the method according to any one of the first to fourth inventions.

【0013】次に本発明をさらに詳しく説明する。本発
明により製造されるIII族窒化物量子ドット(III族窒化
物半導体を複数に積層させた内部に、所定数のドットを
備えたもの)を構成する材料、すなわち第1の半導体層
〜第3の半導体層としては、GaN、GaAlN、In
GaN等のIII族元素(例えば、ガリウム)と窒素とを
含むIII−V族半導体であり、一般に式AlxGayIn
1-x-yN(0≦x≦1,0≦y≦1かつ、0≦x+y≦1)で表わす
ことができる。これらIII族窒化物半導体は、純粋なも
の、或いは不純物がドープされたものでもよく、また不
純物としては、p型、n型のいずれでもよい。
Next, the present invention will be described in more detail. A material constituting a group III nitride quantum dot (having a predetermined number of dots inside a stack of a plurality of group III nitride semiconductors) manufactured by the present invention, that is, a first semiconductor layer to a third layer The semiconductor layers of GaN, GaAlN, In
III group element such as GaN (e.g., gallium) and a group III-V semiconductor containing nitrogen, generally represented by the formula Al x Ga y In
It can be represented by 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1 and 0 ≦ x + y ≦ 1). These group III nitride semiconductors may be pure or doped with impurities, and the impurities may be p-type or n-type.

【0014】第2の半導体層は、最終的に量子ドット
(活性層または発光層と言うことがある。)となる。本
明細書中において、その量子ドットの大きさは、幅が約
1nm〜約100nm、高さが約1nm〜約100nm
のものを意味する。また、第2の半導体層は、第1の半
導体層と第3の半導体層とによって挟まれたサンドイッ
チ様の構造となる。この量子ドットを備えたIII属窒化
物量子ドットがレーザとして良好な作用を示すために、
第2の半導体層のバンドギャップエネルギーは、第1の
半導体層のバンドギャップエネルギー及び第3の半導体
層のバンドギャップエネルギーよりも小さい物質となる
ような選択を行うことが好ましい。また、III族窒化物
量子ドットを構成する複数層は、全ての層のうち少なく
とも1層がIII族窒化物半導体で形成された場合を含
む。また、III族窒化物半導体は、例えばサファイア等
の基板上に形成されていてもよい。本発明は、例えばダ
ブルヘテロ構造のような多層構造のIII族窒化物量子ド
ットの製造にも、良好に用いることができる。
The second semiconductor layer finally becomes quantum dots (sometimes referred to as an active layer or a light emitting layer). In the present specification, the size of the quantum dot has a width of about 1 nm to about 100 nm and a height of about 1 nm to about 100 nm.
Means one. Further, the second semiconductor layer has a sandwich-like structure in which it is sandwiched between the first semiconductor layer and the third semiconductor layer. In order for the group III nitride quantum dots provided with this quantum dot to exhibit good action as a laser,
The bandgap energy of the second semiconductor layer is preferably selected so that it is a substance smaller than the bandgap energy of the first semiconductor layer and the bandgap energy of the third semiconductor layer. In addition, the plurality of layers forming the group III nitride quantum dots includes a case where at least one layer among all layers is formed of a group III nitride semiconductor. Further, the group III nitride semiconductor may be formed on a substrate such as sapphire. INDUSTRIAL APPLICABILITY The present invention can be favorably used for manufacturing a group III nitride quantum dot having a multilayer structure such as a double hetero structure.

【0015】「ナノピラー作製工程」において使用可能
なドライエッチング方法としては、例えば、III族窒
化物半導体に比べてエッチングレートが小さいエッチン
グ遅速物質を存在させた状態でドライエッチングを行う
方法、電子ビーム露光などのリソグラフィ技術を用い
てマスクを形成することなく、適切なエッチングガスと
トレーを使用してドライエッチングを行う方法などがあ
るが、本発明の技術的範囲はこれらの方法には限られ
ず、ナノピラーを作製可能な方法であればよい。「エッ
チング遅速物質」とは、ドライエッチングするときに、
本質的なターゲット物質であるIII族窒化物半導体のエ
ッチングレートよりも小さいエッチングレートを備えた
物質のことである。そのようなエッチング遅速物質がII
I族窒化物半導体の表面に存在すると、ドライエッチン
グのスピードがターゲット表面において均一ではなくな
ってしまう。このため、エッチング遅速物質が存在する
部分は、そうでない部分よりもエッチングが遅く行われ
ることになり、ターゲット表面に凹凸(ナノピラー)が
形成されることになる(詳細については後述する)。具
体的なエッチング遅速物質としては、石英(Si
2)、サファイア、ニッケル、有機レジストなどが例
示される。
Examples of the dry etching method that can be used in the “nanopillar manufacturing process” include a method of performing dry etching in the presence of an etching slow substance having an etching rate smaller than that of a group III nitride semiconductor, and electron beam exposure. There is a method of performing dry etching using an appropriate etching gas and tray without forming a mask using a lithography technique such as, but the technical scope of the present invention is not limited to these methods, and the nanopillar Any method capable of producing "Slow etching material" means that when dry etching,
It is a substance having an etching rate smaller than that of the group III nitride semiconductor which is an essential target substance. Such slow etching material II
If present on the surface of the group I nitride semiconductor, the dry etching speed will not be uniform on the target surface. For this reason, in the portion where the slow etching material is present, the etching is performed later than in the portion where it is not, so that irregularities (nanopillars) are formed on the target surface (details will be described later). As a concrete slow etching material, quartz (Si
O 2 ), sapphire, nickel, organic resist and the like are exemplified.

【0016】「ドライエッチング」とは、化学的な湿式
エッチングとは異なり、気体の放電を利用したエッチン
グ方法のことであり、例えば反応性イオンエッチング
(RIE)、電子サイクロトロン共鳴エッチング(EC
R)、電磁結合プラズマエッチング(ICP)などの方
法がある。「存在させた状態」とは、III族窒化物半導
体膜の表面にエッチング遅速物質がナノメータオーダー
(1μmよりも小さい範囲)として存在する状態のこと
を意味している。そのような状態を達成する方法として
は、例えば、(i)ドライエッチングを行う室内に、固体
としてのエッチング遅速物質を載置した状態でエッチン
グすることにより、スパッタリング効果でエッチング遅
速物質をエッチング室内に発生させ、それをIII族窒化
物半導体膜の表面に付着させる方法、(ii)エッチング遅
速物質をエッチング室内に流入させる方法、(iii)ナノ
メータオーダーのエッチング遅速物質を予めIII族窒化
物半導体膜の表面に適当に振り掛けておく方法などが挙
げられる。
"Dry etching" is an etching method utilizing discharge of gas, unlike chemical wet etching, and is, for example, reactive ion etching (RIE) or electron cyclotron resonance etching (EC).
R), electromagnetic coupling plasma etching (ICP) and the like. The "present state" means a state in which the slow etching substance is present on the surface of the group III nitride semiconductor film in the order of nanometer (range smaller than 1 μm). As a method of achieving such a state, for example, (i) by performing a dry etching in a chamber in which the etching slow substance is placed as a solid, the etching slow substance is deposited in the etching chamber by a sputtering effect. A method of generating and adhering it to the surface of the group III nitride semiconductor film, (ii) a method of flowing an etching slowing substance into the etching chamber, (iii) an etching slowing substance of the order of nanometers in advance of the group III nitride semiconductor film Examples include a method of sprinkling the surface appropriately.

【0017】「ナノピラー」とは、ナノメータオーダー
の大きさからなる断面を備えた小柱が複数にわたって突
設された構造のことを意味している。「トレー」は、例
えば石英(SiO2)、サファイアなどにより作製する
ことが好ましい。第1の発明では、第1の半導体層と第
2の半導体層と第3の半導体層との少なくとも三層を積
層させてIII族窒化物半導体膜を作製する(積層工
程)。次に、このIII族窒化物半導体膜をドライエッチ
ングすることにより、ナノピラーを作製する(ナノピラ
ー作製工程)。最後に、ナノピラーの隙間に新たな半導
体を成長させて充填層を成長させる(充填工程)ことに
より、III族窒化物量子ドットを製造することができ
る。
The term "nanopillar" means a structure in which a plurality of small columns having a cross section having a size on the order of nanometers are projected. The "tray" is preferably made of, for example, quartz (SiO 2 ) or sapphire. In the first invention, at least three layers of the first semiconductor layer, the second semiconductor layer, and the third semiconductor layer are laminated to form a group III nitride semiconductor film (laminating step). Next, the group III nitride semiconductor film is dry-etched to produce nanopillars (nanopillar fabrication step). Finally, a group III nitride quantum dot can be manufactured by growing a new semiconductor in the gap between the nanopillars to grow a filling layer (filling step).

【0018】「充填層」を構成する材料としては、第1
の半導体層または第3の半導体層を構成する材料のうち
いずれか一方の材料を選択して使用することもできる
が、好ましくは第1の半導体層〜第3の半導体層のいず
れとも異なるIII族窒化物半導体を選択する。なお充填
層として、第2の半導体層を構成する材料よりも導電性
の低い半導体を選択することが好ましい。そのようにす
れば、所定の位置に設けられた量子ドットに対して、選
択的に電圧をかけることが可能となるからである。
The material constituting the "filling layer" is the first
It is also possible to select and use any one of the materials forming the semiconductor layer or the third semiconductor layer, but it is preferable to use a group III different from any of the first semiconductor layer to the third semiconductor layer. Select a nitride semiconductor. Note that as the filling layer, it is preferable to select a semiconductor whose conductivity is lower than that of the material forming the second semiconductor layer. This is because it becomes possible to selectively apply a voltage to the quantum dots provided at the predetermined positions.

【0019】より具体的には、例えばサファイアなどの
基板上にAlNなどのバッファ層を形成し(例えば、M
OVPE法により作製できる。)、そのバッファ層上
に、例えばMOVPE法により、第1の半導体層、第2
の半導体層及び第3の半導体層を順次積層させてIII族
窒化物半導体膜を作製する(積層工程)。
More specifically, a buffer layer such as AlN is formed on a substrate such as sapphire (for example, M
It can be produced by the OVPE method. ) On the buffer layer by, for example, the MOVPE method, the first semiconductor layer and the second semiconductor layer.
The semiconductor layer and the third semiconductor layer are sequentially laminated to form a group III nitride semiconductor film (lamination step).

【0020】次いで、ドライエッチングによって、III
属窒化物半導体膜をエッチング処理することでナノピラ
ーを作製する。例えば、10-4Paのオーダーに減圧さ
れたエッチング室内に設置された正負一対の電極(例え
ば、平行平板電極)の一方の上面にIII族窒化物半導体
膜を置き、エッチング室内に石英(SiO2)または、
サファイアを負電極のトレーとして用いて、前記電極に
高周波電力を印加してプラズマ発生ガスからプラズマを
発生させ、そのプラズマによりIII族窒化物半導体膜を
エッチングして、ナノピラーを作製する。作製されたナ
ノピラーの寸法は、約100nm以下のものが大部分と
なることに加え、隣接するナノピラーの間隔寸法(間
隙)は、平均的に数十nm〜約100nm程度とするこ
とができる。このため、約100nm程度の距離でナノ
ピラーと間隙とを繰り返して構成することが可能とな
る。すると、1cm中に約1x106程度のナノピラー
が構成されることとなり、1cm2中には、約1x10
12程度の量子ドットの構成が可能となる。
Then, by dry etching, III
A nanopillar is produced by etching the metal nitride semiconductor film. For example, a group III nitride semiconductor film is placed on one upper surface of a pair of positive and negative electrodes (for example, parallel plate electrodes) installed in an etching chamber whose pressure is reduced to the order of 10 −4 Pa, and quartz (SiO 2 ) Or
Using sapphire as a tray for the negative electrode, high-frequency power is applied to the electrode to generate plasma from the plasma generating gas, and the group III nitride semiconductor film is etched by the plasma to form nanopillars. Most of the manufactured nanopillars have a size of about 100 nm or less, and the distance between adjacent nanopillars (gap) can be about several tens nm to about 100 nm on average. Therefore, the nanopillars and the gaps can be repeatedly formed at a distance of about 100 nm. Then, about 1 × 10 6 nanopillars are formed in 1 cm, and about 1 × 10 6 in 1 cm 2.
Approximately 12 quantum dots can be constructed.

【0021】こうして形成されたIII族窒化物半導体か
らなるナノピラーの隙間に新たなIII族窒化物半導体を
成長させる(充填工程)。なおこのときには、ナノピラ
ー表面のエッチング遅速物質を完全に取り去って、円滑
な充填層の形成に寄与できるように、例えば化学エッチ
ングを行うことが好ましい。充填させる方法としては、
例えば、有機金属化合物気相成長法(MOVPE(meta
l organic vaper phaseepitaxy))、ハイドライドVP
E法(HVPE(hydride vaper phase epitaxy)、ま
たは分子線エピタキシャル成長法(MBE(molecular
beam epitaxy))などの方法が例示される。
A new group III nitride semiconductor is grown in the space between the nanopillars made of the group III nitride semiconductor thus formed (filling step). At this time, it is preferable to perform chemical etching, for example, so that the slow etching material on the surface of the nanopillar can be completely removed to contribute to the smooth formation of the filling layer. As a method of filling,
For example, an organic metal compound vapor deposition method (MOVPE (meta
l organic vaper phaseepitaxy)), hydride VP
E method (hydride vapor phase epitaxy (HVPE)) or molecular beam epitaxial growth method (MBE (molecular
beam epitaxy)) and the like.

【0022】また、積層工程、ナノピラー作製工
程、及び充填工程を一つのセットとして、〜の工
程を順次繰り返すことにより、高さ方向に多層に形成さ
れた量子ドットを作製することができる。そのような多
層量子ドットでは、側面がほぼ垂直で高さの揃った量子
ドットとなるので、互いの量子ドットが励起しあって、
高効率な発光が可能となる。本発明によれば、微細な針
状構造(ナノピラー)を容易に作成することができ、そ
のナノピラーの隙間を新たなIII族窒化物半導体で充填
することによって、量子ドットを製造することができ
る。また、このときドットの密度が、106個/cm2
1012個/cm2のIII族窒化物量子ドットを提供するこ
とができる。
Further, the stacking process, the nanopillar manufacturing process, and the filling process are set as one set, and the processes of to are sequentially repeated to manufacture quantum dots formed in multiple layers in the height direction. In such a multi-layered quantum dot, the side faces are almost vertical and the heights are uniform, so mutual quantum dots excite each other,
Highly efficient light emission is possible. According to the present invention, a fine needle-like structure (nanopillar) can be easily formed, and a quantum dot can be manufactured by filling a gap between the nanopillars with a new group III nitride semiconductor. At this time, the dot density is 10 6 dots / cm 2 ~
It is possible to provide 10 12 / cm 2 group III nitride quantum dots.

【0023】[0023]

【発明の効果】本発明によれば、III族窒化物半導体膜
の表面にナノピラーを容易に形成することができ、その
ナノピラーの隙間を新たなIII族窒化物半導体で充填す
ることにより、効率よくIII族窒化物量子ドットを製造
することができる。また、上記のようなIII族窒化物量
子ドットを利用して、大面積を備えた発光ダイオードデ
ィスプレイや、電界放出型冷陰極による大面積の蛍光デ
ィスプレイを製造することも可能となる。
According to the present invention, the nanopillars can be easily formed on the surface of the group III nitride semiconductor film, and the gap between the nanopillars can be efficiently filled with a new group III nitride semiconductor. Group III nitride quantum dots can be manufactured. Further, it becomes possible to manufacture a light emitting diode display having a large area and a large area fluorescent display using a field emission cold cathode by using the group III nitride quantum dots as described above.

【0024】[0024]

【発明の実施の形態】次に本発明の実施の形態につい
て、図面を参照しつつ詳細に説明する。なお、本発明
は、下記の実施形態または実施例によって限定されるも
のではなく、発明の要旨を変更することなく様々な態様
で実施することができる。さらに、本発明の技術的範囲
は、均等の範囲にまで及ぶものである。図1は、本発明
の発明を実施するために使用可能なドライエッチング装
置の一例を示す概略図である。この装置には、エッチン
グ室1、高周波電源2、排気装置、プラズマ発生ガス導
入装置が含まれている。
BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiments or examples, and can be implemented in various modes without changing the gist of the invention. Furthermore, the technical scope of the present invention extends to an equivalent range. FIG. 1 is a schematic diagram showing an example of a dry etching apparatus that can be used to carry out the present invention. This apparatus includes an etching chamber 1, a high frequency power supply 2, an exhaust device and a plasma generating gas introducing device.

【0025】より具体的には、例えばステンレス製のエ
ッチング室1の内部には、正負一対の平行平板型電極1
1,12が対向して設置されている。両電極は、一般に
は、陽極11がアース電位に保たれる一方、陰極12に
は高周波電力が印加される。陰極12はプラズマガスに
より激しくたたかれ、温度が上昇する。このため、陰極
12を冷却するために、裏面側に冷却水が流通できるよ
うに中空構造とされている。陰極12には、13.56
MHzの高周波電源2がマッチングボックス22を介し
て接続されており、プラズマが制御される。エッチング
室1には、排気管3が設けられている。排気管3には、
ドライポンプ、ターボポンプ等が組み合わされた排気装
置(図示せず)が接続さている。この排気装置の駆動に
より、エッチング室1の内部空間は、例えば10-4Pa
以下の真空にすることができる。このエッチング室1内
の圧力は、排気管3の中途に配設された例えば圧力調整
バルブ33により調整され、常に一定範囲の真空度に保
たれる。
More specifically, a pair of positive and negative parallel plate electrodes 1 are provided inside the etching chamber 1 made of, for example, stainless steel.
1, 12 are installed facing each other. In both electrodes, the anode 11 is generally kept at the ground potential, while the cathode 12 is applied with high frequency power. The cathode 12 is strongly hit by the plasma gas, and its temperature rises. Therefore, in order to cool the cathode 12, it has a hollow structure so that cooling water can flow to the back surface side. 13.56 for the cathode 12
A high frequency power supply 2 of MHz is connected through a matching box 22 to control plasma. An exhaust pipe 3 is provided in the etching chamber 1. In the exhaust pipe 3,
An exhaust device (not shown) in which a dry pump, a turbo pump and the like are combined is connected. By driving this exhaust device, the internal space of the etching chamber 1 is, for example, 10 −4 Pa.
The following vacuum can be applied. The pressure in the etching chamber 1 is adjusted by, for example, a pressure adjusting valve 33 disposed in the middle of the exhaust pipe 3, and is always maintained at a certain degree of vacuum.

【0026】エッチング室1には、さらに各プラズマ発
生ガスをエッチング室1内に導入するためのガス導入管
4a,4bが設けられている。これらのガス導入管4
a,4bの他端側は、外部のプラズマ発生ガス源(図示
せず)に接続されている。より具体的には、エッチング
室1には、エッチング用ガス(例えば、塩素ガス)を導
入するための第1のガス導入管4aと、その他のガス
(必要な場合に、第1のガスと混合させてドライエッチ
ングを行うためのガス)を導入するための第2のガス導
入管4bとが設けられている。各ガスの流量はガス導入
管4a,4bにそれぞれ配設されたマスフローコントロ
ーラー44a,44bにより制御される。なお、第1の
ガスのみをプラズマ発生ガスとしてエッチング室1内に
導入する場合には、ガス導入管44bを省略、または閉
鎖しておく。
The etching chamber 1 is further provided with gas introduction pipes 4a, 4b for introducing each plasma generating gas into the etching chamber 1. These gas introduction pipes 4
The other ends of a and 4b are connected to an external plasma generating gas source (not shown). More specifically, the etching chamber 1 is provided with a first gas introduction pipe 4a for introducing an etching gas (for example, chlorine gas) and other gas (mixed with the first gas when necessary). And a second gas introduction pipe 4b for introducing a gas for performing dry etching). The flow rate of each gas is controlled by mass flow controllers 44a and 44b provided in the gas introduction pipes 4a and 4b, respectively. When only the first gas is introduced into the etching chamber 1 as the plasma generating gas, the gas introducing pipe 44b is omitted or closed.

【0027】次に、上記のドライエッチング装置を用い
て、III族窒化物半導体膜をエッチングしてナノピラー
を形成する操作について説明する。なお以下の例では、
第1の半導体層〜第3の半導体層を構成する半導体とし
て、それぞれn−GaN、InGaN、p−GaNを例
示したが、本発明の技術的範囲はこれに止まらず、式A
xGayIn1-x-yN(0≦x≦1,0≦y≦1かつ、0≦x+y
≦1)で表わされる窒化物半導体を用いることができ
る。なおそのときには、第2の半導体層のバンドギャッ
プエネルギーが、第1及び第3の半導体層のバンドギャ
ップエネルギーよりも小さい組合せを選択することが好
ましい。
Next, the operation of forming a nanopillar by etching the group III nitride semiconductor film using the above dry etching apparatus will be described. In the example below,
Although n-GaN, InGaN, and p-GaN have been exemplified as the semiconductors forming the first to third semiconductor layers, respectively, the technical scope of the present invention is not limited to this, and the formula A
l x Ga y In 1-xy N (0 ≦ x ≦ 1,0 ≦ y ≦ 1 and, 0 ≦ x + y
A nitride semiconductor represented by ≦ 1) can be used. In that case, it is preferable to select a combination in which the bandgap energy of the second semiconductor layer is smaller than the bandgap energy of the first and third semiconductor layers.

【0028】まず、III族窒化物半導体膜の構造につい
て、図2を例として、説明する。このIII族窒化物半導
体膜は、図2(a)に示すように、例えばサファイア基
板51の上面に設けられたバッファ層52の上面側に設
けられている。そのバッファ層52(例えば、約20n
m程度の厚さのAlNを用いることができる。)の上面
には、例えばMOVPE法によって、下層から順に、第
1の半導体層53(例えば、n−GaNを用いることが
できる。)、第2の半導体層54(例えば、InGaN
を用いることができる。)、及び第3の半導体層55
(例えば、ノンドープのGaNまたはInGaN、p型
のGaNまたはInGaN、またはAlInGaNを用
いることができる。)からなる少なくとも三層のIII族
窒化物半導体膜60が形成されている(図2(b))。
First, the structure of the group III nitride semiconductor film will be described with reference to FIG. 2 as an example. As shown in FIG. 2A, this group III nitride semiconductor film is provided on the upper surface side of the buffer layer 52 provided on the upper surface of the sapphire substrate 51, for example. The buffer layer 52 (for example, about 20n
AlN having a thickness of about m can be used. ) On the upper surface of the first semiconductor layer 53 (for example, n-GaN can be used) and the second semiconductor layer 54 (for example, InGaN) in order from the lower layer by MOVPE method.
Can be used. ), And the third semiconductor layer 55.
(For example, non-doped GaN or InGaN, p-type GaN or InGaN, or AlInGaN can be used.) At least three layers of the group III nitride semiconductor film 60 are formed (FIG. 2B). .

【0029】ここで、第1の半導体層53の厚さは約数
百〜数千nm、第2の半導体層54(最終的に量子ドッ
トとなり、発光層を形成する。)の厚さは約数nm〜約
60nm、第3の半導体層55の厚さは約数nm〜百n
m程度であることが好ましい。また、第2の半導体層5
4のバンドエネルギーギャップは、第1の半導体層53
及び第3の半導体層55のバンドエネルギーギャップよ
りも小さいものを選択することが好ましい。さらに、第
2の半導体層54と第3の半導体層55を積層すること
も可能である。
Here, the thickness of the first semiconductor layer 53 is about several hundred to several thousand nm, and the thickness of the second semiconductor layer 54 (finally forming quantum dots to form a light emitting layer) is about. Several nm to about 60 nm, and the thickness of the third semiconductor layer 55 is about several nm to 100 n.
It is preferably about m. In addition, the second semiconductor layer 5
4 has a band energy gap of the first semiconductor layer 53.
It is preferable to select a material having a band energy gap smaller than that of the third semiconductor layer 55. Further, the second semiconductor layer 54 and the third semiconductor layer 55 can be stacked.

【0030】このようなIII族窒化物半導体膜60を備
えたサンプル101(III族窒化物半導体膜60と基板
51とを含む全体の構造物を示す)をエッチングするに
は、各陰極12の上面側に、固体としての石英基板10
2を載置し、その上面または周辺に、例えばウエハの形
態にあるサンプル101を載置する。なお、サンプル1
01を石英基板102の上面に載置する場合には、石英
基板102の断面形状はサンプル101の断面形状より
も大きくしておき、石英基板102がエッチングガスに
曝されるようにしておく。
To etch the sample 101 (showing the entire structure including the group III nitride semiconductor film 60 and the substrate 51) provided with the group III nitride semiconductor film 60, the upper surface of each cathode 12 is etched. On the side, the quartz substrate 10 as a solid
2 is placed, and the sample 101 in the form of, for example, a wafer is placed on the upper surface or the periphery thereof. Sample 1
When 01 is placed on the upper surface of the quartz substrate 102, the quartz substrate 102 has a larger cross-sectional shape than the sample 101, and the quartz substrate 102 is exposed to the etching gas.

【0031】ついで、排気装置を駆動してエッチング室
1の内部を10-4Paのオーダーの圧力となるまで排気
する。エッチング室1の内部の真空度が安定した後、ガ
ス導入管4aから塩素ガスを所定の流量となるようにマ
スフローコントローラー44aで制御しつつ、エッチン
グ室1の内部空間に導入する。このとき同時に、排気装
置によりエッチング室1の内部を排気し、圧力調整バル
ブ33を調整してエッチング室1の内部圧力を所定の圧
力に制御する。エッチング室1の内部圧力が安定した
後、高周波電源2からマッチングボックス22を介して
電圧を印加すると、両電極11,12間に塩素ガスプラ
ズマが発生する。
Then, the exhaust device is driven to exhaust the inside of the etching chamber 1 to a pressure of the order of 10 -4 Pa. After the degree of vacuum inside the etching chamber 1 is stabilized, chlorine gas is introduced into the internal space of the etching chamber 1 from the gas introduction pipe 4a while being controlled by the mass flow controller 44a so as to have a predetermined flow rate. At the same time, the inside of the etching chamber 1 is exhausted by the exhaust device and the pressure adjusting valve 33 is adjusted to control the internal pressure of the etching chamber 1 to a predetermined pressure. When a voltage is applied from the high frequency power source 2 through the matching box 22 after the internal pressure of the etching chamber 1 is stabilized, chlorine gas plasma is generated between the electrodes 11 and 12.

【0032】この塩素ガスプラズマは、石英基板102
をエッチングしつつ、サンプル101のIII族窒化物半
導体膜60をスパッタリング及びエッチングする(ナノ
ピラー作製工程)。こうしてエッチング操作により、II
I族窒化物半導体膜60の表面には、図3(c)に示す
ように、ナノピラー50が形成される。このナノピラー
50の直径は約10nm〜約200nmとなる。また、
隣り合うナノピラー50同士の間隔は、平均して約10
0nm程度となる。なお、ナノピラー50の直径および
間隔は、エッチング時の条件によって、適当に変更する
こともできる。
This chlorine gas plasma is used for the quartz substrate 102.
While etching, the group III nitride semiconductor film 60 of the sample 101 is sputtered and etched (nanopillar fabrication step). Thus, by the etching operation, II
Nanopillars 50 are formed on the surface of the group I nitride semiconductor film 60, as shown in FIG. The diameter of the nanopillar 50 is about 10 nm to about 200 nm. Also,
The distance between adjacent nanopillars 50 is about 10 on average.
It becomes about 0 nm. The diameter and spacing of the nanopillars 50 can be appropriately changed depending on the etching conditions.

【0033】次いで、図3(d)に示すように、ナノピ
ラー50の隙間に新たなIII族窒化物半導体を充填させ
て充填層58を形成する(充填工程)。その充填方法と
しては、既述のようにMOVPE法、HVPE法、また
はMBE法などが挙げられる。なお、ナノピラー50を
III族窒化物半導体膜60の全面に設ける必要がない場
合には、図4に示すように、予めエッチングする必要の
ない場所にマスク57(例えば、SiO2からなるマス
ク)を施した状態で、ドライエッチングを行うことによ
り、所望の位置にのみナノピラー50を形成することが
できる。
Next, as shown in FIG. 3D, a new group III nitride semiconductor is filled in the gap of the nanopillar 50 to form a filling layer 58 (filling step). Examples of the filling method include the MOVPE method, the HVPE method, the MBE method, and the like as described above. In addition, the nano pillar 50
When it is not necessary to provide it on the entire surface of the group III nitride semiconductor film 60, as shown in FIG. 4, a mask 57 (for example, a mask made of SiO 2 ) is applied to a place which does not need to be etched in advance, By performing dry etching, the nanopillars 50 can be formed only at desired positions.

【0034】こうして、III族窒化物半導体からなる量
子ドット(III族窒化物量子ドット)56を製造するこ
とができる。なお、図6に示すように、量子ドット56
の上下に正負一対の電極61、62を設けることによ
り、発光デバイスを製造することができる。また、その
際には、充填層58の上面側に更に半導体層59(例え
ば、p−GaNを用いることができる。)を積層し、そ
の半導体層59の上面に電極61を設けることが好まし
い。また、図3(d)に示す状態から、その上面側に、
新たに三層からなるIII族窒化物半導体(例えば、n−
GaN、InGaN、及びp−GaN)を積層してIII
族窒化物半導体膜を形成し、その半導体膜に対して、ナ
ノピラー作製工程および充填工程を上記と同様にして繰
り返すことにより、図7に示すように、多層量子ドット
70を容易に製造することができる。
In this way, the quantum dots (Group III nitride quantum dots) 56 made of Group III nitride semiconductor can be manufactured. In addition, as shown in FIG.
A light emitting device can be manufactured by providing a pair of positive and negative electrodes 61 and 62 above and below. In that case, it is preferable that a semiconductor layer 59 (for example, p-GaN can be used) is further stacked on the upper surface side of the filling layer 58, and the electrode 61 is provided on the upper surface of the semiconductor layer 59. In addition, from the state shown in FIG.
Group III nitride semiconductor (for example, n-
GaN, InGaN, and p-GaN) are stacked III
By forming a group nitride semiconductor film and repeating the nanopillar fabrication process and the filling process for the semiconductor film in the same manner as described above, the multilayer quantum dot 70 can be easily manufactured as shown in FIG. 7. it can.

【0035】[0035]

【実施例】次に、本発明を実施例により説明する。なお
以下の各実施例において、前述のエッチング装置(図
1)を使用した。 実施例1 サファイア<0001>基板上に、バッファ層52を介
して、例えばMOVPE法によりn−GaN53(本発
明における第1の半導体層に該当する。)、InGaN
54(本発明における第2の半導体層に該当する。)、
及びp−GaN55(本発明における第3の半導体層に
害とする。)を成長させたIII族窒化物半導体膜60を
有するものをエッチング用のサンプル101として用い
た。
EXAMPLES The present invention will now be described with reference to examples. The above-described etching apparatus (FIG. 1) was used in each of the following examples. Example 1 On a sapphire <0001> substrate, via a buffer layer 52, n-GaN 53 (corresponding to the first semiconductor layer in the present invention) and InGaN by, for example, MOVPE method.
54 (corresponding to the second semiconductor layer in the present invention),
And a sample having a group III nitride semiconductor film 60 on which p-GaN 55 (which is harmful to the third semiconductor layer in the present invention) was grown was used as a sample 101 for etching.

【0036】ここで、n−GaN53及びp−GaN5
5の厚さは約300nm、InGaN54の厚さは約2
0nmとした。このサンプル101の上面には、例えば
RFスパッタ法により、SiO2を約300nmの厚さ
で堆積させ、通常のフォトリソグラフィ技術により、<
1100>方向に5μmのライン及びスペースパターン
を作製して、エッチング用サンプル101とした。エッ
チング室1のステージ上に、石英基板102を設置し
た。この石英基板102の周辺または上面に、エッチン
グ用サンプル101を載置した。
Here, n-GaN 53 and p-GaN 5
5 has a thickness of about 300 nm, and InGaN 54 has a thickness of about 2 nm.
It was set to 0 nm. SiO 2 is deposited on the upper surface of the sample 101 to a thickness of about 300 nm by, for example, an RF sputtering method, and is deposited by a general photolithography technique.
A line and space pattern having a size of 5 μm in the 1100> direction was formed, and used as an etching sample 101. The quartz substrate 102 was placed on the stage of the etching chamber 1. The etching sample 101 was placed on the periphery or the upper surface of the quartz substrate 102.

【0037】その後、真空ポンプでエッチング室1を5
×10-4Paまで排気した。エッチング室1内部の真空
度が安定した後、エッチング室1の内部にガス導入管4
aから塩素ガスをマスフローコントローラー44aで制
御しながら、30ml/minの流量で導入した。これ
と同時に、真空ポンプによりエッチング室1の内部を排
気し、圧力調整バルブ33を調整して、エッチング室1
内を6Paの減圧に制御した。エッチング室1内の真空
度が安定したことを確認してから、高周波電源2により
電圧を加え、両電極11,12間にプラズマを発生さ
せ、100W(なお、面積は177cm2)の条件で約
4分間のドライエッチングを行った。
After that, the etching chamber 1 is moved to 5 by a vacuum pump.
It was evacuated to × 10 -4 Pa. After the degree of vacuum inside the etching chamber 1 becomes stable, the gas introducing pipe 4 is introduced into the inside of the etching chamber 1.
Chlorine gas was introduced from a at a flow rate of 30 ml / min while being controlled by the mass flow controller 44a. At the same time, the inside of the etching chamber 1 is evacuated by the vacuum pump, the pressure adjusting valve 33 is adjusted, and the etching chamber 1
The inside was controlled to a reduced pressure of 6 Pa. After confirming that the degree of vacuum in the etching chamber 1 is stable, a voltage is applied by the high frequency power source 2 to generate plasma between the electrodes 11 and 12, and the plasma is generated under the condition of 100 W (the area is 177 cm 2 ). Dry etching was performed for 4 minutes.

【0038】ドライエッチング後、サンプル101をエ
ッチング室1から取り出し、エッチング面を走査型電子
顕微鏡(SEM)で観察した。図5には、III族窒化物
半導体膜のエッチング面の構造をSEMにより観察した
写真を示す図を示した。本実施例によるナノピラーの製
造過程については、例えば次のように考えることができ
る。すなわち、プラズマ中の塩素イオンがGaN周辺の
石英基板に衝突し、スパッタリング効果によりSiO2
がプラズマ中に飛び出す。そのうち一部のSiO2はイ
オン化されて、負にバイアスしているGaN膜上に再付
着するものと考えられる。ここで、SiO2はGaNに
比べると、塩素ガスプラズマに対するエッチングレート
が10分の1〜20分の1程度と低いために、微小なマスクと
して働くことから、サンプル101の表面に微小な凹凸
構造が形成される。
After dry etching, the sample 101 was taken out of the etching chamber 1 and the etched surface was observed with a scanning electron microscope (SEM). FIG. 5 is a view showing a photograph of the structure of the etching surface of the group III nitride semiconductor film observed by SEM. The manufacturing process of the nanopillar according to the present embodiment can be considered as follows, for example. That is, chlorine ions in the plasma collide with the quartz substrate around GaN, and SiO 2 is generated by the sputtering effect.
Jumps into the plasma. It is considered that a part of the SiO 2 is ionized and redeposits on the GaN film which is negatively biased. Here, since SiO 2 has a low etching rate for chlorine gas plasma of about 1/10 to 1/20 as compared with GaN, it functions as a minute mask, so that a minute uneven structure is formed on the surface of the sample 101. Is formed.

【0039】SiO2が付着してわずかに凸となった箇
所は凹部に比べると、電界が高くなるため引き続いてS
iO2が付着する確率が高くなると考えられる。このよ
うにしてSiO2の再付着と塩素ガスプラズマによるエ
ッチングが繰り返し並行して進んだ結果、ナノピラー構
造が得られたものと考えられる。しかしながら、XPS
分析の結果では、サファイア上ではSiが検出されたが、
GaN上ではSiが検出されなかった。このため現在のと
ころ、本実施例の方法では、必ずしもナノピラーの製造
過程については明確ではない。
Since the electric field is higher at a portion where SiO 2 is attached and which is slightly convex than the concave portion, S
It is considered that the probability that iO 2 will adhere increases. It is considered that the nanopillar structure was obtained as a result of re-deposition of SiO 2 and etching by chlorine gas plasma being repeated in parallel in this way. However, XPS
As a result of the analysis, Si was detected on sapphire,
No Si was detected on GaN. For this reason, at present, the manufacturing process of the nanopillar is not always clear in the method of this embodiment.

【0040】また、ナノピラー構造は、その太さが数十
nm〜100nmの程度であり、その高さが約500ナ
ノメータであった。また、ナノピラーの密度は、およそ
106〜1012/cm2のオーダーであった。なお、ナノピラー
の高さは、エッチング時間に大きく依存することが判明
した。
The thickness of the nanopillar structure was about several tens nm to 100 nm, and the height thereof was about 500 nanometers. The density of nanopillars is about
It was on the order of 10 6 -10 12 / cm 2 . It was found that the height of the nanopillar greatly depends on the etching time.

【0041】こうして作製されたナノピラー構造の隙間
に、例えばMOVPE法によって、新たなIII族窒化物
半導体(GaN)を充填して充填層58を形成すること
ができた(図3(d)を参照)。その際の条件として
は、トリメチルガリウム(TMG)を48μmol/min、
NH3を1l/minで流し、1000℃、300Torrとし
た。また、図3(d)に示す状態から、その上面側に新
たにn−GaN、InGaN、及びp−GaNを積層
し、その積層された半導体膜に対して、ドライエッチン
グ操作によるナノピラー作製および、ナノピラーの隙間
を充填する操作を繰り返すことにより、図7に示す多層
量子ドット70を製造することもできる。
A new group III nitride semiconductor (GaN) could be filled in the gaps of the nanopillar structure thus manufactured by, for example, the MOVPE method to form the filling layer 58 (see FIG. 3D). ). At that time, the conditions are trimethylgallium (TMG) 48 μmol / min,
NH 3 was flown at 1 l / min, and the temperature was set to 1000 ° C. and 300 Torr. In addition, from the state shown in FIG. 3D, n-GaN, InGaN, and p-GaN are newly stacked on the upper surface side, and the stacked semiconductor film is formed into nanopillars by a dry etching operation, and By repeating the operation of filling the gaps of the nanopillars, the multilayer quantum dot 70 shown in FIG. 7 can be manufactured.

【0042】このように、本実施例によれば、III族窒
化物半導体膜60の表面にナノピラー56を容易に形成
することができ、そのナノピラー56の隙間を新たなII
I族窒化物半導体で充填することにより、効率よくIII族
窒化物量子ドット56を製造することができる。また、
このようなIII族窒化物量子ドット56を利用して、大
面積を備えた発光ダイオードディスプレイや、電界放出
型冷陰極による大面積の蛍光ディスプレイを製造するこ
とも可能となる。また特に、積層工程、ナノピラー
作製工程、及び充填工程を一つのセットとして、〜
の工程を順次繰り返すことにより、高さ方向に多層に
形成された多層量子ドットとした場合には、側面がほぼ
垂直で高さの揃った量子ドットとなるので、互いの量子
ドットが励起しあって、高効率な発光が可能となる。
As described above, according to this embodiment, the nanopillars 56 can be easily formed on the surface of the group III nitride semiconductor film 60, and the gaps between the nanopillars 56 are newly formed.
By filling with the group I nitride semiconductor, the group III nitride quantum dots 56 can be efficiently manufactured. Also,
By using such a group III nitride quantum dot 56, it becomes possible to manufacture a light emitting diode display having a large area and a large area fluorescent display using a field emission cold cathode. Also, in particular, the stacking step, the nanopillar manufacturing step, and the filling step are set as one set, and
By sequentially repeating the above process, when a multi-layered quantum dot is formed in a multi-layered structure in the height direction, the quantum dots are excited because they are quantum dots whose sides are almost vertical and whose heights are even. As a result, highly efficient light emission is possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の実施に使用することができるエッチ
ング装置の概要を示す断面図
FIG. 1 is a sectional view showing an outline of an etching apparatus that can be used for implementing the present invention.

【図2】 III族窒化物量子ドットを製造する工程を示
す図 (a)III族窒化物半導体を積層する前の基板の断面図 (b)III族窒化物半導体を積層したときの断面図
FIG. 2 is a diagram showing a process for producing a group III nitride quantum dot. (A) A sectional view of a substrate before laminating a group III nitride semiconductor (b) A sectional view after laminating a group III nitride semiconductor

【図3】 III族窒化物量子ドットを製造する工程を示
す図 (c)ドライエッチングによってナノピラーを形成した
ときの断面図 (d)ナノピラーの隙間に新たなIII族窒化物半導体を
充填したときの断面図
FIG. 3 is a diagram showing a process for producing a group III nitride quantum dot (c) A cross-sectional view when a nanopillar is formed by dry etching (d) A gap between the nanopillars is filled with a new group III nitride semiconductor Cross section

【図4】 所定の場所にマスクを施してナノピラーを形
成したときの断面図
FIG. 4 is a cross-sectional view when a nanopillar is formed by applying a mask at a predetermined place.

【図5】 実施例1によりIII族窒化物半導体膜をエッ
チングした後のエッチング面の構造を示す電子顕微鏡写
真を示す図
5 is a view showing an electron micrograph showing a structure of an etching surface after etching the group III nitride semiconductor film according to Example 1. FIG.

【図6】 III族窒化物量子ドットに正負一対の電極を
設けたときの断面図
FIG. 6 is a cross-sectional view of a group III nitride quantum dot provided with a pair of positive and negative electrodes.

【図7】 量子ドットを製造する工程を複数回に渡って
繰り返した後の多層量子ドットの断面図
FIG. 7 is a cross-sectional view of a multilayer quantum dot after the process of manufacturing a quantum dot has been repeated multiple times.

【符号の説明】[Explanation of symbols]

50…ナノピラー 51…サファイア 52…バッファ層 53…n−GaN(第1の半導体層) 54…InGaN(第2の半導体層、発光層) 55…p−InGaN(第3の半導体層) 56…量子ドット 58…GaN(充填層) 59…p−GaN(半導体層) 60…III族窒化物半導体膜 61、62…電極 70…多層量子ドット 101…III族窒化物半導体 102…石英基板 50 ... Nanopillar 51 ... Sapphire 52 ... Buffer layer 53 ... n-GaN (first semiconductor layer) 54 ... InGaN (second semiconductor layer, light emitting layer) 55 ... p-InGaN (third semiconductor layer) 56 ... Quantum dot 58 ... GaN (filling layer) 59 ... p-GaN (semiconductor layer) 60 ... Group III nitride semiconductor film 61, 62 ... Electrodes 70 ... Multilayer quantum dots 101 ... Group III nitride semiconductor 102 ... Quartz substrate

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA03 BA04 CA02 CA03 DA04 DB19 5F041 AA03 CA05 CA40 CA46 CA66 CA74    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F004 AA03 BA04 CA02 CA03 DA04                       DB19                 5F041 AA03 CA05 CA40 CA46 CA66                       CA74

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 以下の各工程、第1の半導体層と第2
の半導体層と第3の半導体層との少なくとも三層を積層
させてIII族窒化物半導体膜を作製する積層工程、前
記III族窒化物半導体膜をドライエッチングすることに
より、ナノピラーを作製するナノピラー作製工程、前
記ナノピラーの隙間に新たな半導体を成長させて充填層
を成長させる充填工程を含むことを特徴とするIII族窒
化物量子ドットの製造方法。
1. The following steps, a first semiconductor layer and a second
Laminating step of laminating at least three layers of the semiconductor layer and the third semiconductor layer to produce a group III nitride semiconductor film, and nanopillar fabrication for producing nanopillars by dry etching the group III nitride semiconductor film And a filling step of growing a new semiconductor in the gaps between the nanopillars to grow a filling layer.
【請求項2】 上記のナノピラー作製工程は、III族
窒化物半導体膜の表面に、そのIII族窒化物半導体膜に
比べてエッチングレートが小さいエッチング遅速物質を
存在させた状態で、前記III族窒化物半導体膜をドライ
エッチングすることを特徴とする請求項1に記載のIII
族窒化物量子ドットの製造方法。
2. The group III nitriding step is carried out in the step of forming the nanopillar, wherein a slow etching substance having an etching rate smaller than that of the group III nitride semiconductor film is present on the surface of the group III nitride semiconductor film. 3. The III according to claim 1, wherein the object semiconductor film is dry-etched.
Method for producing group nitride nitride quantum dots.
【請求項3】 前記第2の半導体層のバンドギャップエ
ネルギーは、前記第1の半導体層のバンドギャップエネ
ルギー及び前記第3の半導体層のバンドギャップエネル
ギーよりも小さいことを特徴とする請求項1または請求
項2のいずれかに記載のIII族窒化物量子ドットの製造
方法。
3. The band gap energy of the second semiconductor layer is smaller than the band gap energy of the first semiconductor layer and the band gap energy of the third semiconductor layer. The method for producing a group III nitride quantum dot according to claim 2.
【請求項4】 前記積層工程、前記ナノピラー作製
工程、及び前記充填工程を繰り返すことにより、多層
量子ドットを作製することを特徴とする請求項1〜請求
項3のいずれかに記載のIII族窒化物量子ドットの製造
方法。
4. The group III nitride according to claim 1, wherein a multilayer quantum dot is manufactured by repeating the stacking step, the nanopillar manufacturing step, and the filling step. Method for manufacturing quantum dots.
【請求項5】 量子ドットの分布密度が106個/cm2
〜1012個/cm2であることを特徴とするIII族窒化物
素子。
5. The distribution density of quantum dots is 10 6 pieces / cm 2.
A group III nitride device characterized by having a density of 10 12 / cm 2 .
JP2001292052A 2001-09-25 2001-09-25 Group iii nitride quantum dot and manufacturing method therefor Pending JP2003101069A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001292052A JP2003101069A (en) 2001-09-25 2001-09-25 Group iii nitride quantum dot and manufacturing method therefor
PCT/JP2002/009786 WO2003028118A1 (en) 2001-09-25 2002-09-24 Iii group nitride quantum dot and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001292052A JP2003101069A (en) 2001-09-25 2001-09-25 Group iii nitride quantum dot and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2003101069A true JP2003101069A (en) 2003-04-04

Family

ID=19114092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001292052A Pending JP2003101069A (en) 2001-09-25 2001-09-25 Group iii nitride quantum dot and manufacturing method therefor

Country Status (2)

Country Link
JP (1) JP2003101069A (en)
WO (1) WO2003028118A1 (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658938B1 (en) 2005-05-24 2006-12-15 엘지전자 주식회사 Light emitting device with nano-rod and method for fabricating the same
JP2007035936A (en) * 2005-07-27 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element
JP2007088165A (en) * 2005-09-21 2007-04-05 Hamamatsu Photonics Kk Compound semiconductor substrate, manufacturing method thereof, and compound semiconductor device
JP2007184560A (en) * 2006-01-05 2007-07-19 Korea Advanced Inst Of Sci Technol Cmos image sensor and manufacturing method thereof
JP2007258687A (en) * 2006-03-23 2007-10-04 Lg Electronics Inc Post structure, semiconductor device and light emitting device using same, and formation method therefor
WO2008081998A1 (en) * 2007-01-03 2008-07-10 Sharp Kabushiki Kaisha Multiple stacked nanostructure arrays and methods for making the same
JP2008306156A (en) * 2007-06-11 2008-12-18 National Chiao Tung Univ Method of improving luminous efficiency of light emitting diode (led) by use of columnar rod (nano rod)
JP2010504627A (en) * 2006-09-22 2010-02-12 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Group III nitride white light emitting diode
JP2011519730A (en) * 2008-03-25 2011-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Superlattice / Quantum well nanowire
JP2011530829A (en) * 2008-08-11 2011-12-22 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス Solar cell having quantum dot nanowire array and manufacturing method thereof
WO2012029381A1 (en) * 2010-09-01 2012-03-08 シャープ株式会社 Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
CN102468383A (en) * 2010-11-09 2012-05-23 隆达电子股份有限公司 Solid-state light-emitting component with quantum cluster column and manufacturing method thereof
WO2012070784A2 (en) * 2010-11-26 2012-05-31 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
CN102623590A (en) * 2012-03-31 2012-08-01 中国科学院半导体研究所 Method for producing nanometer gallium nitride light-emitting diode (LED)
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
KR20180112764A (en) * 2015-11-30 2018-10-12 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 An optoelectronic device including a three-dimensional semiconductor structure of an axial configuration
CN116014043A (en) * 2023-03-24 2023-04-25 江西兆驰半导体有限公司 Deep ultraviolet light-emitting diode epitaxial wafer, preparation method thereof and LED
EP4235794A1 (en) * 2022-02-28 2023-08-30 Epinovatech AB Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1727216B1 (en) * 2005-05-24 2019-04-24 LG Electronics, Inc. Rod type light emitting diode and method for fabricating the same
EP2095428B1 (en) * 2006-12-06 2011-02-02 SunFlake A/S An optical device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677181A (en) * 1992-08-26 1994-03-18 Matsushita Electric Ind Co Ltd Formation method of fine structure of compound semiconductor
JP2980175B2 (en) * 1997-11-20 1999-11-22 日本電気株式会社 Method for manufacturing quantum dot structure and method for manufacturing semiconductor light emitting device using the same
JP3667995B2 (en) * 1998-06-04 2005-07-06 三菱電線工業株式会社 GaN quantum dot structure manufacturing method and use thereof
JP2000277868A (en) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd Light emitting element

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658938B1 (en) 2005-05-24 2006-12-15 엘지전자 주식회사 Light emitting device with nano-rod and method for fabricating the same
JP2007035936A (en) * 2005-07-27 2007-02-08 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element
JP2007088165A (en) * 2005-09-21 2007-04-05 Hamamatsu Photonics Kk Compound semiconductor substrate, manufacturing method thereof, and compound semiconductor device
JP2007184560A (en) * 2006-01-05 2007-07-19 Korea Advanced Inst Of Sci Technol Cmos image sensor and manufacturing method thereof
JP2007258687A (en) * 2006-03-23 2007-10-04 Lg Electronics Inc Post structure, semiconductor device and light emitting device using same, and formation method therefor
JP2010504627A (en) * 2006-09-22 2010-02-12 エージェンシー フォー サイエンス,テクノロジー アンド リサーチ Group III nitride white light emitting diode
WO2008081998A1 (en) * 2007-01-03 2008-07-10 Sharp Kabushiki Kaisha Multiple stacked nanostructure arrays and methods for making the same
JP2008306156A (en) * 2007-06-11 2008-12-18 National Chiao Tung Univ Method of improving luminous efficiency of light emitting diode (led) by use of columnar rod (nano rod)
JP2011519730A (en) * 2008-03-25 2011-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Superlattice / Quantum well nanowire
US8878259B2 (en) 2008-03-25 2014-11-04 International Business Machines Corporation Super lattice/quantum well nanowires
JP2011530829A (en) * 2008-08-11 2011-12-22 コリア リサーチ インスティチュート オブ スタンダーズ アンド サイエンス Solar cell having quantum dot nanowire array and manufacturing method thereof
WO2012029381A1 (en) * 2010-09-01 2012-03-08 シャープ株式会社 Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
US9190590B2 (en) 2010-09-01 2015-11-17 Sharp Kabushiki Kaisha Light emitting element and production method for same, production method for light-emitting device, illumination device, backlight, display device, and diode
CN102468383A (en) * 2010-11-09 2012-05-23 隆达电子股份有限公司 Solid-state light-emitting component with quantum cluster column and manufacturing method thereof
EP2450971A3 (en) * 2010-11-09 2014-07-02 Lextar Electronics Corp. Solid state light emitting device and method for making the same
WO2012070784A2 (en) * 2010-11-26 2012-05-31 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
WO2012070784A3 (en) * 2010-11-26 2012-07-19 Seoul Opto Device Co., Ltd. Light emitting device and method of fabricating the same
CN103229316B (en) * 2010-11-26 2016-08-17 首尔伟傲世有限公司 Light-emitting device and manufacture method thereof
CN103229316A (en) * 2010-11-26 2013-07-31 首尔Opto仪器股份有限公司 Light emitting device and method of fabricating same
CN102623590A (en) * 2012-03-31 2012-08-01 中国科学院半导体研究所 Method for producing nanometer gallium nitride light-emitting diode (LED)
KR20180112764A (en) * 2015-11-30 2018-10-12 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 An optoelectronic device including a three-dimensional semiconductor structure of an axial configuration
JP2019502257A (en) * 2015-11-30 2019-01-24 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ Optoelectronic device having a three-dimensional semiconductor structure arranged axially
JP7010820B2 (en) 2015-11-30 2022-01-26 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ Photoelectron device having a three-dimensional semiconductor structure arranged in the axial direction
KR102626806B1 (en) 2015-11-30 2024-01-19 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 Optoelectronic devices comprising three-dimensional semiconductor structures in axial configuration
EP4235794A1 (en) * 2022-02-28 2023-08-30 Epinovatech AB Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor
WO2023161360A1 (en) * 2022-02-28 2023-08-31 Epinovatech Ab Electron hole spin qubit transistor, and methods for forming a electron hole spin qubit transistor
CN116014043A (en) * 2023-03-24 2023-04-25 江西兆驰半导体有限公司 Deep ultraviolet light-emitting diode epitaxial wafer, preparation method thereof and LED
CN116014043B (en) * 2023-03-24 2023-06-02 江西兆驰半导体有限公司 Deep ultraviolet light-emitting diode epitaxial wafer, preparation method thereof and LED

Also Published As

Publication number Publication date
WO2003028118A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
JP2003101069A (en) Group iii nitride quantum dot and manufacturing method therefor
JP5687731B2 (en) Semiconductor optical element array and manufacturing method thereof
US6841410B2 (en) Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device
US20040157358A1 (en) Group III nitride semiconductor film and its production method
JP3470623B2 (en) Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device
JP5280439B2 (en) Semiconductor layer structure
US20080308836A1 (en) Nitride Semiconductor Device and Method for Growing Nitride Semiconductor Crystal Layer
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
JP2003229645A (en) Quantum well structure, semiconductor element employing it and its fabricating method
JP4485510B2 (en) Method for growing semiconductor layer structure
JP3988245B2 (en) Nitride III-V compound semiconductor growth method and semiconductor device manufacturing method
JPH11243253A (en) Growth of nitride-based iii-v compound semiconductor, manufacture of semiconductor device, substrate for growth of nitride-based iii-v compound semiconductor, manufacture of the substrate for growth of nitride-based iii-v compound semiconductor
JP4967657B2 (en) Group III nitride semiconductor optical device and manufacturing method thereof
WO2010146639A1 (en) Nitride semiconductor device and method for manufacturing same
TWI482204B (en) Group-iii nitride structure, method for manufacturing same
JP2006245162A (en) Nitride semiconductor light-emitting element
JP2001351925A (en) METHOD FOR MANUFACTURING p-TYPE NITRIDE-BASED III-V COMPOUND SEMICONDUCTOR AND METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT
CN110459652A (en) AlGaN base uv-LED device and the preparation method and application thereof
JP2012119646A (en) Nitride light-emitting element and nitride light-emitting element manufacturing method
JP2000077336A (en) Substrate for semiconductor growth, manufacture thereof, and semiconductor device
JP4368963B2 (en) Etching method of compound semiconductor material
JP2000261105A (en) Group iii nitride based compound semiconductor laser
JP5355855B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4049200B2 (en) Group III nitride semiconductor optical device
JP2003289047A (en) Method for growing nitride system group iii-v compound semiconductor and method for manufacturing semiconductor device and semiconductor device