JP2000277868A - Light emitting element - Google Patents

Light emitting element

Info

Publication number
JP2000277868A
JP2000277868A JP8251099A JP8251099A JP2000277868A JP 2000277868 A JP2000277868 A JP 2000277868A JP 8251099 A JP8251099 A JP 8251099A JP 8251099 A JP8251099 A JP 8251099A JP 2000277868 A JP2000277868 A JP 2000277868A
Authority
JP
Japan
Prior art keywords
layer
light emitting
quantum well
type impurity
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8251099A
Other languages
Japanese (ja)
Inventor
Masayuki Hata
雅幸 畑
Nobuhiko Hayashi
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8251099A priority Critical patent/JP2000277868A/en
Publication of JP2000277868A publication Critical patent/JP2000277868A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a light emitting element with high light emission efficiency and a low operation current or a low threshold current. SOLUTION: A p-type impurity is doped having in the vicinity of an interface in the [000-1] direction in a quantum well layer 8b or is doped heavily near an interface in the [000-1] direction in a barrier layer 8a. Or an n-type impurity may be doped heavily near an interface in the [0001] direction in a quantum well layer 8b or doped heavily near an interface in the [0001] direction in a barrier layer 8a. In this way, at least p-type or n-type impurity is added uniformly in the light emitting layer in the quantum well structure, so that the potential generated by piezoelectric effect in the confinement direction can be reduced in the quantum well structure. Then, the isolation between electorons and holes injected as a current can be restricted, and a decrease in luminous efficiency and the increase in operation current or threshold current can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、圧電効果を有する
材料により形成される発光素子に関する。
The present invention relates to a light emitting device formed of a material having a piezoelectric effect.

【0002】[0002]

【従来の技術】GaN、GaInN、AlGaN、Al
GaInN等のIII 族窒化物半導体(以下、窒化物系半
導体と呼ぶ。)を用いた半導体レーザ素子、発光ダイオ
ード等の半導体発光素子は、可視から視外にわたる領域
の光を発生する発光素子として応用が期待されている。
2. Description of the Related Art GaN, GaInN, AlGaN, Al
Semiconductor light emitting devices such as a semiconductor laser device and a light emitting diode using a group III nitride semiconductor (hereinafter, referred to as a nitride semiconductor) such as GaInN are applied as light emitting devices that generate light in a range from visible to out of sight. Is expected.

【0003】これらの応用の中で、GaInN量子井戸
層を発光層とする半導体発光素子の実用化に向けて開発
が盛んに行われている。このような半導体発光素子は、
サファイア、炭化ケイ素等の基板の(0001)面上
に、MOVPE法(有機金属気相成長法)やMBE法
(分子線エピタキシャル成長法)により作製されてい
る。
[0003] Among these applications, the development of a semiconductor light emitting device using a GaInN quantum well layer as a light emitting layer has been actively conducted for practical use. Such a semiconductor light emitting device is
It is fabricated on a (0001) plane of a substrate such as sapphire or silicon carbide by MOVPE (metal organic chemical vapor deposition) or MBE (molecular beam epitaxial growth).

【0004】図37は従来のGaN系半導体発光素子の
構成を示す模式的断面図である。図37の半導体発光素
子は、特開平6−268257号公報に開示されてい
る。
FIG. 37 is a schematic sectional view showing the structure of a conventional GaN-based semiconductor light emitting device. The semiconductor light emitting device of FIG. 37 is disclosed in Japanese Patent Application Laid-Open No. 6-268257.

【0005】図37において、サファイア基板61上
に、GaNからなるバッファ層62、n−GaNからな
るn−コンタクト層63、多重量子井戸構造を有する発
光層64、およびp−GaNからなるp−キャップ層6
5が順に形成されている。発光層64は、組成の異なる
GaInNからなる複数の障壁層64aおよび量子井戸
層64bが交互に積層されてなる。
In FIG. 37, on a sapphire substrate 61, a buffer layer 62 made of GaN, an n-contact layer 63 made of n-GaN, a light emitting layer 64 having a multiple quantum well structure, and a p-cap made of p-GaN Layer 6
5 are formed in order. The light emitting layer 64 is formed by alternately stacking a plurality of barrier layers 64a and quantum well layers 64b made of GaInN having different compositions.

【0006】このような従来の半導体発光素子の製造方
法では、通常、ほぼ(0001)面を主面とするサファ
イア基板61を用い、例えばMOVPE法により、サフ
ァイア基板上にバッファ層62からp−キャップ層65
までの各層を順次形成する。この際、n−コンタクト層
63からp−キャップ層65までの各層は、窒化物系半
導体の[0001]方向に結晶成長する。
In such a conventional method for manufacturing a semiconductor light emitting device, a sapphire substrate 61 having a substantially (0001) plane as a main surface is usually used, and a p-cap is formed on the sapphire substrate from a buffer layer 62 by, for example, MOVPE. Layer 65
Are sequentially formed. At this time, each of the layers from the n-contact layer 63 to the p-cap layer 65 grows in the [0001] direction of the nitride semiconductor.

【0007】[0007]

【発明が解決しようとする課題】ところで、一般的に閃
亜鉛鉱構造、ウルツ鉱構造等の対称中心を持たない結晶
では、歪により圧電効果が発生することがある。例え
ば、閃亜鉛鉱構造では、[111]軸に関して圧縮また
は伸長する歪において圧電効果が最も大きくなる。ま
た、ウルツ鉱構造では、[0001]軸に関して圧縮ま
たは伸長する歪において圧電効果が最も大きくなる。
In general, crystals having no center of symmetry, such as a zinc blende structure and a wurtzite structure, may generate a piezoelectric effect due to strain. For example, in a sphalerite structure, the piezoelectric effect is greatest at strains that compress or expand about the [111] axis. In the wurtzite structure, the piezoelectric effect is maximized in strain that compresses or expands with respect to the [0001] axis.

【0008】上記の従来の半導体発光素子において、G
aInNからなる発光層64は、(0001)面を主面
とする量子井戸構造を有する。GaInNからなる量子
井戸層64bの格子定数は、n−GaNからなるn−コ
ンタクト層63の格子定数よりも大きいので、量子井戸
層64bには量子井戸の面内方向(界面に平行な方向)
に圧縮歪が加わり、量子井戸の閉じ込め方向(界面に垂
直な方向)には引張り歪が加わる。その結果、圧電効果
に伴う電位勾配が量子井戸層64b中に発生し、[00
01]方向側の電位が低く、[000-1]方向側の電位
が高くなる。この場合の量子井戸構造の発光層64のエ
ネルギーバンドを図38に示す。なお、図38には、5
層の障壁層64aおよび4層の量子井戸層64bが示さ
れる。
In the above conventional semiconductor light emitting device, G
The light emitting layer 64 made of aInN has a quantum well structure having a (0001) plane as a main surface. Since the lattice constant of the quantum well layer 64b made of GaInN is larger than the lattice constant of the n-contact layer 63 made of n-GaN, the quantum well layer 64b has an in-plane direction of the quantum well (a direction parallel to the interface).
, A tensile strain is applied in the direction of confinement of the quantum well (a direction perpendicular to the interface). As a result, a potential gradient due to the piezoelectric effect occurs in the quantum well layer 64b, and the potential gradient [00
The potential on the [01-1] direction side is low, and the potential on the [000-1] direction side is high. FIG. 38 shows the energy band of the light emitting layer 64 having the quantum well structure in this case. Note that FIG.
A layer barrier layer 64a and four quantum well layers 64b are shown.

【0009】図38に示すように、発光層64内の量子
井戸層64bに電位勾配が発生するため、図39に示す
ように、注入された電流による電子と正孔とが空間的に
分離する。その結果、半導体発光素子において、発光効
率が低下する。特に、半導体レーザ素子においては、し
きい値電流が高くなる。
As shown in FIG. 38, since a potential gradient is generated in the quantum well layer 64b in the light emitting layer 64, as shown in FIG. 39, electrons and holes are spatially separated by the injected current. . As a result, the luminous efficiency of the semiconductor light emitting device decreases. In particular, in a semiconductor laser device, the threshold current increases.

【0010】発光層64の量子井戸層64bに不純物を
添加すると、キャリアの移動により電位勾配が減少する
効果が現れる。しかし、量子井戸層64bにp型不純物
およびn型不純物の両方が添加されると、キャリアが補
償され、キャリア濃度が低下する。それにより、キャリ
アの移動により電位勾配が減少する効果が小さくなる。
特に、量子井戸層64bに添加されたp型不純物の濃度
とn型不純物の濃度とがほぼ等しい場合には、キャリア
の移動により電位勾配が減少する効果がさらに小さくな
る。
When an impurity is added to the quantum well layer 64b of the light emitting layer 64, the effect of reducing the potential gradient due to the movement of carriers appears. However, when both the p-type impurity and the n-type impurity are added to the quantum well layer 64b, the carriers are compensated and the carrier concentration is reduced. Thus, the effect of reducing the potential gradient due to the movement of carriers is reduced.
In particular, when the concentration of the p-type impurity added to the quantum well layer 64b is substantially equal to the concentration of the n-type impurity, the effect of reducing the potential gradient due to the movement of carriers is further reduced.

【0011】このような現象は、閃亜鉛鉱構造やウルツ
鉱構造等の他のIII −V族化合物半導体(例えばGaI
nP系半導体、GaAs系半導体またはInP系半導
体)、II−VI族半導体、I−VII 族半導体においても発
生する。特に、窒化物系半導体では圧電効果が大きいた
め、圧電効果により発生する電位勾配が大きくなり、発
光効率の低下やしきい値電流および動作電流の上昇が顕
著に現れる。
Such a phenomenon is caused by other III-V compound semiconductors such as a zinc blende structure and a wurtzite structure (for example, GaI
It also occurs in nP-based semiconductors, GaAs-based semiconductors, or InP-based semiconductors), II-VI group semiconductors, and I-VII group semiconductors. In particular, since the nitride semiconductor has a large piezoelectric effect, a potential gradient generated by the piezoelectric effect becomes large, and a decrease in luminous efficiency and a rise in a threshold current and an operating current are conspicuous.

【0012】本発明の目的は、発光効率が高く動作電流
またはしきい値電流が低い発光素子を提供することであ
る。
An object of the present invention is to provide a light emitting device having high luminous efficiency and low operating current or threshold current.

【0013】[0013]

【課題を解決するための手段および発明の効果】本発明
に係る発光素子は、圧電効果の発生を伴う歪を有する1
つ以上の井戸層と、井戸層を挟むように配置された2つ
以上の障壁層とから構成される量子井戸構造の発光層を
備え、量子井戸構造の発光層中にp型不純物およびn型
不純物のうち少なくとも一方の不純物が量子井戸構造の
閉じ込め方向に圧電効果の結果として発生する電位勾配
を低減するように不均一に添加されたものである。
According to the present invention, there is provided a light emitting device having a distortion having a piezoelectric effect.
A light emitting layer having a quantum well structure including at least one well layer and at least two barrier layers disposed so as to sandwich the well layer, wherein a p-type impurity and an n-type At least one of the impurities is added non-uniformly in the direction of confinement of the quantum well structure so as to reduce a potential gradient generated as a result of the piezoelectric effect.

【0014】本発明に係る発光素子においては、量子井
戸構造の発光層中にp型不純物およびn型不純物のうち
少なくとも一方の不純物が不均一に添加されることによ
り、量子井戸構造の閉じ込め方向に圧電効果のために発
生する電位勾配が低減される。それにより、電流として
注入される電子と正孔との分離が抑制されるので、発光
効率の低下および動作電流またはしきい値電流の上昇が
抑制される。
In the light emitting device according to the present invention, at least one of the p-type impurity and the n-type impurity is added non-uniformly into the light emitting layer having the quantum well structure, so that the light emitting layer has a confinement direction in the quantum well structure. The potential gradient generated due to the piezoelectric effect is reduced. Thereby, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in operating current or threshold current are suppressed.

【0015】発光層は、2つ以上の井戸層と、井戸層を
挟む3つ以上の障壁層とにより構成される多重量子井戸
構造を有してもよい。また、発光層は、1つの井戸層
と、井戸層を挟む2つの障壁層とにより構成される単一
量子井戸構造を有してもよい。
The light emitting layer may have a multiple quantum well structure composed of two or more well layers and three or more barrier layers sandwiching the well layers. Further, the light emitting layer may have a single quantum well structure including one well layer and two barrier layers sandwiching the well layer.

【0016】井戸層内において、圧電効果の結果として
発生する電位の高い側に電位の低い側に比べてp型不純
物が多く添加されてもよい。
In the well layer, more p-type impurities may be added to the higher potential generated as a result of the piezoelectric effect than to the lower potential.

【0017】この場合、量子井戸構造の閉じ込め方向に
正孔の移動が生じ、正孔とイオン化したp型不純物とが
空間的に分離する。それにより、圧電効果のために発生
した井戸層の電位勾配が減少する。
In this case, holes move in the confinement direction of the quantum well structure, and the holes are spatially separated from ionized p-type impurities. Thereby, the potential gradient of the well layer generated due to the piezoelectric effect is reduced.

【0018】井戸層内において、圧電効果の結果として
発生する電位の低い側に電位の高い側に比べてn型不純
物が多く添加されてもよい。
In the well layer, more n-type impurities may be added to the lower potential side generated as a result of the piezoelectric effect than to the higher potential side.

【0019】この場合、量子井戸構造の閉じ込め方向に
電子の移動が生じ、電子とイオン化したn型不純物とが
空間的に分離する。それにより、圧電効果のために発生
した井戸層の電位勾配が減少する。
In this case, electrons move in the confinement direction of the quantum well structure, and the electrons are spatially separated from the ionized n-type impurities. Thereby, the potential gradient of the well layer generated due to the piezoelectric effect is reduced.

【0020】障壁層内において、圧電効果の結果として
発生する電位の高い側の井戸層の界面と接する部分に電
位の低い側の井戸層の界面と接する部分に比べてp型不
純物が多く添加されてもよい。
In the barrier layer, more p-type impurities are added to a portion in contact with the interface of the well layer on the higher potential side generated as a result of the piezoelectric effect than in a portion in contact with the interface of the well layer on the lower potential side. You may.

【0021】この場合、量子井戸構造の閉じ込め方向に
正孔の移動が生じ、正孔とイオン化したp型不純物とが
空間的に分離する。それにより、圧電効果のために発生
した井戸層の電位勾配が減少する。
In this case, holes move in the direction of confinement of the quantum well structure, and the holes are spatially separated from ionized p-type impurities. Thereby, the potential gradient of the well layer generated due to the piezoelectric effect is reduced.

【0022】障壁層内において、圧電効果の結果として
発生する電位の低い側の井戸層の界面と接する部分に電
位の高い側の井戸層の界面と接する部分に比べてn型不
純物が多く添加されてもよい。
In the barrier layer, more n-type impurities are added to a portion in contact with the interface of the well layer on the lower potential side generated as a result of the piezoelectric effect than in a portion in contact with the interface of the well layer on the higher potential side. You may.

【0023】この場合、量子井戸構造の閉じ込め方向に
電子の移動が生じ、電子とイオン化したn型不純物とが
空間的に分離する。それにより、圧電効果のために発生
した井戸層の電位勾配が減少する。
In this case, electrons move in the direction of confinement of the quantum well structure, and the electrons are spatially separated from the ionized n-type impurities. Thereby, the potential gradient of the well layer generated due to the piezoelectric effect is reduced.

【0024】量子井戸層構造の発光層中にp型不純物お
よびn型不純物の両方が添加されてもよい。この場合、
電子と正孔とが補償され、ドーピングによるキャリアは
ほとんど発生しないが、イオン化したp型不純物とイオ
ン化したn型不純物とにより圧電効果のために発生した
電位勾配が減少する。
Both a p-type impurity and an n-type impurity may be added to the light emitting layer having the quantum well layer structure. in this case,
Electrons and holes are compensated, and carriers due to doping are hardly generated, but the potential gradient generated due to the piezoelectric effect due to the ionized p-type impurities and the ionized n-type impurities is reduced.

【0025】p型不純物の濃度とn型不純物の濃度とが
ほぼ等しくてもよい。この場合には、キャリアが補償さ
れやすいが、電位勾配が減少する効果は大きい。
The concentration of the p-type impurity and the concentration of the n-type impurity may be substantially equal. In this case, the carrier is easily compensated, but the effect of reducing the potential gradient is great.

【0026】量子井戸構造の発光層は量子細線構造を有
してもよい。量子細線構造を有する発光層においては、
電位勾配方向に関してp型不純物およびn型不純物のう
ち少なくとも一方の不純物が不均一に添加されることに
より、量子細線構造の発光層において発生した電位勾配
が減少する。
The light emitting layer having the quantum well structure may have a quantum wire structure. In the light emitting layer having a quantum wire structure,
The non-uniform addition of at least one of the p-type impurity and the n-type impurity in the direction of the potential gradient reduces the potential gradient generated in the light emitting layer having the quantum wire structure.

【0027】量子井戸構造の発光層は量子箱構造を有し
てもよい。量子箱構造を有する発光層においては、電位
勾配方向に関してp型不純物およびn型不純物のうち少
なくとも一方の不純物が不均一に添加されることによ
り、量子箱構造の発光層において発生した電位勾配が減
少する。
The light emitting layer having the quantum well structure may have a quantum box structure. In the light emitting layer having the quantum box structure, at least one of the p-type impurity and the n-type impurity is added non-uniformly in the potential gradient direction, so that the potential gradient generated in the light emitting layer having the quantum box structure is reduced. I do.

【0028】井戸層を構成する材料の結晶構造はウルツ
鉱構造であってもよい。ウルツ鉱構造の結晶において
は、歪により圧電効果が発生する。したがって、量子井
戸構造の発光層中にp型不純物およびn型不純物のうち
少なくとも一方の不純物が不均一に添加されることによ
り、圧電効果のために発生した井戸層の電位勾配が減少
する。
The crystal structure of the material forming the well layer may be a wurtzite structure. In a crystal having a wurtzite structure, a piezoelectric effect occurs due to strain. Therefore, when at least one of the p-type impurity and the n-type impurity is non-uniformly added to the light emitting layer having the quantum well structure, the potential gradient of the well layer generated due to the piezoelectric effect is reduced.

【0029】量子井戸構造の閉じ込め方向はほぼ〈00
01〉方向であってもよい。ウルツ鉱構造の結晶では、
〈0001〉軸に関して圧縮または伸張する歪による圧
電効果が最も大きくなるので、不純物を不均一に添加す
ることによる電位勾配の減少の効果が顕著に現れる。
The confinement direction of the quantum well structure is substantially <00
01> direction. In wurtzite crystals,
Since the piezoelectric effect due to the strain that compresses or expands with respect to the <0001> axis is maximized, the effect of reducing the potential gradient by adding the impurities unevenly appears.

【0030】井戸層を構成する材料の結晶構造は閃亜鉛
鉱構造であってもよい。閃亜鉛鉱構造の結晶において
は、歪により圧電効果が発生する。したがって、量子井
戸構造の発光層中にp型不純物およびn型不純物のうち
少なくとも一方の不純物が不均一に添加されることによ
り、圧電効果のために発生した井戸層の電位勾配が減少
する。
The crystal structure of the material forming the well layer may be a zinc blende structure. In a sphalerite structure crystal, a piezoelectric effect occurs due to strain. Therefore, when at least one of the p-type impurity and the n-type impurity is non-uniformly added to the light emitting layer having the quantum well structure, the potential gradient of the well layer generated due to the piezoelectric effect is reduced.

【0031】量子井戸構造の閉じ込め方向はほぼ〈11
1〉方向であってもよい。閃亜鉛鉱構造の結晶では、
〈111〉軸に関して圧縮または伸長する歪による圧電
効果が最も大きくなるので、不純物を不均一に添加する
ことによる電位勾配の減少の効果が顕著に現れる。
The confinement direction of the quantum well structure is approximately <11
1> direction. In crystals with sphalerite structure,
Since the piezoelectric effect due to the strain that compresses or expands with respect to the <111> axis is maximized, the effect of reducing the potential gradient by adding impurities unevenly appears.

【0032】圧電効果の発生を伴う歪は、量子井戸構造
の閉じ込め方向に井戸層を伸長する歪を含んでもよい。
この場合には、量子井戸構造の閉じ込め方向に井戸層を
伸長する歪により圧電効果が発生する。したがって、量
子井戸構造の発光層中にp型不純物およびn型不純物の
うち少なくとも一方の不純物が不均一に添加されること
により、圧電効果のために発生する電位勾配が低減され
る。
The strain accompanying the generation of the piezoelectric effect may include a strain that extends the well layer in the confinement direction of the quantum well structure.
In this case, a piezoelectric effect occurs due to strain that extends the well layer in the confinement direction of the quantum well structure. Therefore, the potential gradient generated due to the piezoelectric effect is reduced by non-uniformly adding at least one of the p-type impurity and the n-type impurity to the light emitting layer having the quantum well structure.

【0033】圧電効果の発生を伴う歪は、量子井戸構造
の閉じ込め方向に井戸層を圧縮する歪を含んでもよい。
この場合には、量子井戸構造の閉じ込め方向に井戸層を
圧縮する歪により圧電効果が発生する。したがって、量
子井戸構造の発光層中にp型不純物およびn型不純物の
うち少なくとも一方の不純物が不均一に添加されること
により、圧電効果のために発生する電位勾配が低減され
る。
The distortion accompanying the generation of the piezoelectric effect may include a distortion that compresses the well layer in the confinement direction of the quantum well structure.
In this case, a piezoelectric effect occurs due to strain compressing the well layer in the confinement direction of the quantum well structure. Therefore, the potential gradient generated due to the piezoelectric effect is reduced by non-uniformly adding at least one of the p-type impurity and the n-type impurity to the light emitting layer having the quantum well structure.

【0034】井戸層を構成する材料はIII −V族化合物
半導体であってもよい。また、III−V族化合物半導体
は、ホウ素、ガリウム、アルミニウムおよびインジウム
の少なくとも1つを含む窒化物系半導体であってもよ
い。特に、窒化物系半導体では圧電効果が大きいため、
圧電効果により発生する電位勾配が大きくなる。したが
って、不純物を不均一に添加することによる電位勾配の
減少の効果が顕著に現れる。
The material forming the well layer may be a group III-V compound semiconductor. Further, the group III-V compound semiconductor may be a nitride semiconductor containing at least one of boron, gallium, aluminum and indium. In particular, the nitride semiconductor has a large piezoelectric effect,
The potential gradient generated by the piezoelectric effect increases. Therefore, the effect of reducing the potential gradient due to the non-uniform addition of the impurity is remarkably exhibited.

【0035】井戸層を構成する材料はII−VI族化合物半
導体またはI−VII族化合物半導体であってもよい。こ
の場合にも、不純物を不均一に添加することにより、圧
電効果のために電位勾配を低減することができる。
The material forming the well layer may be a II-VI compound semiconductor or an I-VII compound semiconductor. Also in this case, the potential gradient can be reduced due to the piezoelectric effect by adding the impurities unevenly.

【0036】[0036]

【発明の実施の形態】(A)第1の実施の形態 第1の実施の形態の発光素子は、GaInNからなる量
子井戸層およびGaNからなる障壁層から構成される
(0001)面を主面とするウルツ鉱構造のMQW発光
層(多重量子井戸構造の発光層)を有する。この量子井
戸層は、量子井戸の面内方向(界面に平行な方向)に圧
縮歪を有し、量子井戸の閉じ込め方向(界面に垂直な方
向)に伸長する歪を有する。このようなGaInNから
なる量子井戸層中には、圧電効果により電位勾配が形成
される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (A) First Embodiment A light emitting device according to a first embodiment has a (0001) plane composed of a quantum well layer made of GaInN and a barrier layer made of GaN as a main surface. And an MQW light emitting layer having a wurtzite structure (a light emitting layer having a multiple quantum well structure). The quantum well layer has a compressive strain in an in-plane direction of the quantum well (a direction parallel to the interface) and a strain that extends in a confinement direction of the quantum well (a direction perpendicular to the interface). A potential gradient is formed in the quantum well layer made of GaInN by the piezoelectric effect.

【0037】III −V族化合物半導体の場合、この電位
勾配において[000-1] 方向側の電位が高く、[00
01]方向側の電位が低い。圧電効果のために発生した
電位勾配を減少させるためには、p型不純物を量子井戸
層中の[000-1] 方向側の部分に多くドープし、また
は障壁層中で量子井戸層の[000-1]方向側の界面と
接する部分に多くドープする。あるいは、n型不純物を
量子井戸層中の[0001]方向側の部分に多くドープ
し、または障壁層中で量子井戸層の[0001]方向側
の界面と接する部分に多くドープする。
In the case of a group III-V compound semiconductor, the potential in the [000-1] direction is high in this potential gradient, and
01] direction potential is low. In order to reduce the potential gradient generated due to the piezoelectric effect, a p-type impurity is heavily doped into the [000-1] direction side portion in the quantum well layer, or [000-1] of the quantum well layer in the barrier layer. -1] Dope heavily into the portion in contact with the interface on the direction side. Alternatively, the n-type impurity is heavily doped in the [0001] direction side portion of the quantum well layer, or heavily doped in the barrier layer in contact with the [0001] direction interface of the quantum well layer.

【0038】図1は本発明の第1〜第7の実施例におけ
る半導体レーザ素子の構成を示す模式的斜視図である。
図1の半導体レーザ素子においては、GaInNからな
るMQW発光層が用いられる。
FIG. 1 is a schematic perspective view showing the structure of a semiconductor laser device according to the first to seventh embodiments of the present invention.
In the semiconductor laser device of FIG. 1, an MQW light emitting layer made of GaInN is used.

【0039】図1において、サファイア基板1の(00
01)面上に厚さ15nm程度のAlGaNからなるバ
ッファ層2が形成されている。このバッファ層2上に、
厚さ0.5μm程度のアンドープGaN層3、厚さ4μ
m程度のn−GaNからなるn−コンタクト層4、厚さ
0.1μm程度のn−GaInNからなるn−クラック
防止層5、厚さ0.45μm程度のn−AlGaNから
なるn−第1クラッド層6、厚さ50nm程度のn−G
aNからなるn−第2クラッド層7、およびGaInN
からなるMQW発光層8が順に形成されている。
In FIG. 1, (00) of the sapphire substrate 1
A buffer layer 2 made of AlGaN having a thickness of about 15 nm is formed on the (01) plane. On this buffer layer 2,
Undoped GaN layer 3 having a thickness of about 0.5 μm and a thickness of 4 μm
n-contact layer 4 of n-GaN of about m, n-crack prevention layer 5 of n-GaInN of about 0.1 μm thickness, n-first cladding of n-AlGaN of about 0.45 μm thickness Layer 6, n-G about 50 nm thick
n-second cladding layer 7 made of aN, and GaInN
Are formed in order.

【0040】MQW発光層8上に、厚さ40nm程度の
p−GaNからなるp−第1クラッド層9、厚さ0.4
5μm程度のp−AlGaNからなるp−第2クラッド
層10、厚さ50nm程度のp−GaNからなるp−キ
ャップ層11が順に形成されている。
On the MQW light emitting layer 8, a p-first cladding layer 9 of p-GaN having a thickness of about 40 nm, a thickness of 0.4
A p-second cladding layer 10 made of p-AlGaN having a thickness of about 5 μm and a p-cap layer 11 made of p-GaN having a thickness of about 50 nm are formed in this order.

【0041】p−キャップ層11上には、厚さ0.2μ
m程度のシリコン窒化物からなる電流狭窄層(電流ブロ
ック層)14が形成されている。電流狭窄層14は、幅
2μm程度のストライプ状開口部を有し、このストライ
プ状開口部が電流通路13となる。
The p-cap layer 11 has a thickness of 0.2 μm.
A current confinement layer (current block layer) 14 of about m silicon nitride is formed. The current confinement layer 14 has a stripe-shaped opening having a width of about 2 μm, and the stripe-shaped opening serves as the current path 13.

【0042】電流狭窄層14のストライプ状開口部内お
よびp−キャップ層11上および電流狭窄層14上に
は、厚さ3〜5μmのp−GaNからなるp−コンタク
ト層12が形成されている。アンドープGaN層3から
p−コンタクト層12までの各層はウルツ鉱構造を有
し、これらの窒化物系半導体の[0001]方向に成長
している。
A p-contact layer 12 of p-GaN having a thickness of 3 to 5 μm is formed in the stripe-shaped opening of the current confinement layer 14, on the p-cap layer 11, and on the current confinement layer 14. Each layer from the undoped GaN layer 3 to the p-contact layer 12 has a wurtzite structure, and grows in the [0001] direction of these nitride semiconductors.

【0043】p−コンタクト層12からn−コンタクト
層4までの一部領域が除去され、n−コンタクト層4の
表面が露出している。それにより、幅約10μmのメサ
形状が形成されている。p−コンタクト層12上にp電
極15が形成され、n−コンタクト層4の露出した表面
上にn電極16が形成されている。
Part of the region from p-contact layer 12 to n-contact layer 4 is removed, and the surface of n-contact layer 4 is exposed. Thereby, a mesa shape having a width of about 10 μm is formed. A p-electrode 15 is formed on p-contact layer 12, and an n-electrode 16 is formed on the exposed surface of n-contact layer 4.

【0044】図2は図1の半導体レーザ素子におけるM
QW発光層8のエネルギーバンド図である。
FIG. 2 shows M in the semiconductor laser device of FIG.
FIG. 4 is an energy band diagram of the QW light emitting layer 8.

【0045】図2に示すようにMQW発光層8は、厚さ
4nm程度のGaNからなる障壁層8aと厚さ4nm程
度のGaInNからなる量子井戸層8bとが交互に積層
されてなる多重量子井戸構造を有する。例えば、GaN
からなる障壁層8aの数は5であり、GaInNからな
る量子井戸層8bの数は4である。
As shown in FIG. 2, the MQW light emitting layer 8 has a multiple quantum well structure in which barrier layers 8a made of GaN having a thickness of about 4 nm and quantum well layers 8b made of GaInN having a thickness of about 4 nm are alternately stacked. Having a structure. For example, GaN
The number of barrier layers 8a made of is five, and the number of quantum well layers 8b made of GaInN is four.

【0046】ここで、厚さ0.5μm程度のアンドープ
GaN層3および厚さ4μm程度のn−GaNからなる
n−コンタクト層4の格子定数に比べて、GaInNか
らなる量子井戸層8bの格子定数が大きいので、量子井
戸の面内方向(界面に平行な方向)に圧縮歪が発生し、
量子井戸の閉じ込め方向(界面に垂直な方向)に伸長す
る歪が発生する。その結果、MQW発光層8内の量子井
戸層8bに圧電効果に伴う電位勾配が形成され、MQW
発光層8内のエネルギーバンドは図2に示す構造とな
る。
Here, the lattice constant of the quantum well layer 8b made of GaInN is compared with the lattice constant of the undoped GaN layer 3 having a thickness of about 0.5 μm and the n-contact layer 4 of n-GaN having a thickness of about 4 μm. Is large, compressive strain is generated in the in-plane direction of the quantum well (direction parallel to the interface),
A strain is generated that extends in the direction of confinement of the quantum well (direction perpendicular to the interface). As a result, a potential gradient accompanying the piezoelectric effect is formed in the quantum well layer 8b in the MQW light emitting layer 8, and the MQW
The energy band in the light emitting layer 8 has the structure shown in FIG.

【0047】以下の第1〜第7の実施例では、量子井戸
層8bに形成される電位勾配を低減するために、MQW
発光層8中にp型不純物およびn型不純物の少なくとも
一方が不均一に添加される。
In the following first to seventh embodiments, in order to reduce the potential gradient formed in the quantum well layer 8b, the MQW
At least one of a p-type impurity and an n-type impurity is non-uniformly added to the light emitting layer 8.

【0048】(1)第1の実施例 図3および図4は第1の実施例の半導体レーザ素子にお
けるMQW発光層8のエネルギーバンド図である。
(1) First Embodiment FIGS. 3 and 4 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the first embodiment.

【0049】図3に示すように、p型不純物として例え
ばMgが量子井戸層8b中の[000-1]方向側つまり
n−第2クラッド層7側に多くドープされている。具体
的には、量子井戸層8b中のn−第2クラッド層7側の
厚さ約2nmの部分にのみMgがドープされ、量子井戸
層8b中のp−第1クラッド層9側の厚さ約2nmの部
分にMgはドープされていない。
As shown in FIG. 3, for example, Mg as the p-type impurity is heavily doped in the [000-1] direction side, that is, the n-second cladding layer 7 side in the quantum well layer 8b. Specifically, only the portion of the quantum well layer 8b having a thickness of about 2 nm on the n-second cladding layer 7 side is doped with Mg, and the thickness of the quantum well layer 8b on the p-first cladding layer 9 side is reduced. The portion of about 2 nm is not doped with Mg.

【0050】Mgのドープ量としては、1×1017〜1
×1021cm-3が好ましい。p型不純物の不均一なドー
ピングの方法としては、これ以外の方法を用いてもよ
い。例えば、量子井戸層8b中のn−第2クラッド層7
側の界面から深さ約1nmの部分に2×1010〜2×1
14cm-2程度の濃度にp型不純物をデルタドーピング
してもよい。p型不純物として、Mg以外にBe、C
a、Sr、Ba、Zn、Cd、Hg等を用いてもよい。
The doping amount of Mg is 1 × 10 17 to 1
× 10 21 cm -3 is preferred. As a method of non-uniform doping of the p-type impurity, other methods may be used. For example, the n-second cladding layer 7 in the quantum well layer 8b
2 × 10 10 to 2 × 1 at a depth of about 1 nm from the side interface
Delta doping may be performed with a p-type impurity to a concentration of about 0 14 cm −2 . Be, C other than Mg as p-type impurities
a, Sr, Ba, Zn, Cd, Hg or the like may be used.

【0051】本実施例では、図3に示すようにp型不純
物として例えばMgが量子井戸層8b中の[000-1]
方向側つまりn−第2クラッド層7側に多くドープされ
ているので、図4に示すように[0001]方向に正孔
の移動が生じ、正孔とイオン化したp型不純物とが空間
的に分離する。それにより、圧電効果のために発生した
量子井戸層8bの電位勾配が減少し、エネルギーバンド
の勾配も減少する。その結果、電流として注入された電
子と正孔との分離が抑制されるので、発光効率の低下お
よびしきい値電流の上昇が抑制される。
In the present embodiment, as shown in FIG. 3, for example, Mg as the p-type impurity is [000-1] in the quantum well layer 8b.
Since the doping is heavily doped in the direction side, that is, on the side of the n-second cladding layer 7, holes move in the [0001] direction as shown in FIG. 4, and the holes and the ionized p-type impurities are spatially separated. To separate. Thus, the potential gradient of the quantum well layer 8b generated due to the piezoelectric effect decreases, and the gradient of the energy band also decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0052】(2)第2の実施例 図5および図6は第2の実施例の半導体レーザ素子にお
けるMQW発光層8のエネルギーバンド図である。
(2) Second Embodiment FIGS. 5 and 6 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the second embodiment.

【0053】図5に示すように、n型不純物として例え
ばSiが量子井戸層8b中の[0001]方向側つまり
p−第1クラッド層9側に多くドープされている。具体
的には、量子井戸層8b中のp−第1クラッド層9側の
厚さ約2nmの部分にのみSiがドープされ、量子井戸
層8b中のn−第2クラッド層7側の厚さ約2nmの部
分にSiはドープされていない。
As shown in FIG. 5, for example, Si is heavily doped as an n-type impurity on the [0001] direction side in the quantum well layer 8b, that is, on the p-first cladding layer 9 side. Specifically, only the portion of the quantum well layer 8b having a thickness of about 2 nm on the p-first cladding layer 9 side is doped with Si, and the thickness of the quantum well layer 8b on the n-second cladding layer 7 side is reduced. About 2 nm portion is not doped with Si.

【0054】Siのドープ量としては、1×1017〜1
×1021cm-3が好ましい。n型不純物の不均一なドー
ピングの方法としては、これ以外の方法を用いてもよ
い。例えば、量子井戸層8b中のp−第1クラッド層9
側の界面から深さ約1nmの部分に2×1010〜2×1
14cm-2程度の濃度にn型不純物をデルタドーピング
してもよい。n型不純物として、Si以外にGe、P
b、S、Se、Te等を用いてもよい。
The doping amount of Si is 1 × 10 17 to 1
× 10 21 cm -3 is preferred. As a method of non-uniform doping of the n-type impurity, other methods may be used. For example, the p-first cladding layer 9 in the quantum well layer 8b
2 × 10 10 to 2 × 1 at a depth of about 1 nm from the side interface
An n-type impurity may be delta-doped to a concentration of about 0 14 cm -2 . Ge and P other than Si as n-type impurities
b, S, Se, Te, etc. may be used.

【0055】本実施例では、図5に示すようにn型不純
物として例えばSiが量子井戸層8b中の[0001]
方向側つまりp−第1クラッド層9側に多くドープされ
ているので、図6に示すように[000-1]方向に電子
の移動が生じ、電子とイオン化したn型不純物とが空間
的に分離する。それにより、圧電効果のために発生した
量子井戸層8bの電位勾配が減少する。その結果、電流
として注入された電子と正孔との分離が抑制されるの
で、発光効率の低下およびしきい値電流の上昇が抑制さ
れる。
In the present embodiment, as shown in FIG. 5, for example, Si as the n-type impurity is [0001] in the quantum well layer 8b.
Since a large amount is doped on the direction side, that is, on the side of the p-first cladding layer 9, electrons move in the [000-1] direction as shown in FIG. 6, and the electrons and the ionized n-type impurities are spatially separated. To separate. Thereby, the potential gradient of the quantum well layer 8b generated due to the piezoelectric effect decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0056】(3)第3の実施例 図7および図8は第3の実施例の半導体レーザ素子にお
けるMQW発光層8のエネルギーバンド図である。
(3) Third Embodiment FIGS. 7 and 8 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the third embodiment.

【0057】図7に示すように、p型不純物として例え
ばMgが障壁層8a中で量子井戸層8bの[000-1]
方向側つまりn−第2クラッド層7側の界面と接する部
分に多くドープされている。具体的には、障壁層8a中
で量子井戸層8bのn−第2クラッド層7側の界面と接
する厚さ約2nmの部分にのみMgがドープされ、障壁
層8a中で量子井戸層8bのp−第1クラッド層9側の
界面と接する厚さ約2nmの部分にMgはドープされて
いない。
As shown in FIG. 7, for example, Mg as a p-type impurity in the barrier layer 8a has the [000-1] of the quantum well layer 8b.
It is heavily doped on the direction side, that is, on the portion in contact with the interface on the n-second cladding layer 7 side. Specifically, only a portion of the barrier layer 8a having a thickness of about 2 nm which is in contact with the interface of the quantum well layer 8b on the side of the n-second cladding layer 7 is doped with Mg, and the quantum well layer 8b in the barrier layer 8a is doped with Mg. Mg is not doped in a portion having a thickness of about 2 nm in contact with the interface on the p-first cladding layer 9 side.

【0058】Mgのドープ量としては、1×1017〜1
×1021cm-3が好ましい。p型不純物の不均一なドー
ピングの方法としては、これ以外の方法を用いてもよ
い。例えば、障壁層8a中で量子井戸層8bのn−第2
クラッド層7側の界面から深さ約1nmの部分に2×1
10〜2×1014cm-2程度の濃度にp型不純物をデル
タドーピングしてもよい。p型不純物として、Mg以外
にBe、Ca、Sr、Ba、Zn、Cd、Hg等を用い
てもよい。
The doping amount of Mg is 1 × 10 17 to 1
× 10 21 cm -3 is preferred. As a method of non-uniform doping of the p-type impurity, other methods may be used. For example, in the barrier layer 8a, the n-second
2 × 1 at a depth of about 1 nm from the interface on the side of the cladding layer 7
Delta doping with a p-type impurity may be performed at a concentration of about 0 10 to 2 × 10 14 cm −2 . Be, Ca, Sr, Ba, Zn, Cd, Hg or the like may be used as the p-type impurity in addition to Mg.

【0059】本実施例では、図7に示すようにp型不純
物として例えばMgが障壁層8a中で量子井戸層8bの
[000-1]方向側つまりn−第2クラッド層7側の界
面と接する部分に多くドープされているので、図8に示
すように[0001]方向に正孔の移動が生じ、正孔と
イオン化したp型不純物とが空間的に分離する。それに
より、圧電効果のために発生した量子井戸層8bの電位
勾配が減少する。その結果、電流として注入された電子
と正孔との分離が抑制されるので、発光効率の低下およ
びしきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 7, for example, Mg as a p-type impurity in the [000-1] direction side of the quantum well layer 8b in the barrier layer 8a, that is, the interface with the n-second cladding layer 7 side. Since the contact portion is heavily doped, holes move in the [0001] direction as shown in FIG. 8, and the holes are spatially separated from the ionized p-type impurity. Thereby, the potential gradient of the quantum well layer 8b generated due to the piezoelectric effect decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0060】(4)第4の実施例 図9および図10は第4の実施例の半導体レーザ素子に
おけるMQW発光層8のエネルギーバンド図である。
(4) Fourth Embodiment FIGS. 9 and 10 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the fourth embodiment.

【0061】図9に示すように、n型不純物として例え
ばSiが障壁層8a中で量子井戸層8bの[0001]
方向側つまりp−第1クラッド層9側の界面と接する部
分に多くドープされている。具体的には、障壁層8a中
で量子井戸層8bのp−第1クラッド層9側の界面と接
する厚さ約2nmの部分にのみSiがドープされ、障壁
層8a中で量子井戸層8bのn−第2クラッド層7側の
界面と接する厚さ約2nmの部分にSiはドープされて
いない。
As shown in FIG. 9, for example, Si is used as an n-type impurity in the barrier layer 8a in the [0001] of the quantum well layer 8b.
It is heavily doped on the direction side, that is, on the portion in contact with the interface on the p-first cladding layer 9 side. Specifically, only a portion of the barrier layer 8a having a thickness of about 2 nm in contact with the interface between the quantum well layer 8b and the p-first cladding layer 9 is doped with Si. The portion having a thickness of about 2 nm in contact with the interface on the n-second cladding layer 7 side is not doped with Si.

【0062】Siのドープ量としては、1×1017〜1
×1021cm-3が好ましい。n型不純物の不均一なドー
ピングの方法としては、これ以外の方法を用いてもよ
い。例えば、障壁層8a中で量子井戸層8bのp−第1
クラッド層9側の界面から深さ約1nmの部分に2×1
10〜2×1014cm-2程度の濃度にn型不純物をデル
タドーピングしてもよい。n型不純物として、Si以外
にGe、Pb、S、Se、Te等を用いてもよい。
The doping amount of Si is 1 × 10 17 to 1
× 10 21 cm -3 is preferred. As a method of non-uniform doping of the n-type impurity, other methods may be used. For example, in the barrier layer 8a, the p-first
2 × 1 at a depth of about 1 nm from the interface on the side of the cladding layer 9
The n-type impurity may be delta-doped to a concentration of about 0 10 to 2 × 10 14 cm −2 . Ge, Pb, S, Se, Te, or the like may be used as the n-type impurity in addition to Si.

【0063】本実施例では、図9に示すようにn型不純
物として例えばSiが障壁層8a中で量子井戸層8bの
[0001]方向側つまりp−第1クラッド層9側の界
面と接する部分に多くドープされているので、図10に
示すように[000-1]方向に電子の移動が生じ、電子
とイオン化したn型不純物とが空間的に分離する。それ
により、圧電効果のために発生した量子井戸層8bの電
位勾配が減少する。その結果、電流として注入された電
子と正孔との分離が抑制されるので、発光効率の低下お
よびしきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 9, for example, Si as an n-type impurity in the barrier layer 8a is in contact with the [0001] direction side of the quantum well layer 8b, that is, the interface in contact with the interface on the p-first cladding layer 9 side. 10, electrons move in the [000-1] direction as shown in FIG. 10, and the electrons are spatially separated from the ionized n-type impurities. Thereby, the potential gradient of the quantum well layer 8b generated due to the piezoelectric effect decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0064】上記第1〜第4の実施例におけるドーピン
グ方法は、それぞれ単独で用いても効果が得られるが、
2つ以上の実施例のドーピング方法を組み合わせてもよ
い。例えば、第1および第3の実施例を組み合わせても
よく、第1、第2および第3の実施例を組み合わせても
よく、第1、第2、第3および第4の実施例を組み合わ
せてもよい。
Although the doping methods in the first to fourth embodiments can be used alone, the effects can be obtained.
Two or more embodiments of the doping method may be combined. For example, the first and third embodiments may be combined, the first, second, and third embodiments may be combined, and the first, second, third, and fourth embodiments may be combined. Is also good.

【0065】(5)第5の実施例 図11および図12は第5の実施例の半導体レーザ素子
におけるMQW発光層8のエネルギーバンド図である。
(5) Fifth Embodiment FIGS. 11 and 12 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the fifth embodiment.

【0066】第5の実施例は、図11に示すように、第
1の実施例と第2の実施例とを組み合わせたものであ
る。本実施例では、p型不純物であるMgおよびn型不
純物であるSiのドーピング濃度がほぼ等しい場合につ
いて示している。
The fifth embodiment is a combination of the first embodiment and the second embodiment, as shown in FIG. This embodiment shows a case where the doping concentrations of Mg as a p-type impurity and Si as an n-type impurity are substantially equal.

【0067】本実施例では、図12に示すように、電子
と正孔とが補償され、ドーピングによるキャリアはほと
んど発生しないが、イオン化したp型不純物とイオン化
したn型不純物とにより、圧電効果のために発生した電
位勾配が減少する。その結果、電流として注入された電
子と正孔との分離が抑制されるので、発光効率の低下お
よびしきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 12, electrons and holes are compensated, and almost no carriers are generated by doping. However, the piezoelectric effect due to the ionized p-type impurity and the ionized n-type impurity is reduced. Therefore, the generated potential gradient decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0068】したがって、特に、MQW発光層8中にp
型不純物およびn型不純物の両方を添加する場合に、そ
れらのp型不純物およびn型不純物を不均一に添加する
ことにより、キャリアが補償されても、電位勾配が減少
する効果は大きい。また、MQW発光層8中に添加され
たp型不純物の濃度とn型不純物の濃度とがほぼ等しい
場合には、さらにキャリアが補償されやすいが、電位勾
配が減少する効果は大きい。
Therefore, particularly, the pW
When both the p-type impurity and the n-type impurity are added, even if carriers are compensated by adding the p-type impurity and the n-type impurity unevenly, the effect of reducing the potential gradient is large. When the concentration of the p-type impurity and the concentration of the n-type impurity added to the MQW light emitting layer 8 are substantially equal, the carrier is more easily compensated, but the effect of reducing the potential gradient is large.

【0069】なお、例えば第1および第4の実施例を組
み合わせた場合、第2および第3の実施例を組み合わせ
た場合においても、第5の実施例と同等の効果が生じ
る。
For example, when the first and fourth embodiments are combined, even when the second and third embodiments are combined, an effect equivalent to that of the fifth embodiment is produced.

【0070】(6)第6の実施例 図13および図14は第6の実施例の半導体レーザ素子
におけるMQW発光層8のエネルギーバンド図である。
(6) Sixth Embodiment FIGS. 13 and 14 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the sixth embodiment.

【0071】第6の実施例は、図13に示すように、第
3の実施例と第4の実施例とを組み合わせたものであ
る。本実施例では、p型不純物であるMgおよびn型不
純物であるSiのドーピング濃度がほぼ等しい場合につ
いて示している。
The sixth embodiment is a combination of the third embodiment and the fourth embodiment, as shown in FIG. This embodiment shows a case where the doping concentrations of Mg as a p-type impurity and Si as an n-type impurity are substantially equal.

【0072】本実施例では、図14に示すように、電子
と正孔とが補償され、ドーピングによるキャリアはほと
んど発生しないが、イオン化したp型不純物とイオン化
したn型不純物とにより、圧電効果のために発生した電
位勾配が減少する。その結果、電流として注入された電
子と正孔との分離が抑制されるので、発光効率の低下お
よびしきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 14, electrons and holes are compensated, and almost no carriers are generated by doping. However, the p-type impurity ionized and the n-type impurity ionized cause the piezoelectric effect to be reduced. Therefore, the generated potential gradient decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0073】本実施例では、量子井戸層8b中にp型不
純物およびn型不純物がドープされていない。したがっ
て、第5の実施例の効果に加えて、量子井戸層8bへの
ドーピングによる不純物準位または発光センターによる
発光を低減できるという効果も得られる。それにより、
本実施例のMQW発光層8を発光ダイオードに適用した
場合には、発光スペクトル幅を狭くすることができる。
その結果、色純度を向上させることが可能となる。
In this embodiment, the p-type impurity and the n-type impurity are not doped in the quantum well layer 8b. Therefore, in addition to the effect of the fifth embodiment, the effect that the impurity level due to the doping of the quantum well layer 8b or the light emission by the light emitting center can be reduced is obtained. Thereby,
When the MQW light-emitting layer 8 of the present embodiment is applied to a light-emitting diode, the emission spectrum width can be narrowed.
As a result, color purity can be improved.

【0074】(7)第7の実施例 図15および図16は第7の実施例の半導体レーザ素子
におけるMQW発光層8のエネルギーバンド図である。
(7) Seventh Embodiment FIGS. 15 and 16 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the seventh embodiment.

【0075】第7の実施例では、図15に示すように、
p型不純物として例えばMgが不均一にドープされた第
1の実施例の量子井戸層8b中に、n型不純物として例
えばSiが均一にドープされている。Siのドーピング
濃度は、5×1016〜5×1020cm-3である。
In the seventh embodiment, as shown in FIG.
In the quantum well layer 8b of the first embodiment in which, for example, Mg is non-uniformly doped as a p-type impurity, for example, Si is uniformly doped as an n-type impurity. The doping concentration of Si is 5 × 10 16 to 5 × 10 20 cm −3 .

【0076】本実施例では、図15に示すようにp型不
純物として例えばMgが量子井戸層8b中の[000-
1]方向側つまりn−第2クラッド層7側に多くドープ
され、n型不純物として例えばSiが量子井戸層8b中
に均一にドープされているので、図16に示すように電
子および正孔は補償され、ドーピングによるキャリアは
ほとんど発生しないが、イオン化したp型不純物および
n型不純物により圧電効果のために発生した電位勾配が
減少する。その結果、電流として注入された電子と正孔
との分離が抑制されるので、発光効率の低下およびしき
い値電流の上昇が抑制される。
In the present embodiment, as shown in FIG. 15, for example, Mg as the p-type impurity is [000−] in the quantum well layer 8b.
1], that is, the n-second cladding layer 7 side is heavily doped, and, for example, Si is uniformly doped in the quantum well layer 8b as an n-type impurity. The carrier is compensated and almost no carriers are generated by doping, but the potential gradient generated due to the piezoelectric effect due to the ionized p-type impurity and n-type impurity is reduced. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0077】なお、例えば第3の実施例の量子井戸層8
b中にn型不純物を均一にドープした場合、第2または
第4の実施例の量子井戸層8b中にp型不純物を均一に
ドープした場合においても、第7の実施例と同等の効果
が生じる。
The quantum well layer 8 of the third embodiment, for example,
When the n-type impurity is uniformly doped in b and the p-type impurity is uniformly doped in the quantum well layer 8b of the second or fourth embodiment, the same effect as in the seventh embodiment can be obtained. Occurs.

【0078】○図1の半導体レーザ素子の製造方法 図17〜図21は図1の半導体レーザ素子の製造方法を
示す模式的工程断面図である。
FIGS. 17 to 21 are schematic process sectional views showing a method of manufacturing the semiconductor laser device of FIG.

【0079】図1の半導体レーザ素子の各窒化物系半導
体層は、MOVPE法によりサファイア基板1上に形成
される。原料ガスとしては、例えばトリメチルアルミニ
ウム(TMAl)、トリメチルガリウム(TMGa)、
トリメチルインジウム(TMIn)、NH3 、Si
4 、シクロペンタジエニルマグネシウム(Cp2
g)を用いる。
Each nitride semiconductor layer of the semiconductor laser device of FIG. 1 is formed on a sapphire substrate 1 by MOVPE. As the raw material gas, for example, trimethyl aluminum (TMAl), trimethyl gallium (TMGa),
Trimethyl indium (TMIn), NH 3 , Si
H 4 , cyclopentadienyl magnesium (Cp 2 M
g) is used.

【0080】まず、図17に示すように、基板温度を6
00℃に保ち、サファイア基板1上に厚さ15nm程度
のバッファ層2を形成する。次に、基板温度を1150
℃に保ち、厚さ0.5μm程度のアンドープGaN層
3、厚さ4μm程度のSiドープGaNからなるn−コ
ンタクト層4を形成する。さらに、基板温度を880℃
に保ち、厚さ0.1μm程度のSiドープGa0.95In
0.05Nからなるn−クラック防止層5を形成する。次
に、基板温度を1150℃に保ち、厚さ0.45μm程
度のSiドープAl0.15Ga0.85Nからなるn−第1ク
ラッド層6、および厚さ50nm程度のSiドープGa
Nからなるn−第2クラッド層7を形成する。
First, as shown in FIG.
A buffer layer 2 having a thickness of about 15 nm is formed on the sapphire substrate 1 while maintaining the temperature at 00 ° C. Next, the substrate temperature was set to 1150
While maintaining the temperature, the undoped GaN layer 3 having a thickness of about 0.5 μm and the n-contact layer 4 made of Si-doped GaN having a thickness of about 4 μm are formed. Further, the substrate temperature is set to 880 ° C.
And a Si-doped Ga 0.95 In layer having a thickness of about 0.1 μm
An n-crack preventing layer 5 made of 0.05N is formed. Next, while maintaining the substrate temperature at 1150 ° C., the n-first cladding layer 6 made of Al-doped Al 0.15 Ga 0.85 N having a thickness of about 0.45 μm, and the Si-doped Ga having a thickness of about 50 nm
An n-second cladding layer 7 made of N is formed.

【0081】さらに、基板温度を880℃に保ち、厚さ
4nm程度のアンドープGaNからなる5層の障壁層8
aと厚さ4nm程度のアンドープのGa0.85In0.15
Nからなる4層の量子井戸層8bを交互に積層し、Ga
InNからなるMQW発光層8を形成する。この際、第
1〜第7の実施例に従って、MQW発光層8中にp型不
純物またはn型不純物をドープする。
Further, the substrate temperature is maintained at 880 ° C., and five barrier layers 8 made of undoped GaN having a thickness of about 4 nm are formed.
a and undoped Ga 0.85 In 0.15 n about 4 nm thick
N four quantum well layers 8b are alternately stacked, and Ga
An MQW light emitting layer 8 made of InN is formed. At this time, according to the first to seventh embodiments, the MQW light emitting layer 8 is doped with a p-type impurity or an n-type impurity.

【0082】最後に、基板温度を1150℃に保ち、厚
さ40nm程度のMgドープGaNからなるp−第1ク
ラッド層9、厚さ0.45μm程度のMgドープAlG
aNからなるp−第2クラッド層10、厚さ50nm程
度のMgドープGaNからなるp−キャップ層11を形
成する。上記のバッファ層2からp−キャップ層11ま
での各層は、大気圧のMOVPE法により形成する。
Finally, the substrate temperature is kept at 1150 ° C., the p-first cladding layer 9 made of Mg-doped GaN having a thickness of about 40 nm, and the Mg-doped AlG having a thickness of about 0.45 μm.
A p-second cladding layer 10 made of aN and a p-cap layer 11 made of Mg-doped GaN having a thickness of about 50 nm are formed. Each layer from the buffer layer 2 to the p-cap layer 11 is formed by the atmospheric pressure MOVPE method.

【0083】その後、図18に示すように、p−キャッ
プ層11上の全面に、例えばECR(電子サイクロトロ
ン共鳴)プラズマCVD法により、厚さ0.2μm程度
のSi3 4 等のシリコン窒化物からなる電流狭窄層1
4を形成する。次に、フォトリソグラフィおよびBHF
(緩衝フッ酸)によるウェットエッチングで、幅2μm
程度のストライプ状の領域のシリコン窒化物を除去し、
p−キャップ層11を露出させる。それにより、ストラ
イプ状の電流通路13が形成される。
Thereafter, as shown in FIG. 18, a silicon nitride such as Si 3 N 4 having a thickness of about 0.2 μm is formed on the entire surface of the p-cap layer 11 by, for example, ECR (electron cyclotron resonance) plasma CVD. Current confinement layer 1 made of
4 is formed. Next, photolithography and BHF
2μm width by wet etching with (buffered hydrofluoric acid)
Removing the silicon nitride in the striped area
The p-cap layer 11 is exposed. Thus, a stripe-shaped current path 13 is formed.

【0084】次に、図19に示すように、例えば76T
orrの減圧MOVPE法により、n−電流狭窄層14
上およびストライプ状開口部内のp−キャップ層11上
に厚さ3〜5μmのMgドープGaNからなるp−コン
タクト層12を形成する。この際、p−キャップ層11
の露出した部分に選択的にp−GaNが成長するよう
に、成長条件を適切に調整する。例えば、基板温度を約
100℃上昇させ、NH 3 の流量を約3倍に増加させ
る。
Next, as shown in FIG.
The n-current confinement layer 14 is formed by a reduced pressure MOVPE method of orr.
Above and on the p-cap layer 11 in the stripe opening
A p-constant made of Mg-doped GaN having a thickness of 3 to 5 μm
The tact layer 12 is formed. At this time, the p-cap layer 11
P-GaN grows selectively on the exposed part of
In addition, the growth conditions are appropriately adjusted. For example, reduce the substrate temperature to about
100 ° C, NH ThreeAbout three times the flow rate of
You.

【0085】このような条件下で成長を行うと、まずp
−キャップ層11の露出した部分にp−GaNが成長
し、電流通路13にあたる部分が形成される。一方、電
流狭窄層14上にはp−GaNは結晶成長しない。引き
続き結晶成長を継続すると、p−GaNが電流通路13
上に成長するとともに、電流通路13上に成長したp−
GaNの側面から横方向に結晶成長が開始し、電流狭窄
層14上にp−GaNからなるp−コンタクト層12が
形成される。例えば、電流通路13にあたる部分を中心
として幅約8μmでp−コンタクト層12が形成され
る。
When growth is performed under such conditions, p
-P-GaN grows on the exposed portion of the cap layer 11 to form a portion corresponding to the current path 13. On the other hand, p-GaN does not grow on the current confinement layer 14. When the crystal growth is continued, p-GaN becomes
P- grown on the current path 13
Crystal growth starts laterally from the side surface of GaN, and p-contact layer 12 made of p-GaN is formed on current confinement layer 14. For example, the p-contact layer 12 is formed with a width of about 8 μm around a portion corresponding to the current path 13.

【0086】この結果、p−キャップ層11とp−コン
タクト層12とは幅2μm程度のストライプ状の電流通
路13で接続され、p−キャップ層11とp−コンタク
ト層12との間には、電流通路13の部分を除いて、厚
さ0.2μm程度のSi3 4 からなる電流狭窄層14
が形成される。
As a result, the p-cap layer 11 and the p-con
The tact layer 12 is a stripe-shaped current passage having a width of about 2 μm.
The p-cap layer 11 and the p-contact
Between the gate layer 12 and the current path 13 except for the current path 13.
Si of about 0.2μmThreeN FourCurrent confinement layer 14 made of
Is formed.

【0087】次に、図20に示すように、メタルマスク
およびEB(電子ビーム)蒸着法を用いて、p−コンタ
クト層12を含む領域に、例えば幅10μm程度のスト
ライプ形状で厚さ3〜5μmNi膜を蒸着する。このN
i膜をマスクとして用い、例えばCF4 をエッチングガ
スとして用い、反応性イオンエッチング(RIE)法に
より、n−コンタクト層4が露出するまで、p−コンタ
クト層12からn−クラック防止層5までをメサ状にエ
ッチングする。その後、マスクとして用いたNi膜を塩
酸等を用いて除去する。
Next, as shown in FIG. 20, a metal mask and EB (electron beam) vapor deposition are used to form a stripe having a width of about 10 μm and a thickness of 3 to 5 μm on the region including the p-contact layer 12. Deposit the film. This N
Using the i-film as a mask, for example, using CF 4 as an etching gas, reactive ion etching (RIE) is performed until the n-contact layer 4 is exposed from the p-contact layer 12 to the n-crack prevention layer 5. Etch in a mesa shape. Thereafter, the Ni film used as the mask is removed using hydrochloric acid or the like.

【0088】さらに、図21に示すように、Si3 4
等の絶縁膜17をECRプラズマCVD法、フォトリソ
グラフィおよびエッチングによりp−コンタクト層12
からn−クラック防止層5までの側面および電極形成領
域を除いたn−コンタクト層4の上面に形成する。そし
て、n−コンタクト層4の露出した表面上に、例えばA
u/Tiからなるn電極16を形成し、p−コンタクト
層12上に、Au/Pdからなるp電極15を形成す
る。
Further, as shown in FIG. 21, Si 3 N 4
The insulating film 17 such as a p-contact layer 12 is formed by ECR plasma CVD, photolithography and etching.
To the n-contact layer 4 excluding the side surfaces from the substrate to the n-crack prevention layer 5 and the electrode formation region. Then, on the exposed surface of the n-contact layer 4, for example, A
An n-electrode 16 made of u / Ti is formed, and a p-electrode 15 made of Au / Pd is formed on the p-contact layer 12.

【0089】最後に、例えばへき開により、ストライプ
状の電流通路13に沿った方向に共振器長300μmの
共振器構造を形成する。それにより、図1の構造を有す
る半導体レーザ素子が作製される。
Finally, a cavity structure having a cavity length of 300 μm is formed in the direction along the stripe-shaped current path 13 by cleavage, for example. Thus, a semiconductor laser device having the structure shown in FIG. 1 is manufactured.

【0090】なお、半導体レーザ素子の共振器面にSi
3 4 、SiO2 、Al2 3 、TiO2 等を積層した
誘電体多層膜等の端面高反射膜や低反射膜を形成しても
よい。
It should be noted that Si was applied to the cavity surface of the semiconductor laser device.
An end face high reflection film or a low reflection film such as a dielectric multilayer film in which 3 N 4 , SiO 2 , Al 2 O 3 , TiO 2 and the like are laminated may be formed.

【0091】(8)第8の実施例 第8の実施例の半導体レーザ素子は、図1の半導体レー
ザ素子と同じ構造を有し、以下に示すように窒化物系半
導体層の結晶成長方法が異なる。
(8) Eighth Embodiment The semiconductor laser device of the eighth embodiment has the same structure as the semiconductor laser device of FIG. 1, and the crystal growth method of the nitride-based semiconductor layer is as follows. different.

【0092】図1の半導体レーザ素子の構造において、
サファイア基板1の(0001)面上に、MOVPE法
により、少なくともバッファ層2を低温でかつアンドー
プGaN層3を高温で結晶成長させた後、他の層4〜1
2,14を例えばMBE法(分子線エピタキシ法)やH
VPE法(ハライド気相成長法)等のMOVPE法以外
の結晶成長方法で結晶成長させる。MQW発光層8の構
造は、上記の第1〜第7の実施例と同様である。
In the structure of the semiconductor laser device shown in FIG.
After crystal growth of at least the buffer layer 2 and the undoped GaN layer 3 at a low temperature and at a high temperature on the (0001) plane of the sapphire substrate 1 by the MOVPE method,
For example, MBE (molecular beam epitaxy) or H
The crystal is grown by a crystal growth method other than MOVPE such as VPE (halide vapor phase epitaxy). The structure of the MQW light emitting layer 8 is the same as in the first to seventh embodiments.

【0093】本実施例において、アンドープGaN層3
からp−コンタクト層12までの各層はウルツ鉱構造で
あり、窒化物系半導体の[0001]方向に成長してい
る。したがって、第1〜第7の実施例と同じ効果が得ら
れる。
In this embodiment, the undoped GaN layer 3
To p-contact layer 12 have a wurtzite structure and grow in the [0001] direction of the nitride-based semiconductor. Therefore, the same effects as those of the first to seventh embodiments can be obtained.

【0094】このように、サファイア基板1の(000
1)面上に、MOVPE法により低温でバッファ層2を
成長させた後に、引き続いて高温で窒化物系半導体層を
結晶成長させると、窒化物系半導体層は[0001]方
向に成長し、その後、結晶成長方法を変えても結晶成長
の方位は変化せず、[0001]方向に成長し続ける。
Thus, the (000) of the sapphire substrate 1
1) After the buffer layer 2 is grown on the surface by MOVPE at a low temperature and subsequently the crystal growth of the nitride-based semiconductor layer is performed at a high temperature, the nitride-based semiconductor layer grows in the [0001] direction. Even if the crystal growth method is changed, the crystal growth direction does not change and the crystal continues to grow in the [0001] direction.

【0095】(9)第9の実施例 第9の実施例の半導体レーザ素子は、図1の半導体レー
ザ素子と同じ構造を有し、以下に示すように、窒化物系
半導体層の結晶成長方法が異なる。
(9) Ninth Embodiment A semiconductor laser device according to a ninth embodiment has the same structure as the semiconductor laser device shown in FIG. 1, and a method for growing a nitride-based semiconductor layer will be described below. Are different.

【0096】図1の半導体レーザ素子の構造において、
サファイア基板1の(0001)面上に、MBE法によ
り、少なくともバッファ層2を低温でかつアンドープG
aN層3を高温で結晶成長させた後、他の層4〜12,
14を他の結晶成長方法(例えばHVPE法、MOVP
E法等)あるいは引き続きMBE法により結晶成長させ
る。
In the structure of the semiconductor laser device shown in FIG.
On the (0001) plane of the sapphire substrate 1, at least the buffer layer 2 is formed at a low temperature and undoped by MBE.
After crystal growth of the aN layer 3 at a high temperature, the other layers 4 to 12,
14 with another crystal growth method (for example, HVPE method, MOVP
E) etc. or crystal growth by MBE.

【0097】本実施例において、アンドープGaN層3
からp−コンタクト層12までの各層はウルツ鉱構造を
有し、窒化物系半導体の[000-1]方向に成長してい
る。このため、MQW発光層8の電位勾配の向きが第1
〜第8の実施例と反対になる。
In this embodiment, the undoped GaN layer 3
To p-contact layer 12 have a wurtzite structure and grow in the [000-1] direction of the nitride-based semiconductor. For this reason, the direction of the potential gradient of the MQW light emitting layer 8 is the first direction.
-It is the opposite of the eighth embodiment.

【0098】図22および図23は第9の実施例の半導
体レーザ素子におけるMQW発光層8のエネルギーバン
ド図である。
FIGS. 22 and 23 are energy band diagrams of the MQW light emitting layer 8 in the semiconductor laser device of the ninth embodiment.

【0099】図22に示すように、n型不純物として例
えばSiが障壁層8a中で量子井戸層8bの[000
1]方向側つまりn−第2クラッド層7側の界面と接す
る部分に多くドープされ、p型不純物とて例えばMgが
障壁層8a中で量子井戸層8bの[000-1]方向側つ
まりp−第1クラッド層9側の界面と接する部分に多く
ドープされ、変調ドーピング構造となっている。本実施
例では、n型不純物およびp型不純物のドーピング濃度
がほぼ等しい場合について示している。
As shown in FIG. 22, for example, Si as an n-type impurity has a thickness of [000] in the quantum well layer 8b in the barrier layer 8a.
1] direction side, that is, a portion in contact with the interface on the side of the n-second cladding layer 7 is heavily doped, and, for example, Mg as a p-type impurity in the barrier layer 8a in the [000-1] direction side of the quantum well layer 8b, that is -A portion in contact with the interface on the first cladding layer 9 side is heavily doped to form a modulation doping structure. This embodiment shows a case where the doping concentrations of the n-type impurity and the p-type impurity are substantially equal.

【0100】本実施例では、図23に示すように、電子
および正孔が補償され、ドーピングによるキャリアはほ
とんど発生しないが、イオン化したp型不純物とイオン
化したn型不純物とにより、圧電効果のために発生した
電位勾配が減少する。その結果、電流として注入された
電子と正孔との分離が抑制されるので、発光効率の低下
およびしきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 23, electrons and holes are compensated, and almost no carriers are generated by doping. However, due to an ionized p-type impurity and an ionized n-type impurity, a piezoelectric effect is generated. The potential gradient generated at the time decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0101】したがって、特に、MQW発光層8中にp
型不純物およびn型不純物の両方を添加する場合に、そ
れらのp型不純物およびn型不純物を不均一に添加する
ことにより、キャリアが補償されても、電位勾配が減少
する効果は大きい。また、MQW発光層8中に添加され
たp型不純物の濃度とn型不純物の濃度とがほぼ等しい
場合には、さらにキャリアが補償されやすいが、電位勾
配が減少する効果は大きい。
Therefore, in particular, pW
When both the p-type impurity and the n-type impurity are added, even if carriers are compensated by adding the p-type impurity and the n-type impurity unevenly, the effect of reducing the potential gradient is large. When the concentration of the p-type impurity and the concentration of the n-type impurity added to the MQW light emitting layer 8 are substantially equal, the carrier is more easily compensated, but the effect of reducing the potential gradient is large.

【0102】MQW発光層8の構造として、第1〜第7
の実施例の構造を用いる場合、第1〜第7の実施例と同
じ効果が得られる。
The structure of the MQW light-emitting layer 8 includes first to seventh
When the structure of the embodiment is used, the same effects as those of the first to seventh embodiments can be obtained.

【0103】上記第1〜第9の実施例では、基板として
サファイア基板1を用いているが、窒化物系半導体層が
ウルツ鉱構造であれば、スピネル、SiC、Si、Ga
As、GaP、InP、GaN等の基板を用いてもよ
い。
In the first to ninth embodiments, the sapphire substrate 1 is used as the substrate. However, if the nitride semiconductor layer has a wurtzite structure, spinel, SiC, Si, Ga
A substrate of As, GaP, InP, GaN, or the like may be used.

【0104】また、上記第1〜第9の実施例では、量子
井戸の閉じ込め方向(界面に垂直な方向)に伸長する歪
を有するウルツ鉱構造のMQW発光層8について説明し
たが、例えば、GaN基板上にAlGaNからなる量子
井戸層およびAlGaInNからなる障壁層を含むMQ
W発光層を形成した場合には、量子井戸の閉じ込め方向
(界面に垂直な方向)に圧縮する歪が発生する。この場
合には、圧電効果による電位勾配において[0001]
方向側の電位が高くなり、[000-1]方向側の電位が
低くなる。したがって、p型不純物またはn型不純物の
ドーピングの分布位置を量子井戸層の中心における(0
001)面に関して第1〜第9の実施例と反対にすれば
よい。
In the first to ninth embodiments, the MQW light emitting layer 8 having a wurtzite structure having a strain extending in the direction of confining the quantum well (perpendicular to the interface) has been described. MQ including a quantum well layer made of AlGaN and a barrier layer made of AlGaInN on a substrate
When the W light emitting layer is formed, strain compressing in the direction of confining the quantum well (direction perpendicular to the interface) occurs. In this case, the potential gradient due to the piezoelectric effect is [0001]
The potential on the direction side becomes higher, and the potential on the [000-1] direction side becomes lower. Therefore, the distribution position of the doping of the p-type impurity or the n-type impurity is (0) at the center of the quantum well layer.
The (001) plane may be reversed from the first to ninth embodiments.

【0105】さらに、ウルツ鉱型のZnSeを代表とす
るII−VI族化合物半導体を始めとするウルツ鉱構造また
は六方晶構造を有する半導体であれば同じ効果が得られ
る。ただし、II−VI族化合物半導体およびCuClを代
表とするI−VII 族化合物半導体の場合には、電位勾配
が逆になる。
The same effect can be obtained if the semiconductor has a wurtzite structure or a hexagonal structure, such as a II-VI compound semiconductor represented by wurtzite ZnSe. However, in the case of the II-VI compound semiconductor and the I-VII compound semiconductor represented by CuCl, the potential gradient is reversed.

【0106】加えて、量子井戸の閉じ込め方向として
は、歪により電位勾配の発生する方向であれば、量子井
戸層の面方位は(0001)面に限られるものではな
い。歪量子井戸の面方位が[0001]軸を面内に含む
面方位以外であれば、いかなる面方位でも、歪により電
位勾配が量子井戸の閉じ込め方向に発生する。すなわ
ち、歪量子井戸の面方位が一般式(HKL0)面で表さ
れる面方位以外であれば、いかなる面方位でも、圧電効
果が発生する。ここで、H、KおよびLは、H+K+L
=0を満足し、かつH=K=L=0を除く任意の数であ
る。上記の(HKL0)面は、例えば(1-100)面お
よび(11-20)面である。特に、(0001)面を主
面とする歪量子井戸において、量子井戸の閉じ込め方向
に電位勾配を発生させる圧電効果が最も大きい。なお、
歪により電位勾配の発生する量子井戸層の面方位につい
ては後述する。
In addition, the plane orientation of the quantum well layer is not limited to the (0001) plane as long as the potential well is confined in the direction in which a potential gradient occurs due to strain. As long as the plane orientation of the strained quantum well is other than the plane orientation including the [0001] axis in the plane, the potential causes a potential gradient in the confinement direction of the quantum well in any plane orientation. That is, as long as the plane orientation of the strained quantum well is other than the plane orientation represented by the general formula (HKL0), the piezoelectric effect is generated in any plane orientation. Here, H, K and L are H + K + L
= 0 and any number except H = K = L = 0. The (HKL0) plane is, for example, a (1-100) plane and a (11-20) plane. In particular, in a strained quantum well having a (0001) plane as a main surface, the piezoelectric effect of generating a potential gradient in the direction of confinement of the quantum well is the largest. In addition,
The plane orientation of the quantum well layer in which a potential gradient occurs due to strain will be described later.

【0107】(B)第2の実施の形態 第2の実施の形態の発光素子は、量子井戸層に歪を有す
る(111)面を主面とする閃亜鉛鉱構造のMQW発光
層を有する。量子井戸の閉じ込め方向(界面に垂直な方
向)に歪を有する場合、圧電効果により電位勾配が形成
される。
(B) Second Embodiment The light emitting device of the second embodiment has an MQW light emitting layer having a zinc blende structure with a (111) plane having a strain in a quantum well layer. If the quantum well has a strain in the confinement direction (direction perpendicular to the interface), a potential gradient is formed by the piezoelectric effect.

【0108】III −V族化合物半導体において、量子井
戸の面内方向(界面に平行な方向)に引張り歪を有し、
量子井戸の閉じ込め方向(界面に垂直な方向)に圧縮す
る歪を有する場合、圧電効果のために発生した電位勾配
において[111]方向側の電位が高く、[-1-1-1]方
向側の電位が低い。この電位勾配を減少させるために
は、p型不純物を量子井戸層中の[111]方向側の部
分に多くドープし、または障壁層中で量子井戸層の[1
11]方向側の界面と接する部分に多くドープする。あ
るいは、n型不純物を量子井戸層中の[-1-1-1]方向側
の部分に多くドープし、または障壁層中で量子井戸層の
[-1-1-1]方向側の界面と接する部分に多くドープす
る。
The III-V compound semiconductor has a tensile strain in the in-plane direction of the quantum well (direction parallel to the interface),
In the case where the strain compresses in the direction of confinement of the quantum well (direction perpendicular to the interface), the potential in the [111] direction is high in the potential gradient generated due to the piezoelectric effect, and the potential in the [-1-1-1] direction is high. Is low. In order to reduce this potential gradient, p-type impurities are heavily doped in the [111] direction side of the quantum well layer, or [1] of the quantum well layer in the barrier layer.
11] A large amount of doping is applied to a portion in contact with the interface on the direction side. Alternatively, an n-type impurity is heavily doped into the [-1-1-1] direction portion of the quantum well layer, or is connected to the [-1-1-1] direction interface of the quantum well layer in the barrier layer. Heavily dope the contacting parts.

【0109】逆に、III −V族化合物半導体において、
量子井戸の面内方向(界面に平行な方向)に圧縮歪を有
し、量子井戸の閉じ込め方向(界面に垂直な方向)に伸
長する歪を有する場合、圧電効果のために発生した電位
勾配において[-1-1-1]方向側の電位が高く、[11
1]方向側の電位が低い。この電位勾配を減少させるた
めには、p型不純物を量子井戸層中の[-1-1-1]方向側
の部分に多くドープし、または障壁層中で量子井戸層の
[-1-1-1]方向側の界面と接する部分に多くドープす
る。あるいは、n型不純物を量子井戸層中の[111]
方向側の部分に多くドープし、または障壁層中で量子井
戸層の[111]方向側の界面と接する部分に多くドー
プする。
Conversely, in a III-V group compound semiconductor,
When the strain has a compressive strain in the in-plane direction of the quantum well (direction parallel to the interface) and a strain that extends in the confinement direction of the quantum well (direction perpendicular to the interface), the potential gradient generated due to the piezoelectric effect is The potential on the [-1-1-1] direction side is high,
1] The potential on the direction side is low. In order to reduce this potential gradient, p-type impurities are heavily doped into the [-1-1-1] direction part of the quantum well layer, or [-1-1] of the quantum well layer is formed in the barrier layer. -1] Dope heavily into the portion in contact with the interface on the direction side. Alternatively, an n-type impurity is added to [111] in the quantum well layer.
The portion on the direction side is heavily doped, or the portion in the barrier layer that contacts the interface on the [111] direction side of the quantum well layer is heavily doped.

【0110】一方、II−VI族化合物半導体およびI−VI
I 族化合物半導体において、量子井戸の面内方向(界面
に平行な方向)に引張り歪を有し、量子井戸の閉じ込め
方向(界面に垂直な方向)に圧縮する歪を有する場合、
圧電効果のために発生した電位勾配において[-1-1-1]
方向側の電位が高く、[111]方向側の電位が低い。
この電位勾配を減少させるためには、p型不純物を量子
井戸層中の[-1-1-1]方向側の部分に多くドープし、ま
たは障壁層中で量子井戸層の[-1-1-1]方向側の界面と
接する部分に多くドープする。あるいは、n型不純物を
量子井戸層中の[111]方向側の部分に多くドープ
し、または障壁層中で量子井戸層の[111]方向側の
界面と接する部分に多くドープする。
On the other hand, II-VI compound semiconductors and I-VI
When a group I compound semiconductor has tensile strain in the in-plane direction of the quantum well (direction parallel to the interface) and compressive strain in the confinement direction of the quantum well (direction perpendicular to the interface),
[-1-1-1] in the potential gradient generated due to the piezoelectric effect
The potential on the direction side is high, and the potential on the [111] direction side is low.
In order to reduce this potential gradient, p-type impurities are heavily doped into the [-1-1-1] direction part of the quantum well layer, or [-1-1] of the quantum well layer is formed in the barrier layer. -1] Dope heavily into the portion in contact with the interface on the direction side. Alternatively, an n-type impurity is heavily doped into a portion of the quantum well layer on the [111] side, or a portion of the barrier layer which is in contact with an interface of the quantum well layer on the [111] side.

【0111】逆に、II−VI族化合物半導体およびI−VI
I 族化合物半導体において、量子井戸の面内方向(界面
に平行な方向)に圧縮歪を有し、量子井戸の閉じ込め方
向(界面に垂直な方向)に伸長する歪を有する場合、圧
電効果のために発生した電位勾配において[111]方
向側の電位が高く、[-1-1-1]方向側の電位が低い。こ
の電位勾配を減少させるためには、p型不純物を量子井
戸層中の[111]方向側の部分に多くドープし、また
は障壁層中で量子井戸層の[111]方向側の界面と接
する部分に多くドープする。あるいは、n型不純物を量
子井戸層中の[-1-1-1]方向側の部分に多くドープし、
または障壁層中で量子井戸層の[-1-1-1]方向側の界面
と接する部分に多くドープする。
Conversely, II-VI compound semiconductors and I-VI
In the case of a Group I compound semiconductor that has a compressive strain in the in-plane direction of the quantum well (direction parallel to the interface) and a strain that extends in the confinement direction of the quantum well (direction perpendicular to the interface), the piezoelectric effect occurs. The potential in the [111] direction is high and the potential in the [-1-1-1] direction is low. In order to reduce this potential gradient, a p-type impurity is heavily doped into the [111] direction side portion of the quantum well layer, or a portion of the barrier layer which is in contact with the [111] direction interface of the quantum well layer. Dope a lot. Alternatively, a large amount of an n-type impurity is doped in the [-1-1-1] direction side of the quantum well layer,
Alternatively, a portion of the barrier layer that is in contact with the interface on the [-1-1-1] direction side of the quantum well layer is heavily doped.

【0112】量子井戸の閉じ込め方向としては、歪によ
り電位勾配の発生する方向であれば、量子井戸層の面方
位は(111)面と等価な面方位に限られるものではな
い。歪量子井戸の面方位が[100]軸を面内に含む面
方位およびこれと等価な面方位以外であれば、いかなる
面方位でも、歪により電位勾配が量子井戸の閉じ込め方
向に発生する。すなわち、歪量子井戸の面方位が一般式
(0MN)面で表される面方位およびこれと等価な面方
位以外であれば、いかなる面方位でも、圧電効果が発生
する。ここで、MおよびNは、M=N=0を除く任意の
数である。上記の(0MN)面は、例えば(001)面
および(011)面である。特に、(111)面を主面
とする歪量子井戸において、量子井戸の閉じ込め方向に
電位勾配を発生させる圧電効果が最も大きい。なお、歪
により電位勾配の発生する量子井戸層の面方位について
は後述する。
The direction of confinement of the quantum well is not limited to the plane orientation equivalent to the (111) plane as long as the potential gradient is generated due to strain. If the plane orientation of the strained quantum well is other than the plane orientation including the [100] axis in the plane and its equivalent plane orientation, the potential gradient is generated in the confinement direction of the quantum well due to the strain in any plane orientation. That is, as long as the plane orientation of the strained quantum well is other than the plane orientation represented by the general formula (0MN) and its equivalent plane orientation, the piezoelectric effect is generated in any plane orientation. Here, M and N are arbitrary numbers except M = N = 0. The (0MN) plane is, for example, a (001) plane and a (011) plane. In particular, in a strained quantum well having a (111) plane as a main surface, the piezoelectric effect of generating a potential gradient in the direction of confinement of the quantum well is the largest. The plane orientation of the quantum well layer where a potential gradient occurs due to strain will be described later.

【0113】(10)第10の実施例 図24は本発明の第10の実施例における埋め込みリッ
ジ構造のAlGaInP系半導体レーザ素子の構造を示
す断面図である。図25および図26は第10の実施例
の半導体レーザ素子におけるMQW発光層のエネルギー
バンド図である。
(10) Tenth Embodiment FIG. 24 is a sectional view showing the structure of an AlGaInP semiconductor laser device having a buried ridge structure according to a tenth embodiment of the present invention. FIGS. 25 and 26 are energy band diagrams of the MQW light emitting layer in the semiconductor laser device of the tenth embodiment.

【0114】図24において、n−GaAs基板21
は、面方位が(111)Aの結晶成長面を有する。n−
GaAs基板21上にn−Ga0.51In0.49Pからなる
n−バッファ層22、n−(Al0.7 Ga0.3 0.51
0.49Pからなるn−クラッド層23、およびMQW発
光層24が順に形成されている。
In FIG. 24, n-GaAs substrate 21
Has a crystal growth plane with a plane orientation of (111) A. n-
Consisting n-Ga 0.51 In 0.49 P on the GaAs substrate 21 n-buffer layer 22, n- (Al 0.7 Ga 0.3 ) 0.51 I
An n-cladding layer 23 made of n 0.49 P and an MQW light emitting layer 24 are sequentially formed.

【0115】MQW発光層24は、図25に示すよう
に、(Al0.5 Ga0.5 0.51In0. 49Pからなる光ガ
イド層24c上に(Al0.5 Ga0.5 0.45In0.55
からなる5層の圧縮歪障壁層24aおよびGa0.6 In
0.4 Pからなる4層の引張り歪井戸層24bが交互に積
層されてなる。
[0115] MQW light-emitting layer 24, as shown in FIG. 25, (Al 0.5 Ga 0.5) 0.51 In 0. 49 to the light guide layer 24c made of P (Al 0.5 Ga 0.5) 0.45 In 0.55 P
Of five compression-strain barrier layers 24a and Ga 0.6 In
Four tensile strain well layers 24b of 0.4 P are alternately stacked.

【0116】MQW発光層24上には、(Al0.57Ga
0.430.51In0.49Pからなる光ガイド層25および多
重量子障壁層26が順に形成されている。多重量子障壁
層26は、Ga0.51In0.49Pからなる10層の井戸層
および(Al0.7 Ga0.3 0.51In0.49Pからなる1
0層の障壁層が交互に積層されてなる。この多重量子障
壁層26は、温度特性の改善のために設けられている。
On the MQW light emitting layer 24, (Al0.57Ga
0.43)0.51In0.49The light guide layer 25 made of P
Quantum barrier layers 26 are sequentially formed. Multiple quantum barrier
Layer 26 comprises Ga0.51In0.4910 well layers of P
And (Al0.7Ga0.3) 0.51In0.491 consisting of P
Zero barrier layers are alternately stacked. This multiple quantum disorder
The wall layer 26 is provided for improving temperature characteristics.

【0117】多重量子障壁層26上には、p−(Al
0.7 Ga0.3 0.51In0.49Pからなるp−クラッド層
27が形成されている。p−クラッド層27の上部領域
はメサエッチング等によりストライプ状のリッジ部に形
成されている。リッジ部の幅は5μmである。p−クラ
ッド層27のリッジ部上にはp−Ga0.51In0.49Pか
らなるp−コンタクト層28が形成されている。
On the multiple quantum barrier layer 26, p- (Al
A p-cladding layer 27 made of 0.7 Ga 0.3 ) 0.51 In 0.49 P is formed. The upper region of the p-cladding layer 27 is formed in a stripe-shaped ridge portion by mesa etching or the like. The width of the ridge is 5 μm. A p-contact layer 28 of p-Ga 0.51 In 0.49 P is formed on the ridge of the p-cladding layer 27.

【0118】p−クラッド層27の両側には、n−Ga
Asからなるn−電流ブロック層29が形成され、p−
コンタクト層28上およびn−電流ブロック層29上に
はp−GaAsからなるp−キャップ層30が形成され
ている。n−GaAs基板21の下面にn電極32が形
成され、p−キャップ層30の上面にp電極31が形成
されている。
On both sides of the p-cladding layer 27, n-Ga
An n-current blocking layer 29 made of As is formed,
On the contact layer 28 and the n-current blocking layer 29, a p-cap layer 30 made of p-GaAs is formed. An n-electrode 32 is formed on the lower surface of the n-GaAs substrate 21, and a p-electrode 31 is formed on the upper surface of the p-cap layer 30.

【0119】表1に図24の半導体レーザ素子における
各層の材料および膜厚を示す。
Table 1 shows the material and thickness of each layer in the semiconductor laser device of FIG.

【0120】[0120]

【表1】 [Table 1]

【0121】この半導体レーザ素子において、n−Ga
As基板21上の各層22〜30はMOCVD法(有機
金属化学的気相成長法)等により形成される。
In this semiconductor laser device, n-Ga
The layers 22 to 30 on the As substrate 21 are formed by MOCVD (metal organic chemical vapor deposition) or the like.

【0122】圧縮歪障壁層24aの格子定数はn−Ga
As基板21の格子定数よりも大きく設定されている。
それにより、圧縮歪障壁層24aはn−GaAs基板2
1に対して圧縮歪を有する。引張り歪井戸層24bの格
子定数はn−GaAs基板21の格子定数よりも小さく
設定されている。それにより、引張り歪井戸層24bは
n−GaAs基板21に対して引張り歪を有する。
The lattice constant of the compressive strain barrier layer 24a is n-Ga
It is set larger than the lattice constant of the As substrate 21.
As a result, the compressive strain barrier layer 24a becomes the n-GaAs substrate 2
1 has a compressive strain. The lattice constant of the tensile strain well layer 24b is set smaller than the lattice constant of the n-GaAs substrate 21. Thereby, the tensile strain well layer 24b has a tensile strain with respect to the n-GaAs substrate 21.

【0123】図25に示すように、n型不純物として例
えばSeが圧縮歪障壁層24a中で引張り歪井戸層24
bの[-1-1-1]方向側つまり光ガイド層24c側の界面
と接する部分に多くドープされ、p型不純物として例え
ばZnが圧縮歪障壁層24a中で引張り歪井戸層24b
の[111]方向側つまり光ガイド層25側の界面と接
する部分に多くドープされ、変調ドーピング構造となっ
ている。本実施例では、n型不純物およびp型不純物の
ドーピング濃度がほぼ等しい場合について示している。
As shown in FIG. 25, for example, Se as an n-type impurity is formed in the tensile strain well layer 24 in the compressive strain barrier layer 24a.
b is heavily doped in the [1-1-1] direction side, that is, the portion in contact with the interface on the light guide layer 24c side, and Zn as a p-type impurity is included in the tensile strain well layer 24b in the compressive strain barrier layer 24a.
Is heavily doped in the [111] direction side, that is, the portion in contact with the interface on the light guide layer 25 side, to form a modulation doping structure. This embodiment shows a case where the doping concentrations of the n-type impurity and the p-type impurity are substantially equal.

【0124】なお、本実施例では、MQW発光層24中
の量子井戸面内に関して井戸層24bが引張り歪を有
し、障壁層24aが圧縮歪を有するため、障壁層24a
には井戸層24bとは反対の電位勾配が発生する。
In this embodiment, since the well layer 24b has a tensile strain and the barrier layer 24a has a compressive strain in the plane of the quantum well in the MQW light emitting layer 24, the barrier layer 24a
Generates a potential gradient opposite to that of the well layer 24b.

【0125】本実施例では、図26に示すように、電子
および正孔が補償され、ドーピングによるキャリアはほ
とんど発生しないが、イオン化したp型不純物とイオン
化したn型不純物とにより引張り歪井戸層24bの電位
勾配が減少する。その結果、電流として注入された電子
と正孔との分離が抑制されるので、発光効率の低下およ
びしきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 26, electrons and holes are compensated, and almost no carriers are generated by doping. However, the tensile strain well layer 24b is formed by ionized p-type impurities and ionized n-type impurities. Of the electric potential decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0126】(11)第11の実施例 図27は本発明の第11の実施例におけるZnSe系半
導体レーザ素子の構造を示す断面図である。図28およ
び図29は第11の実施例の半導体レーザ素子における
MQW発光層のエネルギーバンド図である。
(11) Eleventh Embodiment FIG. 27 is a sectional view showing the structure of a ZnSe-based semiconductor laser device according to an eleventh embodiment of the present invention. FIGS. 28 and 29 are energy band diagrams of the MQW light emitting layer in the semiconductor laser device of the eleventh embodiment.

【0127】図27において、n−GaAs基板41の
(111)B面上に、n−GaAsからなるn−第1バ
ッッファ層42、n−ZnSeからなるn−第2バッフ
ァ層43、n−Zn0.9 Mg0.1 0.15Se0.85からな
るn−クラッド層44、およびMQW発光層45が順に
形成されている。
In FIG. 27, on the (111) B plane of the n-GaAs substrate 41, an n-first buffer layer 42 made of n-GaAs, an n-second buffer layer 43 made of n-ZnSe, and n-Zn An n-cladding layer 44 made of 0.9 Mg 0.1 S 0.15 Se 0.85 and an MQW light emitting layer 45 are sequentially formed.

【0128】MQW発光層45は、図28に示すよう
に、ZnS0.1 Se0.9 からなる5層の引張り歪障壁層
45aおよびZn0.7 Cd0.3 Seからなる4層の圧縮
歪井戸層45bが交互に積層されてなる。
As shown in FIG. 28, the MQW light emitting layer 45 has five tensile strain barrier layers 45a made of ZnS 0.1 Se 0.9 and four compressive strain well layers 45b made of Zn 0.7 Cd 0.3 Se alternately stacked. Be done.

【0129】MQW発光層45上には、p−Zn0.9
0.1 0.15Se0.85からなるp−クラッド層46が形
成されている。p−クラッド層46の上部領域はストラ
イプ状のリッジ部となっている。
On the MQW light emitting layer 45, p-Zn 0.9 M
A p-cladding layer 46 made of g 0.1 S 0.15 Se 0.85 is formed. The upper region of the p-cladding layer 46 is a stripe-shaped ridge.

【0130】p−クラッド層46のリッジ部上には、p
−ZnSeからなるp−コンタクト層48が形成され、
p−クラッド層46のリッジ部およびp−コンタクト層
48の両側にはSiO2 膜47が形成されている。n−
GaAs基板41の下面にn電極50が形成され、p−
コンタクト層48上およびSiO2 層47上にp電極4
9が形成されている。
On the ridge portion of the p-cladding layer 46, p
A p-contact layer 48 made of -ZnSe is formed;
SiO 2 films 47 are formed on both sides of the ridge portion of the p-cladding layer 46 and the p-contact layer 48. n-
An n-electrode 50 is formed on the lower surface of the GaAs substrate 41, and a p-
P electrode 4 on contact layer 48 and SiO 2 layer 47
9 are formed.

【0131】表2に図27の半導体レーザ素子における
各層の材料および膜厚を示す。
Table 2 shows the material and thickness of each layer in the semiconductor laser device of FIG.

【0132】[0132]

【表2】 [Table 2]

【0133】図28に示すように、n型不純物として例
えばClが引張り歪障壁層45a中で圧縮歪井戸層45
bの[-1-1-1]方向側つまりp−クラッド層46側の界
面と接する部分に多くドープされ、p型不純物として例
えば窒素が引張り歪障壁層45a中で圧縮歪井戸層45
bの[111]方向側つまりn−クラッド層44側の界
面と接する部分に多くドープされ、変調ドーピング構造
となっている。本実施例では、n型不純物およびp型不
純物のドーピング濃度がほぼ等しい場合について示して
いる。
As shown in FIG. 28, for example, Cl is compressed as an n-type impurity in the compressive strain well layer 45 in the tensile strain barrier layer 45a.
b is heavily doped in the [-1-1-1] direction side, that is, the portion in contact with the interface on the p-cladding layer 46 side, and, for example, nitrogen as a p-type impurity is formed in the tensile strain barrier layer 45a.
A large portion is doped in the [111] direction side of b, that is, the portion in contact with the interface on the n-cladding layer 44 side, thereby forming a modulation doping structure. This embodiment shows a case where the doping concentrations of the n-type impurity and the p-type impurity are substantially equal.

【0134】なお、本実施例では、MQW発光層45中
の量子井戸面内に関して井戸層45bが圧縮歪を有し、
障壁層45aが引張り歪を有するため、障壁層45aに
は井戸層45bとは反対の電位勾配が発生する。
In the present embodiment, the well layer 45b has a compressive strain in the plane of the quantum well in the MQW light emitting layer 45,
Since the barrier layer 45a has a tensile strain, a potential gradient opposite to that of the well layer 45b is generated in the barrier layer 45a.

【0135】本実施例では、図29に示すように、電子
および正孔が補償され、ドーピングによるキャリアがほ
とんど発生しないが、イオン化したp型不純物とイオン
化したn型不純物とにより圧縮歪井戸層45bの電位勾
配が減少する。その結果、電流として注入された電子と
正孔との分離が抑制されるので、発光効率の低下および
しきい値電流の上昇が抑制される。
In this embodiment, as shown in FIG. 29, electrons and holes are compensated and almost no carriers are generated by doping. However, the compressive strain well layer 45b is formed by ionized p-type impurities and ionized n-type impurities. Of the electric potential decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0136】(C)第3の実施の形態 第3の実施の形態の発光素子は、量子細線構造または量
子箱構造のMQW発光層を有する。
(C) Third Embodiment The light emitting device of the third embodiment has an MQW light emitting layer having a quantum wire structure or a quantum box structure.

【0137】(12)第12の実施例 図30〜図33は第12の実施例における半導体レーザ
素子の製造方法を示し、図30は模式的工程断面図、図
31はMQW発光層の拡大断面図、図32(a),
(b)は量子細線が形成されたMQW発光層のそれぞれ
拡大断面図および模式的平面図、図33は量子細線構造
のMQW発光層の拡大断面図、図34は模式的工程断面
図である。
(12) Twelfth Embodiment FIGS. 30 to 33 show a method of manufacturing a semiconductor laser device according to a twelfth embodiment. FIG. 30 is a schematic sectional view of a process, and FIG. 31 is an enlarged sectional view of an MQW light emitting layer. FIG. 32, FIG.
(B) is an enlarged sectional view and a schematic plan view of the MQW light emitting layer on which the quantum wire is formed, FIG. 33 is an enlarged sectional view of the MQW light emitting layer having the quantum wire structure, and FIG. 34 is a schematic process sectional view.

【0138】まず、図30に示すように、図17の工程
と同様にして、サファイア基板1の(0001)面上
に、MOVPE法により、バッファ層2、アンドープG
aN層3、n−コンタクト層4、n−クラック防止層
5、n−第1クラッド層6、n−第2クラッド層7およ
びMQW発光層8を成長させる。
First, as shown in FIG. 30, the buffer layer 2 and the undoped G layer are formed on the (0001) plane of the sapphire
The aN layer 3, the n-contact layer 4, the n-crack preventing layer 5, the n-first cladding layer 6, the n-second cladding layer 7, and the MQW light emitting layer 8 are grown.

【0139】図31に示すように、MQW発光層8は、
複数の障壁層8aと複数の量子井戸層8bとが交互に積
層されてなる。MQW発光層8への不純物のドーピング
方法は、第1〜第7の実施例と同様である。
As shown in FIG. 31, the MQW light emitting layer 8
A plurality of barrier layers 8a and a plurality of quantum well layers 8b are alternately stacked. The method of doping the MQW light emitting layer 8 with impurities is the same as in the first to seventh embodiments.

【0140】次に、図32に示すように、集束イオンビ
ーム(FIB)等により、MQW発光層8の一部をn−
第2クラッド層7に達するまで線状に削り、MQW発光
層8を線状に加工する。MQW発光層8の残存する部分
の幅は例えば5nm程度であり、FIBにより削った部
分の幅は例えば20nm程度とする。
Next, as shown in FIG. 32, a part of the MQW light emitting layer 8 is n-typed by a focused ion beam (FIB) or the like.
The MQW light emitting layer 8 is linearly cut until it reaches the second cladding layer 7 and is processed linearly. The width of the remaining portion of the MQW light emitting layer 8 is, for example, about 5 nm, and the width of the portion cut by the FIB is, for example, about 20 nm.

【0141】その後、図33に示すように、MQW発光
層8をアンドープGaN層8cで埋め込む。それによ
り、量子細線構造を有するMQW発光層80が形成され
る。
Thereafter, as shown in FIG. 33, the MQW light emitting layer 8 is embedded with an undoped GaN layer 8c. Thus, an MQW light emitting layer 80 having a quantum wire structure is formed.

【0142】さらに、図34に示すように、MQW発光
層80上に、図17の工程と同様にして、MOVPE法
により、p−第1クラッド層9、p−第2クラッド層1
0およびp−キャップ層11を順に成長させる。以後の
工程は、図18〜図21に示した工程と同様である。
Further, as shown in FIG. 34, the p-first cladding layer 9 and the p-second cladding layer 1 are formed on the MQW light-emitting layer 80 by MOVPE in the same manner as in the step of FIG.
The 0 and p-cap layers 11 are grown in sequence. Subsequent steps are the same as the steps shown in FIGS.

【0143】本実施例の半導体レーザ素子では、量子細
線構造を有するMQW発光層80において、基板上の結
晶成長方向に電位勾配が発生する。そこで、第1〜第7
の実施例と同様に、基板上の結晶成長方向に関して不純
物を不均一にドープする。それにより、量子細線構造の
MQW発光層80において発生した電位勾配が減少す
る。その結果、電流として注入された電子と正孔との分
離が抑制されるので、発光効率の低下およびしきい値電
流の上昇が抑制される。
In the semiconductor laser device of this example, a potential gradient is generated in the MQW light emitting layer 80 having the quantum wire structure in the crystal growth direction on the substrate. Therefore, the first to seventh
In the same manner as in the first embodiment, impurities are non-uniformly doped in the crystal growth direction on the substrate. Thus, the potential gradient generated in the MQW light emitting layer 80 having the quantum wire structure is reduced. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0144】(13)第13の実施例 図35は第13の実施例における半導体レーザ素子の量
子箱構造のMQW発光層の拡大断面図および拡大平面図
である。図30、図31、図33および図34を参照し
ながら第13の実施例における半導体レーザ素子の製造
方法を説明する。
(13) Thirteenth Embodiment FIG. 35 is an enlarged sectional view and an enlarged plan view of an MQW light emitting layer having a quantum box structure of a semiconductor laser device according to a thirteenth embodiment. A method for manufacturing a semiconductor laser device according to the thirteenth embodiment will be described with reference to FIGS. 30, 31, 33, and 34.

【0145】まず、図30に示すように、図17の工程
と同様にして、サファイア基板1の(0001)面上
に、MOVPE法により、バッファ層2、アンドープの
GaN層3、n−コンタクト層4、n−クラック防止層
5、n−第1クラッド層6、n−第2クラッド層7およ
びMQW発光層8を成長させる。
First, as shown in FIG. 30, a buffer layer 2, an undoped GaN layer 3, and an n-contact layer are formed on the (0001) plane of the sapphire substrate 1 by MOVPE in the same manner as in the step of FIG. 4. The n-crack preventing layer 5, the n-first cladding layer 6, the n-second cladding layer 7, and the MQW light emitting layer 8 are grown.

【0146】図31に示すように、MQW発光層8は、
複数の障壁層8aと複数の量子井戸層8bとが交互に積
層されてなる。MQW発光層8への不純物のドーピング
方法は、第1〜第7の実施例と同様である。
As shown in FIG. 31, the MQW light emitting layer 8
A plurality of barrier layers 8a and a plurality of quantum well layers 8b are alternately stacked. The method of doping the MQW light emitting layer 8 with impurities is the same as in the first to seventh embodiments.

【0147】次に、図35に示すように、集束イオンビ
ーム(FIB)等により、MQW発光層8の一部をn−
第1クラッド層7に達するまで格子状に削り、MQW発
光層8を箱状に加工する。MQW発光層8の残存する部
分の幅は例えば6nm程度であり、FIBにより削った
部分の幅は例えば20nm程度とする。
Next, as shown in FIG. 35, a part of the MQW light emitting layer 8 is n-typed by a focused ion beam (FIB) or the like.
The MQW light-emitting layer 8 is cut into a box shape until the first clad layer 7 is reached. The width of the remaining portion of the MQW light emitting layer 8 is, for example, about 6 nm, and the width of the portion cut by the FIB is, for example, about 20 nm.

【0148】その後、図33に示すように、MQW発光
層8をアンドープGaN層8cで埋め込む。それによ
り、量子箱構造を有するMQW発光層80が形成され
る。
Thereafter, as shown in FIG. 33, the MQW light emitting layer 8 is embedded with an undoped GaN layer 8c. Thus, an MQW light emitting layer 80 having a quantum box structure is formed.

【0149】さらに、図34に示すように、MQW発光
層80上に、図17の工程と同様にして、MOVPE法
により、p−第1クラッド層9、p−第2クラッド層1
0およびp−キャップ層11を順に成長させる。以後の
工程は、図18〜図21に示した工程と同様である。
Further, as shown in FIG. 34, the p-first cladding layer 9 and the p-second cladding layer 1 are formed on the MQW light emitting layer 80 by MOVPE in the same manner as in the step of FIG.
The 0 and p-cap layers 11 are grown in sequence. Subsequent steps are the same as the steps shown in FIGS.

【0150】本実施例の半導体レーザ素子では、量子箱
構造を有するMQW発光層80において、基板上の結晶
成長方向に電位勾配が発生する。そこで、第1〜第7の
実施例と同様に、基板上の結晶成長方向に関して不純物
を不均一にドープする。それにより、量子箱構造のMQ
W発光層80において発生した電位勾配が減少する。そ
の結果、電流として注入された電子と正孔との分離が抑
制されるので、発光効率の低下およびしきい値電流の上
昇が抑制される。
In the semiconductor laser device of this embodiment, a potential gradient is generated in the MQW light emitting layer 80 having the quantum box structure in the crystal growth direction on the substrate. Therefore, as in the first to seventh embodiments, the impurity is non-uniformly doped in the crystal growth direction on the substrate. Thereby, the MQ of the quantum box structure
The potential gradient generated in the W light emitting layer 80 decreases. As a result, the separation of electrons and holes injected as current is suppressed, so that a decrease in luminous efficiency and an increase in threshold current are suppressed.

【0151】なお、量子細線構造および量子箱構造の発
光層80において、電位勾配の発生する方向は、基板上
の結晶成長方向に限らない。基板の面方位、量子細線あ
るいは量子箱の方位、量子細線あるいは量子箱の形状等
により、基板の面内方向に電位勾配が発生する場合があ
る。このような場合には、イオン注入等の方法で、基板
の面内方向に関してドーピングを不均一にすればよい。
In the light emitting layer 80 having the quantum wire structure and the quantum box structure, the direction in which the potential gradient occurs is not limited to the crystal growth direction on the substrate. Depending on the plane orientation of the substrate, the orientation of the quantum wire or quantum box, the shape of the quantum wire or quantum box, a potential gradient may be generated in the in-plane direction of the substrate. In such a case, doping may be made non-uniform in the in-plane direction of the substrate by a method such as ion implantation.

【0152】なお、上記第1〜第13の実施例では、本
発明を半導体レーザ素子に適用した場合について説明し
たが、本発明は、発光ダイオード等の他の発光素子にも
適用することができる。
Although the first to thirteenth embodiments have described the case where the present invention is applied to a semiconductor laser device, the present invention can be applied to other light emitting devices such as light emitting diodes. .

【0153】○歪により電位勾配の発生する量子井戸層
の面方位 量子井戸の閉じ込め方向の分極は、PIEZOELECTRICITY V
ol. 1(New Revised Edition) by W.G.CADY Dover Publi
cations, Inc. New York 1964 等の文献にしたがって、
計算することができる。
The plane orientation of the quantum well layer in which a potential gradient is generated due to strain The polarization in the confinement direction of the quantum well is determined by PIEZOELECTRICITY V
ol. 1 (New Revised Edition) by WGCADY Dover Publi
According to literature such as cations, Inc. New York 1964,
Can be calculated.

【0154】図36において、z軸を量子井戸の閉じ込
め方向とする。XYZ座標系をZ軸を回転軸として角度
α回転させる。回転後の座標軸は、X軸がξ軸に移り、
Y軸がy軸に移る。
In FIG. 36, the z-axis is the direction of confinement of the quantum well. The XYZ coordinate system is rotated by an angle α using the Z axis as a rotation axis. As for the coordinate axes after rotation, the X axis moves to the ξ axis,
The Y axis moves to the y axis.

【0155】ξyZ座標系をy軸を回転軸として角度β
回転させる。回転後の座標軸は、ξ軸がx軸に移り、Z
軸がz軸に移る。
Ξ The y β coordinate system is defined as an angle β with the y axis as a rotation axis.
Rotate. After the rotation, the 回 転 axis moves to the x axis,
The axis moves to the z-axis.

【0156】ウルツ鉱型結晶では、X軸を結晶の[2-1
-10]軸とし、Y軸を[01-10]軸とし、Z軸を[0
001]軸とする。また、閃亜鉛鉱型結晶では、X軸を
結晶の[100]軸とし、Y軸を[010]軸とし、Z
軸を[001]軸とする。
In the wurtzite-type crystal, the X axis is defined as [2-1] of the crystal.
-10] axis, the Y axis is [01-10] axis, and the Z axis is [0
001] axis. In the zinc blende type crystal, the X axis is the [100] axis of the crystal, the Y axis is the [010] axis, and the Z axis is the Z axis.
Let the axis be the [001] axis.

【0157】ここで、z軸方向の分極をPz とし、歪テ
ンソルをεxx、εyy、εyz、εxz、εxyとし、圧電係数
(piezoelectric stress coefficients )をe31
33、e 15、e14とする。
Here, the polarization in the z-axis direction is PzAnd distortion
Εxx, Εyy, Εyz, Εxz, ΕxyAnd the piezoelectric coefficient
(Piezoelectric stress coefficients)31,
e33, E 15, E14And

【0158】第1〜第11の実施例のような通常の量子
井戸構造では電位勾配はz軸方向の分極Pz に比例し、
εxx=εyy、εyz=εxz=εxy=0であり、εxxとεzz
の符号が異なる。
In the ordinary quantum well structure as in the first to eleventh embodiments, the potential gradient is proportional to the polarization P z in the z-axis direction.
ε xx = ε yy , ε yz = ε xz = ε xy = 0, and ε xx and ε zz
Are different.

【0159】ウルツ鉱型結晶では、z軸方向の分極Pz
は次式で表される。 Pz =εxxcosβ(e31cos2 β+e33sin2 β−e15sin2 β)+ εyy31cosβ+εzzcosβ(e31sin2 β+e33cos2 β+e15si n2 β)+εxzsinβ(2e31cos2 β−2e33cos2 β+e15sin2 β)・・・(1) z軸方向の電極Pz はαに無関係である。上式(1)か
ら、ウルツ鉱型結晶では、例えば角度βが90°となる
場合に、z軸方向の分極Pz が0となる。すなわち、図
36のz軸がXY平面上にある場合に量子井戸の閉じ込
め方向に歪による電位勾配が発生しない。したがって、
前述したように、一般式(HKL0)面(H、Kおよび
Lは、H+K+L=0を満足し、、かつH=K=L=0
を除く任意の数)で表される面方位では、量子井戸の閉
じ込め方向に電位勾配が発生せず、それ以外の面方位で
は量子井戸の閉じ込め方向に電位勾配が発生する。
In a wurtzite crystal, the polarization P z in the z-axis direction is
Is represented by the following equation. P z = ε xx cos β (e 31 cos 2 β + e 33 sin 2 β-e 15 sin 2 β) + ε yy e 31 cos β + ε zz cos β (e 31 sin 2 β + e 33 cos 2 β + e 15 sign 2 β) + ε xz sin β (2e 31 cos 2 β-2e 33 cos 2 β + e 15 sin 2 β) (1) The electrode P z in the z-axis direction is independent of α. From the above equation (1), in the wurtzite crystal, for example, when the angle β is 90 °, the polarization P z in the z-axis direction becomes 0. That is, when the z-axis in FIG. 36 is on the XY plane, no potential gradient occurs due to strain in the confinement direction of the quantum well. Therefore,
As described above, the plane (H, K, and L) of the general formula (HKL0) satisfies H + K + L = 0, and H = K = L = 0.
In the plane orientation represented by (arbitrary number excluding), no potential gradient occurs in the confinement direction of the quantum well, and in other plane orientations, a potential gradient occurs in the confinement direction of the quantum well.

【0160】また、閃亜鉛鉱型結晶では、z軸方向の分
極Pz は次式で表される。 Pz =εxx14sinαcosαcosβ(cos2 β−sin2 β)−εyy14sinαcosαcosβ+3εzz14sinαcosαsin2 βcos β+2εyz14(cos2 α−sin2 α)sinβcosβ+2εxz14si nαcosαsinβ(2cos2 β−sin2 β)+2εxy14(cos2 α −sin2 α)(cos2 β−sin2 β)・・・(2) 上式(2)から、閃亜鉛鉱型結晶では、例えば角度αが
0°または90°となる場合または角度βが0°または
90°となる場合に、z方向の分極Pz が0となる。し
たがって、前述したように、一般式(0MN)面(Mお
よびNは、M=N=0を除く任意の数)で表される面方
位およびこれと等価な面方位では、量子井戸の閉じ込め
方向に電位勾配が発生せず、それ以外の面方位では、量
子井戸の閉じ込め方向に電位勾配が発生する。
In the zinc blende type crystal, the polarization P z in the z-axis direction is expressed by the following equation. P z = ε xx e 14 sinαcosαcosβ (cos 2 β-sin 2 β) -ε yy e 14 sinαcosαcosβ + 3ε zz e 14 sinαcosαsin 2 βcos β + 2ε yz e 14 (cos 2 α-sin 2 α) sinβcosβ + 2ε xz e 14 si nαcosαsinβ (2cos from 2 β-sin 2 β) + 2ε xy e 14 (cos 2 α -sin 2 α) (cos 2 β-sin 2 β) ··· (2) equation (2), the zinc blende type crystal, for example, When the angle α is 0 ° or 90 ° or when the angle β is 0 ° or 90 °, the polarization P z in the z direction becomes 0. Therefore, as described above, in the plane orientation represented by the general formula (0MN) plane (M and N are any numbers except M = N = 0) and the plane orientation equivalent thereto, the confinement direction of the quantum well is No potential gradient is generated in other regions, and a potential gradient is generated in the confinement direction of the quantum well in other plane orientations.

【0161】圧電係数の値は、LANDOLT-BORNSTEIN Nume
rical Data and Functional Relationships in Science
and Technology New Series Group III; Crystal and
Solid State Physics Vol. 17a, Edited by O. Madelun
g, springer-Verlag Berlin-Heidelberg 1982 等に記載
されている。
The value of the piezoelectric coefficient is the value of LANDOLT-BORNSTEIN Nume.
rical Data and Functional Relationships in Science
and Technology New Series Group III; Crystal and
Solid State Physics Vol. 17a, Edited by O. Madelun
g, springer-Verlag Berlin-Heidelberg 1982 and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1〜第7の実施例における半導体レ
ーザ素子の構成を示す模式的斜視図である。
FIG. 1 is a schematic perspective view showing a configuration of a semiconductor laser device according to first to seventh embodiments of the present invention.

【図2】図1の半導体レーザ素子におけるMQW発光層
のエネルギーバンド図である。
FIG. 2 is an energy band diagram of an MQW light emitting layer in the semiconductor laser device of FIG.

【図3】第1の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 3 shows MQ in the semiconductor laser device of the first embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図4】第1の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 4 shows MQ in the semiconductor laser device of the first embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図5】第2の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 5 shows an MQ in the semiconductor laser device of the second embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図6】第2の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 6 shows an MQ in the semiconductor laser device of the second embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図7】第3の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 7 shows an MQ in a semiconductor laser device according to a third embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図8】第3の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 8 shows an MQ in the semiconductor laser device of the third embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図9】第4の実施例の半導体レーザ素子におけるMQ
W発光層のエネルギーバンド図である。
FIG. 9 shows an MQ in the semiconductor laser device of the fourth embodiment.
FIG. 3 is an energy band diagram of a W light emitting layer.

【図10】第4の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 10 shows M in the semiconductor laser device of the fourth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図11】第5の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 11 shows M in the semiconductor laser device of the fifth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図12】第5の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 12 shows M in the semiconductor laser device of the fifth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図13】第6の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 13 shows M in the semiconductor laser device of the sixth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図14】第6の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 14 shows M in the semiconductor laser device of the sixth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図15】第7の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 15 shows M in the semiconductor laser device of the seventh embodiment.
It is an energy band diagram of a QW light emitting layer.

【図16】第7の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 16 shows M in the semiconductor laser device of the seventh embodiment.
It is an energy band diagram of a QW light emitting layer.

【図17】図1の半導体レーザ素子の製造方法を示す模
式的工程断面図である。
FIG. 17 is a schematic process sectional view illustrating the method of manufacturing the semiconductor laser device of FIG. 1;

【図18】図1の半導体レーザ素子の製造方法を示す模
式的工程断面図である。
18 is a schematic process sectional view illustrating the method for manufacturing the semiconductor laser device of FIG. 1.

【図19】図1の半導体レーザ素子の製造方法を示す模
式的工程断面図である。
FIG. 19 is a schematic process sectional view illustrating the method of manufacturing the semiconductor laser device of FIG. 1;

【図20】図1の半導体レーザ素子の製造方法を示す模
式的工程断面図である。
20 is a schematic process sectional view illustrating the method of manufacturing the semiconductor laser device of FIG. 1;

【図21】図1の半導体レーザ素子の製造方法を示す模
式的工程断面図である。
FIG. 21 is a schematic process sectional view showing the method of manufacturing the semiconductor laser device of FIG. 1;

【図22】第9の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 22 shows M in the semiconductor laser device of the ninth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図23】第9の実施例の半導体レーザ素子におけるM
QW発光層のエネルギーバンド図である。
FIG. 23 shows M in the semiconductor laser device of the ninth embodiment.
It is an energy band diagram of a QW light emitting layer.

【図24】本発明の第10の実施例における埋め込みリ
ッジ構造のAlGaInP系半導体レーザ素子の構造を
示す模式的断面図である。
FIG. 24 is a schematic sectional view showing the structure of an AlGaInP-based semiconductor laser device having a buried ridge structure according to a tenth embodiment of the present invention.

【図25】第10の実施例の半導体レーザ素子における
MQW発光層のエネルギーバンド図である。
FIG. 25 is an energy band diagram of an MQW light emitting layer in the semiconductor laser device according to the tenth embodiment.

【図26】第10の実施例の半導体レーザ素子における
MQW発光層のエネルギーバンド図である。
FIG. 26 is an energy band diagram of an MQW light emitting layer in the semiconductor laser device of the tenth embodiment.

【図27】本発明の第11の実施例におけるZnSe系
半導体レーザ素子の構造を示す模式的断面図である。
FIG. 27 is a schematic sectional view showing the structure of a ZnSe-based semiconductor laser device according to an eleventh embodiment of the present invention.

【図28】第11の実施例の半導体レーザ素子における
MQW発光層のエネルギーバンド図である。
FIG. 28 is an energy band diagram of an MQW light emitting layer in the semiconductor laser device of the eleventh embodiment.

【図29】第11の実施例の半導体レーザ素子における
MQW発光層のエネルギーバンド図である。
FIG. 29 is an energy band diagram of the MQW light emitting layer in the semiconductor laser device of the eleventh embodiment.

【図30】第12の実施例における半導体レーザ素子の
製造方法を示す模式的工程断面図である。
FIG. 30 is a schematic process sectional view showing the method of manufacturing the semiconductor laser device in the twelfth embodiment.

【図31】第12の実施例における半導体レーザ素子の
MQW発光層の拡大断面図である。
FIG. 31 is an enlarged sectional view of an MQW light emitting layer of a semiconductor laser device according to a twelfth embodiment.

【図32】第12の実施例における半導体レーザ素子の
量子細線構造が形成されたMQW発光層の拡大断面図お
よび模式的平面図である。
FIG. 32 is an enlarged cross-sectional view and a schematic plan view of an MQW light emitting layer in which a quantum wire structure of a semiconductor laser device according to a twelfth embodiment is formed.

【図33】第12の実施例における半導体レーザ素子の
量子細線構造のMQW発光層の拡大断面図である。
FIG. 33 is an enlarged cross-sectional view of an MQW light emitting layer having a quantum wire structure of a semiconductor laser device according to a twelfth embodiment.

【図34】第12の実施例における半導体レーザ素子の
製造方法を示す模式的工程断面図である。
FIG. 34 is a schematic process sectional view illustrating the method of manufacturing the semiconductor laser device in the twelfth embodiment.

【図35】第13の実施例における半導体レーザ素子の
量子箱構造が形成されたMQW発光層の拡大断面図およ
び模式的平面図である。
FIG. 35 is an enlarged cross-sectional view and a schematic plan view of an MQW light emitting layer in which a quantum box structure of a semiconductor laser device according to a thirteenth embodiment is formed.

【図36】歪により電位勾配が発生する量子井戸層の面
方位を説明するための図である。
FIG. 36 is a diagram illustrating a plane orientation of a quantum well layer in which a potential gradient is generated due to strain.

【図37】従来のGaN系半導体発光素子の構成を示す
模式的断面図である。
FIG. 37 is a schematic sectional view showing a configuration of a conventional GaN-based semiconductor light emitting device.

【図38】従来の半導体発光素子におけるMQW発光層
のエネルギーバンド図である。
FIG. 38 is an energy band diagram of an MQW light emitting layer in a conventional semiconductor light emitting device.

【図39】従来の半導体発光素子におけるMQW発光層
のエネルギーバンド図である。
FIG. 39 is an energy band diagram of an MQW light emitting layer in a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

1 サファイア基板 6 n−第1クラッド層 7 n−第2クラッド層 8,24,45,80 MQW発光層 9 p−第1クラッド層 10 p−第2クラッド層 8a,24a,45a 障壁層 8b 量子井戸層 23,45 n−クラッド層 27,46 p−クラッド層 24b,45b 井戸層 Reference Signs List 1 sapphire substrate 6 n-first cladding layer 7 n-second cladding layer 8, 24, 45, 80 MQW light emitting layer 9 p-first cladding layer 10 p-second cladding layer 8a, 24a, 45a barrier layer 8b quantum Well layer 23,45 n-cladding layer 27,46 p-cladding layer 24b, 45b well layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01S 5/347 H01S 3/18 678 Fターム(参考) 5F041 AA03 CA04 CA05 CA34 CA35 CA40 CA41 CA43 CA44 CA46 CA65 5F073 AA04 AA13 AA51 AA71 AA74 AA75 CA07 CA14 CA22 CB02 CB05 CB17 DA05 EA23 EA29──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H01S 5/347 H01S 3/18 678 F term (Reference) 5F041 AA03 CA04 CA05 CA34 CA35 CA40 CA41 CA43 CA44 CA46 CA65 5F073 AA04 AA13 AA51 AA71 AA74 AA75 CA07 CA14 CA22 CB02 CB05 CB17 DA05 EA23 EA29

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 圧電効果の発生を伴う歪を有する1つ以
上の井戸層と、前記井戸層を挟むように配置された2つ
以上の障壁層とから構成される量子井戸構造の発光層を
備え、前記量子井戸構造の発光層中にp型不純物および
n型不純物のうち少なくとも一方の不純物が前記量子井
戸構造の閉じ込め方向に圧電効果の結果として発生する
電位勾配を低減するように不均一に添加されたことを特
徴とする発光素子。
1. A light emitting layer having a quantum well structure comprising one or more well layers having strain accompanied by generation of a piezoelectric effect and two or more barrier layers arranged so as to sandwich said well layer. Wherein at least one of a p-type impurity and an n-type impurity in the light emitting layer of the quantum well structure is non-uniform so as to reduce a potential gradient generated as a result of a piezoelectric effect in a confinement direction of the quantum well structure. A light-emitting element, which is added.
【請求項2】 前記井戸層内において、圧電効果の結果
として発生する電位の高い側に電位の低い側に比べてp
型不純物が多く添加されたことを特徴とする請求項1記
載の発光素子。
2. In the well layer, a higher potential generated as a result of the piezoelectric effect has a higher p than a lower potential.
The light emitting device according to claim 1, wherein a large amount of type impurities are added.
【請求項3】 前記井戸層内において、圧電効果の結果
として発生する電位の低い側に電位の高い側に比べてn
型不純物が多く添加されたことを特徴とする請求項1ま
たは2記載の発光素子。
3. In the well layer, the lower side of the potential generated as a result of the piezoelectric effect is n more than the higher side of the potential.
3. The light emitting device according to claim 1, wherein a large amount of type impurities are added.
【請求項4】 前記障壁層内において、圧電効果の結果
として発生する電位の高い側の前記井戸層の界面と接す
る部分に電位の低い側の前記井戸層の界面と接する部分
に比べてp型不純物が多く添加されたことを特徴とする
請求項1〜3のいずれかに記載の発光素子。
4. In the barrier layer, a portion which is in contact with the interface of the well layer on the higher potential side generated as a result of the piezoelectric effect is more p-type than a portion in contact with the interface of the well layer on the lower potential side. The light emitting device according to claim 1, wherein a large amount of impurities are added.
【請求項5】 前記障壁層内において、圧電効果の結果
として発生する電位の低い側の前記井戸層の界面と接す
る部分に電位の高い側の前記井戸層の界面と接する部分
に比べてn型不純物が多く添加されたことを特徴とする
請求項1〜4のいずれかに記載の発光素子。
5. In the barrier layer, a portion in contact with the interface of the well layer on the lower potential side generated as a result of the piezoelectric effect is more n-type than a portion in contact with the interface of the well layer on the higher potential side. The light emitting device according to claim 1, wherein a large amount of impurities are added.
【請求項6】 前記量子井戸構造の発光層中にp型不純
物およびn型不純物の両方が添加されたことを特徴とす
る請求項1〜5のいずれかに記載の発光素子。
6. The light emitting device according to claim 1, wherein both a p-type impurity and an n-type impurity are added to the light emitting layer having the quantum well structure.
【請求項7】 前記p型不純物の濃度と前記n型不純物
の濃度とがほぼ等しいことを特徴とする請求項6記載の
発光素子。
7. The light emitting device according to claim 6, wherein the concentration of the p-type impurity is substantially equal to the concentration of the n-type impurity.
【請求項8】 前記量子井戸構造の発光層は量子細線構
造を有することを特徴とする請求項1〜7のいずれかに
記載の発光素子。
8. The light emitting device according to claim 1, wherein the light emitting layer having the quantum well structure has a quantum wire structure.
【請求項9】 前記量子井戸構造の発光層は量子箱構造
を有することを特徴とする請求項1〜7のいずれかに記
載の発光素子。
9. The light emitting device according to claim 1, wherein the light emitting layer having the quantum well structure has a quantum box structure.
【請求項10】 前記井戸層を構成する材料の結晶構造
はウルツ鉱構造であることを特徴とする請求項1〜9の
いずれかに記載の発光素子。
10. The light emitting device according to claim 1, wherein a crystal structure of a material forming the well layer is a wurtzite structure.
【請求項11】 前記量子井戸構造の閉じ込め方向はほ
ぼ〈0001〉方向であることを特徴とする請求項10
記載の発光素子。
11. The confinement direction of the quantum well structure is substantially the <0001> direction.
The light-emitting element according to any one of the preceding claims.
【請求項12】 前記井戸層を構成する材料の結晶構造
は閃亜鉛鉱構造であることを特徴とする請求項1〜9の
いずれかに記載の発光素子。
12. The light emitting device according to claim 1, wherein a crystal structure of a material forming said well layer is a zinc blende structure.
【請求項13】 前記量子井戸構造の閉じ込め方向はほ
ぼ〈111〉方向であることを特徴とする請求項12記
載の発光素子。
13. The light emitting device according to claim 12, wherein a confinement direction of the quantum well structure is substantially a <111> direction.
【請求項14】 前記圧電効果の発生を伴う歪は、前記
量子井戸構造の閉じ込め方向に前記井戸層を伸長する歪
を含むことを特徴とする請求項1〜13のいずれかに記
載の発光素子。
14. The light emitting device according to claim 1, wherein the strain accompanying the generation of the piezoelectric effect includes a strain that extends the well layer in a direction in which the quantum well structure is confined. .
【請求項15】 前記圧電効果の発生を伴う歪は、前記
量子井戸構造の閉じ込め方向に前記井戸層を圧縮する歪
を含むことを特徴とする請求項1〜13のいずれかに記
載の発光素子。
15. The light emitting device according to claim 1, wherein the strain accompanying the generation of the piezoelectric effect includes a strain for compressing the well layer in a direction in which the quantum well structure is confined. .
【請求項16】 前記井戸層を構成する材料はIII −V
族化合物半導体であることを特徴とする請求項1〜15
のいずれかに記載の発光素子。
16. The material forming the well layer is III-V.
16. A group compound semiconductor.
The light emitting device according to any one of the above.
【請求項17】 前記III −V族化合物半導体は、ホウ
素、ガリウム、アルミニウムおよびインジウムの少なく
とも1つを含む窒化物系半導体であることを特徴とする
請求項16記載の発光素子。
17. The light emitting device according to claim 16, wherein said III-V compound semiconductor is a nitride semiconductor containing at least one of boron, gallium, aluminum and indium.
【請求項18】 前記井戸層を構成する材料はII−VI族
化合物半導体またはI−VII族化合物半導体であること
を特徴とする請求項1〜15のいずれかに記載の発光素
子。
18. The light emitting device according to claim 1, wherein a material forming said well layer is a II-VI compound semiconductor or an I-VII compound semiconductor.
JP8251099A 1999-03-25 1999-03-25 Light emitting element Pending JP2000277868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8251099A JP2000277868A (en) 1999-03-25 1999-03-25 Light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8251099A JP2000277868A (en) 1999-03-25 1999-03-25 Light emitting element

Publications (1)

Publication Number Publication Date
JP2000277868A true JP2000277868A (en) 2000-10-06

Family

ID=13776529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8251099A Pending JP2000277868A (en) 1999-03-25 1999-03-25 Light emitting element

Country Status (1)

Country Link
JP (1) JP2000277868A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046120A (en) * 2001-08-01 2003-02-14 Showa Denko Kk Light-emitting device, laminated structure therefor, lamp and light source
WO2003028118A1 (en) * 2001-09-25 2003-04-03 Nagoya Industrial Science Research Institute Iii group nitride quantum dot and production method therefor
WO2003065526A1 (en) * 2002-01-31 2003-08-07 Nec Corporation Quantum well structure and semiconductor element using it and production method of semiconductor element
JP2003527745A (en) * 1999-12-02 2003-09-16 クリー・ライティング・カンパニー Highly efficient optical emitter with reduced polarization induced charge
WO2004047245A1 (en) * 2002-11-18 2004-06-03 Pioneer Corporation Semiconductor light-emitting device and method for manufacturing same
JP2005056973A (en) * 2003-08-01 2005-03-03 Hitachi Cable Ltd Semiconductor light emitting device and epitaxial wafer therefor for manufacturing the same
JP2005217415A (en) * 2004-01-30 2005-08-11 Lumileds Lighting Us Llc Group-iii nitride light emitting device with reduced polarized field
JP2005333151A (en) * 2005-06-13 2005-12-02 Takashi Katoda Electronic device and optical device having ultrafine structure made through use of focused ion beam
JP2007299848A (en) * 2006-04-28 2007-11-15 Rohm Co Ltd Semiconductor light emitting element
KR100845385B1 (en) * 2000-11-02 2008-07-09 타카시 카토다 Process for fabricating an electronic device or an optical device
KR100875444B1 (en) 2007-06-25 2008-12-23 서울옵토디바이스주식회사 Light emitting diode and method for manufacturing the same
US7479448B2 (en) 2002-12-03 2009-01-20 Nec Corporation Method of manufacturing a light emitting device with a doped active layer
KR100905877B1 (en) 2007-11-19 2009-07-03 삼성전기주식회사 Nitride semiconductor device
JP2009206181A (en) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd Semiconductor laser and method of manufacturing semiconductor laser
JP2011507304A (en) * 2007-12-28 2011-03-03 アギア システムズ インコーポレーテッド Waveguide device with delta-doped active region
WO2011027417A1 (en) * 2009-09-01 2011-03-10 株式会社 東芝 Semiconductor light emitting element
JP2011258854A (en) * 2010-06-11 2011-12-22 Seiko Epson Corp Light-emitting device and projector
JP2012069988A (en) * 2011-11-29 2012-04-05 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same
JP2013030816A (en) * 2012-11-07 2013-02-07 Toshiba Corp Semiconductor light-emitting element
CN103247728A (en) * 2013-05-09 2013-08-14 青岛杰生电气有限公司 Semiconductor ultraviolet source device
CN103548156A (en) * 2011-02-25 2014-01-29 传感器电子技术股份有限公司 Light emitting diode with polarization control
JP2014082396A (en) * 2012-10-18 2014-05-08 Sharp Corp Nitride semiconductor light-emitting element
JP2020202214A (en) * 2019-06-06 2020-12-17 日機装株式会社 Nitride semiconductor light-emitting element
JP7296845B2 (en) 2019-08-19 2023-06-23 日本ルメンタム株式会社 MODULATION DOPED SEMICONDUCTOR LASER AND MANUFACTURING METHOD THEREOF

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003527745A (en) * 1999-12-02 2003-09-16 クリー・ライティング・カンパニー Highly efficient optical emitter with reduced polarization induced charge
KR100845385B1 (en) * 2000-11-02 2008-07-09 타카시 카토다 Process for fabricating an electronic device or an optical device
JP2003046120A (en) * 2001-08-01 2003-02-14 Showa Denko Kk Light-emitting device, laminated structure therefor, lamp and light source
WO2003028118A1 (en) * 2001-09-25 2003-04-03 Nagoya Industrial Science Research Institute Iii group nitride quantum dot and production method therefor
US7183584B2 (en) 2002-01-31 2007-02-27 Nec Corporation Quantum well structure and semiconductor device using it and production method of semiconductor element
WO2003065526A1 (en) * 2002-01-31 2003-08-07 Nec Corporation Quantum well structure and semiconductor element using it and production method of semiconductor element
WO2004047245A1 (en) * 2002-11-18 2004-06-03 Pioneer Corporation Semiconductor light-emitting device and method for manufacturing same
US7479448B2 (en) 2002-12-03 2009-01-20 Nec Corporation Method of manufacturing a light emitting device with a doped active layer
JP2005056973A (en) * 2003-08-01 2005-03-03 Hitachi Cable Ltd Semiconductor light emitting device and epitaxial wafer therefor for manufacturing the same
JP2005217415A (en) * 2004-01-30 2005-08-11 Lumileds Lighting Us Llc Group-iii nitride light emitting device with reduced polarized field
JP2005333151A (en) * 2005-06-13 2005-12-02 Takashi Katoda Electronic device and optical device having ultrafine structure made through use of focused ion beam
JP2007299848A (en) * 2006-04-28 2007-11-15 Rohm Co Ltd Semiconductor light emitting element
KR100875444B1 (en) 2007-06-25 2008-12-23 서울옵토디바이스주식회사 Light emitting diode and method for manufacturing the same
KR100905877B1 (en) 2007-11-19 2009-07-03 삼성전기주식회사 Nitride semiconductor device
JP2011507304A (en) * 2007-12-28 2011-03-03 アギア システムズ インコーポレーテッド Waveguide device with delta-doped active region
JP2009206181A (en) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd Semiconductor laser and method of manufacturing semiconductor laser
WO2011027417A1 (en) * 2009-09-01 2011-03-10 株式会社 東芝 Semiconductor light emitting element
US9263631B2 (en) 2009-09-01 2016-02-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP4881491B2 (en) * 2009-09-01 2012-02-22 株式会社東芝 Semiconductor light emitting device
US8835904B2 (en) 2009-09-01 2014-09-16 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JPWO2011027417A1 (en) * 2009-09-01 2013-01-31 株式会社東芝 Semiconductor light emitting device
US8680508B2 (en) 2009-09-01 2014-03-25 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same
JP2011258854A (en) * 2010-06-11 2011-12-22 Seiko Epson Corp Light-emitting device and projector
CN103548156A (en) * 2011-02-25 2014-01-29 传感器电子技术股份有限公司 Light emitting diode with polarization control
JP2014506738A (en) * 2011-02-25 2014-03-17 センサー エレクトロニック テクノロジー インコーポレイテッド Light emitting diode with polarization control
EP2678887A4 (en) * 2011-02-25 2015-12-23 Sensor Electronic Tech Inc Light emitting diode with polarization control
US10134948B2 (en) 2011-02-25 2018-11-20 Sensor Electronic Technology, Inc. Light emitting diode with polarization control
JP2012069988A (en) * 2011-11-29 2012-04-05 Toshiba Corp Semiconductor light-emitting element and method of manufacturing the same
JP2014082396A (en) * 2012-10-18 2014-05-08 Sharp Corp Nitride semiconductor light-emitting element
JP2013030816A (en) * 2012-11-07 2013-02-07 Toshiba Corp Semiconductor light-emitting element
CN103247728A (en) * 2013-05-09 2013-08-14 青岛杰生电气有限公司 Semiconductor ultraviolet source device
JP2020202214A (en) * 2019-06-06 2020-12-17 日機装株式会社 Nitride semiconductor light-emitting element
US11476391B2 (en) 2019-06-06 2022-10-18 Nikkiso Co., Ltd. Nitride semiconductor light-emitting element
JP7296845B2 (en) 2019-08-19 2023-06-23 日本ルメンタム株式会社 MODULATION DOPED SEMICONDUCTOR LASER AND MANUFACTURING METHOD THEREOF

Similar Documents

Publication Publication Date Title
US7244964B2 (en) Light emitting device
JP2000277868A (en) Light emitting element
US6920166B2 (en) Thin film deposition method of nitride semiconductor and nitride semiconductor light emitting device
JP5113330B2 (en) Gallium nitride semiconductor light emitting device
US8017932B2 (en) Light-emitting device
JP3438648B2 (en) Nitride semiconductor device
US7116693B2 (en) Nitride-based semiconductor light-emitting device and method of fabricating the same
US7755101B2 (en) Semiconductor light emitting device
WO2002054549A1 (en) Semiconductor luminous element and method for manufacture thereof, and semiconductor device and method for manufacture thereof
JP2011054982A (en) GaN III-V COMPOUND SEMICONDUCTOR LIGHT EMITTING DEVICE, AND METHOD FOR MANUFACTURING THE SAME
US8748868B2 (en) Nitride semiconductor light emitting device and epitaxial substrate
JP3394678B2 (en) Semiconductor light emitting device
JP2003069159A (en) Nitride semiconductor and manufacturing method thereof, and nitride semiconductor device
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3711020B2 (en) Light emitting element
JP4877294B2 (en) Manufacturing method of semiconductor light emitting device
JP2003086903A (en) Semiconductor light emitting device and its manufacturing method
JP2001267693A (en) Semiconductor laser element
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3439161B2 (en) Nitride light emitting device
JP3969989B2 (en) Nitride-based semiconductor device and manufacturing method thereof
JP2001102689A (en) Manufacturing method of semiconductor elements
JP2002009392A (en) Semiconductor light-emitting element and manufacturing method thereof
JP3938207B2 (en) Manufacturing method of semiconductor light emitting device
JP2002252427A (en) Group iii nitride semiconductor device and group iii nitride semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714