JP2003100474A - 放電灯点灯制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 ピン数を低減し、１パッケージ化したときの
形状の小型化を可能にする。 【解決手段】 放電灯点灯制御装置２は、放電灯１に点
灯信号を出力する点灯メイン回路３と点灯信号を生成す
るための制御信号を生成するステートマシン５等から構
成される点灯制御回路４とがパッケージ化されてなる。
テストモード時に動作テスト信号を出力するテスト信号
発生回路部７１、７２と、通常動作モードと、点灯メイ
ン回路３の動作と、点灯制御回路４の動作で切り替える
セレクタＳ１〜Ｓ４を備え、外部よりテストモードの指
示を行い、点灯メイン回路３の動作、点灯制御回路４の
動作の正常、異常をセレクタＳ５を介して観察し、評価
可能にする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、放電灯の点灯を制
御する点灯制御回路部と点灯駆動回路部とをパッケージ
化した放電灯点灯制御装置に関する。

【０００２】

【従来の技術】高輝度用の放電灯は高い点灯制御が要求
され、点灯前、起動時、定常点灯時、異常時等にはそれ
ぞれの特質に従った制御モードが準備されている。従
来、かかる放電灯の点灯制御回路としては、マイクロプ
ロセッサを利用したデジタル方式の回路が採用されてい
た。

【０００３】図６は、従来の放電灯点灯制御装置を示す
もので、点灯メイン回路２００とデジタル制御を行う点
灯制御回路３００の２つの回路部から構成され、放電灯
１００の点灯制御を行う。放電灯１００は、電源２１０
に接続され、Ｄ／Ｄコンバータ２０１及びインバータ２
０２から構成される点灯メイン回路２００からの制御信
号をイグナイタ２２０を経て駆動制御されるようになっ
ている。点灯制御回路３００は、放電灯１００の動作状
態等を検出し、その結果を受けて点灯制御用の制御信号
を生成し、点灯メイン回路２００に出力するもので、点
灯メイン回路２００との間でフィードバック系を構成し
ている。この図において、Ｄ／Ｄコンバータ２０１は電
源電圧を所定のレベルに昇圧するものであり、インバー
タ２０２はＰＷＭ制御信号により出力電力の制御を行う
ものである。イグナイタ２２０は点灯時などに駆動電圧
にさらに高電圧のパルスを重畳することにより絶縁破壊
を起こさせて放電を効果的に開始させるものである。

【０００４】点灯制御回路３００は、マイクロプロセッ
サ３０１を備える他、放電灯１００の動作に関する検出
信号を取得するＡ／Ｄ変換器３０２と、放電灯１００の
点灯時からの経過時間及び消灯時からの経過時間を計測
する点灯／消灯時間カウンタ３０３と、Ｄ／Ｄコンバー
タ２０１に駆動パルスを供給するＤ／Ｄコンバータ用駆
動パルス発生回路３０４と、インバータ２０２に駆動パ
ルスを供給するインバータ用駆動パルス発生回路３０５
とを備える。マイクロプロセッサ３０１は放電灯１００
に対して前述した各種の制御モードを実行する制御プロ
グラムが格納されたメモリ３０１１と、各制御モードを
制御プログラムに従って実際に実行するハード構成部で
あるＣＰＵコア３０１２とから構成されている。

【０００５】このように構成された点灯装置の動作を簡
単に説明すると、図略の点灯スイッチが投入されると、
制御プログラムが起動され、点灯／消灯時間カウンタ３
０３に対して消灯時間情報をＡ／Ｄ変換器３０２に導か
せ、その時間情報に応じてＣＰＵコア３０１２で初期の
制御基準値を生成し、これに対応する制御信号をインバ
ータ用駆動パルス発生回路３０５を経て、インバータ２
０２に導く。点灯前制御では、高速立ち上げを実行する
べく、大電力の供給が行われ、この間、点灯の有無を判
定するべくインバータ２０２から放電灯１への供給電流
及び駆動電圧の取り込みがＡ／Ｄ変換器３０２に対して
指示される。例えば電流変化（小から大へ）あるいは電
圧の変化（大から小へ）が検出されると、点灯したと判
定して、立ち消えなどが生じず、かつ電磁ノイズの影響
を考慮した応答性の下での制御が行われて、インバータ
用駆動パルス発生回路３０５から制御信号がインバータ
２０２に出力される。所定の時間経過乃至は安定した点
灯動作の終了が確認されると、定常点灯制御に移行し、
所要の周期でインバータ用駆動パルス発生回路３０５か
らインバータ２０２へ制御信号が出力される。周期的に
取り込む検出信号に基づいて異常有りと判定されると、
異常に応じた処理及び制御信号を生成してインバータ２
０２に出力する。電源電圧の変動、異常が検出される
と、Ｄ／Ｄコンバータ用駆動パルス発生回路３０４から
Ｄ／Ｄコンバータ２０１に昇圧調整のための制御信号が
出力される。かかる一連の制御が、制御モード毎の制御
プログラムに対応して準備されているＣＰＵコア３０１
２内でのデータ処理等を通じて実行される。

【０００６】

【発明が解決しようとする課題】ＣＰＵコア３０１２
は、全ての制御プログラムの内容を実行し得る機能構成
を備えていることが要請されるなど、ある意味で汎用性
が求められることから、必然的にその構成は大きなもの
になるものの、処理する機能が多い制御対象の場合に
は、それらの機能は全てプログラミングで対応でき、し
かもプログラムを構成する機能毎の命令セットが繰り返
し実行される態様であれば、総合的には効率の良い制御
回路となる一方、放電灯の点灯動作を制御対象とした場
合、マイクロプロセッサ自身、汎用性を備えているもの
であることから、回路規模の割に実行すべき内容が少な
いという効率的には低い回路となる可能性がある。すな
わち、放電灯の点灯制御では、必要とされる機能は比較
的限定されたものになり、プロセッサで構成される制御
回路では効率的な使用という点で限界が生じる。特に放
電灯はデータ転送に悪影響を及ぼす可能性の高い高ノイ
ズ発生源でもあるため、プログラム処理ではプログラム
のデータのわずかな改変によっても制御結果が不適切な
ものとなったり、制御不能（暴走など）に陥ったりする
ことが考えられる。また、用途によっては小型化が要求
されたり、制御モードによってはさらなる高速化が要求
されることも考えられ、さらには車両の前照灯など用途
によっては温度的に厳しい環境下で使用される可能性も
あり、これらの態様に対しても、常に高い点灯品質を提
供することは容易ではない。そこで、各制御モードに含
まれる各制御ルーチンを実行するそれぞれのステートマ
シン（ハードウエア）を備え、さらには共通するものを
共有化することで効率化、小型化を図った（特開2001-1
59479）、専用ハードでデジタル制御回路としたものが
提案されている。

【０００７】また、点灯メイン回路は、アナログ信号も
扱うＤ／Ｄコンバータ２０１やインバータ２０２からな
り、専用ハードのデジタル制御回路とは異なる素子、チ
ップとして構成されている。このように、点灯メイン回
路２００と点灯制御回路３００とが別々のチップとして
構成されている場合、両者間での入出力信号は直接観察
する（検査する）ことが可能である。

【０００８】ところで、点灯メイン回路２００と点灯制
御回路３００とを別々のチップとして構成した構造は制
御装置としては大型であり、両者をまとめてパッケージ
化することは技術的に可能であり、これにより多少は小
型化できる。しかしながら、１パッケージ化すると、そ
のままでは両回路間の入出力信号等の確認、すなわち、
検査ができないことから、検査のために必要な、テスト
信号の入力用ピン、信号検出用ピンとか、本動作と検査
動作との切替指示用を含めた相当本数のピン（外部へ露
出した端子）を、本来の放電灯の点灯制御に必要な入出
力信号等のためのピン本数に対して余分にパッケージに
設ける必要がある。両回路間乃至は回路内部の所要箇所
の信号を監視可能にしておかなければ、各回路部に対す
る評価ができない。例えば、点灯動作に不具合が発生し
た場合、点灯メイン回路２００と点灯制御回路３００の
どちらに原因があるかも分からないこととなる。しかし
ながら、パッケージの大きさはピン数にも依存すること
から、１パッケージにしても検査のためのピン数を考慮
すると、このままでは小型化に限界があるということに
なる。

【０００９】本発明は、上記に鑑みてなされたもので、
テスト用回路を内装することで、ピン数を低減し、１パ
ッケージ化したときの形状の小型化を可能にする放電灯
点灯制御装置を提供することを目的とするものである。

【００１０】

【課題を解決するための手段】請求項１記載の発明は、
放電灯に点灯信号を出力する出力回路部と点灯信号を生
成するための制御信号を生成するデジタル制御回路部と
がパッケージ化されてなる放電灯点灯制御装置であっ
て、テスト時に動作テスト信号を出力するテスト信号発
生回路部と、通常動作状態とテスト状態との切り替えを
行う切替回路とを備え、外部よりテストの指示を行うよ
うにしたことを特徴とする放電灯点灯制御装置である。

【００１１】この構成によれば、通常動作時には、ステ
ートマシンなどのハードウエアで構成されるデジタル制
御回路部で生成された制御信号はその出力側から出力さ
れて出力回路部へ導かれ、点灯信号に変換されて放電灯
に出力される。放電灯は、点灯信号を受けて点灯開始
し、次いで点灯状態が維持されるように動作を行う。切
替回路がテスト状態へ切り替える指示が例えば外部から
入力されると、テスト信号発生回路からテスト信号が出
力され、例えばデジタル制御回路部に導かれ、テスト信
号に対してデジタル制御回路部で処理される。パッケー
ジ内にテスト信号発生回路部、切替回路を設けたので、
その分のピン数が低減される。

【００１２】請求項２記載の発明は、請求項１記載の放
電灯点灯制御装置において、テスト信号発生回路部は、
デジタル制御回路部への入力側にテスト信号を供給する
第１テスト信号発生回路と、出力回路部の入力側にテス
ト信号を供給する第２テスト信号発生回路とからなるこ
とを特徴とするものである。この構成によれば、第１テ
スト信号発生回路によりデジタル制御回路部の動作の評
価が可能となり、第２テスト信号発生回路により出力回
路部の動作の評価が可能となる。

【００１３】請求項３記載の発明は、請求項１又は２記
載の放電灯点灯制御装置において、デジタル制御回路部
に接続された外部に露出するモニタ端子を設けたことを
特徴とするものである。この構成によれば、モニタ端子
を介してデジタル制御回路部の内部回路に対する動作の
監視が可能となる。モニタ端子に接続可能なモニタとし
ては、デジタル式やアナログ式のシンクロスコープ等の
測定器が考えられる。

【００１４】請求項４記載の発明は、請求項３記載の放
電灯点灯制御装置において、デジタル制御回路部の入力
側に分岐路を設け、前記分岐路からの信号を前記モニタ
端子に導くモニタ切替回路を設けたことを特徴とするも
のである。この構成によれば、モニタ端子を介してデジ
タル制御回路部の入力部の信号も監視可能となり、しか
も内部にモニタ切替回路を設けたことで、それぞれの回
路部からのピンを設ける構成に比してピン数が低減され
る。

【００１５】

【発明の実施の形態】図１は、本発明に係る放電灯点灯
装置の一実施形態を示す回路構成図である。放電灯点灯
装置２は、例えばキセノンランプ等の高輝度用の放電灯
１に点灯用に調整可能にされたパルス状の駆動信号を供
給する点灯メイン回路（出力回路部）３と、放電灯１へ
の駆動電力源となる電源Ｂと、点灯メイン回路３におけ
る点灯制御を行わせるための点灯制御回路（デジタル制
御回路部）４とを備える。イグナイタ１１は点灯時など
に駆動電圧にさらに高電圧のパルスを重畳することによ
り絶縁破壊を起こさせて放電を効果的に開始させるもの
である。

【００１６】点灯メイン回路３は、電源Ｂからの電圧を
所要の電圧に昇圧するＤ／Ｄコンバータ３１と、放電灯
１を点灯させるための電力供給を行うインバータ３２と
から構成される。Ｄ／Ｄコンバータ３１は、例えば昇圧
トランスを有し、その一次側に流入する電源Ｂからの直
流電流をスイッチング素子を介してスイッチングするこ
とで二次側に電力を誘起させ、この誘起電力を整流平滑
してインバータ３２に出力するようになされたコンバー
タが採用される。従って、スイッチング素子に供給され
るスイッチングパルスの幅を変更することに応じて出力
電圧（電流）が変更される。インバータ３２は点灯制御
回路４からの後述するＰＷＭ制御された制御信号を受け
てデューティ制御された高周波電力をイグナイタ１１を
介して放電灯１に供給することで点灯動作を制御するも
のである。

【００１７】放電灯１は、本実施形態では、リセット／
異常停止制御モード（以下、制御モード０という）、点
灯前制御モード（以下、制御モード１という）、起動制
御モード（以下、制御モード２という）、及び定常点灯
制御モード（以下、制御モード３という）の４種類の制
御モードによって駆動制御される。制御モード０（リセ
ット／異常停止制御モード）は負荷である放電灯１や電
圧等に何らかの異常が発生したときに、再点灯（再始
動）を試みるリセット処理を行わせ、乃至はそのまま駆
動を停止する処理を行わせるためのものである。制御モ
ード１（点灯前制御モード）は点灯指示後から放電灯が
点灯する直前までの駆動制御を行わせるためのものであ
る。制御モード２（起動制御モード）は点灯直後から安
定点灯状態に至るまでの駆動制御を行わせるためのもの
である。制御モード３（定常点灯制御モード）は点灯し
てから所定後の点灯状態が安定した期間における駆動制
御を行わせるためのものである。

【００１８】点灯制御回路４はステートマシン５及び周
辺のハード回路６１〜６４、７１、７２及びセレクタＳ
１〜Ｓ５を備える。この点灯制御回路４と点灯メイン回
路３とは、放電灯点灯制御装置を構成する１素子として
例えばチップとして形成され、例えば周端部に外部と接
続可能なように露出された複数本のピン（端子）が配列
されたパッケージ構造にされている。

【００１９】周辺のハード回路部６は、図略の点灯指示
用の操作部への点灯操作や点灯メイン回路３からの信号
を受けて、放電灯１の動作に関連する複数の要素の１つ
である点灯時間及び消灯後の消灯時間を計時する点灯／
消灯時間カウンタ６１と、放電灯１の動作に関連する複
数の要素を検出する図略の複数の検出部からの検出信号
を取り込んで（サンプリングして）デジタル信号に変換
するＡ／Ｄ変換器６２と、Ｄ／Ｄコンバータ３１に昇圧
変換動作用の駆動パルスを供給するＤ／Ｄコンバータ用
駆動パルス発生回路６３と、インバータ３２に駆動用の
制御パルスを出力するインバータ用駆動パルス発生回路
６４からなる。

【００２０】Ａ／Ｄ変換器６２は、放電灯１の両端電圧
（ランプ電圧ＶＬＡ）を検出する放電灯電圧検出部、放
電灯１を流れる電流（ランプ電流ＩＬＡ）を検出する放
電灯電流検出部、電源Ｂの電圧（電源電圧ＶＩＮ）から
電源異常を検出するための電源電圧検出部、及び前記点
灯／消灯時間カウンタ６１からの検出信号ＶＣＩＮを所
定周期で所定の順番に、乃至は後述するように制御モー
ドに応じた所要の検出部からの検出信号を周期的に、す
なわち時分割的に取り込む。

【００２１】ステートマシン５は、従来技術のマイクロ
プロセッサの部分を置き換えたものである。ステートマ
シン５の各回路は４種類の制御モード０〜３を実行する
ために必要な９つの制御ルーチンからなり、制御モード
０〜３に含まれる（制御モードを構成する１又は複数の
命令セットのそれぞれとしての）少なくとも１以上の制
御ルーチンであって、実質的に共通する制御ルーチンを
種類毎に抽出したものである。各制御ルーチンはハード
ウエア、例えば微細ＣＭＯＳによるデジタル制御ＬＳＩ
技術を活用して小型に構成されており、起動時間計算回
路５１（図では、）、入力データ取り込み回路５２
（図では、）、基準ランプ電力計算回路５３（図で
は、）、基準ランプ電流計算回路５４（図では、
）、誤差計算回路５５（図では、）、出力パルス幅
リミット回路５６（図では、）、点灯判別回路５７
（図では、）、異常検出回路５８（図では、）、モ
ード切り替え回路５９（図では、）を備える。各ハー
ドウエア間であって信号の授受を行う部分には、伝送線
路が形成乃至は配線されており、また内部動作を確認し
評価する要求のある構成部分（内部回路部）には、その
内部回路部からの出力線が後述するセレクタＳ５の入力
端を経由し乃至はセレクタＳ５の入力端への分岐路を有
する構成とされている。

【００２２】ここで、起動時間計算回路５１〜モード切
り替え回路５９の構成を、図３〜図５を参照しつつ説明
する。

【００２３】起動時間計算回路５１は、入力データ取り
込み回路５２を介して入力された点灯時間カウンタ６１
のデータを読み取って起動時間を算出する構成を備え、
さらに起動時間のカウントを開始させる構成を備える。

【００２４】入力データ取り込み回路５２は、ランプ電
圧ＶＬＡ、ランプ電流ＩＬＡ、電源電圧ＶＩＮ、点灯時
間カウンタ６１のデータＶＣＩＮの各現在データの取り
込みと、前回の取り込みデータの保存と、前々回の取り
込みデータの保存と、今回（現在）、前回及び前々回の
各データについて種類毎の平均値を算出する構成を備え
る。制御モード１では、リセット解除が行われた信号を
受けたとき、現在、前回及び前々回の各データを一致さ
せる処理を行う構成を備える。さらに、制御モード２の
場合では、時間カウントデータＶＣＩＮから基準ランプ
電流（制御目標とするランプ電流）を設定する構成を備
える。これらの各処理はモード切り替え回路５９から出
力される制御モードを示すモード情報によって対応する
処理が実行されるように回路構成されている。また、入
力データ取り込み回路５２は、制御モード０の場合には
ランプ電圧ＶＬＡのみの取り込み処理を実行する構成と
されている。

【００２５】基準ランプ電力計算回路５３は、電源電圧
ＶＩＮから最大ランプ許容電力ＫＷＬＡを計算する構成
（基準ランプ電力計算１）と、時間カウンタデータＶＣ
ＩＮから出力すべきランプ電力ＫＷＬＡを計算する構成
（基準ランプ電力計算２）とを備える。基準ランプ電力
計算回路５３は制御モード３のモード情報が入力された
ときに実行されるように構成されている。

【００２６】基準ランプ電流計算回路５４は、基準ラン
プ電力計算回路５３での基準ランプ電力計算１で得られ
た電力値を考慮して電力計算２の電力データを補正する
構成（基準ランプ電流計算１）と、基準ランプ電流を求
める計算（＝基準ランプ電力／電圧）を実行するための
補助計算を行う構成（基準ランプ電流計算２）と、基準
ランプ電流ＫＩＬＡを計算する構成（基準ランプ電流計
算３）とを備える。基準ランプ電流計算回路５４は制御
モード３のモード情報が入力されたときに実行されるよ
うに構成されている。

【００２７】誤差計算回路５５は、基準ランプ電流と実
際のランプ電流ＩＬＡとの差を計算する構成と、Ｄ／Ｄ
コンバータ用駆動パルス幅データの補正値計算を行う構
成と、Ｄ／Ｄコンバータ用駆動パルス幅データの計算を
行う構成とを備える。基準ランプ電流と実際のランプ電
流ＩＬＡとの差を計算する構成として、時間カウンタデ
ータＶＣＩＮから求めた基準ランプ電流と実際のランプ
電流ＩＬＡとの差を計算する構成と、演算に基づいて算
出した電流値と実際のランプ電流ＩＬＡとの差を計算す
る構成を備える。また、制御モード１の場合には、Ｄ／
Ｄコンバータ用駆動パルス幅データの補正値計算を行う
構成として、時間カウンタデータＶＣＩＮからパルス幅
データの初期値を設定するための予備計算を行う構成
と、予備計算で得られた補正値を元のＤ／Ｄコンバータ
用駆動パルス幅データの初期値を算出し、設定する構成
を備える。誤差計算回路５５からの出力は、後述するセ
レクタＳ４の端子ｂを介してＤ／Ｄ用駆動パルス発生回
路６３に導かれる。

【００２８】出力パルス幅リミット回路５６は、最大時
間を設定する構成と、最小時間を設定する構成とを備え
る。最大時間を設定する構成として、Ｄ／Ｄコンバータ
用駆動パルス幅データのオン時間の計算値に対して上限
を設定する構成と、誤差計算回路５５で設定されたＤ／
Ｄコンバータ用駆動パルス幅データをもとに、パルスデ
ューティのオフ時間に対して上限値を設定する構成を備
える。又、最小時間を設定する構成として、Ｄ／Ｄコン
バータ用駆動パルス幅データのオン時間に対して最小値
を設定する構成と、同パルス幅データのオフ時間に対し
て最小値を設定し、これらの処理を経て決定されたパル
ス幅データを出力する構成を備える。出力パルス幅リミ
ット回路５６からの出力は、後述するセレクタＳ４の端
子ｂを介してＤ／Ｄ用駆動パルス発生回路６３に導かれ
る。

【００２９】点灯判別回路５７は、ランプ電圧ＶＬＡに
より点灯状態への移行を判断するデータを出力する構成
を備える。

【００３０】異常検出回路５８は、制御モードによって
異なる制御を実行する構成を備える。制御モード０で
は、電源電圧ＶＩＮを監視し、電源電圧ＶＩＮが一旦異
常となった後に正常に復帰した場合、再始動フラグを設
定する構成を備える。制御モード１では、電源電圧ＶＩ
Ｎの異常を監視し、負荷すなわち放電灯１の有無を検出
し、異常検出時には異常フラグを設定する構成を備え
る。制御モード２では、電源電圧ＶＩＮの異常を監視
し、負荷すなわち放電灯１の異常を検出し、異常検出時
には、例えばレジスタを利用するなどして異常フラグを
設定する構成を備える。

【００３１】モード切り替え回路５９は、図２に示す制
御ルーチンの処理順の表を例えばテーブル式に格納して
おり、他の内部回路部からの処理情報を受け取って、次
のステートの指示を行う指示情報を該当する制御ルーチ
ンの回路に出力すると共に、点灯／消灯時間カウンタ６
１、後述するセレクタＳ３，Ｓ４を介してＤ／Ｄコンバ
ータ用駆動パルス発生回路６３、ＩＮＶ用駆動パルス発
生回路６４にモード情報を出力する構成を備えるもので
ある。また、異常フラグが設定されている場合、回路動
作を停止して、制御モード０に移行する指示を行う構成
を備える。さらに、制御モード０において、復帰フラグ
が設定されている場合、制御モード１に移行する指示を
行う構成を備える。

【００３２】続いて、制御モード０〜３のそれぞれにつ
いて、図２を参照しつつ、制御ルーチンの動作と共に説
明する。

【００３３】制御モード０「リセット／異常停止制御モ
ード」 先ず、「制御ルーチン２」が動作し、電源電圧ＶＩＮを
取り込み、次いで「制御ルーチン８」が動作し、電源電
圧ＶＩＮが異常となった後、復帰したかを監視する。復
帰した時は再始動フラグを設定する。続いて、「制御ル
ーチン９」が動作し、再始動フラグが設定されていると
きは制御モード１のモード情報を出力し、異常の時は制
御モード０のモード情報を繰り返し出力する。

【００３４】制御モード１「点灯前制御モード」 先ず、「制御ルーチン２」が動作し、電源電圧ＶＩＮ、
ランプ電圧ＶＬＡ、ランプ電流ＩＬＡ及び点灯時間カウ
ンタのデータＶＣＩＮを取り込み、次いで、「制御ルー
チン５」が動作し、Ｄ／Ｄコンバータ用駆動パルス発生
回路６３のための初期値を算出し、設定（出力）する。
次いで、「制御ルーチン６」が動作し、Ｄ／Ｄコンバー
タ用駆動パルス発生回路６３のリミット値を設定し、さ
らに「制御ルーチン７」が動作して、取り込んだランプ
電圧ＶＬＡから点灯状態をレベルで判定する。続いて、
「制御ルーチン８」が動作し、取り込んだ各データから
ランプ負荷や電源電圧が異常状態にあるかどうかを判別
し、次いで、「制御ルーチン９」が動作し、異常と判別
した場合は、制御モード０のモード情報を出力し、点灯
と判別した場合は、制御モード２のモード情報を出力
し、その他の場合は、制御モード１のモード情報を繰り
返し出力する。

【００３５】制御モード２「起動モード」 先ず、「制御ルーチン１」が動作し、点灯時間カウンタ
のデータＶＣＩＮから本起動モードの時間を計算し、次
いで「制御ルーチン２」が動作して、電源電圧ＶＩＮ、
ランプ電圧ＶＬＡ及び点灯時間カウンタのデータＶＣＩ
Ｎを取り込み、次いで、「制御ルーチン５」が動作し、
起動ランプ電流設定値（基準ランプ電流）と取り込んだ
ランプ電流ＩＬＡとの誤差を算出してＤ／Ｄコンバータ
用駆動パルス発生回路６３のためのパルス幅データを算
出し、設定する。これは、設定した電流値になるように
フィードバック制御するものである。次いで、「制御ル
ーチン６」が動作し、Ｄ／Ｄコンバータ用駆動パルス発
生回路６３のリミット値を設定し、さらに「制御ルーチ
ン８」が動作し、取り込んだ各データからランプ負荷の
有無や電源電圧が異常状態にあるかどうかを判別し、次
いで、「制御ルーチン９」が動作し、無負荷又は異常と
判別した場合は、制御モード０のモード情報を出力し、
所定の起動時間が終了した場合は、制御モード３のモー
ド情報を出力し、その他の場合は、制御モードのモード
情報を繰り返し指示する。

【００３６】制御モード３「定常点灯モード」 先ず、「制御ルーチン２」が動作し、電源電圧ＶＩＮ、
ランプ電圧ＶＬＡ、ランプ電流ＩＬＡ及び点灯時間カウ
ンタのデータＶＣＩＮを取り込み、次いで、「制御ルー
チン３」が動作し、取り込んだ点灯時間カウンタのデー
タＶＣＩＮから、ランプの出力基準電力値を計算し、さ
らに「制御ルーチン４」が動作して、取り込んだランプ
電圧ＶＬＡと基準ランプ電圧とから基準ランプ電流値を
計算する。続いて、「制御ルーチン５」が動作し、基準
ランプ電流値と取り込んだランプ電流ＩＬＡとの誤差を
算出し、Ｄ／Ｄコンバータ用駆動パルス発生回路６３の
パルス幅データを算出し、設定する。次いで、「制御ル
ーチン６」が動作し、Ｄ／Ｄコンバータ用駆動パルス発
生回路６３のリミット値を設定し、さらに「制御ルーチ
ン８」が動作し、取り込んだ各データからランプ負荷や
電源電圧が異常状態にあるかどうかを判別し、次いで、
「制御ルーチン９」が動作し、異常と判別した場合は、
制御モード０のモード情報を出力し、その他の場合は、
制御モード３のモード情報を繰り返し出力する。

【００３７】このように、各制御モードに含まれる少な
くとも１以上の制御ルーチンを複数の制御モードに亘っ
て、（実質的に）共通する制御ルーチンとして種類毎に
抽出し、これをハードウエアで構成した共用化されたス
テートマシンとし、かつ各制御モードと制御ルーチンの
処理順について選択、組み合わせを関連付けしておくこ
とで、従来と同様の制御モード毎の制御が可能となり、
しかも効率の良い回路が実現できる。

【００３８】なお、上述の各制御モードの内容からも判
るように、同一の制御ルーチンであっても、制御モード
によってその処理の内容は必ずしも同一ではなく、異な
っているものがある。各制御ルーチンは対応する制御モ
ードに対応した回路を持たせることが必要となるもの
の、その場合に、実質的に同一の（機能の一部において
差異（有無含む）を有する場合）回路を別々に設けるこ
ととすると、回路の規模が却って大きくなり、効率の高
い回路構成の実現が困難となる。

【００３９】そこで、第２実施形態として、図３〜図５
の「ステート」の欄に示すように、上記の制御ルーチン
１〜９をさらにステート（状態）、すなわち最小単位の
機能回路に分解して構成することが可能である。各制御
ルーチン１〜９においては、各制御モードに共通して使
用可能なステートと、制御モード毎に異なる処理を行う
ステートに区別できるので、これにより回路の冗長な部
分を削除でき、効率的な回路を得ることが可能となる。

【００４０】本実施形態では、９個の制御ルーチン１〜
９を、さらに２０個のステートに分割し、それぞれでハ
ードウエアを構成している。９個の制御ルーチン１〜９
及び２０個のステートについては、本実施形態の説明に
おいて既に述べた。

【００４１】すなわち、図３に示すように、起動時間計
算回路５１（図では、）は、１）時間カウンタ読み出
し回路、２）起動時間の算出回路、３）起動時間カウン
ト開始回路の、さらに３つのステートに分割される。こ
の制御ルーチンは制御モード２のみである。

【００４２】図３に示すように、入力データ取り込み回
路５２（図では、）は、４）現在データの取り込み回
路、５）前回取り込みデータの保存、６）前々回取り込
みデータの保存、７）平均値の算出の、さらに４つのス
テートに分割される。４）、５）は一部の制御モードで
ハードウエアを共通に利用できる。６）、７）は全ての
制御モードでハードウエアを共通に利用できる。

【００４３】図４に示すように、基準ランプ電力計算回
路５３（図では、）は、８）基準ランプ計算１、９）
基準ランプ計算２の、さらに２つのステートに分割され
る。

【００４４】図４に示すように、基準ランプ電流計算回
路５４（図では、）は、１０）基準ランプ電流計算
１、１１）基準ランプ電流計算２、１２）基準ランプ電
流計算３の、さらに３つのステートに分割される。

【００４５】図４に示すように、誤差計算回路５５（図
では、）は、１３）基準電流と実際の電流との差を計
算、１４）Ｄ／Ｄ用パルス幅データの補正計算、１５）
Ｄ／Ｄ用パルス幅データ計算の、さらに３つのステート
に分割される。１４）、１５）は一部の制御モードでハ
ードウエアを共通に利用できる。

【００４６】図５に示すように、出力パルス幅リミット
回路５６（図では、）は、１６）最大時間設定、１
７）最小時間設定の、さらに２つのステートに分割され
る。１６）は全ての制御モードでハードウエアを共通に
利用できる。１７）は一部の制御モードでハードウエア
を共通に利用できる。

【００４７】図５に示すように、点灯判別回路５７は、
（図では、）は１８）点灯判別で単一機能のままであ
る。

【００４８】図５に示すように、異常検出回路５８（図
では、）は、１９）異常検出のままで、一部の制御モ
ードでハードウエアを共通に利用できる。

【００４９】図５に示すように、モード切り替え回路５
９（図では、）は、２０）モード切り替えのままで、
全ての制御モードでハードウエアを共通に利用できる。

【００５０】図３〜５に示すように、２０個のステート
は、ステート１）〜３）、８）〜１３）、１８）の１０
個はある特定の制御モード専用のハードウエアを必要と
し、ステート６）、７）、１６）、２０）の４個は全て
の制御モードでハードウエアを共通に利用でき、ステー
ト４）、５）、１４）、１５）、１７）、１９）の６個
は一部の制御モードでハードウエアを共通に利用でき
る。従って、第２実施形態では、最小単位へのステート
の分割により、全体回路の略半分に相当する回路が共用
の対象となり、別々に制御ルーチンを設ける場合に比し
て、回路の規模という点で非常に有利となる。なお、本
発明においては、点灯制御回路４の構成として共有化を
必須とするものではない。

【００５１】図１に戻って、点灯制御回路４内すなわち
パッケージ内には、本放電灯点灯制御装置の動作評価を
行うためのテスト信号発生回路７１、７２が付設されて
いる。テスト信号発生回路７１は、点灯メイン回路３の
各検出部や点灯／消灯時間カウンタ６１からの検出信号
であってＡ／Ｄ変換器６２でＡ／Ｄ変換された検出信号
に代えて、予め準備された、ステートマシン５に導入す
るデジタルのテスト用信号を出力するものである。テス
ト信号発生回路７１はテスト用信号（検出部等からの信
号に対して擬似的な（いわゆるシミュレーション）信
号）として、ステートマシン５の動作確認のために必要
な制御モードに応じた信号が予め出力可能に記憶され、
好ましくはパターン化された信号として出力可能に記憶
されており、外部からの指示により、あるいは予め設定
されたテストの実行指示に従って、所定のテスト用信号
が出力されるようになっている。

【００５２】テスト信号発生回路７２は、Ｄ／Ｄコンバ
ータ３１に昇圧変換動作用の駆動パルスを供給するＤ／
Ｄコンバータ用駆動パルス発生回路６３と、インバータ
３２に駆動用の制御パルスを出力するインバータ用駆動
パルス発生回路６４とに入力されるステートマシン５で
の処理結果としての制御信号に代えて、点灯メイン回路
３の動作確認のために必要なテスト用の制御信号（Ｄ／
Ｄコンバータ用駆動パルス発生回路６３やインバータ用
駆動パルス発生回路６４からの駆動信号に対して擬似的
な（いわゆるシミュレーション）信号）を出力するもの
で、テスト信号発生回路７１と同様に、テスト指示に応
じて制御モードなどに応じたテスト用制御信号が記憶さ
れており、テスト指示に従って出力されるようになって
いる。

【００５３】セレクタＳ１〜Ｓ４は、パッケージ内に付
設され、それぞれ３つの切替端ａ、ｂ、ｃを有するもの
で、連動して切り替え制御されるように構成されてお
り、点灯動作時における信号と、テスト信号発生回路７
１、７２の各テスト用信号との切り替えを行うためのも
のである。セレクタＳ１は本実施形態では、出力端ａが
テスト信号発生回路７１に接続され、出力端ｂはオープ
ンにされ、出力端ｃはテスト信号発生回路７２に接続さ
れている。セレクタＳ１は、外部からテスト用としての
パターン指示信号の入力を出力端ａ、ｂ、ｃのうちの対
応する出力端に出力するもので、通常は通常出力端ｂに
接続された状態にあり、テスト時には、テスト信号発生
回路７１によるテストかテスト信号発生回路７２による
テストかに応じて切り替えられ、あるいはテスト指示信
号に含められた出力端子選択指示乃至は切り替え信号で
切り替えられるようにしてもよい。または、図略の切り
替え指示信号で出力端ａ、ｃへの切り替えを行うように
してもよい。

【００５４】セレクタＳ２は、Ａ／Ｄ変換器６２の出力
側に介設されてなり、入力端ａはテスト信号発生回路７
１の出力側に接続され、入力端ｂはＡ／Ｄ変換器６２の
出力側に接続され、入力端はオープンにされている。

【００５５】セレクタＳ３は、入力端ａはオープンにさ
れ、入力端ｂはステートマシン５の出力側に接続され、
入力端ｃはテスト信号発生回路７２の出力側に接続され
ている。セレクタＳ４は、入力端ａはオープンにされ、
入力端ｂはステートマシン５の出力側に接続され、入力
端ｃはテスト信号発生回路７２の出力側に接続されてい
る。このセレクタＳ４は図面上１個であるが、入力信号
数に応じた数だけ並列した態様としてもよい。あるいは
信号が時分割で入力される態様としてもよい。また、必
要に応じて点灯／消灯時間カウンタ６１に同様のセレク
タを設けてもよい。

【００５６】セレクタＳ５は、パッケージ内に付設さ
れ、１出力端（外部に露出し、測定器の測定端子（プロ
ーブ）が接続可能なモニタ端子、または該モニタ端子に
接続されている。）と２つの入力端を有するもので、一
端側がＡ／Ｄ変換器６２の出力線に接続され、他端側が
ステートマシン５内の動作確認を行う必要のある所定の
内部回路部からの出力線に接続された構成を有し、切り
替えにより、Ａ／Ｄ変換器６２からの出力信号すなわち
点灯メイン回路３の動作信号を観察したり、ステートマ
シン５内の所定の内部回路部の出力信号を観察するよう
になされている。セレクタＳ５は、図面では２入力端か
らなるものであるが、観察する内部回路部が複数のとき
は、それに対応する入力端数を有するセレクタを採用す
ればよい。また、セレクタＳ５の端子の切り替え制御
は、セレクタＳ１〜Ｓ４の端子ａ、ｃへの切替と、後述
するように連動させる態様とすればよい。なお、通常動
作時には所定の順番での時分割的な切り替え式にして、
点灯メイン回路３，点灯制御回路４とを観察可能にして
もよい。

【００５７】次に、テスト時の動作について説明する。

【００５８】（ア）端子ａが選択されている場合 この状態で、テスト用のパターン指示信号がテスト信号
発生回路７１に出力されると、テスト信号発生回路７１
から所定の動作テストのための信号が、Ａ／Ｄ変換器６
２からの入力信号に代えてセレクタＳ２の入力端子ａを
経て、入力データ取り込み回路５２に入力される。この
時、セレクタＳ３、Ｓ４は入力端ａに接続されているた
め、ステートマシン５からの出力信号はＤ／Ｄコンバー
タ用駆動パルス発生回路６３、インバータ用駆動パルス
発生回路６４には出力されない。従って、この状態では
放電灯１は点灯動作しない。

【００５９】この状態では、セレクタＳ５は他方端側に
切り替えられており、ステートマシン５内の所定の内部
回路部の出力信号を観察でき、この観察により各内部回
路部の動作を確認し、その正常、異常を評価する。

【００６０】（イ）端子ｃが選択されている場合 この状態で、テスト用のパターン指示信号がテスト信号
発生回路７２に出力されると、テスト信号発生回路７２
から所定の動作テストのための信号が、ステートマシン
５からの出力信号に代えてセレクタＳ３、Ｓ４の入力端
子ｃを経て、Ｄ／Ｄコンバータ用駆動パルス発生回路６
３、インバータ用駆動パルス発生回路６４に入力され
る。従って、この状態では、点灯メイン回路３Ｄ／Ｄコ
ンバータ用駆動パルス発生回路６３、インバータ用駆動
パルス発生回路６４からの各テスト用の駆動信号が入力
されて点灯制御信号を生成し、放電灯１の点灯動作を行
う。

【００６１】この状態では、セレクタＳ５は一方端側に
切り替えられており、Ａ／Ｄ変換器６２の出力信号をセ
レクタＳ５を経て観察することが可能となり、これによ
り点灯メイン回路３の動作を確認し、その正常、異常を
評価する。

【００６２】（ウ）端子ｂが選択されている場合（通常
動作時） この状態では、前述したように、放電灯１は放電灯点灯
制御装置自身の制御により得られる信号によって点灯動
作が制御されている。この時、セレクタＳ５を一方端側
に切り替える構成としておけば、Ａ／Ｄ変換器６２の出
力信号をセレクタＳ５を経て観察することが可能とな
り、これにより点灯メイン回路３の実動作状態を確認
し、その時の正常、異常を評価できる。

【００６３】なお、以上の実施形態では制御対象とし
て、複数の制御モードを有するものとして放電灯を例に
説明したが、本発明はこれに限定されず、複数の制御モ
ードのいずれかで選択的に駆動制御され、乃至は制御上
好ましい電気応用機器に対しても、同様に適用可能であ
る。

【００６４】

【発明の効果】請求項１の発明によれば、パッケージ内
にテスト信号発生回路部、切替回路を設けたので、その
分のピン数の低減が図れる。

【００６５】請求項２の発明によれば、第１テスト信号
発生回路によりデジタル制御回路部の動作の評価がで
き、第２テスト信号発生回路により出力回路部の動作の
評価ができることになる。

【００６６】請求項３の発明によれば、モニタ端子を介
してデジタル制御回路部の動作が監視可能となる。

【００６７】請求項４の発明によれば、モニタ端子を介
してデジタル制御回路部の入力部の信号も監視可能とな
り、しかも内部にモニタ切替回路を設けたことで、それ
ぞれの回路部からのピンを設ける構成に比してピン数の
低減が図れる。

【図面の簡単な説明】

【図１】本発明に係る放電灯点灯制御装置の一実施例を
示す回路構成図である。

【図２】制御ルーチンの処理手順を示すテーブルデータ
の図である。

【図３】制御ルーチンと分割ステートとの関係を、制御
モード毎に示した図である。

【図４】制御ルーチンと分割ステートとの関係を、制御
モード毎に示した図である。

【図５】制御ルーチンと分割ステートとの関係を、制御
モード毎に示した図である。

【図６】従来の放電灯点灯装置の回路構成図である。

【符号の説明】

１ 放電灯 ２ 放電灯点灯制御装置 ３ 点灯メイン回路（出力回路部） ３１ Ｄ／Ｄコンバータ ３２ インバータ Ｂ 電源 ４ 点灯制御回路（デジタル制御回路部） ５ ステートマシン ５１ 起動時間計算回路 ５２ 入力データ取り込み回路 ５３ 基準ランプ電力計算回路 ５４ 基準ランプ電流計算回路 ５５ 誤差計算回路 ５６ 出力パルス幅リミット回路 ５７ 点灯判別回路 ５８ 異常検出回路 ５９ モード切り替え回路 ６ 周辺ハード回路部 ６１ 点灯／消灯時間カウンタ ６２ Ａ／Ｄ変換器 ６３ Ｄ／Ｄコンバータ用駆動パルス発生回路 ６４ インバータ用駆動パルス発生回路 ７１ テスト信号発生回路（第１テスト信号発生回路） ７２ テスト信号発生回路（第２テスト信号発生回路） Ｓ１〜Ｓ４ セレクタ（切替回路） Ｓ５ セレクタ（モニタ切替回路）

フロントページの続き Ｆターム(参考） 3K072 AA01 AA11 AC11 BA05 CA16 DE02 DE04 DE05 DE06 EB01 EB05 EB06 EB07 GB01 GB03 3K073 AA28 AA35 AA36 AA43 AA44 AA47 AA49 AA50 AA76 AA82 AA92 AB01 BA01 BA02 BA03 BA09 BA13 CD04 CE03 CE04 CE14 CF23 CG06 CG10 CG11 CG15 CG16 CH22 CH32 CH44 CJ18 CJ19 CJ21 CL11 CL14

Claims (4)

【特許請求の範囲】
1. 【請求項１】 放電灯に点灯信号を出力する出力回路部
   と点灯信号を生成するための制御信号を生成するデジタ
   ル制御回路部とがパッケージ化されてなる放電灯点灯制
   御装置であって、テスト時に動作テスト信号を出力する
   テスト信号発生回路部と、通常動作状態とテスト状態と
   の切り替えを行う切替回路とを備え、外部よりテストの
   指示を行うようにしたことを特徴とする放電灯点灯制御
   装置。
2. 【請求項２】 テスト信号発生回路部は、デジタル制御
   回路部への入力側にテスト信号を供給する第１テスト信
   号発生回路と、出力回路部の入力側にテスト信号を供給
   する第２テスト信号発生回路とからなることを特徴とす
   る請求項１記載の放電灯点灯制御装置。
3. 【請求項３】 デジタル制御回路部に接続された外部に
   露出するモニタ端子を設けたことを特徴とする請求項１
   又は２記載の放電灯点灯制御装置。
4. 【請求項４】 デジタル制御回路部の入力側に分岐路を
   設け、前記分岐路からの信号を前記モニタ端子に導くモ
   ニタ切替回路を設けたことを特徴とする請求項３記載の
   放電灯点灯制御装置。