JP2003092443A - マルチチャンバ成膜装置の処理スケジューリング方法 - Google Patents

マルチチャンバ成膜装置の処理スケジューリング方法

Info

Publication number
JP2003092443A
JP2003092443A JP2001282530A JP2001282530A JP2003092443A JP 2003092443 A JP2003092443 A JP 2003092443A JP 2001282530 A JP2001282530 A JP 2001282530A JP 2001282530 A JP2001282530 A JP 2001282530A JP 2003092443 A JP2003092443 A JP 2003092443A
Authority
JP
Japan
Prior art keywords
chamber
film forming
time
film
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001282530A
Other languages
English (en)
Inventor
Koji Okuda
浩司 奥田
Satoshi Umehara
諭 梅原
Takao Imagawa
尊雄 今川
Keishi Shigematsu
恵嗣 重松
Tsuneo Hayashi
恒男 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001282530A priority Critical patent/JP2003092443A/ja
Publication of JP2003092443A publication Critical patent/JP2003092443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 複数の成膜対象に関する処理時間を管理でき
るとともにスケジュールの編集を容易に行うこと。 【解決手段】 基板13に処理を開始する前に、成膜時
間と搬送時間を含む処理時間を基板固有の処理手順にし
たがって算出し、算出した処理時間を単位時間ごとに分
割し、単位時間に分割された処理時間と基板固有の処理
手順を基に処理スケジュール表を作成し、基板間で同一
の単位時間内に処理が重複するときには重複を避けるた
めの編集処理を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、成膜装置の処理ス
ケジューリング方法に係り、特に、複数の成膜室内で半
導体、電子部品などの成膜対象に処理を施すときのスケ
ジュールを作成するに好適なマルチチャンバ成膜装置の
処理スケジューリング方法に関する。
【0002】
【従来の技術】マルチチャンバ成膜装置として、薄膜磁
気へッド用マルチチャンバ・スパッタリング装置が知ら
れている。薄膜磁気ヘッドの分野では、読み取りヘッド
に巨大磁気抵抗効果(Giant Magnetore
sistance)を応用したGMR多層膜が使用され
ている。その製造プロセスにおいて、GMR膜の膜厚
は、最も薄いところでオングストロームオーダまで薄膜
化が進んでいる。このため、下地層の表面状態により、
上の層の結晶成長に明らかな差がみられ、特に、同じ膜
構成においても、下地層とその上の層との成膜時間間隔
により、上の層の結晶成長に明確な差があり、膜特性に
多大な影響を与えることが確認されている。従って、膜
特性安定化のためには、成膜時間間隔を一定に保つ必要
がある。
【0003】また、磁気抵抗センサ膜形成工程で成膜さ
れる層の数は、十数層と多層化が進んでいる。このた
め、各層の成膜時間間隔を一定に保つには成膜時間を管
理する必要があるが、従来のマルチチャンバ・スパッタ
リング装置では、特に処理スケジューリングは行われて
おらず、各層の処理が完了したときに、次の処理室が開
いていれば次の処理に移り、次の処理室が開いていない
ときには処理室が開くまで待つという処理を行ってい
た。この結果、処理すべき膜の構成によっては、処理室
の稼動率が著しく低くなることもあり、スループットが
低下する。
【0004】このように、マルチチャンバ成膜装置にお
いては、処理スケジューリングがスループット向上には
必須となる。
【0005】そこで、特開平10−189687号公報
に記載されているように、各チャンバに優先順位を割り
当て、割り当てられた優先順位にしたがってウエハをチ
ャンバからチャンバへ移動させるとともに、チャンバの
利用可能性によって割り当てられた優先順位を動的に変
更する方式が提案されている。また特開平7−2830
93号公報に記載されているように、各処理装置におけ
る各処理条件ごとに処理時間を入力し、入力した処理時
間を基に、時間的に隣合って処理される被処理体のロッ
ド同士のスケジュールが同一処理装置で重ならないよう
に全体のスケジュールをたてるようにしたものが提案さ
れている。
【0006】
【発明が解決しようとする課題】しかし、上記従来技術
のうち前者のものは、チャンバの利用可能性によって割
り当てられた優先順位を動的に変更しているため、成膜
時間間隔を管理することができず、膜特性にばらつきが
生じることがある。また従来技術のうち後者のものは、
各処理条件ごとに得られた処理時間を基に被処理体のロ
ッド同士のスケジュール調整を行っているため、スケジ
ュール調整に時間を要することになる。
【0007】本発明の課題は、複数の成膜対象に関する
処理時間を管理できるとともにスケジュールの編集を容
易に行うことができるマルチチャンバ成膜処理の処理ス
ケジューリング方法を提供することにある。
【0008】
【課題を解決するための手段】前記課題を解決するため
に、本発明は、搬送室の周囲に配置された複数の成膜室
のうちいずれかの成膜室に複数の成膜対象を順次搬送し
て成膜処理を施すに際して、処理開始前に、前記複数の
成膜対象に処理を施すに要する時間として成膜時間と搬
送時間を含む処理時間を各成膜対象固有の処理手順に従
って算出し、算出した処理時間を単位時間毎に分割し、
単位時間に分割された処理時間と前記各成膜対象固有の
処理手順を基に各成膜対象の処理時のスケジュールとな
る処理スケジュール表を作成することを特徴とするマル
チチャンバ成膜装置の処理スケジューリング方法を採用
したものである。
【0009】前記マルチチャンバ成膜装置の処理スケジ
ューリング方法を採用するに際しては、以下の要素を付
加することができる。
【0010】(1)各成膜対象間で同一の単位時間内に
処理が重複するときには、前記作成された処理スケジュ
ール表に対して処理の重複を避けるための編集を行う。
【0011】(2)各成膜対象間で同一の単位時間内に
処理が重複するのを避けることを条件に、前記作成され
た処理スケジュール表に対して各成膜対象の成膜時間間
隔を最短とするための編集を行う。
【0012】(3)前記成膜対象は、薄膜磁気ヘッドの
磁気抵抗センサ用多層膜が成膜される基板である。
【0013】前記した手段によれば、処理時間を単位時
間ごとに分割し、単位時間に分割された処理時間と各成
膜対象固有の処理時間を基に各成膜対象の処理スケジュ
ールとなる処理スケジュール表を作成するようにしたた
め、複数の成膜対象に関する処理時間を管理できるとと
もにスケジュールの編集を容易に行うことができ、成膜
対象として、例えば、薄膜磁気ヘッドの磁気抵抗センサ
用多層膜が成膜される基板に成膜処理を施した場合、結
晶成長を一定にし、膜特性を安定化させると同時にスル
ープットの向上を図ることができる。特に、処理時間を
単位時間ごとに分割しているため、各成膜対象間で同一
の単位時間内に処理が重複するときの編集処理や各成膜
対象の成膜時間間隔を最短とするための編集処理を容易
に行うことができる。
【0014】
【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図1は本発明の一実施形態を示す
マルチチャンバ成膜装置としてのマルチチャンバ・スパ
ッタリング装置のブロック構成図である。図1におい
て、マルチチャンバ・スパッタリング装置は、仕込取出
室1、クリーニング室(CL室)2、第1成膜室(SP
1)3、第2成膜室(SP2)4、第3成膜室(SP
3)5、第4成膜室(SP4)6、第5成膜室(SP
5)7、第6成膜室(SP6)8、搬送室9を備え、搬
送室9を中心に、その周囲に仕込取出室1、クリーニン
グ室2、第1成膜室3〜第6成膜室8が配置されてい
る。各室と搬送室9とは搬送路を介して接続されてお
り、搬送室9には搬送ロボット10が移動自在に配置さ
れている。
【0015】仕込取出室1内には、カセット12が配置
されており、このカセット12には、成膜対象として、
例えば、薄膜磁気ヘッドの磁気抵抗センサ用多層膜が成
膜される基板13が順次収納される。仕込取出室1と搬
送室9とを結ぶ搬送路内には基板13の位置決めを行う
ためのオリフラアライメント機構11が配置されてい
る。カセット12に順次収納された各基板13は、仕込
取出室1内のカセット12に納められたあと、仕込取出
室1内が真空排気されたことを条件に、予め設定された
処理スケジュール表にしたがって、搬送ロボット10に
よって各成膜室などに順次搬送される。この過程で、各
基板13には各基板13固有の処理手順にしたがってい
ずれかの成膜室で成膜処理が施され、全ての成膜処理が
完了したあと、仕込取出室1のカセット12に順次収納
されるようになっている。
【0016】複数の基板13に対して各種の成膜処理を
施すに際して、本実施形態では、処理開始前に、図2に
示すように、制御装置14により各基板13の処理時の
スケジュールとなる処理スケジュール表を作成し、その
後処理スケジュール表にしたがって各基板13に対して
順次成膜処理を施すこととしている。制御装置14は、
イーサネット(登録商標)16を介してシーケンサ15
に接続されており、シーケンサ15は入出力インタフェ
イス17を介してマルチチャンバ成膜装置の本体に接続
されている。すなわち、処理スケジュール表を作成する
ための処理プログラムにしたがった命令が制御装置14
によって生成されると、この処理命令はイーサネット1
6を通じてシーケンサ15に送信され、シーケンサ15
によって受信された処理命令は入出力インタフェイス1
7を介して装置本体の各部に伝送されるようになってい
る。
【0017】制御装置14により処理スケジュール表を
作成するに際しては、図3に示すフローチャートにした
がった処理が実行される。
【0018】まず、ユーザは、各基板13に処理を施す
に要する時間として成膜時間と搬送時間を含む処理時間
を各基板固有の処理手順にしたがって測定し(ステップ
S1)、測定した処理時間を制御装置14に入力する
(ステップS2)。このあと各基板固有の処理手順にし
たがって処理レシピを作成する(ステップS3)。
【0019】ここで、基板13として8枚の基板(N
o.1〜No.8)を用い、各基板に関する処理時間お
よび処理レシピの結果を示すと以下のようになる。
【0020】No.1の基板13に関する処理手順 仕込取出室1→クリーニング室2→第1成膜室3→第2
成膜室4→第3成膜室5→第4成膜室6→第6成膜室8 No.1の基板13に関する成膜時間は次の表1のよう
になる。
【0021】
【表1】 No.2の基板13に関する処理手順 仕込取出室1→クリーニング室2→第1成膜室3→第3
成膜室5→第4成膜室6→第6成膜室8 No.2の基板13に関する成膜時間は次の表2で表さ
れる。
【0022】
【表2】 No.3の基板13に関する処理手順 仕込取出室1→クリーニング室2→第1成膜室3→第2
成膜室4→第3成膜室5→第4成膜室6→第6成膜室8 No.3の基板13に関する成膜時間は次の表3で表さ
れる。
【0023】
【表3】 No.4とNo.5の基板13に関する処理手順 仕込取出室1→クリーニング室2→第1成膜室3→第2
成膜室4→第3成膜室5→第4成膜室6→第6成膜室8 No.4とNo.5の基板13に関する成膜時間は次の
表4で表される。
【0024】
【表4】 No.6からNo.8の基板13に関する処理手順 仕込取出室1→クリーニング室2→第1成膜室3→第6
成膜室8→第2成膜室4→第3成膜室5→第4成膜室6
→第3成膜室5→第6成膜室8→第1成膜室3 No.6からNo.8の基板13に関する成膜時間は次
の表5で表される。
【0025】
【表5】 次に、各基板の部屋No.の読み出しを行う(ステップ
S4)。この場合、次の表6に示すように、各基板の処
理室No.を定義する。このとき、テーブルデータから
読み出した各基板の処理室No.を基板の取出を行う部
屋として表6のように定義して取り扱うものとする。
【0026】
【表6】 表6の定義にしたがって各基板の処理室No.を読み出
すと、各基板と処理室No.との関係は次の表7のよう
に割付けられる。
【0027】
【表7】 次に、各基板13の処理時間を演算する(ステップS
5)。この場合、各基板13の1工程当たりの処理時間
として、搬送時間と成膜時間を含む処理時間を算出す
る。搬送時間は、基板13を実際に搬送する搬送時間
と、基板13を運ばないロボットだけの搬送による空搬
送時間を含む。すなわち、実際の搬送時間は、前工程の
基板搬送位置から現工程の基板搬送位置までのロボット
移動時間を意味し、空搬送時間は、前工程の基板搬送位
置から現工程の基板搬送位置までの搬送時間を意味す
る。
【0028】成膜時間は、成膜開始できるまでの準備期
間としての成膜準備時間、レシピで設定された成膜時
間、成膜終了後搬送できるまでの時間を示す成膜後始末
時間を含む。
【0029】なお、空搬送時間は、各成膜室間の移動時
間であって、例えば、35パターン存在するが、後続基
板の前工程位置はこの時点では確定していないため、各
成膜室ごとに1パターンで代表することとしている。
【0030】例えば、仕込取出室1を基準として、仕込
取出室1と各部屋とを移動するのに要する空搬送時間を
みると、クリーニング室2、第1成膜室3〜第6成膜室
8、オリフラ(オリフラアライメント機構)11との間
には8パターンの空搬送時間が存在し、クリーニング室
2を基準にすると、第1成膜室3〜第6成膜室8、オリ
フラ11との間に7パターンの空搬送時間が存在し、第
1成膜室3を基準にしてみると、第2成膜室4〜第6成
膜室8、オリフラ11との間に6パターンの空搬送時間
が存在し、第2成膜室4を基準にしてみると、第3成膜
室5〜第6成膜室8、オリフラ11との間に5パターン
の空搬送時間が存在し、第3成膜室5を基準にしてみる
と、第4成膜室6〜第6成膜室8、オリフラ11との間
に4パターンの空搬送時間が存在し、第4成膜室6を基
準にしてみると、第5成膜室7、第6成膜室8、オリフ
ラ11との間に3パターンの空搬送時間が存在し、第5
成膜室7を基準にしてみると、第6成膜室8、オリフラ
11との間に2パターンの空搬送時間が存在する。この
ように、35パターンの空搬送時間が存在するが、クリ
ーニング室2、第1成膜室3〜第6成膜室8、オリフラ
11ごとにそれぞれ1パターンの空搬送時間を設定する
こととしている。
【0031】表7に各基板の処理時間を加えると、次の
表8のように表される。
【0032】
【表8】 表8において、以下に、各室と各室との間を移動するに
要する搬送時間を示す。
【0033】S−S :各基板の第1工程(カセット移
動)における搬送時間 1−2 :仕込取出室1とクリーニング室2との間の搬
送時間 1−3 :仕込取出室1と第1成膜室3との間の搬送時
間 1−4 :仕込取出室1と第2成膜室4との間の搬送時
間 1−5 :仕込取出室1と第3成膜室5との間の搬送時
間 1−6 :仕込取出室1と第4成膜室6との間の搬送時
間 1−7 :仕込取出室1と第5成膜室7との間の搬送時
間 1−8 :仕込取出室1と第6成膜室8との間の搬送時
間 1−11:仕込取出室1とオリフラ11との間の搬送時
間 2−3 :クリーニング室2と第1成膜室3との間の搬
送時間 2−4 :クリーニング室2と第2成膜室4との間の搬
送時間 2−5 :クリーニング室2と第3成膜室5との間の搬
送時間 2−6 :クリーニング室2と第4成膜室6との間の搬
送時間 2−7 :クリーニング室2と第5成膜室7との間の搬
送時間 2−8 :クリーニング室2と第6成膜室8との間の搬
送時間 2−11:クリーニング室2とオリフラ11との間の搬
送時間 3−4 :第1成膜室3と第2成膜室4との間の搬送時
間 3−5 :第1成膜室3と第3成膜室5との間の搬送時
間 3−6 :第1成膜室3と第4成膜室6との間の搬送時
間 3−7 :第1成膜室3と第5成膜室7との間の搬送時
間 3−8 :第1成膜室3と第6成膜室8との間の搬送時
間 3−11:第1成膜室3とオリフラ11との間の搬送時
間 4−5 :第2成膜室4と第3成膜室5との間の搬送時
間 4−6 :第2成膜室4と第4成膜室6との間の搬送時
間 4−7 :第2成膜室4と第5成膜室7との間の搬送時
間 4−8 :第2成膜室4と第6成膜室8との間の搬送時
間 4−11:第2成膜室4とオリフラ11との間の搬送時
間 5−6 :第3成膜室5と第4成膜室6との間の搬送時
間 5−7 :第3成膜室5と第5成膜室7との間の搬送時
間 5−8 :第3成膜室5と第6成膜室8との間の搬送時
間 5−11:第3成膜室5とオリフラ11との間の搬送時
間 6−7 :第4成膜室6と第5成膜室7との間の搬送時
間 6−8 :第4成膜室6と第6成膜室8との間の搬送時
間 6−11:第4成膜室6とオリフラ11との間の搬送時
間 7−8 :第5成膜室7と第6成膜室8との間の搬送時
間 7−11:第5成膜室7とオリフラ11との間の搬送時
間 8−11:第6成膜室8とオリフラ11との間の搬送時
間 次に、処理時間の単位時間変換処理を行う(ステップS
6)。この場合、スケジュールの並べ替えの便宜を図る
ために、各基板13の処理時間を単位時間、例えば、1
単位15秒に変換する。なお、15秒を超え30秒以下
のときにはこの処理時間を単位2とする。また15秒以
下の処理時間についても単位1とする。
【0034】以上のことを考慮すると、表8で示される
処理時間は以下に示す単位によって表すことができる。
【0035】 単位 S−S :各基板の第1工程(カセット移動)における搬送時間 1 1−2 :仕込取出室1とクリーニング室2との間の搬送時間 1 1−3 :仕込取出室1と第1成膜室3との間の搬送時間 1 1−4 :仕込取出室1と第2成膜室4との間の搬送時間 1 1−5 :仕込取出室1と第3成膜室5との間の搬送時間 2 1−6 :仕込取出室1と第4成膜室6との間の搬送時間 2 1−7 :仕込取出室1と第5成膜室7との間の搬送時間 3 1−8 :仕込取出室1と第6成膜室8との間の搬送時間 3 1−11:仕込取出室1とオリフラ11との間の搬送時間 1 2−3 :クリーニング室2と第1成膜室3との間の搬送時間 1 2−4 :クリーニング室2と第2成膜室4との間の搬送時間 1 2−5 :クリーニング室2と第3成膜室5との間の搬送時間 2 2−6 :クリーニング室2と第4成膜室6との間の搬送時間 2 2−7 :クリーニング室2と第5成膜室7との間の搬送時間 3 2−8 :クリーニング室2と第6成膜室8との間の搬送時間 3 2−11:クリーニング室2とオリフラ11との間の搬送時間 1 3−4 :第1成膜室3と第2成膜室4との間の搬送時間 1 3−5 :第1成膜室3と第3成膜室5との間の搬送時間 1 3−6 :第1成膜室3と第4成膜室6との間の搬送時間 1 3−7 :第1成膜室3と第5成膜室7との間の搬送時間 2 3−8 :第1成膜室3と第6成膜室8との間の搬送時間 2 3−11:第1成膜室3とオリフラ11との間の搬送時間 1 4−5 :第2成膜室4と第3成膜室5との間の搬送時間 1 4−6 :第2成膜室4と第4成膜室6との間の搬送時間 1 4−7 :第2成膜室4と第5成膜室7との間の搬送時間 2 4−8 :第2成膜室4と第6成膜室8との間の搬送時間 2 4−11:第2成膜室4とオリフラ11との間の搬送時間 1 5−6 :第3成膜室5と第4成膜室6との間の搬送時間 1 5−7 :第3成膜室5と第5成膜室7との間の搬送時間 2 5−8 :第3成膜室5と第6成膜室8との間の搬送時間 2 5−11:第3成膜室5とオリフラ11との間の搬送時間 1 6−7 :第4成膜室6と第5成膜室7との間の搬送時間 1 6−8 :第4成膜室6と第6成膜室8との間の搬送時間 1 6−11:第4成膜室6とオリフラ11との間の搬送時間 1 7−8 :第5成膜室7と第6成膜室8との間の搬送時間 1 7−11:第5成膜室7とオリフラ11との間の搬送時間 1 8−11:第6成膜室8とオリフラ11との間の搬送時間 1 次に、各基板13の処理時間を単位時間に変換したあ
と、単位時間に分割された処理時間をテーブルに割り付
けると、次の表9のように表される。この場合1マスが
単位時間を表すものとする。
【0036】
【表9】 次に、処理開始タイミングシフトを行う(ステップS
7)。すなわち、各基板間で同一の単位時間内に処理が
重複するのを避けるために、各基板13の処理開始タイ
ミングを基板No.の若い順に優先権を与え、処理タイ
ミングをシフトする。この場合、以下の規則にしたがっ
て処理開始タイミングをシフトする。
【0037】(1)基板No.の若い順に処理を確定す
る。そして確定した基板の再シフトは行わない。
【0038】(2)重複して使用するロボットおよび部
屋があった場合は、後続基板の処理をシフトする。また
先行基板は既に処理手順が確定しているため、シフトは
行わない。
【0039】(3)シフトは先行基板の処理と重複する
後続基板の該当処理以降に対してシフトを行う。
【0040】上記の規則に基づいて、各基板の部屋N
o.に関して処理開始タイミングのシフト処理を行う。
【0041】例えば、基板No.1と基板No.2につ
いて開始タイミングをシフトすると、次の表10のよう
に表される。
【0042】
【表10】 表10の場合、基板No.1の4−5と基板No.2の
8−1において、搬送ロボット10を重複して使用して
いるため、搬送ロボット10の使用を先行基板と重複し
ないようにシフトする必要がある。
【0043】上記のことを考慮し、全ての基板に対して
部屋の重複使用および搬送ロボットの重複使用を回避す
るためにシフトすると、次の表11〜表14で表され
る。なお、シフトの結果は表11〜表14に分かれてい
るが、連続したものを示している。
【0044】
【表11】
【0045】
【表12】
【0046】
【表13】
【0047】
【表14】 次に、成膜間隔を最短化するための処理を行う(ステッ
プS8)。例えば、サンプルのスケジュール例では、表
12、表13に示す5−6間の成膜時間間隔に着目し、
この間の成膜時間間隔をシフトすることによって成膜時
間間隔を最短にする。
【0048】処理スケジュールをシフトし、成膜時間間
隔を最短にすると、表11〜表14は次の表15〜表1
9で表される。
【0049】
【表15】
【0050】
【表16】
【0051】
【表17】
【0052】
【表18】
【0053】
【表19】 次に、エラーチェックを行うために、スケジュールに矛
盾はないか否かの判定を行う(ステップS9)。この場
合、処理を開始する前に、各基板固有の処理手順にした
がってスケジュール表に矛盾がないか否かを判定する。
この処理はエラーチェックプログラムを用いて行うこと
ができ、エラーチェックプログラムにかけて矛盾がなけ
れば、処理スケジュール表にしたがって各基板に対する
成膜処理を開始する。
【0054】本実施形態によれば、処理時間を単位時間
ごとに分割し、単位時間に分割された処理時間と各基板
固有の処理時間を基に各基板の処理スケジュールとなる
処理スケジュール表を作成するようにしたため、複数の
基板に関する処理時間を管理できるとともにスケジュー
ルの編集を容易に行うことができる。また、薄膜磁気ヘ
ッドの磁気抵抗センサ用多層膜が成膜される基板に成膜
処理を施した場合、結晶成長を一定にし、膜特性を安定
化させると同時にスループットの向上を図ることができ
る。特に、処理時間を単位時間ごとに分割しているた
め、各基板間で同一の単位時間内に処理が重複するとき
の編集処理や各基板の成膜時間間隔を最短とするための
編集処理を容易に行うことができる。
【0055】
【発明の効果】以上説明したように、本発明によれば、
処理時間を単位時間ごとに分割し、単位時間に分割され
た処理時間と各成膜対象固有の処理時間を基に各成膜対
象の処理スケジュールとなる処理スケジュール表を作成
するようにしたため、複数の成膜対象に関する処理時間
を管理できるとともにスケジュールの編集を容易に行う
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施形態を示すマルチチャンバ・ス
パッタリング装置のブロック構成図である。
【図2】処理スケジュールを作成する制御システムのブ
ロック構成図である。
【図3】処理スケジュール表の作成方法を説明するため
のフローチャートである。
【符号の説明】
1 仕込取出室 2 クリーニング室 3 第1成膜室 4 第2成膜室 5 第3成膜室 6 第4成膜室 7 第5成膜室 8 第6成膜室 9 搬送室 10 搬送ロボット 11 オリフラアライメント機構 12 基板カセット 13 基板 14 制御装置 15 シーケンサ 16 イーサネット 17 入出力インタフェイス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今川 尊雄 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージ事業部内 (72)発明者 重松 恵嗣 神奈川県小田原市国府津2880番地 株式会 社日立製作所ストレージ事業部内 (72)発明者 林 恒男 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所半導体製造装置グループ内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 搬送室の周囲に配置された複数の成膜室
    のうちいずれかの成膜室に複数の成膜対象を順次搬送し
    て成膜処理を施すに際して、処理開始前に、前記複数の
    成膜対象に処理を施すに要する時間として成膜時間と搬
    送時間を含む処理時間を各成膜対象固有の処理手順に従
    って算出し、算出した処理時間を単位時間毎に分割し、
    単位時間に分割された処理時間と前記各成膜対象固有の
    処理手順を基に各成膜対象の処理時のスケジュールとな
    る処理スケジュール表を作成することを特徴とするマル
    チチャンバ成膜装置の処理スケジューリング方法。
  2. 【請求項2】 請求項1に記載のマルチチャンバ成膜装
    置の処理スケジューリング方法において、各成膜対象間
    で同一の単位時間内に処理が重複するときには、前記作
    成された処理スケジュール表に対して処理の重複を避け
    るための編集を行うことを特徴とするマルチチャンバ成
    膜装置の処理スケジューリング方法。
  3. 【請求項3】 請求項1または2に記載のマルチチャン
    バ成膜装置の処理スケジューリング方法において、各成
    膜対象間で同一の単位時間内に処理が重複するのを避け
    ることを条件に、前記作成された処理スケジュール表に
    対して各成膜対象の成膜時間間隔を最短とするための編
    集を行うことを特徴とするマルチチャンバ成膜装置の処
    理スケジューリング方法。
  4. 【請求項4】 請求項1、2または3に記載のマルチチ
    ャンバ成膜装置の処理スケジューリング方法において、
    前記成膜対象は、薄膜磁気ヘッドの磁気抵抗センサ用多
    層膜が成膜される基板であることを特徴とするマルチチ
    ャンバ成膜装置の処理スケジューリング方法。
JP2001282530A 2001-09-18 2001-09-18 マルチチャンバ成膜装置の処理スケジューリング方法 Pending JP2003092443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001282530A JP2003092443A (ja) 2001-09-18 2001-09-18 マルチチャンバ成膜装置の処理スケジューリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001282530A JP2003092443A (ja) 2001-09-18 2001-09-18 マルチチャンバ成膜装置の処理スケジューリング方法

Publications (1)

Publication Number Publication Date
JP2003092443A true JP2003092443A (ja) 2003-03-28

Family

ID=19106168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001282530A Pending JP2003092443A (ja) 2001-09-18 2001-09-18 マルチチャンバ成膜装置の処理スケジューリング方法

Country Status (1)

Country Link
JP (1) JP2003092443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190112069A (ko) * 2017-03-02 2019-10-02 가부시키가이샤 스크린 홀딩스 기판 처리 시스템, 기판 처리 장치 및 기판 처리 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190112069A (ko) * 2017-03-02 2019-10-02 가부시키가이샤 스크린 홀딩스 기판 처리 시스템, 기판 처리 장치 및 기판 처리 방법
CN110352470A (zh) * 2017-03-02 2019-10-18 株式会社斯库林集团 基板处理系统、基板处理装置以及基板处理方法
KR102349876B1 (ko) 2017-03-02 2022-01-10 가부시키가이샤 스크린 홀딩스 기판 처리 시스템, 기판 처리 장치 및 기판 처리 방법
CN110352470B (zh) * 2017-03-02 2023-03-28 株式会社斯库林集团 基板处理系统、基板处理装置以及基板处理方法

Similar Documents

Publication Publication Date Title
JP4668222B2 (ja) 半導体装置の製造システム及び半導体装置の製造方法
JP4884801B2 (ja) 処理システム
US7218983B2 (en) Method and apparatus for integrating large and small lot electronic device fabrication facilities
KR100300614B1 (ko) 레지스트도포/현상장치및피처리체의처리장치
KR101553417B1 (ko) 기판 처리 장치 및 기판 처리 방법
US8702370B2 (en) Substrate transfer method for performing processes including photolithography sequence
JP5419708B2 (ja) 真空処理装置及び基板処理方法
JP2003188229A (ja) ウエハ製造システムおよびウエハ製造方法
WO2007061116A1 (ja) 基板処理装置
JP2010278254A (ja) 基板処理装置、基板処理方法及び記憶媒体
JP5592863B2 (ja) 真空処理装置および被処理体の搬送方法
DE102006025407A1 (de) Verfahren und System zum dynamischen Ändern der Transportsequenz in einer Cluster-Anlage
JP2006344658A (ja) 基板処理システム及び基板処理方法
KR20100129211A (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP2006313788A (ja) 塗布処理方法及び塗布処理装置並びにコンピュータプログラム
JP5023146B2 (ja) 研磨装置及びそのプログラム
US8046095B2 (en) Substrate processing system and substrate transfer method
JP2003092443A (ja) マルチチャンバ成膜装置の処理スケジューリング方法
JP2004119462A (ja) 基板の処理システム
TWI264757B (en) Manufacturing apparatus and manufacturing method
JP2000332080A (ja) 被処理物の製造方法と製造装置
JP2006222328A (ja) 基板処理装置
JP4613604B2 (ja) 自動搬送システム
JP2009026166A (ja) 搬送システム、配車管理装置及び方法、並びにコンピュータプログラム
JPH053174A (ja) 半導体装置の製造方法