JP2003092227A - 内部電極材料及びその製造方法 - Google Patents
内部電極材料及びその製造方法Info
- Publication number
- JP2003092227A JP2003092227A JP2001284515A JP2001284515A JP2003092227A JP 2003092227 A JP2003092227 A JP 2003092227A JP 2001284515 A JP2001284515 A JP 2001284515A JP 2001284515 A JP2001284515 A JP 2001284515A JP 2003092227 A JP2003092227 A JP 2003092227A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- palladium
- platinum
- electrode material
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 積層型誘電体素子を製造するに際して白金又
はパラジウムを内部電極材料として用いても、その積層
間隔を薄層化することが可能で、かつ、デラミネーショ
ンやクラック等の不具合が発生することがない内部電極
材料の製造方法を提供する。 【解決手段】 白金又はパラジウムに対して金溶液を0.
1〜１モル％添加・混合して得られるスラリーから分散
媒を除去することによって、前記白金又はパラジウムを
金によりコーティング処理する。
はパラジウムを内部電極材料として用いても、その積層
間隔を薄層化することが可能で、かつ、デラミネーショ
ンやクラック等の不具合が発生することがない内部電極
材料の製造方法を提供する。 【解決手段】 白金又はパラジウムに対して金溶液を0.
1〜１モル％添加・混合して得られるスラリーから分散
媒を除去することによって、前記白金又はパラジウムを
金によりコーティング処理する。
Description
【０００１】
【発明の属する技術分野】本発明は、内部電極材料及び
その製造方法に関するもので、さらに詳しくは、積層型
誘電体素子を製造する際に用いる内部電極材料及びその
製造方法に関するものである。
その製造方法に関するもので、さらに詳しくは、積層型
誘電体素子を製造する際に用いる内部電極材料及びその
製造方法に関するものである。
【０００２】
【従来の技術】従来、一体焼結型の積層型誘電体素子の
内部電極材料としては白金又はパラジウムが一般的に用
いられているが、焼結温度が１２００℃以下と低い場合
には銀とパラジウムの混合粉も用いられている。
内部電極材料としては白金又はパラジウムが一般的に用
いられているが、焼結温度が１２００℃以下と低い場合
には銀とパラジウムの混合粉も用いられている。
【０００３】
【発明が解決しようとする課題】ところが、白金又はパ
ラジウムの粉末は触媒作用を有するため、これらを内部
電極材料として用いると、積層体の脱バインダー工程に
おいてセラミックスグリーン体および内部電極ペースト
中の有機物の熱分解を促進し、いわゆる熱暴走状態とな
り、積層体の内部電極近傍では急激に温度が上昇するた
め、得られた積層型誘電体素子にデラミネーションやク
ラック等の不具合が発生することが指摘されている。こ
のように内部電極として白金又はパラジウムを用いた積
層体は、脱バインダーをする際に緩やかに昇温する従来
の手段だけでは、デラミネーション等の不具合を防止す
ることができなかった。
ラジウムの粉末は触媒作用を有するため、これらを内部
電極材料として用いると、積層体の脱バインダー工程に
おいてセラミックスグリーン体および内部電極ペースト
中の有機物の熱分解を促進し、いわゆる熱暴走状態とな
り、積層体の内部電極近傍では急激に温度が上昇するた
め、得られた積層型誘電体素子にデラミネーションやク
ラック等の不具合が発生することが指摘されている。こ
のように内部電極として白金又はパラジウムを用いた積
層体は、脱バインダーをする際に緩やかに昇温する従来
の手段だけでは、デラミネーション等の不具合を防止す
ることができなかった。
【０００４】特に、パラジウムを内部電極材料として用
いると、パラジウムが約４００℃以上で酸化膨張するた
め、内部電極間隔が１００μｍ以下で積層数が１００層
を超えるような積層体では脱バインダー、焼結工程でデ
ラミネーションが発生することが指摘されている。この
ため、脱バインダー工程での積層体の放熱性、分解ガス
の散逸性を上げ、かつ、パラジウムの酸化膨張の影響を
受けないようにするため、積層数を例えば１００層以下
としたり、内部電極の間隔を１００μｍ以上とする必要
があり、積層体の構造にいろいろと制限を受けるという
課題があった。
いると、パラジウムが約４００℃以上で酸化膨張するた
め、内部電極間隔が１００μｍ以下で積層数が１００層
を超えるような積層体では脱バインダー、焼結工程でデ
ラミネーションが発生することが指摘されている。この
ため、脱バインダー工程での積層体の放熱性、分解ガス
の散逸性を上げ、かつ、パラジウムの酸化膨張の影響を
受けないようにするため、積層数を例えば１００層以下
としたり、内部電極の間隔を１００μｍ以上とする必要
があり、積層体の構造にいろいろと制限を受けるという
課題があった。
【０００５】このように内部電極間隔が広いと積層型誘
電体素子の体積は大きくなり、圧電特性、誘電特性も低
下する。また、積層数を少なくすると、積層数に比例し
圧電特性、誘電特性が低下する。このような不具合を補
うためには複数の誘電体素子を連結して使用する必要が
あり、コストアップの原因となっていた。
電体素子の体積は大きくなり、圧電特性、誘電特性も低
下する。また、積層数を少なくすると、積層数に比例し
圧電特性、誘電特性が低下する。このような不具合を補
うためには複数の誘電体素子を連結して使用する必要が
あり、コストアップの原因となっていた。
【０００６】本発明は以上の課題を解決するためになさ
れたもので、積層型誘電体素子を製造するに際して白金
又はパラジウムを内部電極材料として用いても、その積
層間隔を薄層化することが可能で、かつ、デラミネーシ
ョンやクラック等の不具合が発生することがない内部電
極材料及びその製造方法を提供することを目的としてい
る。
れたもので、積層型誘電体素子を製造するに際して白金
又はパラジウムを内部電極材料として用いても、その積
層間隔を薄層化することが可能で、かつ、デラミネーシ
ョンやクラック等の不具合が発生することがない内部電
極材料及びその製造方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】 上記した本発明の目
的は、誘電セラミックスと内部電極が交互に積層された
積層型誘電体素子を製造する際に用いる内部電極材料で
あって、該内部電極材料が金を0.1〜１モル％コーティ
ング処理した白金又はパラジウムを含むことを特徴とす
る内部電極材料によって達成される。
的は、誘電セラミックスと内部電極が交互に積層された
積層型誘電体素子を製造する際に用いる内部電極材料で
あって、該内部電極材料が金を0.1〜１モル％コーティ
ング処理した白金又はパラジウムを含むことを特徴とす
る内部電極材料によって達成される。
【０００８】また、本発明の目的は、白金又はパラジウ
ムに対して金溶液を0.1〜１モル％添加・混合して得ら
れるスラリーから分散媒を除去することによって、前記
白金又はパラジウムを金によりコーティング処理するこ
とを特徴とする内部電極材料の製造方法よっても達成さ
れる。
ムに対して金溶液を0.1〜１モル％添加・混合して得ら
れるスラリーから分散媒を除去することによって、前記
白金又はパラジウムを金によりコーティング処理するこ
とを特徴とする内部電極材料の製造方法よっても達成さ
れる。
【０００９】
【発明の実施の形態】本発明者らは白金又はパラジウム
を金によりコーティング処理することを提案している。
その理由は、このことにより、白金又はパラジウムの触
媒作用を抑制できるのではないかとの着想による。すな
わち本発明では、積層体の脱バインダー工程で有機物の
熱分解に伴う分解ガスや発熱が急激に発生する事もなく
なり、デラミネーションやクラックの発生も抑制でき、
高性能で高い信頼性を有する積層型誘電体素子を製造す
ることが可能となる。
を金によりコーティング処理することを提案している。
その理由は、このことにより、白金又はパラジウムの触
媒作用を抑制できるのではないかとの着想による。すな
わち本発明では、積層体の脱バインダー工程で有機物の
熱分解に伴う分解ガスや発熱が急激に発生する事もなく
なり、デラミネーションやクラックの発生も抑制でき、
高性能で高い信頼性を有する積層型誘電体素子を製造す
ることが可能となる。
【００１０】また、本発明によれば、積層間隔１００μ
ｍ以下で１００層以上積層できるようになり、例えば、
１００℃以上の高温下でも連続して使用可能であり、低
電圧で高変位が得られる積層型誘電体素子が製造できる
ようになる。また、白金又はパラジウムの触媒作用を抑
制することができるため、積層体の脱バインダー時の昇
温速度を上げて処理時間を短縮することができるため、
生産性を向上させる作用がある。
ｍ以下で１００層以上積層できるようになり、例えば、
１００℃以上の高温下でも連続して使用可能であり、低
電圧で高変位が得られる積層型誘電体素子が製造できる
ようになる。また、白金又はパラジウムの触媒作用を抑
制することができるため、積層体の脱バインダー時の昇
温速度を上げて処理時間を短縮することができるため、
生産性を向上させる作用がある。
【００１１】本発明では、金を0.1〜１モル％コーティ
ング処理した白金又はパラジウムを内部電極材料として
提案している。その理由は、金のコーティング量が0.1
モル％より少ないと白金、パラジウムの触媒作用を抑制
する効果が十分でなく、逆に、金のコーティング量が１
モル％より多いと電極材料の融点が低下し高温で焼結す
ることができなくなるからである。
ング処理した白金又はパラジウムを内部電極材料として
提案している。その理由は、金のコーティング量が0.1
モル％より少ないと白金、パラジウムの触媒作用を抑制
する効果が十分でなく、逆に、金のコーティング量が１
モル％より多いと電極材料の融点が低下し高温で焼結す
ることができなくなるからである。
【００１２】以下に、本発明を実施例と比較例によりさ
らに説明する。所定量の酸化鉛、酸化ジルコニウム、酸
化チタンの粉末を湿式で混合後、脱水、乾燥した後１０
００℃で２時間加熱し、チタン酸ジルコン酸鉛（以下、
ＰＺＴと略記する。）を合成した。このＰＺＴをボール
ミルで粉砕した後、バインダー、溶剤、分散剤、消泡剤
を加え、アトライターで分散してスラリー化した。この
スラリーを真空脱泡後、ドクターブレード成形機により
厚さ１００μｍのグリーンシートを成形した。
らに説明する。所定量の酸化鉛、酸化ジルコニウム、酸
化チタンの粉末を湿式で混合後、脱水、乾燥した後１０
００℃で２時間加熱し、チタン酸ジルコン酸鉛（以下、
ＰＺＴと略記する。）を合成した。このＰＺＴをボール
ミルで粉砕した後、バインダー、溶剤、分散剤、消泡剤
を加え、アトライターで分散してスラリー化した。この
スラリーを真空脱泡後、ドクターブレード成形機により
厚さ１００μｍのグリーンシートを成形した。
【００１３】内部電極としては、次の４種類のペースト
を調製した。 （実施例１）白金粉にイソプロパノールを適量加えスラ
リー状とし、これに金レジネート液を白金の０．１モル
％加え十分に撹拌した。真空乾燥器でイソプロパノール
を十分に除去した後、オーブンで３００℃、１時間加熱
し、白金粉に金をコーティングした。この白金粉にエチ
ルセルロース、テルピネオールを加え、３本ロールで分
散し、内部電極ペースト１とした。
を調製した。 （実施例１）白金粉にイソプロパノールを適量加えスラ
リー状とし、これに金レジネート液を白金の０．１モル
％加え十分に撹拌した。真空乾燥器でイソプロパノール
を十分に除去した後、オーブンで３００℃、１時間加熱
し、白金粉に金をコーティングした。この白金粉にエチ
ルセルロース、テルピネオールを加え、３本ロールで分
散し、内部電極ペースト１とした。
【００１４】（実施例２）パラジウム粉にイソプロパノ
ールを適量加えスラリー状とし、これに金レジネート液
をパラジウムの０．１モル％加え十分に撹拌した。真空
乾燥器でイソプロパノールを十分に除去した後、オーブ
ンで３００℃、１時間加熱し、パラジウム粉に金をコー
ティングした。この金をコーティングしたパラジウム粉
と銀粉を７：３のモル比で混合し、これにエチルセルロ
ース、テルピネオールを加え、３本ロールで分散し、内
部電極ペースト２とした。
ールを適量加えスラリー状とし、これに金レジネート液
をパラジウムの０．１モル％加え十分に撹拌した。真空
乾燥器でイソプロパノールを十分に除去した後、オーブ
ンで３００℃、１時間加熱し、パラジウム粉に金をコー
ティングした。この金をコーティングしたパラジウム粉
と銀粉を７：３のモル比で混合し、これにエチルセルロ
ース、テルピネオールを加え、３本ロールで分散し、内
部電極ペースト２とした。
【００１５】（比較例１）比較例として、金をコーティ
ングしていない白金粉にエチルセルロース、テルピネオ
ールを加え、３本ロールで分散し、内部電極ペースト３
とした。
ングしていない白金粉にエチルセルロース、テルピネオ
ールを加え、３本ロールで分散し、内部電極ペースト３
とした。
【００１６】（比較例２）比較例として、金をコーティ
ングしていないパラジウム粉と銀粉を７：３のモル比で
混合し、これにエチルセルロース、テルピネオールを加
え、３本ロールで分散し、内部電極ペースト４とした。
ングしていないパラジウム粉と銀粉を７：３のモル比で
混合し、これにエチルセルロース、テルピネオールを加
え、３本ロールで分散し、内部電極ペースト４とした。
【００１７】ＰＺＴのグリーンシートに内部電極ペース
ト１〜４をスクリーン印刷機によりそれぞれ４〜６μｍ
の厚みで印刷した。内部電極を印刷したシートをそれぞ
れ各２００枚ずつを積層し、プレス機で加圧し圧着し
た。
ト１〜４をスクリーン印刷機によりそれぞれ４〜６μｍ
の厚みで印刷した。内部電極を印刷したシートをそれぞ
れ各２００枚ずつを積層し、プレス機で加圧し圧着し
た。
【００１８】これらの積層体を同一の条件で脱脂後、表
１に示した温度で焼結した。焼結後の内部電極間隔は６
０μｍに収縮していた。次に、得られた焼結後の積層体
のデラミネーション及びクラックの発生状況を調べた。
デラミネーションは目視により確認できるものを不良と
した。また、焼結後の積層体を素子に切断加工した後、
両側面に銀を焼き付け外部電極を形成し、この外部電極
にＤＣ１５０Ｖ（２．５ｋＶ／ｍｍ）を１分間印加し、
絶縁破壊する素子の割合を調べた。これらの結果を表１
にまとめて示す。
１に示した温度で焼結した。焼結後の内部電極間隔は６
０μｍに収縮していた。次に、得られた焼結後の積層体
のデラミネーション及びクラックの発生状況を調べた。
デラミネーションは目視により確認できるものを不良と
した。また、焼結後の積層体を素子に切断加工した後、
両側面に銀を焼き付け外部電極を形成し、この外部電極
にＤＣ１５０Ｖ（２．５ｋＶ／ｍｍ）を１分間印加し、
絶縁破壊する素子の割合を調べた。これらの結果を表１
にまとめて示す。
【００１９】
【表１】
【００２０】表１の結果より、実施例１及び実施例２に
より製造した積層体では脱バインダー時のデラミネーシ
ョンが全く発生しなかった。一方、比較例１で製造した
白金内部電極の積層体は全て脱バインダー時に大きなデ
ラミネーションが発生し、積層体が２〜４箇所で完全に
剥離してしまっていた。剥離部は褐色に変色していた。
これは脱バインダー時の分解ガスの酸化熱が蓄積され熱
暴走状態となり、ついには分解ガスが発火し、その際の
急激な熱と圧力により積層体が破壊したものと推測され
る。比較例２により製造した銀パラジウム内部電極の積
層体の半数には脱バインダー時に２、３箇所の部分的な
デラミネーションが発生していた。次に、この積層体よ
り作製した積層型誘電体素子にＤＣ１５０Ｖを１分間印
加したところ、３０％の素子で絶縁破壊が発生したが、
この絶縁破壊は素子のデラミネーション部で発生してい
た。実施例１及び実施例２より製造した積層型誘電体素
子では絶縁不良は全く発生しなかった。
より製造した積層体では脱バインダー時のデラミネーシ
ョンが全く発生しなかった。一方、比較例１で製造した
白金内部電極の積層体は全て脱バインダー時に大きなデ
ラミネーションが発生し、積層体が２〜４箇所で完全に
剥離してしまっていた。剥離部は褐色に変色していた。
これは脱バインダー時の分解ガスの酸化熱が蓄積され熱
暴走状態となり、ついには分解ガスが発火し、その際の
急激な熱と圧力により積層体が破壊したものと推測され
る。比較例２により製造した銀パラジウム内部電極の積
層体の半数には脱バインダー時に２、３箇所の部分的な
デラミネーションが発生していた。次に、この積層体よ
り作製した積層型誘電体素子にＤＣ１５０Ｖを１分間印
加したところ、３０％の素子で絶縁破壊が発生したが、
この絶縁破壊は素子のデラミネーション部で発生してい
た。実施例１及び実施例２より製造した積層型誘電体素
子では絶縁不良は全く発生しなかった。
【００２１】次に、本発明の比較例として、コーティン
グに用いる金の添加量を０．０５モル％とした白金内部
電極の積層体では、比較例１と同様に脱バインダー工程
でデラミネーションが発生し、積層体が破損した。ま
た、コーティングに用いる金の添加量を０．０５モル％
とした銀パラジウム内部電極の積層体では、比較例２と
同様に脱バインダー工程で部分的なデラミネーションが
発生し、素子加工後１５０Ｖ印加すると一部が絶縁破壊
した。これよりコーティングに用いる金の添加量は０．
１モル％以上必要であることを確認した。
グに用いる金の添加量を０．０５モル％とした白金内部
電極の積層体では、比較例１と同様に脱バインダー工程
でデラミネーションが発生し、積層体が破損した。ま
た、コーティングに用いる金の添加量を０．０５モル％
とした銀パラジウム内部電極の積層体では、比較例２と
同様に脱バインダー工程で部分的なデラミネーションが
発生し、素子加工後１５０Ｖ印加すると一部が絶縁破壊
した。これよりコーティングに用いる金の添加量は０．
１モル％以上必要であることを確認した。
【００２２】なお、本実施例では金レジネートを白金又
はパラジウムに添加して得られるスラリーから、乾燥、
加熱して分散媒を除去したコーティング処理について説
明したが、その他の湿式法、気相法でのコーティング処
理でも本発明は有効に作用する。
はパラジウムに添加して得られるスラリーから、乾燥、
加熱して分散媒を除去したコーティング処理について説
明したが、その他の湿式法、気相法でのコーティング処
理でも本発明は有効に作用する。
【００２３】
【発明の効果】以上説明したように、本発明方法によれ
ば、内部電極間隔が６０μｍで積層数が２００層の積層
誘電体素子をデラミネーションの発生が無く、２．５ｋ
Ｖ／ｍｍの高電界印加でも絶縁破壊もなく製造すること
ができる。内部電極が６０μｍ間隔の素子では従来の１
００μｍ以上の間隔の素子より、発生する電界強度は
１．７倍以上となるため、印加する電圧を下げることが
可能となる。また、従来の２倍以上の積層数を有する素
子が製造できるため、大容量のコンデンサーや大変位量
の圧電アクチュエータ素子を供給することが可能とな
る。
ば、内部電極間隔が６０μｍで積層数が２００層の積層
誘電体素子をデラミネーションの発生が無く、２．５ｋ
Ｖ／ｍｍの高電界印加でも絶縁破壊もなく製造すること
ができる。内部電極が６０μｍ間隔の素子では従来の１
００μｍ以上の間隔の素子より、発生する電界強度は
１．７倍以上となるため、印加する電圧を下げることが
可能となる。また、従来の２倍以上の積層数を有する素
子が製造できるため、大容量のコンデンサーや大変位量
の圧電アクチュエータ素子を供給することが可能とな
る。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 江崎 徹
千葉県東金市小沼田1568−４ 太平洋セメ
ント株式会社中央研究所内
Ｆターム(参考） 5E001 AB03 AE02 AH01 AH09 AJ01
Claims (2)
- 【請求項１】 誘電セラミックスと内部電極が交互に積
層された積層型誘電体素子を製造する際に用いる内部電
極材料であって、該内部電極材料が金を0.1〜１モル％
コーティング処理した白金又はパラジウムを含むことを
特徴とする内部電極材料。 - 【請求項２】 白金又はパラジウムに対して金溶液を0.
1〜１モル％添加・混合して得られるスラリーから分散
媒を除去することによって、前記白金又はパラジウムを
金によりコーティング処理することを特徴とする請求項
１に記載の内部電極材料の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284515A JP2003092227A (ja) | 2001-09-19 | 2001-09-19 | 内部電極材料及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001284515A JP2003092227A (ja) | 2001-09-19 | 2001-09-19 | 内部電極材料及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092227A true JP2003092227A (ja) | 2003-03-28 |
Family
ID=19107818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284515A Pending JP2003092227A (ja) | 2001-09-19 | 2001-09-19 | 内部電極材料及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003092227A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2237029A1 (en) * | 2009-03-30 | 2010-10-06 | NGK Insulators, Ltd. | Pumping electrode of gas sensor, method of manufacturing conductive paste, and gas sensor |
| JP2013508539A (ja) * | 2009-10-14 | 2013-03-07 | ジョンソン、マッセイ、パブリック、リミテッド、カンパニー | 方法 |
-
2001
- 2001-09-19 JP JP2001284515A patent/JP2003092227A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2237029A1 (en) * | 2009-03-30 | 2010-10-06 | NGK Insulators, Ltd. | Pumping electrode of gas sensor, method of manufacturing conductive paste, and gas sensor |
| JP2013508539A (ja) * | 2009-10-14 | 2013-03-07 | ジョンソン、マッセイ、パブリック、リミテッド、カンパニー | 方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7227690B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| CN110299247A (zh) | 层叠陶瓷电子部件 | |
| CN103229260A (zh) | 叠层陶瓷电子元件及其制造方法 | |
| JP3785966B2 (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
| JP2011211033A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2005174974A (ja) | 積層圧電体部品の製造方法 | |
| JP2021068733A (ja) | セラミック電子部品およびその製造方法 | |
| JPWO2005117040A1 (ja) | 電子部品、積層セラミックコンデンサおよびその製造方法 | |
| JP4182009B2 (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
| JPH10172855A (ja) | 積層チップ部品とそれに用いる導電ペースト | |
| JP4066432B2 (ja) | 積層型圧電セラミックス素子の製造方法 | |
| JP3241054B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP2003092227A (ja) | 内部電極材料及びその製造方法 | |
| JP2007149780A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2003115416A (ja) | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
| JP4803854B2 (ja) | 積層型セラミックコンデンサの製造方法 | |
| JPH07263272A (ja) | 積層電子部品の製造方法 | |
| JP2015185666A (ja) | 圧電素子の製造方法 | |
| JP2008277294A (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
| JP2007157769A (ja) | 積層型電子部品 | |
| JP4163637B2 (ja) | 電子部品、積層セラミックコンデンサおよびその製造方法 | |
| JP2019067827A (ja) | 積層電子部品 | |
| JP3780798B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP3239718B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2001217140A (ja) | 積層型電子部品およびその製法 |