JP2003086941A - Printed wiring board - Google Patents

Printed wiring board

Info

Publication number
JP2003086941A
JP2003086941A JP2001277903A JP2001277903A JP2003086941A JP 2003086941 A JP2003086941 A JP 2003086941A JP 2001277903 A JP2001277903 A JP 2001277903A JP 2001277903 A JP2001277903 A JP 2001277903A JP 2003086941 A JP2003086941 A JP 2003086941A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
printed wiring
resin layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001277903A
Other languages
Japanese (ja)
Inventor
Daisuke Kanetani
大介 金谷
Shuji Maeda
修二 前田
Shinya Nishimoto
晋也 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2001277903A priority Critical patent/JP2003086941A/en
Publication of JP2003086941A publication Critical patent/JP2003086941A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a printed wiring board in which the occurrence of a wrap due to a heat history can be reduced and in which a conductor layer of an outermost layer can be easily formed in a fine pattern. SOLUTION: The printed wiring board is formed by alternatively building up a plurality of insulating resin layers 2a, 2b, etc., and conductor layers 3a, 3b, etc., on the surface of an inner layer circuit substrate 1. The layer 2b of the outermost layer is formed as a layer containing a main body of resin not containing a glass cloth 4 as a base, and the layer 2a of the second layer from the outermost layer is formed as a layer containing the glass cloth 4 as the base.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子機器、電気機
器、コンピュータ、通信機器等に用いられる多層構成の
プリント配線板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board used in electronic equipment, electric equipment, computers, communication equipment and the like.

【0002】[0002]

【従来の技術】近年、半導体チップやチップ部品等の電
子部品は軽薄小型化が進んでおり、これに伴ってこれら
の電子部品を搭載するプリント配線板において、導体回
路のライン幅及びライン間隔が200μm以下の狭ピッ
チであるファインパターンを有するプリント配線板の製
造技術の向上が求められてきている。特に、半導体等の
電子部品を実装・接続するランドにおいてファインパタ
ーン化の要求が高くなっている。
2. Description of the Related Art In recent years, electronic parts such as semiconductor chips and chip parts have been made lighter and thinner and smaller, and along with this, in printed wiring boards on which these electronic parts are mounted, the line width and line spacing of conductor circuits are reduced. There is a demand for improvement in manufacturing technology for printed wiring boards having fine patterns with a narrow pitch of 200 μm or less. In particular, there is an increasing demand for fine patterns in lands for mounting and connecting electronic components such as semiconductors.

【0003】そしてこのような導体回路のファインパタ
ーン化に対する設計のし易さや、低重量化などのため
に、内層用回路基板をコア材とし、この表面に絶縁樹脂
層と導体層を交互に積み上げていくように形成して多層
のプリント配線板を製造するビルドアップ工法が注目さ
れている。
For the purpose of facilitating the design for such fine patterning of the conductor circuit and reducing the weight, the inner layer circuit board is used as the core material, and the insulating resin layer and the conductor layer are alternately stacked on the surface. A build-up method for forming a multilayer printed wiring board by forming a multilayer structure has been receiving attention.

【0004】図2はこのビルドアップ工法による多層プ
リント配線板の製造を示すものであり、図2(a)のよ
うな表面に回路12aとして内層用導体層11を設けた
内層用回路基板1を用い、まず図2(b)のように内層
用導体層11の表面に絶縁樹脂層2aと導体層3aを設
ける。次に図2(c)のように絶縁樹脂層2aにバイア
ホール5を加工すると共にバイアホール5の内周にメッ
キ層6を形成し、さらに導体層3aに回路形成加工を施
して回路12bを形成し、バイアホール5で導体層3
a,11の層間接続をする。
FIG. 2 shows the production of a multilayer printed wiring board by this build-up method. As shown in FIG. 2 (a), an inner layer circuit board 1 having a conductor layer 11 for the inner layer as a circuit 12a on the surface thereof is formed. First, as shown in FIG. 2B, the insulating resin layer 2a and the conductor layer 3a are provided on the surface of the inner conductor layer 11. Next, as shown in FIG. 2C, a via hole 5 is formed in the insulating resin layer 2a, a plating layer 6 is formed on the inner periphery of the via hole 5, and a circuit forming process is further performed on the conductor layer 3a to form a circuit 12b. Forming and forming via layer 5 in conductor layer 3
Interlayer connection of a and 11 is made.

【0005】このように導体層3aに回路12bを加工
した後、この導体層3aの表面に絶縁樹脂層2bと導体
層3bとを設け、図2(d)のように絶縁樹脂層2bに
バイアホール5を加工すると共にバイアホール5の内周
にメッキ層6を形成し、さらに導体層3bに回路形成加
工を施して回路12cを形成し、バイアホール5で導体
層3a,3bの層間接続をする。図2(d)の例では、
スルーホール13及びスルーホールメッキ14を設けて
内外の導体層3a,3b,11を接続するようにしてあ
る。そしてソルダーレジスト15を最外面に塗布するこ
とによって、図2(e)のような多層のプリント配線板
として仕上げることができるものである。
After processing the circuit 12b on the conductor layer 3a in this manner, the insulating resin layer 2b and the conductor layer 3b are provided on the surface of the conductor layer 3a, and the vias are formed on the insulating resin layer 2b as shown in FIG. 2 (d). The hole 5 is processed, the plating layer 6 is formed on the inner periphery of the via hole 5, and the conductor layer 3b is subjected to a circuit forming process to form a circuit 12c. The via hole 5 connects the conductor layers 3a and 3b to each other. To do. In the example of FIG. 2 (d),
Through holes 13 and through hole plating 14 are provided to connect the inner and outer conductor layers 3a, 3b, 11 to each other. Then, by applying the solder resist 15 to the outermost surface, a multilayer printed wiring board as shown in FIG. 2E can be finished.

【0006】[0006]

【発明が解決しようとする課題】上記のように内層用回
路基板1に絶縁樹脂層2a,2bと導体層3a,3bを
交互に積み上げてビルドアップする工法で作製される多
層のプリント配線板にあって、絶縁樹脂層2a,2bの
形成は、樹脂フィルムを加熱加圧して積層したり、樹脂
を塗布して加熱硬化させたり、あるいは金属箔の片面に
半硬化状態の熱硬化性樹脂を設けて形成される樹脂付き
金属箔を加熱加圧成形して積層したりすることによって
行なわれるのが一般的である。
As described above, a multilayer printed wiring board manufactured by a method of alternately stacking the insulating resin layers 2a and 2b and the conductor layers 3a and 3b on the inner layer circuit board 1 and building up Therefore, the insulating resin layers 2a and 2b are formed by heating and pressing resin films to be laminated, applying a resin to heat and cure, or providing a semi-cured thermosetting resin on one surface of the metal foil. It is generally performed by heat-press molding and laminating the metal foil with resin formed by the above method.

【0007】従ってこのように形成される絶縁樹脂層2
a,2bは、ガラスクロスのような補強用の基材を含ま
ない樹脂主体の層であり、熱履歴による伸縮で寸法変化
が大きく発生し易い。このため、ビルドアップ工法で製
造したプリント配線板に実装部品を実装するために半田
リフロー炉を通過させる場合など、プリント配線板に熱
履歴が加わると、プリント配線板に反りが生じ易く、部
品実装に支障をきたすおそれがあるという問題があっ
た。
Therefore, the insulating resin layer 2 thus formed
The layers a and 2b are resin-based layers that do not include a reinforcing base material such as glass cloth, and are likely to undergo large dimensional changes due to expansion and contraction due to thermal history. For this reason, when heat history is applied to the printed wiring board, such as when passing through a solder reflow oven to mount the mounted components on the printed wiring board manufactured by the build-up method, the printed wiring board is likely to warp There was a problem that it could hinder the operation.

【0008】そこで、ガラスクロスに熱硬化性樹脂を含
浸して乾燥することによって調製したプリプレグを用
い、このプリプレグを加熱加圧することによって絶縁樹
脂層2a,2bを形成することがおこなわれている。こ
のものでは、絶縁樹脂層2a,2bにガラスクロスを補
強用の基材として埋入させることができ、絶縁樹脂層2
a,2bの寸法変化を抑制することができるので、半田
リフローなど熱履歴によって反りが発生することを低減
することができるのである。
Therefore, a prepreg prepared by impregnating glass cloth with a thermosetting resin and drying is used, and the insulating resin layers 2a and 2b are formed by heating and pressing the prepreg. In this case, glass cloth can be embedded in the insulating resin layers 2a and 2b as a reinforcing base material.
Since the dimensional changes of a and 2b can be suppressed, it is possible to reduce the occurrence of warpage due to thermal history such as solder reflow.

【0009】ここで、回路のファインパターン化に対応
するためには、表層の導体層3bの形成はアディティブ
工法やセミアディティブ工法によってメッキで行なうこ
とが望ましいところである。そして、最表層の絶縁樹脂
層2bに導体層3bをメッキで形成するにあたって、導
体層3bを密着強度高く且つファインパターンに形成す
るには、最表層の絶縁樹脂層2bの表面がフラットな粗
化面であることが必要である。しかし上記のように最表
層の絶縁樹脂層2bにガラスクロスが埋入されている
と、ガラスクロスの織り目が絶縁樹脂層2bの表面に表
われて、絶縁樹脂層2bの表面は凹凸になっており、メ
ッキによってファインパターンの導体層3bを形成する
ことが難しいという問題があった。
Here, in order to cope with the fine patterning of the circuit, it is desirable that the surface conductor layer 3b is formed by plating by an additive method or a semi-additive method. When forming the conductor layer 3b on the outermost insulating resin layer 2b by plating, in order to form the conductor layer 3b with a high adhesion strength and a fine pattern, the outermost insulating resin layer 2b is roughened to have a flat surface. It must be a face. However, when the glass cloth is embedded in the outermost insulating resin layer 2b as described above, the weave of the glass cloth appears on the surface of the insulating resin layer 2b, and the surface of the insulating resin layer 2b becomes uneven. However, there is a problem that it is difficult to form the conductor layer 3b having a fine pattern by plating.

【0010】本発明は上記の点に鑑みてなされたもので
あり、熱履歴による反りの発生を低減することができる
と共に、最外層の導体層をファインパターンで形成する
ことが容易になるプリント配線板を提供することを目的
とするものである。
The present invention has been made in view of the above points, and it is possible to reduce the occurrence of warpage due to thermal history, and it is easy to form the outermost conductor layer in a fine pattern. The purpose is to provide a plate.

【0011】[0011]

【課題を解決するための手段】本発明の請求項1に係る
プリント配線板は、内層回路基板1の表面に複数層の絶
縁樹脂層2a,2b…と導体層3a,3b…とを交互に
ビルドアップして設けることによって形成されるプリン
ト配線板において、最外層の絶縁樹脂層2bはガラスク
ロス4を基材として含有しない樹脂主体の層として形成
されていると共に、最外層から2層目の絶縁樹脂層2a
はガラスクロス4を基材として含有する層として形成さ
れていることを特徴とするものである。
In a printed wiring board according to claim 1 of the present invention, a plurality of insulating resin layers 2a, 2b ... And conductor layers 3a, 3b. In the printed wiring board formed by building up, the outermost insulating resin layer 2b is formed as a resin-based layer that does not contain the glass cloth 4 as a base material, and is the second layer from the outermost layer. Insulating resin layer 2a
Is formed as a layer containing the glass cloth 4 as a base material.

【0012】また請求項2の発明は、請求項1におい
て、最外層の絶縁樹脂層2bの表面には導体層3bがメ
ッキによって形成されていることを特徴とするものであ
る。
The invention of claim 2 is characterized in that in claim 1, the conductor layer 3b is formed by plating on the surface of the outermost insulating resin layer 2b.

【0013】また請求項3の発明は、請求項1又は2に
おいて、最外層から2層目の絶縁樹脂層2aとその表面
に設けられる導体層3aは、ガラスクロス4を基材とす
るプリプレグと金属箔とを重ねて加熱加圧成形をするこ
とによって形成されていることを特徴とするものであ
る。
According to a third aspect of the present invention, in the first or second aspect, the insulating resin layer 2a second from the outermost layer and the conductor layer 3a provided on the surface of the insulating resin layer 2a are prepregs having the glass cloth 4 as a base material. It is characterized in that it is formed by stacking a metal foil and heating and pressing.

【0014】また請求項4の発明は、請求項1乃至3の
いずれかにおいて、導体層3a,3bの層間の接続は、
絶縁樹脂層2a,2bに形成されたバイアホール5内の
メッキ層6によって行なわれていることを特徴とするも
のである。
The invention according to claim 4 is based on any one of claims 1 to 3, wherein the connection between the conductor layers 3a and 3b is:
It is characterized in that it is performed by the plating layer 6 in the via hole 5 formed in the insulating resin layers 2a and 2b.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.

【0016】本発明において内層回路基板1としては任
意のものを用いることができるものであり、両面金属張
り積層板を加工して積層板16の両面に内層用導体層1
1を設けたものを用いることができる。例えば、エポキ
シ樹脂などの熱硬化性樹脂をガラスクロスなどの基材に
含浸して乾燥して得られるプリプレグを一枚乃至複数枚
重ね、これの両側に銅箔などの金属箔を重ねて加熱加圧
成形をすることによって両面金属張り積層板を作製し、
そして両面の金属箔にドライフィルムを用いたテンティ
ング法などで回路12aを形成して内層用導体層11を
設けることによって、図1(a)のような内層回路基板
1を作製することができる。この内層回路基板1におい
て、内層用導体層11の表面には酸化剤を用いた酸化処
理(黒化処理あるいは黒色酸化処理と称される)を予め
行なって粗面化しておき、後述する絶縁樹脂層2aとの
密着性を高めるようにしておくのが好ましい。
In the present invention, an arbitrary one can be used as the inner layer circuit board 1, and a double-sided metal-clad laminate is processed to form the inner conductor layer 1 on both sides of the laminate 16.
Those provided with 1 can be used. For example, one or more prepregs obtained by impregnating a base material such as a glass cloth with a thermosetting resin such as an epoxy resin and drying the prepregs are stacked, and a metal foil such as a copper foil is stacked on both sides of the prepreg and heated. A double-sided metal-clad laminate is produced by pressure forming,
The inner layer circuit board 1 as shown in FIG. 1A can be manufactured by forming the circuit 12a on the metal foils on both sides by a tenting method using a dry film and providing the inner conductor layer 11. . In this inner layer circuit board 1, the surface of the inner conductor layer 11 is subjected to an oxidation treatment using an oxidant (which is referred to as a blackening treatment or a black oxidation treatment) in advance to roughen the surface, and the insulating resin to be described later. It is preferable to increase the adhesion to the layer 2a.

【0017】そして内層回路基板1の両側の表面に絶縁
樹脂層2a及び導体層3aをビルドアップする。この絶
縁樹脂層2aには図1(b)に示すようにガラスクロス
4が基材として埋入してある。このようなガラスクロス
4入りの絶縁樹脂層2aと導体層3aをビルドアップし
て設けるにあたっては、例えば、エポキシ樹脂などの熱
硬化性樹脂をガラスクロスなどの基材に含浸して乾燥し
て得られるプリプレグと、銅箔などの金属箔を、この順
に内層回路基板1の表面に重ね、これを加熱加圧成形す
ることによって行なうことができるものであり、ガラス
クロスを基材とするプリプレグによってガラスクロス4
を埋入した絶縁樹脂層2aを形成することができると共
に金属箔によって導体層3aを形成することができるも
のである。
Then, the insulating resin layer 2a and the conductor layer 3a are built up on both surfaces of the inner layer circuit board 1. A glass cloth 4 is embedded as a base material in the insulating resin layer 2a as shown in FIG. 1 (b). When the insulating resin layer 2a containing the glass cloth 4 and the conductor layer 3a are built up and provided, for example, a thermosetting resin such as an epoxy resin is impregnated into a base material such as a glass cloth and dried. The prepreg and a metal foil such as a copper foil which are stacked in this order on the surface of the inner layer circuit board 1 can be heated and pressed to form a glass. Cross 4
It is possible to form the insulating resin layer 2a in which is embedded and to form the conductor layer 3a with a metal foil.

【0018】このように絶縁樹脂層2aと導体層3aを
ビルドアップした後、図1(c)に示すように、絶縁樹
脂層2aにレーザー加工してバイアホール5を形成する
と共にバイアホール5の内周に銅の無電解メッキなどで
メッキ層6を形成し、さらにドライフィルムを用いたテ
ンティング法などで導体層3aにプリント加工をして回
路12bを形成し、バイアホール5で導体層3aと内層
用導体層11の層間接続をする。導体層3aに回路12
bの形成をした後、導体層3aの表面に黒化処理を行な
って表面を粗面化し、後述の絶縁樹脂層2bとの密着性
を高めるようにするのが好ましい。
After the insulating resin layer 2a and the conductor layer 3a are built up in this way, as shown in FIG. 1C, the insulating resin layer 2a is laser-processed to form a via hole 5 and the via hole 5. A plating layer 6 is formed on the inner circumference by electroless plating of copper, etc., and the conductor layer 3a is printed by a tenting method using a dry film or the like to form a circuit 12b, and the via hole 5 is used to form the conductor layer 3a. And the inner conductor layer 11 are connected to each other. Circuit 12 on conductor layer 3a
After the formation of b, it is preferable that the surface of the conductor layer 3a is subjected to blackening treatment to roughen the surface so as to enhance the adhesion with the insulating resin layer 2b described later.

【0019】次に、上記のようにして形成した絶縁樹脂
層2a及び導体層3aの表面に絶縁樹脂層2bをビルド
アップする。この絶縁樹脂層2bには図1(d)のよう
にガラスクロスなどの基材は含有されないものであり、
樹脂を主体とする層として形成してある。このような基
材を含有しない絶縁樹脂層2bをビルドアップして設け
るにあたっては、例えば、エポキシ樹脂などの熱硬化性
樹脂を半硬化状態でフィルム化したものを用い、この半
硬化樹脂フィルムを導体層3aの表面に重ねて加熱加圧
することによって行なうことができるものであり、半硬
化樹脂フィルムの硬化樹脂によって絶縁樹脂層2bを形
成することができるものである。
Next, the insulating resin layer 2b is built up on the surfaces of the insulating resin layer 2a and the conductor layer 3a formed as described above. This insulating resin layer 2b does not contain a base material such as glass cloth as shown in FIG. 1 (d).
It is formed as a layer mainly composed of resin. When the insulating resin layer 2b containing no such base material is built up and provided, for example, a thermosetting resin such as an epoxy resin formed into a film in a semi-cured state is used, and the semi-cured resin film is used as a conductor. It can be carried out by superposing it on the surface of the layer 3a and applying heat and pressure, and the insulating resin layer 2b can be formed by the cured resin of the semi-cured resin film.

【0020】上記のように絶縁樹脂層2bを形成した
後、絶縁樹脂層2bの表面に導体層3bを設ける。この
導体層3bは最外層の回路12cを形成するためのもの
であり、銅などの金属を無電解メッキして回路形成する
アディティブ工法、あるいは無電解メッキと電解メッキ
を組み合わせて回路形成するセミアディティブ工法で、
絶縁樹脂層2bの表面に導体層3bを設けるものであ
る。この絶縁樹脂層2bにはガラスクロスのような基材
を含まないので、絶縁樹脂層2bの表面は大きな凹凸が
ないフラットな粗面になっており、メッキによって導体
層3bをファインパターンで密着性高く形成することが
できるものである。このとき、導体層3bを形成するの
に先だって、絶縁樹脂層2bにレーザー加工してバイア
ホール5が形成してあり、導体層3bの形成の後にバイ
アホール5の内周に銅の無電解メッキなどでメッキ層6
を形成して、図1(d)に示すようにバイアホール5で
導体層3a,3bの層間接続をするようにしてある。ま
た図1(d)の実施の形態では貫通するスルーホール1
3が設けてあり、スルーホール13の内周に銅の無電解
メッキなどで形成したスルーホールメッキ14によっ
て、導体層3a,3b,11の層間接続をするようにし
てある。
After forming the insulating resin layer 2b as described above, the conductor layer 3b is provided on the surface of the insulating resin layer 2b. This conductor layer 3b is for forming the outermost circuit 12c, and is an additive method of forming a circuit by electrolessly plating a metal such as copper, or a semi-additive method of forming a circuit by combining electroless plating and electrolytic plating. With the construction method,
The conductor layer 3b is provided on the surface of the insulating resin layer 2b. Since the insulating resin layer 2b does not include a base material such as glass cloth, the surface of the insulating resin layer 2b is a flat rough surface without large unevenness, and the conductor layer 3b is adhered in a fine pattern by plating. It can be formed high. At this time, prior to forming the conductor layer 3b, the insulating resin layer 2b is laser-processed to form the via hole 5, and after the formation of the conductor layer 3b, electroless plating of copper is performed on the inner periphery of the via hole 5. Plating layer 6
Is formed, and the via holes 5 are used to connect the conductor layers 3a and 3b to each other as shown in FIG. 1 (d). Further, in the embodiment shown in FIG. 1D, the through hole 1 penetrating therethrough is used.
3 is provided, and the conductor layers 3a, 3b and 11 are connected to each other by the through hole plating 14 formed on the inner periphery of the through hole 13 by electroless plating of copper or the like.

【0021】そして、上記のように形成される絶縁樹脂
層2bと導体層3bの表面の、半田付けをしない部分に
ソルダーレジスト15を塗布することによって、図1
(e)のような多層のプリント配線板に仕上げることが
できるものである。このようにしてビルドアップ工法で
作製されるプリント配線板にあって、絶縁樹脂層2a,
2bのうち最外層の絶縁樹脂層2bはガラスクロスのよ
うな基材を含まず、アディティブ工法やセミアディティ
ブ工法に適した層であるが、その内側の絶縁樹脂層2a
にはガラスクロス4が基材として埋入されており、この
ガラスクロス4による補強効果で絶縁樹脂層2aの寸法
変化を抑制することができものであり、このガラスクロ
ス4入りの絶縁樹脂層2aによってプリント配線板全体
の寸法変化を抑制することができる。従って、プリント
配線板に半田リフローなど熱履歴が作用しても、プリン
ト配線板に反りが発生することを低減することができる
のである。
Then, by applying a solder resist 15 to the portions of the surfaces of the insulating resin layer 2b and the conductor layer 3b formed as described above, which are not to be soldered, as shown in FIG.
The multilayer printed wiring board as shown in (e) can be finished. In the printed wiring board thus manufactured by the build-up method, the insulating resin layer 2a,
The outermost insulating resin layer 2b of 2b does not include a base material such as glass cloth and is a layer suitable for an additive method or a semi-additive method.
A glass cloth 4 is embedded as a base material in the glass cloth 4. The dimensional change of the insulating resin layer 2a can be suppressed by the reinforcing effect of the glass cloth 4, and the insulating resin layer 2a containing the glass cloth 4 is suppressed. Thus, it is possible to suppress the dimensional change of the entire printed wiring board. Therefore, even if thermal history such as solder reflow acts on the printed wiring board, it is possible to reduce the occurrence of warpage of the printed wiring board.

【0022】尚、図1の実施の形態では、内層回路基板
1の両面にそれぞれ2層の絶縁樹脂層2a,2bを設
け、外層側の絶縁樹脂層2bはガラスクロスのような基
材を含まない樹脂主体の層として、その内側の絶縁樹脂
層2aはガラスクロス4を基材として埋入した層として
形成したが、最外層がガラスクロスのような基材を含ま
ない樹脂主体の層、最外層から2層目がガラスクロス4
を基材として埋入した層として形成されておれば、絶縁
樹脂層の層数は制限されないものであり、例えば層数が
両面3層以上ずつのものであってもよく、また内銅回路
基板1の片面のみにビルドアップしたものであってもよ
い。
In the embodiment of FIG. 1, two layers of insulating resin layers 2a and 2b are provided on both surfaces of the inner layer circuit board 1, and the outer layer insulating resin layer 2b includes a base material such as glass cloth. The innermost insulating resin layer 2a was formed as a layer in which the glass cloth 4 was embedded as a base material, but the outermost layer was a resin-based layer containing no base material such as glass cloth. The second layer from the outer layer is glass cloth 4
The number of insulating resin layers is not limited as long as it is formed as a layer embedded as a base material. For example, the number of layers may be three or more on each side, and an inner copper circuit board may be used. It may be built up on only one side.

【0023】[0023]

【実施例】次に、本発明を実施例によって具体的に説明
する。
EXAMPLES Next, the present invention will be specifically described with reference to examples.

【0024】(実施例1)内層回路基板1として、両面
銅張り積層板(松下電工社製「R1766」:板厚0.
4mm、銅箔厚18μm)の両面の銅箔をテンティング
法で回路形成加工したものを用い、内層用導体層11を
黒化処理した(図1(a)参照)。
(Example 1) As the inner layer circuit board 1, a double-sided copper-clad laminated board ("R1766" manufactured by Matsushita Electric Works, Ltd .: board thickness 0.
The conductor layer 11 for the inner layer was blackened using a copper foil having a thickness of 4 mm and a copper foil thickness of 18 μm, which was subjected to a circuit forming process by a tenting method (see FIG. 1A).

【0025】この内層回路基板1の両面にそれぞれ、ガ
ラスクロス基材のプリプレグ(松下電工社製「R166
1」:厚さ0.06mm)と厚み18μmの銅箔をこの
順に重ね、10kPaの減圧雰囲気下、170℃、2.
5MPa、100分の条件で真空プレス成形をすること
によって、ガラスクロス4を埋入した絶縁樹脂層2aと
導体層3aを積層した(図1(b)参照)。そして絶縁
樹脂層2aに炭酸ガスレーザー加工してバイアホール5
を形成し、無電解銅メッキしてバイアホール5内にメッ
キ層6を設け、さらに導体層3aにテンティング法で回
路形成加工を施した(図1(c)参照)。
A glass cloth base prepreg (“R166” manufactured by Matsushita Electric Works, Ltd.) is formed on both surfaces of the inner layer circuit board 1.
1 ": a thickness of 0.06 mm) and a copper foil having a thickness of 18 μm are laminated in this order, under a reduced pressure atmosphere of 10 kPa, 170 ° C., and 2.
The insulating resin layer 2a having the glass cloth 4 embedded therein and the conductor layer 3a were laminated by vacuum press molding under conditions of 5 MPa and 100 minutes (see FIG. 1B). Then, carbon dioxide gas laser processing is performed on the insulating resin layer 2a to form the via holes 5.
Then, electroless copper plating was performed to form a plating layer 6 in the via hole 5, and the conductor layer 3a was subjected to circuit forming processing by a tenting method (see FIG. 1C).

【0026】次に、導体層3aを黒化処理した後、この
上からエポキシ樹脂の半硬化フィルムを重ね、真空ラミ
ネーターにて、10kPaの減圧雰囲気下、110℃、
1.0MPa、2分の条件でプレスすることによって、
厚み60μmの絶縁樹脂層2bを積層した。そしてドリ
ル加工して貫通するスルーホール13を形成し、また絶
縁樹脂層2bに炭酸ガスレーザー加工してバイアホール
5を形成し、無電解銅メッキしてスルーホール13内に
スルーホールメッキ14を、バイアホール5内にメッキ
層6をそれぞれ設けると共に、絶縁樹脂層2bの表面に
導体層3bを形成した。次いで、導体層3bにテンティ
ング法で回路形成加工を施した(図1(d)参照)。
Next, after the conductor layer 3a is blackened, a semi-cured film of epoxy resin is laid on the conductor layer 3a, and a vacuum laminator is used under a reduced pressure atmosphere of 10 kPa at 110 ° C.
By pressing at 1.0 MPa for 2 minutes,
The insulating resin layer 2b having a thickness of 60 μm was laminated. Then, a through hole 13 is formed by drilling, a carbon dioxide gas laser is processed on the insulating resin layer 2b to form a via hole 5, and electroless copper plating is performed to form a through hole plating 14 in the through hole 13. A plating layer 6 was provided in each via hole 5, and a conductor layer 3b was formed on the surface of the insulating resin layer 2b. Next, the conductor layer 3b was subjected to a circuit forming process by a tenting method (see FIG. 1D).

【0027】この後、導体層3b及び絶縁樹脂層2bの
所定箇所にソルダーレジスト15を印刷することによっ
て、所望のプリント配線板を得た(図1(e)参照)。
After that, a desired printed wiring board was obtained by printing a solder resist 15 on predetermined portions of the conductor layer 3b and the insulating resin layer 2b (see FIG. 1 (e)).

【0028】(比較例1)銅箔の片面に半硬化状態のエ
ポキシ樹脂を塗着して調製される樹脂付き金属箔(松下
電工社製「R0880」:銅箔厚み18μm、樹脂厚み
60μm)を用い、実施例1と同じ内層回路基板1の両
面にこの樹脂付き金属箔を樹脂の側で重ね、175℃、
3.0MPa、100分の条件で真空プレス成形をする
ことによって、絶縁樹脂層2aと導体層3aを積層した
(図2(b)参照)。そして絶縁樹脂層2aに炭酸ガス
レーザー加工してバイアホール5を形成し、無電解銅メ
ッキしてバイアホール5内にメッキ層6を設け、さらに
導体層3aにテンティング法で回路形成加工を施した
(図2(c)参照)。
Comparative Example 1 A resin-coated metal foil (“R0880” manufactured by Matsushita Electric Works, Ltd .: copper foil thickness 18 μm, resin thickness 60 μm) prepared by coating a semi-cured epoxy resin on one surface of a copper foil. Using this same metal foil with resin on both sides of the same inner layer circuit board 1 as in Example 1 on the resin side, 175 ° C.
The insulating resin layer 2a and the conductor layer 3a were laminated by vacuum press molding under the conditions of 3.0 MPa and 100 minutes (see FIG. 2B). Then, carbon dioxide gas laser processing is performed on the insulating resin layer 2a to form via holes 5, electroless copper plating is performed to provide a plating layer 6 in the via holes 5, and circuit formation processing is performed on the conductor layer 3a by a tenting method. (See FIG. 2 (c)).

【0029】次に、導体層3aを黒化処理した後、この
上からエポキシ樹脂の半硬化フィルムを重ね、真空ラミ
ネーターにて、10kPaの減圧雰囲気下、110℃、
1.0MPa、2分の条件でプレスすることによって、
厚み60μmの絶縁樹脂層2bを積層した。そしてドリ
ル加工して貫通するスルーホール13を形成し、また絶
縁樹脂層2bに炭酸ガスレーザー加工してバイアホール
5を形成し、無電解銅メッキしてスルーホール13内に
スルーホールメッキ14を、バイアホール5内にメッキ
層6をそれぞれ設けると共に、絶縁樹脂層2bの表面に
導体層3bを形成した。次いで、導体層3bにテンティ
ング法で回路形成加工を施した(図2(d)参照)。
Next, after the conductor layer 3a is blackened, a semi-cured film of epoxy resin is laid on the conductor layer 3a, and a vacuum laminator is used in a reduced pressure atmosphere of 10 kPa at 110 ° C.
By pressing at 1.0 MPa for 2 minutes,
The insulating resin layer 2b having a thickness of 60 μm was laminated. Then, a through hole 13 is formed by drilling, a carbon dioxide gas laser is processed on the insulating resin layer 2b to form a via hole 5, and electroless copper plating is performed to form a through hole plating 14 in the through hole 13. A plating layer 6 was provided in each via hole 5, and a conductor layer 3b was formed on the surface of the insulating resin layer 2b. Next, the conductor layer 3b was subjected to a circuit forming process by a tenting method (see FIG. 2D).

【0030】この後、導体層3b及び絶縁樹脂層2bの
所定箇所にソルダーレジスト15を印刷することによっ
て、所望のプリント配線板を得た(図2(e)参照)。
After that, a desired printed wiring board was obtained by printing a solder resist 15 on predetermined portions of the conductor layer 3b and the insulating resin layer 2b (see FIG. 2 (e)).

【0031】上記の実施例1及び比較例1で得たプリン
ト配線板を100×100mmに裁断し、これを240
℃、10秒の条件で半田リフロー炉を通過させた後、こ
のプリント配線板を水平な定盤上に置いて、プリント配
線板の四隅で持ち上がりの最も大きい部分の持ち上がり
寸法を、反り量として測定した。この試験を7枚のプリ
ント配線板について行なった結果を表1に示す。
The printed wiring boards obtained in the above Example 1 and Comparative Example 1 were cut into 100 × 100 mm, and this was cut into 240
After passing through the solder reflow oven under conditions of 10 ° C for 10 seconds, place this printed wiring board on a horizontal surface plate and measure the lifted dimension of the largest lifted portion at the four corners of the printed wiring board as the amount of warpage. did. Table 1 shows the results of performing this test on seven printed wiring boards.

【0032】[0032]

【表1】 [Table 1]

【0033】表1にみられるように、2層の絶縁樹脂層
2a,2bのいずれにもガラスクロスなどの基材を含有
しない比較例1のものでは反りが大きく発生したが、2
層の絶縁樹脂層2a,2bのうち絶縁樹脂層2aにガラ
スクロス4を基材として埋入させた実施例1のもので
は、反りが大幅に低減されていることが確認される。
As shown in Table 1, in Comparative Example 1 in which neither of the two insulating resin layers 2a and 2b contained a substrate such as glass cloth, a large amount of warpage occurred.
In the example 1 in which the glass cloth 4 is embedded in the insulating resin layer 2a as the base material among the insulating resin layers 2a and 2b of the layers, it is confirmed that the warpage is significantly reduced.

【0034】[0034]

【発明の効果】上記のように本発明の請求項1に係るプ
リント配線板は、内層回路基板の表面に複数層の絶縁樹
脂層と導体層とを交互にビルドアップして設けることに
よって形成されるプリント配線板において、最外層の絶
縁樹脂層はガラスクロスを基材として含有しない樹脂主
体の層として形成されていると共に、最外層から2層目
の絶縁樹脂層はガラスクロスを基材として含有する層と
して形成されているので、ガラスクロスを基材として含
有する最外層から2層目の絶縁樹脂層による補強作用で
寸法変化を抑制することができ、熱履歴による反りの発
生を低減することができると共に、最外層の絶縁樹脂層
はガラスクロスを基材として含有せず表面に凹凸が生じ
ないようにすることができ、最外層の導体層をファイン
パターンで形成することが容易になるものである。
As described above, the printed wiring board according to claim 1 of the present invention is formed by alternately building up a plurality of insulating resin layers and conductor layers on the surface of the inner layer circuit board. In the printed wiring board, the outermost insulating resin layer is formed as a resin-based layer that does not contain glass cloth as a base material, and the second insulating resin layer from the outermost layer contains glass cloth as a base material. Since it is formed as a layer to be formed, the dimensional change can be suppressed by the reinforcing action of the second insulating resin layer from the outermost layer containing glass cloth as the base material, and the occurrence of warpage due to thermal history can be reduced. In addition, the outermost insulating resin layer does not contain glass cloth as a base material so that no unevenness is generated on the surface, and the outermost conductor layer is formed in a fine pattern. It is intended that is facilitated.

【0035】また請求項2の発明は、最外層の絶縁樹脂
層の表面には導体層がメッキによって形成されているの
で、上記のように最外層の絶縁樹脂層の表面には凹凸が
生じないようにすることができ、最外層の導体層をメッ
キによってファインパターンで形成することができるも
のである。
According to the second aspect of the present invention, since the conductor layer is formed on the surface of the outermost insulating resin layer by plating, unevenness does not occur on the surface of the outermost insulating resin layer as described above. Thus, the outermost conductor layer can be formed in a fine pattern by plating.

【0036】また請求項3の発明は、最外層から2層目
の絶縁樹脂層とその表面に設けられる導体層は、ガラス
クロスを基材とするプリプレグと金属箔とを重ねて加熱
加圧成形をすることによって形成されているので、絶縁
樹脂層と導体層を同時に積層して形成することができ、
工数を低減することができるものである。
According to a third aspect of the present invention, the insulating resin layer second from the outermost layer and the conductor layer provided on the surface of the insulating resin layer are formed by superposing a prepreg having a glass cloth as a base material and a metal foil and heating and pressing. Since it is formed by carrying out, it is possible to simultaneously form an insulating resin layer and a conductor layer,
The number of steps can be reduced.

【0037】また請求項4の発明は、導体層の層間の接
続は、絶縁樹脂層に形成されたバイアホール内のメッキ
層によって行なわれているので、導体層の層間の接続を
信頼性高く行なうことができるものである。
According to the invention of claim 4, the connection between the conductor layers is made by the plating layer in the via hole formed in the insulating resin layer, so that the connection between the conductor layers is made with high reliability. Is something that can be done.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態の一例を示すものであり、
(a)〜(e)はそれぞれ断面図である。
FIG. 1 shows an example of an embodiment of the present invention,
(A)-(e) is sectional drawing, respectively.

【図2】従来の一例を示すものであり、(a)〜(e)
はそれぞれ断面図である。
FIG. 2 is a view showing an example of the related art, and (a) to (e)
Are sectional views, respectively.

【符号の説明】[Explanation of symbols]

1 内層回路基板 2 絶縁樹脂層 3 導体層 4 ガラスクロス 5 バイアホール 6 メッキ層 1 Inner layer circuit board 2 Insulating resin layer 3 conductor layers 4 glass cloth 5 via holes 6 plating layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西本 晋也 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 4F100 AB01A AB17A AG00C AK01B AK53 AK53B BA10A BA10C DG11C DH00C DH01 EH71A EJ172 EJ422 JG01A JG04B JG04C 5E346 AA05 AA06 AA12 AA15 AA22 AA32 AA43 AA51 CC02 CC04 CC08 CC32 DD02 DD12 DD22 DD32 DD33 EE06 EE07 EE09 EE13 FF01 FF04 FF07 FF15 FF45 GG15 GG17 GG22 GG28 HH11 HH26    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Shinya Nishimoto             1048, Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd.             Inside the company F-term (reference) 4F100 AB01A AB17A AG00C AK01B                       AK53 AK53B BA10A BA10C                       DG11C DH00C DH01 EH71A                       EJ172 EJ422 JG01A JG04B                       JG04C                 5E346 AA05 AA06 AA12 AA15 AA22                       AA32 AA43 AA51 CC02 CC04                       CC08 CC32 DD02 DD12 DD22                       DD32 DD33 EE06 EE07 EE09                       EE13 FF01 FF04 FF07 FF15                       FF45 GG15 GG17 GG22 GG28                       HH11 HH26

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 内層回路基板の表面に複数層の絶縁樹脂
層と導体層とを交互にビルドアップして設けることによ
って形成されるプリント配線板において、最外層の絶縁
樹脂層はガラスクロスを基材として含有しない樹脂主体
の層として形成されていると共に、最外層から2層目の
絶縁樹脂層はガラスクロスを基材として含有する層とし
て形成されていることを特徴とするプリント配線板。
1. In a printed wiring board formed by alternately building up a plurality of insulating resin layers and conductor layers on the surface of an inner circuit board, the outermost insulating resin layer is made of glass cloth. A printed wiring board, characterized in that it is formed as a resin-based layer not containing as a material, and that the second insulating resin layer from the outermost layer is formed as a layer containing glass cloth as a base material.
【請求項2】 最外層の絶縁樹脂層の表面には導体層が
メッキによって形成されていることを特徴とする請求項
1に記載のプリント配線板。
2. The printed wiring board according to claim 1, wherein a conductor layer is formed on the surface of the outermost insulating resin layer by plating.
【請求項3】 最外層から2層目の絶縁樹脂層とその表
面に設けられる導体層は、ガラスクロスを基材とするプ
リプレグと金属箔とを重ねて加熱加圧成形をすることに
よって形成されていることを特徴とする請求項1又は2
に記載のプリント配線板。
3. The second insulating resin layer from the outermost layer and the conductor layer provided on the surface of the insulating resin layer are formed by stacking a prepreg having a glass cloth as a base material and a metal foil and performing heat-press molding. Claim 1 or 2 characterized in that
The printed wiring board described in.
【請求項4】 導体層の層間の接続は、絶縁樹脂層に形
成されたバイアホール内のメッキ層によって行なわれて
いることを特徴とする請求項1乃至3のいずれかに記載
のプリント配線板。
4. The printed wiring board according to claim 1, wherein the connection between the conductor layers is made by a plating layer in a via hole formed in the insulating resin layer. .
JP2001277903A 2001-09-13 2001-09-13 Printed wiring board Pending JP2003086941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001277903A JP2003086941A (en) 2001-09-13 2001-09-13 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001277903A JP2003086941A (en) 2001-09-13 2001-09-13 Printed wiring board

Publications (1)

Publication Number Publication Date
JP2003086941A true JP2003086941A (en) 2003-03-20

Family

ID=19102356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001277903A Pending JP2003086941A (en) 2001-09-13 2001-09-13 Printed wiring board

Country Status (1)

Country Link
JP (1) JP2003086941A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289908A (en) * 2008-05-28 2009-12-10 Renesas Technology Corp Semiconductor device and method for manufacturing therefor
JP2010010329A (en) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp Wiring substrate and method for manufacturing therefor
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
KR20150094625A (en) 2012-12-11 2015-08-19 미쓰이금속광업주식회사 Multilayer printed circuit board and manufacturing method thereof
CN114679904A (en) * 2022-03-08 2022-06-28 惠州市兴顺和电子有限公司 PCB (printed circuit board) stacking method based on weight measurement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165594A (en) * 1989-11-24 1991-07-17 Ibiden Co Ltd Manufacture of multilayer printed wiring board
JPH1174651A (en) * 1997-03-13 1999-03-16 Ibiden Co Ltd Printed wiring board and its manufacture
JP2001196746A (en) * 2000-01-11 2001-07-19 Toshiba Chem Corp Printed wiring substrate and method for manufacturing printed wiring substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165594A (en) * 1989-11-24 1991-07-17 Ibiden Co Ltd Manufacture of multilayer printed wiring board
JPH1174651A (en) * 1997-03-13 1999-03-16 Ibiden Co Ltd Printed wiring board and its manufacture
JP2001196746A (en) * 2000-01-11 2001-07-19 Toshiba Chem Corp Printed wiring substrate and method for manufacturing printed wiring substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009289908A (en) * 2008-05-28 2009-12-10 Renesas Technology Corp Semiconductor device and method for manufacturing therefor
US8159057B2 (en) 2008-05-28 2012-04-17 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
US8383456B2 (en) 2008-05-28 2013-02-26 Renesas Electronics Corporation Semiconductor device and manufacturing method therefor
JP2010010329A (en) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp Wiring substrate and method for manufacturing therefor
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
KR20150094625A (en) 2012-12-11 2015-08-19 미쓰이금속광업주식회사 Multilayer printed circuit board and manufacturing method thereof
CN114679904A (en) * 2022-03-08 2022-06-28 惠州市兴顺和电子有限公司 PCB (printed circuit board) stacking method based on weight measurement

Similar Documents

Publication Publication Date Title
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
JP2003031952A (en) Core substrate and multilayer circuit board using the same
KR100674321B1 (en) Pcb with enhanced radiating ability and the manufacturing method thereof
JPH1154934A (en) Multilayered printed wiring board and its manufacture
JP2007288022A (en) Multilayer printed wiring board and its manufacturing method
JPH1027960A (en) Manufacture of multi-layer printed wiring board
JP2006294666A (en) Flex rigid wiring board and manufacturing method thereof
JP2003086941A (en) Printed wiring board
TW201946515A (en) Method of manufacturing the printed circuit board
JP3173249B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2000269647A (en) Single-side circuit board, multilayer printed wiring board and manufacture thereof
JP5593863B2 (en) Multilayer circuit board and substrate manufacturing method
JP2924194B2 (en) Multilayer printed wiring board
JP2001015919A (en) Multilayer printed wiring board, circuit-board therefor and its manufacture
JP2001237550A (en) Multilayered printed board and its manufacturing method
JP2007280996A (en) Multilayer printed-wiring board
JP2000277917A (en) Multilayer printed wiring board and manufacture of the same
JPH11274720A (en) Manufacture of multilayer-laminated board
JPS6338878B2 (en)
JP4285215B2 (en) Double-sided copper-clad laminate, method for producing the same, and multilayer laminate
JP2001230550A (en) Method for manufacturing multil ayer printed wiring board circuit substrate
JP2003008200A (en) Wiring board and its producing method
KR20160138753A (en) Printed circuit board and method of manufacturing the same
JP2004363325A (en) Multilayer wiring board and its manufacturing method
JP2000022330A (en) Multilayer interconnection board and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628