JP2003008200A - Wiring board and its producing method - Google Patents

Wiring board and its producing method

Info

Publication number
JP2003008200A
JP2003008200A JP2001189920A JP2001189920A JP2003008200A JP 2003008200 A JP2003008200 A JP 2003008200A JP 2001189920 A JP2001189920 A JP 2001189920A JP 2001189920 A JP2001189920 A JP 2001189920A JP 2003008200 A JP2003008200 A JP 2003008200A
Authority
JP
Japan
Prior art keywords
conductive paste
via hole
wiring
electrically insulating
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001189920A
Other languages
Japanese (ja)
Inventor
Daizo Ando
大蔵 安藤
Sadashi Nakamura
禎志 中村
Hideki Higashiya
秀樹 東谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001189920A priority Critical patent/JP2003008200A/en
Publication of JP2003008200A publication Critical patent/JP2003008200A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board and its producing method employing a conductor, e.g. conductive paste, for interlayer electrical connection in which highly reliable fine via holes are realized. SOLUTION: Via holes 104 opened in the thickness direction of an electric insulating basic material 102 are filled with conductive paste 105 to form wiring layers 107 in a specified pattern on the opposite sides of the electric insulating basic material, and the wiring layers are connected electrically with conductive paste. In such a wiring board, surface roughness on the side abutting against the electric insulating basic material of at least one wiring layer is set not larger than the mean particle size of conductive particles contained in the conductive paste. Since only the resin component in the conductive paste is discharged and conductive particles in the conductive paste are left in the via holes, the conductive paste is made compact, thus realizing highly reliable via hole connection having low initial resistance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、導電性ペーストに
より層間の電気的接続を行う配線基板及びその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board for electrically connecting layers with a conductive paste and a method for manufacturing the wiring board.

【0002】[0002]

【従来の技術】近年、導電性ペーストにより層間の電気
的接続を行う多層配線基板が考案されている。このよう
な配線基板については、例えば特開平11−12696
8号公報に記載されている。図2は、前記多層配線基板
の製造方法を示す図である。
2. Description of the Related Art In recent years, a multilayer wiring board has been devised for electrically connecting layers by using a conductive paste. For such a wiring board, for example, Japanese Patent Laid-Open No. 11-12696.
No. 8 publication. FIG. 2 is a diagram showing a method of manufacturing the multilayer wiring board.

【0003】まず、図2(a)に示すように、厚さ0.6
mmのガラスエポキシ基材204の両面に厚さ18μm
の銅箔201を貼り合わせた両面銅張り積層板に孔をあ
け、無電解銅めっきによるめっき銅202を形成し、不
要な銅をエッチング除去して内層回路205を形成す
る。続いて、熱硬化性樹脂203を、孔内にシルクスク
リーン印刷法によって塗布、穴埋めし、加熱硬化後、孔
からはみ出した樹脂を研磨により除去し内層基板を作成
する。
First, as shown in FIG. 2 (a), a thickness of 0.6
18 μm thick on both sides of the glass epoxy base material 204 of mm
A hole is made in the double-sided copper-clad laminate to which the copper foil 201 is attached, plated copper 202 is formed by electroless copper plating, and unnecessary copper is removed by etching to form an inner layer circuit 205. Subsequently, a thermosetting resin 203 is applied to the holes by silk screen printing, the holes are filled, and after heating and curing, the resin protruding from the holes is removed by polishing to form an inner layer substrate.

【0004】次に、図2(b)に示すように、厚さ18μ
mの銅箔の片側に厚さ55μmのエポキシ系接着剤層2
07を設けた樹脂付き銅箔206を、前記内層基板の両
側に重ね、加熱加圧して積層一体化する。
Next, as shown in FIG. 2 (b), the thickness is 18 μm.
55 μm thick epoxy adhesive layer 2 on one side of copper foil of m
The resin-coated copper foil 206 provided with 07 is placed on both sides of the inner layer substrate and heated and pressed to be laminated and integrated.

【0005】前工程で作成した積層基板の両面に、エッ
チングレジストフィルムをラミネートし、ビアホールの
箇所を露光現像により開口し、銅をエッチング除去して
ビアホール用開口部208を形成した後、図2(c)に示
すように、エッチングレジストフィルムを剥離除去す
る。
After the etching resist films are laminated on both sides of the laminated substrate prepared in the previous step, the via holes are opened by exposure and development, and copper is removed by etching to form the via hole openings 208. As shown in c), the etching resist film is peeled off and removed.

【0006】次に、炭酸ガスインパクトレーザー機によ
り、前記ビアホール用開口部208の箇所にレーザーを
照射し、図2(d)に示すように、絶縁性接着剤207を
取り除き、内層回路205まで届く直径0.15mmの
ビアホール209を形成する。
Next, a carbon dioxide impact laser machine is used to irradiate a laser on the location of the via hole opening 208 to remove the insulating adhesive 207 and reach the inner layer circuit 205, as shown in FIG. 2 (d). A via hole 209 having a diameter of 0.15 mm is formed.

【0007】続いて、図2(e)に示すように、導電性ペ
ースト210を、ビアホール209にスキージを用い
て、シルクスクリーン印刷法で充填する。
Subsequently, as shown in FIG. 2E, the conductive paste 210 is filled in the via holes 209 by a silk screen printing method using a squeegee.

【0008】続いて、図2(f)に示すように、導電性ペ
ースト210を印刷充填した基板を、真空度1.0×1
-6Paの真空チャンバー211に入れ、5分間放置し
て、印刷充填の際に、残存したエアーを除去する。
Subsequently, as shown in FIG. 2 (f), the substrate filled with the conductive paste 210 is vacuum filled with a degree of vacuum of 1.0 × 1.
It is placed in a vacuum chamber 211 of 0 −6 Pa and left for 5 minutes to remove residual air during print filling.

【0009】その後、図2(g)に示すように、導電性ペ
ースト210を加熱硬化した後、図2(h)に示すよう
に、所定のパターンに金属箔206をエッチング除去し
て、外装回路212を形成して多層配線基板を形成す
る。
After that, as shown in FIG. 2 (g), the conductive paste 210 is heated and hardened, and then, as shown in FIG. 2 (h), the metal foil 206 is removed by etching in a predetermined pattern to form an exterior circuit. 212 is formed to form a multilayer wiring board.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記の
ような製造方法においては、ビアホールを微細にする
と、初期接続抵抗値のばらつきが大きくなり、また、温
度サイクル試験やプレッシャークッカー試験等の信頼性
試験により、接続抵抗値が変動するという課題があっ
た。これは、ビアホールを微細にすると、導電性ペース
トが印刷充填しにくくなり、残存したエアーを真空チャ
ンバーにより除去しても、ビアホール内に接続に充分な
量の導電性ペーストを確保できないためである。
However, in the above-described manufacturing method, when the via hole is made fine, the variation in the initial connection resistance value becomes large, and the reliability test such as the temperature cycle test and the pressure cooker test is performed. Therefore, there is a problem that the connection resistance value changes. This is because if the via hole is made fine, it becomes difficult to print and fill the conductive paste, and even if the remaining air is removed by the vacuum chamber, a sufficient amount of the conductive paste for connection cannot be secured in the via hole.

【0011】本発明は、上記課題に鑑み、導電性ペース
トを用いて、微細で高い接続信頼性を有するビアホール
を実現することを可能とする配線基板及びその製造方法
を提供することを目的とする。
In view of the above problems, it is an object of the present invention to provide a wiring board and a method of manufacturing the wiring board, which are capable of realizing a fine via hole having high connection reliability by using a conductive paste. .

【0012】[0012]

【課題を解決するための手段】上記課題を解決するた
め、第1の発明である本発明の配線基板は、電気絶縁性
基材の厚さ方向に開けられたビアホールに導電性ペース
トが充填され、前記電気絶縁性基材の両面に所定パター
ンの配線層が形成され、前記配線層間が前記導電性ペー
ストによって電気的に接続されている配線基板であっ
て、少なくとも一方の前記配線層の前記電気絶縁性基材
と当接する側の表面粗さが、前記導電性ペーストに含ま
れている導電性粒子の平均粒子径以下であることを特徴
とする。
In order to solve the above problems, in the wiring board of the present invention which is the first invention, a conductive paste is filled in a via hole opened in the thickness direction of an electrically insulating base material. A wiring board in which a wiring layer having a predetermined pattern is formed on both surfaces of the electrically insulating base material, and the wiring layers are electrically connected by the conductive paste, wherein at least one of the wiring layers is electrically connected. The surface roughness of the side in contact with the insulating base material is less than or equal to the average particle diameter of the conductive particles contained in the conductive paste.

【0013】これにより、導電性ペースト充填中や電気
絶縁性基材を硬化させるための加熱加圧時に、導電性ペ
ーストに圧縮力がかかっても、導電性ペースト中の樹脂
成分のみがビアホール内より排出され、導電性ペースト
中の導電性粒子はビアホール内に残るため、導電性ペー
ストは緻密化され、初期抵抗値が低く、高信頼性を有す
るビアホール接続が可能になる。
As a result, even when a compressive force is applied to the conductive paste during filling of the conductive paste or heating and pressurization for curing the electrically insulating base material, only the resin component in the conductive paste comes out of the via hole. Since the conductive particles in the conductive paste that have been discharged remain in the via holes, the conductive paste is densified, the initial resistance value is low, and highly reliable via hole connection is possible.

【0014】また、本発明の配線基板においては、前記
配線層の少なくとも一方で、前記配線層が導電性ペース
トと当接する部分に溶融層を有することが好ましい。
Further, in the wiring board of the present invention, it is preferable that at least one of the wiring layers has a molten layer at a portion where the wiring layer contacts the conductive paste.

【0015】これにより、ビアホール底の配線層部分に
溶融層を有しているため、配線層表層に通常設けてある
ニッケル層、クロメート層といった、電気絶縁性基材と
の密着性を向上させるための金属酸化物層が溶融し、ビ
アホール底のみ除去されるため、さらに導電性ペースト
との接続性が向上し、初期抵抗値が低く、高信頼性を有
するビアホール接続が得やすくなる。
Thus, since the molten layer is provided in the wiring layer portion at the bottom of the via hole, in order to improve the adhesion to the electrically insulating base material such as the nickel layer and the chromate layer which are usually provided on the surface layer of the wiring layer. Since the metal oxide layer of 1 is melted and only the bottom of the via hole is removed, the connectivity with the conductive paste is further improved, the initial resistance value is low, and the via hole connection having high reliability is easily obtained.

【0016】次に、本発明の配線基板の製造方法は、所
定のパターンに形成され、その表面粗さが導電性ペース
トに含まれている導電性粒子の平均粒径以下である配線
層に電気絶縁性基材を積層する工程と、前記電気絶縁性
基材に前記配線層に達するビアホールを形成する工程
と、前記ビアホール内に前記導電性ペーストを充填する
工程と、前記配線層の表面を通じて前記導電性ペースト
に含まれている樹脂成分を排出し、前記ビアホール内に
充填された前記導電性ペーストを緻密化する工程と、前
記配線層に積層した前記電気絶縁性基材を加熱・加圧し
て、前記電気絶縁性基材に前記配線層を埋設させる工程
とを有することを特徴とする。
Next, according to the method of manufacturing a wiring board of the present invention, the wiring layer is formed in a predetermined pattern and the surface roughness of which is less than the average particle diameter of the conductive particles contained in the conductive paste. A step of laminating an insulating base material, a step of forming a via hole reaching the wiring layer in the electrically insulating base material, a step of filling the conductive paste in the via hole, and a step of forming the via hole through the surface of the wiring layer. Discharging the resin component contained in the conductive paste, densifying the conductive paste filled in the via hole, and heating and pressurizing the electrically insulating base material laminated on the wiring layer. And a step of embedding the wiring layer in the electrically insulating base material.

【0017】これにより、導電性ペースト充填中や電気
絶縁性基材を硬化させるための加熱加圧時に、導電性ペ
ーストに圧縮力がかかっても、導電性ペースト中の樹脂
成分のみがビアホール内より排出され、導電性ペースト
中の導電性粒子はビアホール内に残るため、導電性ペー
ストは緻密化され、初期抵抗値が低く、高信頼性を有す
るビアホール接続が可能な配線基板が得られる。
As a result, even when a compressive force is applied to the conductive paste during filling of the conductive paste or heating and pressurization for curing the electrically insulating substrate, only the resin component in the conductive paste is removed from the via hole. Since the conductive particles in the conductive paste that have been discharged remain in the via holes, the conductive paste is densified, the initial resistance value is low, and a highly reliable wiring substrate capable of connecting via holes is obtained.

【0018】また、本発明の配線基板の製造方法におい
ては、前記電気絶縁性基材に前記配線層に達するビアホ
ールを形成する工程において、前記ビアホールをレーザ
ー照射により形成し、該レーザーを照射した配線層上に
溶融層を形成することが好ましい。
Further, in the method for manufacturing a wiring board of the present invention, in the step of forming a via hole reaching the wiring layer in the electrically insulating substrate, the via hole is formed by laser irradiation, and the wiring irradiated with the laser is formed. It is preferred to form a molten layer on the layer.

【0019】これにより、ビアホール底にのみ溶融層を
形成することができる。
As a result, the molten layer can be formed only on the bottom of the via hole.

【0020】また、本発明の配線基板の製造方法におい
ては、前記ビアホール内に充填された前記導電性ペース
トを緻密化する工程において、さらに前記ビアホール内
に前記導電性ペーストを充填する工程を複数回行い、前
記配線層の表面を通じて前記導電性ペーストに含まれて
いる樹脂成分を排出することが好ましい。
Further, in the method for manufacturing a wiring board of the present invention, in the step of densifying the conductive paste filled in the via hole, the step of filling the conductive paste in the via hole is repeated a plurality of times. It is preferable that the resin component contained in the conductive paste is discharged through the surface of the wiring layer.

【0021】これにより、配線層の表面を通じて導電性
ペースト中の樹脂成分をより排出することができるの
で、導電性ペーストの印刷時の緻密化を、簡便な工程で
より効果的に行うことができる。
As a result, the resin component in the conductive paste can be further discharged through the surface of the wiring layer, so that the conductive paste can be densified during printing more effectively by a simple process. .

【0022】次に、第2の発明である本発明の多層配線
基板は、導電性ペーストが充填された厚さ方向のビアホ
ールを備えた電気絶縁性基材が2以上積層された多層配
線基板であって、前記電気絶縁性基材間には所定のパタ
ーンの配線層が形成され、かつ前記絶縁性基材の両面に
存在する前記配線層のうちの少なくとも一方の配線層
の、前記電気絶縁性基材と当接する側の表面粗さが、前
記導電性ペーストに含まれている導電性粒子の平均粒子
径以下であることを特徴とする。
Next, the multilayer wiring board of the present invention which is the second invention is a multilayer wiring board in which two or more electrically insulating base materials having via holes in the thickness direction filled with a conductive paste are laminated. A wiring layer having a predetermined pattern is formed between the electrically insulating substrates, and at least one of the wiring layers existing on both sides of the insulating substrate has the electrically insulating property. The surface roughness of the side in contact with the base material is less than or equal to the average particle diameter of the conductive particles contained in the conductive paste.

【0023】これにより、高信頼性で微細なビアホール
を有する多層配線基板を提供できる。
This makes it possible to provide a highly reliable multilayer wiring board having fine via holes.

【0024】また、本発明の多層配線基板は、前記配線
層の少なくとも一方が、前記配線層が導電性ペーストと
当接する部分に溶融層を有することを特徴とする。
Further, the multilayer wiring board of the present invention is characterized in that at least one of the wiring layers has a molten layer at a portion where the wiring layer contacts the conductive paste.

【0025】これにより、さらに高信頼性のビアホール
を実現することができる。
As a result, a more reliable via hole can be realized.

【0026】また、本発明の多層配線基板の製造方法
は、所定のパターンに形成され、その表面粗さが導電性
ペーストに含まれている導電性粒子の平均粒径以下であ
る配線層に電気絶縁性基材を積層する工程と、前記電気
絶縁性基材に前記配線層に達するビアホールを形成する
工程と、前記ビアホール内に前記導電性ペーストを充填
する工程と、前記配線層の表面を通じて前記導電性ペー
ストに含まれている樹脂成分を排出し、前記ビアホール
内に充填された前記導電性ペーストを緻密化する工程
と、前記配線層に積層した前記電気絶縁性基材を加熱・
加圧して、前記電気絶縁性基材に前記配線層を埋設させ
る工程とを繰り返すことを特徴とする。
Further, in the method for manufacturing a multilayer wiring board according to the present invention, the wiring layer formed in a predetermined pattern and having a surface roughness not larger than the average particle diameter of the conductive particles contained in the conductive paste is electrically connected. A step of laminating an insulating base material, a step of forming a via hole reaching the wiring layer in the electrically insulating base material, a step of filling the conductive paste in the via hole, and a step of forming the via hole through the surface of the wiring layer. Discharging the resin component contained in the conductive paste, densifying the conductive paste filled in the via hole, and heating the electrically insulating substrate laminated on the wiring layer.
The step of applying pressure and embedding the wiring layer in the electrically insulating base material is repeated.

【0027】これにより、高信頼性で微細なビアホール
を有する多層配線基板を提供できる。
This makes it possible to provide a highly reliable multilayer wiring board having fine via holes.

【0028】また、本発明の多層配線基板の製造方法に
おいては、前記電気絶縁性基材に前記配線層に達するビ
アホールを形成する工程において、前記ビアホールをレ
ーザー照射により形成し、該レーザーを照射した配線層
上に溶融層を形成することが好ましい。
Further, in the method for manufacturing a multilayer wiring board of the present invention, in the step of forming a via hole reaching the wiring layer in the electrically insulating substrate, the via hole is formed by laser irradiation, and the laser is irradiated. It is preferable to form a molten layer on the wiring layer.

【0029】これにより、ビアホール底にのみ溶融層を
形成した多層配線基板を得ることができる。
As a result, it is possible to obtain a multilayer wiring board in which the molten layer is formed only on the bottom of the via hole.

【0030】また、本発明の多層配線基板の製造方法に
おいては、前記ビアホール内に充填された前記導電性ペ
ーストを緻密化する工程において、さらに前記ビアホー
ル内に前記導電性ペーストを充填する工程を複数回行
い、前記配線層の表面を通じて前記導電性ペーストに含
まれている樹脂成分を排出することが好ましい。
Further, in the method for manufacturing a multilayer wiring board of the present invention, in the step of densifying the conductive paste filled in the via hole, a plurality of steps of further filling the conductive paste in the via hole are performed. It is preferable that the resin component contained in the conductive paste is discharged through the surface of the wiring layer.

【0031】これにより、配線層の表面を通じて導電性
ペースト中の樹脂成分をより排出することができ、簡便
な多層配線基板の製造方法を提供することができる。
As a result, the resin component in the conductive paste can be further discharged through the surface of the wiring layer, and a simple method for manufacturing a multilayer wiring board can be provided.

【0032】[0032]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0033】(実施の形態1)図1は、本発明の第1の
実施形態における両面配線基板の製造方法を示す工程断
面図である。
(Embodiment 1) FIG. 1 is a process sectional view showing a method of manufacturing a double-sided wiring board according to a first embodiment of the present invention.

【0034】まず、図1(a)に示すように、その両面に
離型フィルム103が形成された電気絶縁性基材102
を準備する。
First, as shown in FIG. 1 (a), an electrically insulating substrate 102 having release films 103 formed on both surfaces thereof.
To prepare.

【0035】ここで、電気絶縁性基材102としては、
寸法安定性に優れ、高い耐熱性を有する有機樹脂フィル
ム1020の両面に接着剤層101が形成されたものが
用いられる。かかる有機樹脂フィルム1020として
は、例えば、ポリイミドフィルムやアラミドフィルム等
が挙げられる。ポリイミドフィルムには、カプトン(東
レ・デュポン)、ユーピレックス(宇部興産)、アピカ
ル(鐘淵化学)等があり、低吸水であることが特徴であ
る。アラミドフィルムには、アラミカ(旭化成)、ミク
トロン(東レ)等があり、ポリイミドフィルムに比較し
て剛性が強く、延びにくいことが特徴である。
Here, as the electrically insulating base material 102,
An organic resin film 1020 having excellent dimensional stability and high heat resistance with the adhesive layer 101 formed on both sides is used. Examples of the organic resin film 1020 include a polyimide film and an aramid film. Polyimide films include Kapton (Toray DuPont), Upilex (Ube Industries), Apical (Kanebuchi Kagaku), and the like, which are characterized by low water absorption. Aramid films include Aramika (Asahi Kasei) and Miktron (Toray), which are characterized by having higher rigidity and less elongation than polyimide films.

【0036】また、接着剤層101としては、熱硬化性
接着剤又は熱可塑性接着剤が用いられる。熱硬化性接着
剤としては、例えば、エポキシ系接着剤やポリイミド系
接着剤等が挙げられる。また、熱可塑性接着剤として
は、例えば、シリコン系の高耐熱グレードの接着剤が挙
げられる。熱硬化性樹脂を用いる場合は、配線層の埋め
込み性を確保するために、半硬化状態にしておくことが
好ましい。
A thermosetting adhesive or a thermoplastic adhesive is used as the adhesive layer 101. Examples of thermosetting adhesives include epoxy adhesives and polyimide adhesives. Further, as the thermoplastic adhesive, for example, a silicon-based high heat-resistant grade adhesive may be mentioned. When a thermosetting resin is used, it is preferable that the thermosetting resin be in a semi-cured state in order to secure the filling property of the wiring layer.

【0037】また、離型フィルム103としては、孔加
工に用いるレーザー光を吸収するフィルムが好ましく用
いられる。例えば、レーザー光として波長2μmの炭酸
ガスレーザーを用いる場合は、その波長に吸収帯がある
ポリエチレンテレフタレート(PET)フィルムが、ま
た、波長307nmのエキシマレーザーや波長355n
mの3倍高調波YAG固体レーザー等の紫外線レーザー
を用いる場合は、その波長に吸収帯があるポリエチレン
ナフタレート(PEN)フィルムを用いればよい。
As the release film 103, a film which absorbs a laser beam used for hole processing is preferably used. For example, when a carbon dioxide gas laser having a wavelength of 2 μm is used as the laser light, a polyethylene terephthalate (PET) film having an absorption band at the wavelength is used, and an excimer laser having a wavelength of 307 nm or a wavelength of 355 n is used.
When an ultraviolet laser such as a YAG solid laser having a triple harmonic of m is used, a polyethylene naphthalate (PEN) film having an absorption band at the wavelength may be used.

【0038】なお、本実施例では、有機樹脂フィルム1
020として約12μm厚のポリイミドフィルムを、接
着剤層101として熱硬化型のポリイミド樹脂を、離型
フィルム103として、厚さ12μmのPENフィルム
を用いた。ポリイミド樹脂はパターン埋め込み性を確保
するために塗布後乾燥し、半硬化状態にしておいた。ま
た、接着剤層の厚さは片側5μmずつとした。
In this embodiment, the organic resin film 1
A polyimide film having a thickness of about 12 μm was used as 020, a thermosetting polyimide resin was used as the adhesive layer 101, and a PEN film having a thickness of 12 μm was used as the release film 103. The polyimide resin was applied and dried in order to secure the pattern embedding property and left in a semi-cured state. The thickness of the adhesive layer was 5 μm on each side.

【0039】次に、図1(b)に示すように、その両面に
離型フィルム103が形成された電気絶縁性基材102
の、片側の離型フィルム103を剥がしながら、所定の
形状に形成された配線層107を備えた支持基材106
上に重ね合わせ、80℃程度の温度でラミネートする。
これにより、接着剤層101の表面がわずかに溶融し
て、配線層107及び支持基材106上に貼り付けるこ
とができる。また、配線層107表層は粗化処理されて
おり、ラミネート後も接着剤層101にわずかに埋まり
込んでいるが、ラミネート温度が80℃と樹脂の軟化温
度よりも低いため、粗化面をすべて埋め込むほどには至
っておらず、配線層107上面の粗化面と接着剤層10
1の間に隙間109が観察された。
Next, as shown in FIG. 1B, the electrically insulating base material 102 having the release films 103 formed on both surfaces thereof.
While removing the release film 103 on one side, the supporting substrate 106 provided with the wiring layer 107 formed in a predetermined shape
They are stacked on top of each other and laminated at a temperature of about 80 ° C.
As a result, the surface of the adhesive layer 101 is slightly melted and can be attached to the wiring layer 107 and the supporting base material 106. Further, the surface layer of the wiring layer 107 is roughened and is slightly buried in the adhesive layer 101 even after lamination, but since the lamination temperature is 80 ° C., which is lower than the softening temperature of the resin, all the roughened surfaces are It has not reached the level of embedding, and the roughened surface on the upper surface of the wiring layer 107 and the adhesive layer 10
A gap 109 was observed between 1 and 1.

【0040】次に、図1(c)に示すように、離型フィル
ム103側よりレーザーによりビアホール104を、配
線層107の所定の位置に形成する。ここで、レーザー
としては波長307nmのエキシマレーザーや、波長3
55nmの3倍高調波YAG固体レーザー等の短波長レ
ーザーを用いることができる。本実施例では、紫外線レ
ーザーにより、孔径約50μmのビアホール104を形
成した。この際、孔底面には樹脂残滓は見られなかった
が、紫外線レーザーでは、熱による加工よりも、アブレ
ーションによる加工がメインのため、樹脂成分が化学的
に分解されるためである。また、配線層107上の粗化
面と接着剤101間の隙間109も維持されていた。
Next, as shown in FIG. 1C, a via hole 104 is formed at a predetermined position of the wiring layer 107 by laser from the side of the release film 103. Here, as the laser, an excimer laser with a wavelength of 307 nm or a wavelength of 3
A short wavelength laser such as a 55 nm triple harmonic YAG solid state laser can be used. In this embodiment, the via hole 104 having a hole diameter of about 50 μm is formed by an ultraviolet laser. At this time, no resin residue was observed on the bottom surface of the hole, but in the ultraviolet laser, the resin component is chemically decomposed because the processing by ablation is the main processing rather than the processing by heat. Further, the gap 109 between the roughened surface on the wiring layer 107 and the adhesive 101 was also maintained.

【0041】また、加工時のレーザーエネルギーやその
エネルギー分布を調整することにより、隙間109を残
したまま、ビアホール底の粗化面を溶融することができ
る。これは、配線層107を形成する銅箔は熱伝導が良
いため、加熱時の熱エネルギーがすぐに奪われることか
ら、隙間109が残ると考えられる。このように、導電
性ペーストと接する部分に溶融層を有する場合は、さら
に低接続抵抗で信頼性の良いビアホールを得ることがで
きる。
By adjusting the laser energy and the energy distribution during processing, the roughened surface at the bottom of the via hole can be melted while leaving the gap 109. It is considered that the gap 109 remains because the copper foil forming the wiring layer 107 has good thermal conductivity and the heat energy during heating is immediately lost. As described above, when the molten layer is provided in the portion in contact with the conductive paste, it is possible to obtain a highly reliable via hole with a lower connection resistance.

【0042】一般に、銅箔上にはクロメート等の金属酸
化物による防錆層が存在するが、通常この防錆層は導電
性を有していないため、本実施例のような導電性ペース
トで接続をとる場合は、防錆層をなるべく薄くして島状
に形成し、防錆層のない部分で接続をとっている。従っ
て、溶融層を形成することにより、防錆層が除去されて
接続面積が増加するため、低抵抗で接続信頼性の良いビ
アホールを得ることができる。なお、この場合でも、レ
ーザー条件を適宜選択することにより、隙間109を維
持することができるので、隙間を通じて空気や樹脂成分
がしみ出し、導電性粒子を緻密化することができる。
Generally, a rust preventive layer formed of a metal oxide such as chromate is present on the copper foil. However, since this rust preventive layer usually does not have conductivity, a conductive paste as in this embodiment is used. When making a connection, the rust preventive layer is made as thin as possible to form an island shape, and the connection is made at a portion without the rust preventive layer. Therefore, by forming the molten layer, the rustproof layer is removed and the connection area is increased, so that a via hole with low resistance and good connection reliability can be obtained. Even in this case, the gap 109 can be maintained by appropriately selecting the laser conditions, so that the air and the resin component seep out through the gap, and the conductive particles can be densified.

【0043】さらに、微細配線を形成するに際しては、
電気絶縁層102として、電気絶縁層を透かして配線層
107が見えるような材質を選択することが好ましい。
これにより、配線層107を認識しながらレーザー孔加
工をすることができる。
Further, when forming fine wiring,
As the electric insulating layer 102, it is preferable to select a material that allows the wiring layer 107 to be seen through the electric insulating layer.
This makes it possible to perform laser hole processing while recognizing the wiring layer 107.

【0044】次に、図1(d)に示すように、ビアホール
104に、導電性ペースト105を充填する。充填は、
スクリーン印刷機により、直接導電性ペースト105を
離型フィルム103上から印刷する方法で行った。この
際、隙間109より導電性ペースト105の樹脂成分が
しみ出すのが観察された。このように、隙間109を設
けることにより、ビアホール104の上面より導電性ペ
ースト105を押し込んだ場合でも、内部の空気が隙間
109より逃げるため、良好に充填できる。また、隙間
109は、導電性ペースト105中の導電性粒子の平均
粒径より小さく設定してある。従って、樹脂成分はしみ
出すが、導電性粒子は抜け出さない構造となっている。
かかる構造は、配線層107上の粗化面の粗さを、導電
性ペースト105中の導電性粒子の平均粒径より小さく
設定することにより、実現することができる。また、樹
脂成分は、毛細管現象により吸い出されるので、特に上
面から加圧等の操作を施さなくても、樹脂成分のみを吸
い出すことができる。
Next, as shown in FIG. 1D, the via hole 104 is filled with a conductive paste 105. The filling is
The conductive paste 105 was directly printed on the release film 103 by a screen printer. At this time, it was observed that the resin component of the conductive paste 105 exudes from the gap 109. By providing the gap 109 in this way, even when the conductive paste 105 is pushed in from the upper surface of the via hole 104, the air inside escapes from the gap 109, so that good filling can be achieved. The gap 109 is set to be smaller than the average particle size of the conductive particles in the conductive paste 105. Therefore, the structure is such that the resin component exudes but the conductive particles do not come out.
Such a structure can be realized by setting the roughness of the roughened surface on the wiring layer 107 to be smaller than the average particle size of the conductive particles in the conductive paste 105. Further, since the resin component is sucked out by the capillarity, only the resin component can be sucked out without performing an operation such as pressurization from the top surface.

【0045】なお、本実施例では、導電性粒子として平
均粒径5μmの銅粉体を用いた。これはビアホールの直
径が50μmであるため、充填性を考慮して決定してい
る。また、配線層107の粗化面の粗さは3μmとし
た。このときの隙間109は約2μmであった。これ
は、電気絶縁性基材102をラミネートする際、若干銅
箔の粗化面が電気絶縁性基材102の中にめり込むため
である。本実施例では上記の大きさの導電性粒子と粗化
面の粗さを用いたが、特に上記に限定されるものではな
く、粗化面の粗さが導電性粒子の大きさよりも小さけれ
ば、隙間109より導電性ペースト105中の樹脂成分
は排出されるが、導電性粒子は抜け出さない。
In this example, copper powder having an average particle size of 5 μm was used as the conductive particles. This is determined in consideration of the filling property because the diameter of the via hole is 50 μm. The roughness of the roughened surface of the wiring layer 107 was 3 μm. The gap 109 at this time was about 2 μm. This is because when the electrically insulating substrate 102 is laminated, the roughened surface of the copper foil is slightly embedded in the electrically insulating substrate 102. In this example, the conductive particles having the above size and the roughness of the roughened surface were used, but the present invention is not particularly limited to the above, and if the roughness of the roughened surface is smaller than the size of the conductive particles. The resin component in the conductive paste 105 is discharged through the gap 109, but the conductive particles do not flow out.

【0046】前述したように、ビアホール104内の空
気が隙間109を通じて排出されるため、一度の充填で
も良好な充填は得られるが、さらに導電性ペーストの緻
密化を行うため、本実施例ではさらに二度充填した。緻
密化される理由としては、一度目の充填により樹脂成分
の一部がビアホール104より排出され、体積が減った
ところに二度目の充填を行うことにより、ビアホール1
04内の導電性粒子の割合は印刷前の導電性ペーストよ
りも高くなるからである。
As described above, since the air in the via hole 104 is discharged through the gap 109, a good filling can be obtained even once, but the conductive paste is further densified. Filled twice. The reason for the densification is that a part of the resin component is discharged from the via hole 104 by the first filling, and the second filling is performed when the volume is reduced.
This is because the ratio of conductive particles in 04 is higher than that of the conductive paste before printing.

【0047】次に、図1(e)に示すように、離型フィル
ム103を剥離する。この離型フィルム103は、導電
性ペースト105による接着剤層101表面の汚染防止
も兼ねている。このとき、ビアホール104が50μm
と微細であるため、端部の影響が無視できず、ビアホー
ル内の導電性ペーストは、離型フィルム103とともに
取られてしまう。導電性ペースト105は、種々の残り
方をするが、接着剤層101の表面より下にえぐられる
ことはなく、最悪でも接着剤層101のすり切れ状態と
なる。このような離型フィルム103により導電性ペー
ストがとられる現象は、孔径が100μm以下から顕著
になる。
Next, as shown in FIG. 1 (e), the release film 103 is peeled off. The release film 103 also serves to prevent contamination of the surface of the adhesive layer 101 by the conductive paste 105. At this time, the via hole 104 is 50 μm
Since it is fine, the influence of the end portion cannot be ignored, and the conductive paste in the via hole is taken off together with the release film 103. The conductive paste 105 remains in various ways, but is not scooped below the surface of the adhesive layer 101, and the adhesive layer 101 is worn out at worst. The phenomenon that the conductive paste is removed by the release film 103 becomes remarkable when the pore diameter is 100 μm or less.

【0048】次に、図1(f)に示すように、金属箔10
8を電気絶縁性基材102の上側から重ね合わせ、加熱
加圧する。本実施例では、金属箔として銅箔を用い、真
空プレスにより加熱加圧した。加熱加圧条件は、温度2
00℃、圧力100〜200kg/cm2で行った。本
条件は、前記に限定されるものではなく、接着剤層10
1の硬化条件や埋め込み性、導電性粒子の圧縮性等を考
慮して決定される。
Next, as shown in FIG. 1 (f), the metal foil 10
8 are superposed on the electrically insulating base material 102 from above and heated and pressed. In this example, a copper foil was used as the metal foil and was heated and pressed by a vacuum press. The heating and pressurizing conditions are temperature 2
It was carried out at 00 ° C. and a pressure of 100 to 200 kg / cm 2 . The present conditions are not limited to the above, and the adhesive layer 10
It is determined in consideration of the curing condition of No. 1, embeddability, compressibility of conductive particles, and the like.

【0049】この加熱加圧により、図1(g)に示すよう
に、接着剤層101は流動し、配線層107は接着剤層
101内に埋め込まれる。このように配線層107が接
着剤層101に埋め込まれることにより、ビアホール1
04内の導電性ペースト105が圧縮され、導電性ペー
スト105内の樹脂成分が接着剤層101に流れ出し、
導電性ペースト105中の導体成分が緻密化され、絶縁
性基材102表裏の配線層107間の電気的接続が得ら
れる。その後、接着剤層101と導電性ペースト105
が硬化する。
By this heating and pressing, as shown in FIG. 1G, the adhesive layer 101 flows and the wiring layer 107 is embedded in the adhesive layer 101. By thus embedding the wiring layer 107 in the adhesive layer 101, the via hole 1
The conductive paste 105 in 04 is compressed, the resin component in the conductive paste 105 flows out to the adhesive layer 101,
The conductor component in the conductive paste 105 is densified, and electrical connection between the wiring layers 107 on the front and back of the insulating base material 102 is obtained. Then, the adhesive layer 101 and the conductive paste 105
Hardens.

【0050】次に、図1(h)に示すように、銅箔108
を所定の形状にパターニングする。
Next, as shown in FIG. 1 (h), the copper foil 108
Is patterned into a predetermined shape.

【0051】最後に、図1(i)に示すように、接着剤層
101に埋め込まれた配線層107を残して、支持基材
106を除去し、両面配線基板が完成する。本実施例で
は、支持基材106にアルミ箔を用い、配線層107に
は銅箔を用いている。支持基材106の除去は、アルミ
箔と銅箔の選択エッチングにより、アルミ箔を溶解除去
することにより行う。このように、溶解除去にて支持基
材106を除去することにより、両面配線基板に応力を
かけて破壊することがなく、また、一貫ラインで除去で
きるため、生産性が向上する。
Finally, as shown in FIG. 1 (i), the supporting base material 106 is removed, leaving the wiring layer 107 embedded in the adhesive layer 101, and the double-sided wiring board is completed. In this embodiment, an aluminum foil is used for the supporting base 106 and a copper foil is used for the wiring layer 107. The support base 106 is removed by selectively removing the aluminum foil and the copper foil by dissolving and removing the aluminum foil. In this way, by removing the supporting base material 106 by dissolution and removal, stress is not applied to the double-sided wiring substrate to break it, and the double-sided wiring substrate can be removed in a consistent line, so productivity is improved.

【0052】ここで、選択エッチング液としては、塩酸
等を用いることができる。なお、前述した工程におい
て、銅箔配線層107を備えたアルミ箔支持基材106
を電気絶縁性基材102とラミネートしたが、この銅箔
配線層107を所定パターンに形成する場合も、同様の
方法を用いることができる。この場合、選択エッチング
液としては、過硫酸アンモニウム等を用いることができ
る。
Here, hydrochloric acid or the like can be used as the selective etching solution. In addition, in the process mentioned above, the aluminum foil support base material 106 provided with the copper foil wiring layer 107.
Was laminated with the electrically insulating substrate 102, but the same method can be used also when forming the copper foil wiring layer 107 in a predetermined pattern. In this case, ammonium persulfate or the like can be used as the selective etching solution.

【0053】また、アルミ箔と銅箔の複合材としては、
例えば三井金属(株)製のアルミキャリア付き銅箔UT
C−Foil等が挙げられる。本複合材では、銅箔の厚
さが5μmもしくは9μmと薄いため、ファインパター
ン形成が可能となる。また、アルミ箔上にあらかじめレ
ジストパターンを形成しておき、酸性のジンケート処理
をした後、電解銅めっきを行うことにより同様の複合材
を得ることができる。電解めっきによる方法では、ファ
インパターンで、なおかつ銅箔の厚みが厚いものを得る
ことができる。本方法で、ライン幅10μm、スペース
10μmで銅箔厚さ15μmのものを得ることができ
る。
As a composite material of aluminum foil and copper foil,
For example, Mitsui Kinzoku Co., Ltd. copper foil UT with aluminum carrier
C-Foil etc. are mentioned. In this composite material, since the thickness of the copper foil is as thin as 5 μm or 9 μm, it is possible to form a fine pattern. Further, a similar composite material can be obtained by forming a resist pattern on the aluminum foil in advance, performing an acidic zincate treatment, and then performing electrolytic copper plating. By the method by electrolytic plating, a fine pattern and a thick copper foil can be obtained. With this method, a line width of 10 μm, a space of 10 μm and a copper foil thickness of 15 μm can be obtained.

【0054】上記の実施の形態では、絶縁性基材102
として、有機樹脂フィルム1020の両面に接着剤層1
01を設けたものを用いているが、離型フィルム103
に接着剤層101を設けたものを絶縁性基材102に貼
り付け、同様の構成のものを形成してもよい。このよう
な製造方法をとることにより、離型フィルム103の片
側に接着剤層101を塗布し、半硬化状態に乾燥させる
ことができるため、有機樹脂フィルム1020の両面に
同時に接着剤層101を塗布し、半硬化状態に乾燥させ
る方法よりも、より簡便に接着剤層101を絶縁性基材
102の両面に形成することができる。
In the above embodiment, the insulating base material 102 is used.
As an adhesive layer 1 on both sides of the organic resin film 1020
The release film 103 is provided with 01.
The adhesive layer 101 may be provided on the insulating base material 102 to be attached to the insulating base material 102 to form a similar structure. By adopting such a manufacturing method, the adhesive layer 101 can be applied to one side of the release film 103 and dried to a semi-cured state. Therefore, the adhesive layer 101 is applied to both sides of the organic resin film 1020 at the same time. Then, the adhesive layer 101 can be formed on both surfaces of the insulating base material 102 more easily than the method of drying to a semi-cured state.

【0055】また、上記実施の形態の図1では、配線層
107がビアホール104を覆うような構成について示
したが、ビアホール104のすべての部分を覆う必要は
ない。ビアホール内の配線層間で所定の圧縮率がとれる
ように導電性ペーストが埋め込まれればよいので、ビア
ホールの一部を覆っていればよい。すなわち、ビアホー
ルの導電性ペーストが上下に設けられた配線層にて圧縮
されるように重なっておれば、ビアホールの一部は露出
していても良い。例えば、本実施例では、50μm径の
ビアホールと30μmの配線を用いれば、導電性ペース
トは圧縮され、配線層間の電気的接続を得ることができ
る。このような構成をとることにより、いわゆるランド
が不必要となり、より微細な配線を形成することができ
る。特に、上記構成は多層配線基板の内層に適用すると
効果的である。
Although FIG. 1 of the above-described embodiment shows the structure in which the wiring layer 107 covers the via hole 104, it is not necessary to cover all the part of the via hole 104. Since the conductive paste may be embedded so that a predetermined compression ratio can be obtained between the wiring layers in the via hole, it is sufficient to cover a part of the via hole. That is, a part of the via hole may be exposed as long as the conductive paste of the via hole is overlapped so as to be compressed in the wiring layers provided above and below. For example, in the present embodiment, if a via hole having a diameter of 50 μm and a wiring of 30 μm are used, the conductive paste is compressed and an electrical connection between wiring layers can be obtained. With such a configuration, so-called lands are unnecessary, and finer wiring can be formed. In particular, the above configuration is effective when applied to the inner layer of the multilayer wiring board.

【0056】また、上記実施の形態では、電気絶縁性基
材として有機樹脂フィルムの両面に接着剤層を設けた場
合について説明したが、これに限るものではない。
In the above embodiment, the case where the adhesive layers are provided on both sides of the organic resin film as the electrically insulating substrate has been described, but the present invention is not limited to this.

【0057】例えば、電気絶縁性基材として、半硬化状
態の熱硬化性樹脂を織布に含浸させた複合材を用いるこ
とができる。このような複合材としては、ガラス織布に
エポキシ樹脂を含浸させたガラスエポキシ・プリプレグ
がある。これにより、加熱加圧工程でガラス織布が壁に
なり、加圧力が厚さ方向にかかるため、導電性ペースト
中の樹脂成分をより効果的に排出することができ、より
緻密なビアホールを得ることができる。また、ガラスエ
ポキシ・プリプレグは、従来のガラスエポキシ配線基板
に用いられているものと同じものを使用できるため、配
線基板を容易に製造することができる。
For example, a composite material obtained by impregnating a woven cloth with a semi-cured thermosetting resin can be used as the electrically insulating substrate. As such a composite material, there is a glass epoxy prepreg obtained by impregnating a glass woven cloth with an epoxy resin. As a result, the glass woven cloth becomes a wall in the heating and pressing step, and the pressing force is applied in the thickness direction, so that the resin component in the conductive paste can be more effectively discharged, and a more precise via hole can be obtained. be able to. Further, since the same glass epoxy prepreg as that used in the conventional glass epoxy wiring board can be used, the wiring board can be easily manufactured.

【0058】また、電気絶縁性基材として、半硬化状態
の熱硬化性樹脂を不織布に含浸させた複合材を用いるこ
とができる。このような複合材としては、アラミド不織
布にエポキシ樹脂を含浸させたアラミドエポキシ・プリ
プレグがある。これにより、加熱加圧工程でアラミド不
織布が壁になり、加圧力が厚さ方向にかかるため、導電
性ペースト中の樹脂成分をより効果的に排出することが
でき、より緻密なビアホールを得ることができる。ま
た、アラミドエポキシ・プリプレグは、ガラスエポキシ
・プリプレグよりも厚さ方向の縮み量が多いため、より
緻密なビアホールを得ることができる。
As the electrically insulating base material, a composite material in which a non-woven fabric is impregnated with a thermosetting resin in a semi-cured state can be used. As such a composite material, there is an aramid epoxy prepreg obtained by impregnating an aramid nonwoven fabric with an epoxy resin. As a result, the aramid non-woven fabric becomes a wall in the heating and pressing step, and the pressure is applied in the thickness direction, so that the resin component in the conductive paste can be more effectively discharged, and a more precise via hole can be obtained. You can Further, since the aramid epoxy prepreg has a larger amount of shrinkage in the thickness direction than the glass epoxy prepreg, it is possible to obtain a more precise via hole.

【0059】また、電気絶縁性基材として、半硬化状態
の熱硬化性樹脂を多孔質フィルムに含浸させた複合材を
用いることができる。このような複合材としては、ポリ
イミド多孔質フィルムにエポキシ樹脂を含浸させた多孔
質プリプレグがある。これにより、加熱加圧工程でポリ
イミド多孔質フィルムが壁になり、加圧力が厚さ方向に
かかるため、導電性ペースト中の樹脂成分をより効果的
に排出することができ、より緻密なビアホールを得るこ
とができる。また、多孔質プリプレグはガラスエポキシ
・プリプレグよりも厚さ方向の縮に量が多いため、より
緻密なビアホールを得ることができる。なお、多孔質フ
ィルムの孔サイズは、導電性粒子よりも小さく設定され
る。これにより、導電性ペースト中の樹脂成分のみが孔
から排出され、導電性粒子がビアホールから漏れること
はない。
As the electrically insulating base material, a composite material obtained by impregnating a semi-cured thermosetting resin into a porous film can be used. As such a composite material, there is a porous prepreg obtained by impregnating a polyimide porous film with an epoxy resin. Thereby, the polyimide porous film becomes a wall in the heating and pressurizing step, and the pressing force is applied in the thickness direction, so that the resin component in the conductive paste can be more effectively discharged, and a more dense via hole can be formed. Obtainable. Further, since the porous prepreg has a larger amount of shrinkage in the thickness direction than the glass epoxy prepreg, it is possible to obtain a more precise via hole. The pore size of the porous film is set smaller than that of the conductive particles. As a result, only the resin component in the conductive paste is discharged from the holes, and the conductive particles do not leak from the via holes.

【0060】本発明の製造方法を用いて、多層配線基板
を作成する場合には、上記工程を繰り返して行えば良
い。この場合、支持基材106は都度除去しても良い
が、支持基材106上に積層して行き、最後に除去した
方がより簡便である。また、最後に除去することによ
り、積層した後の寸法変化が押さえられるため、高多層
にした場合の位置ズレを抑制することができ、微細な設
計ルールで設計できる。
When a multilayer wiring board is produced using the manufacturing method of the present invention, the above steps may be repeated. In this case, the supporting base material 106 may be removed each time, but it is easier to stack the supporting base material 106 on the supporting base material 106 and finally remove it. Moreover, since the dimensional change after stacking is suppressed by removing it last, it is possible to suppress the positional deviation in the case of a high multilayer structure, and design with a fine design rule.

【0061】[0061]

【発明の効果】以上の説明したとおり、本発明の配線基
板は、電気絶縁性基材の厚さ方向に開けられたビアホー
ルに導電性ペーストが充填され、前記電気絶縁性基材の
両面に所定のパターンに形成された配線層間が、前記導
電性ペーストによって電気的に接続されている配線基板
であって、少なくとも一方の前記配線層の前記電気絶縁
性基材と当接する側の表面粗さが、前記導電性ペースト
中の導電性粒子の平均粒径と同等かそれよりも小さいた
め、導電性ペースト充填時に当該導電性ペーストに含ま
れる樹脂成分がビアホールから排出される。そのため、
導電性ペーストの導体成分が緻密化され、初期抵抗値が
低く、高信頼性を有する微細なビアホール接続を実現す
ることができる。また、本発明の配線基板を複数積層し
た場合にも、同様に、高信頼性で微細なビアホールを有
する多層配線基板を実現することができる。よって、そ
の工業的価値は大である。
As described above, in the wiring board of the present invention, the via holes opened in the thickness direction of the electrically insulating base material are filled with the conductive paste, and both surfaces of the electrically insulating base material are provided with a predetermined amount. The wiring layer formed in the pattern of is a wiring substrate electrically connected by the conductive paste, the surface roughness of at least one of the wiring layer abutting the electrically insulating substrate is Since the average particle diameter of the conductive particles in the conductive paste is equal to or smaller than the average particle diameter, the resin component contained in the conductive paste is discharged from the via hole when the conductive paste is filled. for that reason,
The conductor component of the conductive paste is densified, the initial resistance value is low, and highly reliable fine via hole connection can be realized. Further, also when a plurality of wiring boards of the present invention are laminated, similarly, a multilayer wiring board having highly reliable and fine via holes can be realized. Therefore, its industrial value is great.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態における両面配線基板
の製造方法を示す工程断面図である。
FIG. 1 is a process sectional view showing a method of manufacturing a double-sided wiring board according to a first embodiment of the present invention.

【図2】従来の多層配線基板における充填工法を示す工
程断面図である。
FIG. 2 is a process cross-sectional view showing a filling method for a conventional multilayer wiring board.

【符号の説明】[Explanation of symbols]

101 接着剤層 102 電気絶縁性基材 103 離型フィルム 104 ビアホール 105 導電性ペースト 106 支持基材 107 配線層 108 金属箔 1020 有機樹脂フィルム 201 銅箔 202 めっき銅 203 熱硬化性樹脂 206 金属箔 207 絶縁性接着剤層 209 ビアホール 210 導電性ペースト 211 真空チャンバー 212 外層回路 101 adhesive layer 102 electrical insulating base material 103 Release film 104 beer hall 105 conductive paste 106 supporting substrate 107 wiring layer 108 metal foil 1020 Organic resin film 201 copper foil 202 plated copper 203 thermosetting resin 206 metal foil 207 Insulating adhesive layer 209 beer hall 210 Conductive paste 211 vacuum chamber 212 outer layer circuit

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 N X (72)発明者 東谷 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E317 AA24 BB02 BB03 BB12 CD27 GG16 5E343 AA07 AA13 AA17 AA18 BB24 BB67 BB72 DD02 GG11 5E346 AA12 AA15 AA43 CC04 CC09 CC10 CC41 DD12 DD32 EE31 FF18 GG15 GG27 HH31 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/46 H05K 3/46 N X (72) Inventor Hideki Higashiya 1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric Sangyo Co., Ltd. F-term (reference) 5E317 AA24 BB02 BB03 BB12 CD27 GG16 5E343 AA07 AA13 AA17 AA18 BB24 BB67 BB72 DD02 GG11 5E346 AA12 AA15 AA43 CC04 CC09 CC10 CC41 DD12 DD32 EE31 FF18 GG15 GG27 H31

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 電気絶縁性基材の厚さ方向に開けられた
ビアホールに導電性ペーストが充填され、前記電気絶縁
性基材の両面に所定パターンの配線層が形成され、前記
配線層間が前記導電性ペーストによって電気的に接続さ
れている配線基板であって、少なくとも一方の前記配線
層の前記電気絶縁性基材と当接する側の表面粗さが、前
記導電性ペーストに含まれている導電性粒子の平均粒子
径以下であることを特徴とする配線基板。
1. A via hole opened in a thickness direction of an electrically insulating base material is filled with a conductive paste, wiring layers having a predetermined pattern are formed on both surfaces of the electrically insulating base material, and the wiring layers are provided between the wiring layers. A wiring board electrically connected by a conductive paste, wherein the surface roughness of at least one of the wiring layers on the side in contact with the electrically insulating substrate is a conductive material contained in the conductive paste. A wiring substrate having an average particle diameter of the conductive particles or less.
【請求項2】 前記配線層の少なくとも一方が、前記配
線層が導電性ペーストと当接する部分に溶融層を有する
ことを特徴とする請求項1に記載の配線基板。
2. The wiring board according to claim 1, wherein at least one of the wiring layers has a molten layer at a portion where the wiring layer contacts the conductive paste.
【請求項3】 所定のパターンに形成され、その表面粗
さが導電性ペーストに含まれている導電性粒子の平均粒
径以下である配線層に電気絶縁性基材を積層する工程
と、 前記電気絶縁性基材に前記配線層に達するビアホールを
形成する工程と、 前記ビアホール内に前記導電性ペーストを充填する工程
と、 前記配線層の表面を通じて前記導電性ペーストに含まれ
ている樹脂成分を排出し、前記ビアホール内に充填され
た前記導電性ペーストを緻密化する工程と、 前記配線層に積層した前記電気絶縁性基材を加熱・加圧
して、前記電気絶縁性基材に前記配線層を埋設させる工
程とを有することを特徴とする配線基板の製造方法。
3. A step of laminating an electrically insulating base material on a wiring layer which is formed in a predetermined pattern and whose surface roughness is equal to or less than the average particle diameter of the conductive particles contained in the conductive paste, Forming a via hole reaching the wiring layer in the electrically insulating substrate, filling the conductive paste in the via hole, and a resin component contained in the conductive paste through the surface of the wiring layer. Discharging and densifying the conductive paste filled in the via hole; heating and pressurizing the electrically insulating base material laminated on the wiring layer to form the wiring layer on the electrically insulating base material. And a step of embedding the wiring board.
【請求項4】 前記電気絶縁性基材に前記配線層に達す
るビアホールを形成する工程において、前記ビアホール
をレーザー照射により形成し、該レーザーを照射した配
線層上に溶融層を形成する請求項3に記載の配線基板の
製造方法。
4. The step of forming a via hole reaching the wiring layer in the electrically insulating base material, the via hole is formed by laser irradiation, and a molten layer is formed on the laser-irradiated wiring layer. A method for manufacturing a wiring board according to.
【請求項5】 前記ビアホール内に充填された前記導電
性ペーストを緻密化する工程において、さらに前記ビア
ホール内に前記導電性ペーストを充填する工程を複数回
行い、前記配線層の表面を通じて前記導電性ペーストに
含まれている樹脂成分を排出する請求項3に記載の配線
基板の製造方法。
5. In the step of densifying the conductive paste filled in the via hole, the step of filling the conductive paste in the via hole is performed a plurality of times, and the conductive layer is formed through the surface of the wiring layer. The method for manufacturing a wiring board according to claim 3, wherein the resin component contained in the paste is discharged.
【請求項6】 導電性ペーストが充填された厚さ方向の
ビアホールを備えた電気絶縁性基材が2以上積層された
多層配線基板であって、前記電気絶縁性基材間には所定
のパターンの配線層が形成され、かつ前記絶縁性基材の
両面に存在する前記配線層のうちの少なくとも一方の配
線層の、前記電気絶縁性基材と当接する側の表面粗さ
が、前記導電性ペーストに含まれている導電性粒子の平
均粒子径以下であることを特徴とする多層配線基板。
6. A multilayer wiring board in which two or more electrically insulating base materials having a via hole in a thickness direction filled with a conductive paste are laminated, and a predetermined pattern is provided between the electrically insulating base materials. The wiring layer is formed, and the surface roughness of at least one of the wiring layers present on both sides of the insulating base material on the side in contact with the electrically insulating base material is the conductivity. A multilayer wiring board, characterized in that the average particle diameter of the conductive particles contained in the paste is not more than the average particle diameter.
【請求項7】 前記配線層の少なくとも一方が、前記配
線層が導電性ペーストと当接する部分に溶融層を有する
ことを特徴とする請求項6に記載の多層配線基板。
7. The multilayer wiring board according to claim 6, wherein at least one of the wiring layers has a molten layer at a portion where the wiring layer contacts the conductive paste.
【請求項8】 所定のパターンに形成され、その表面粗
さが導電性ペーストに含まれている導電性粒子の平均粒
径以下である配線層に電気絶縁性基材を積層する工程
と、 前記電気絶縁性基材に前記配線層に達するビアホールを
形成する工程と、 前記ビアホール内に前記導電性ペーストを充填する工程
と、 前記配線層の表面を通じて前記導電性ペーストに含まれ
ている樹脂成分を排出し、前記ビアホール内に充填され
た前記導電性ペーストを緻密化する工程と、 前記配線層に積層した前記電気絶縁性基材を加熱・加圧
して、前記電気絶縁性基材に前記配線層を埋設させる工
程とを繰り返すことを特徴とする多層配線基板の製造方
法。
8. A step of laminating an electrically insulating base material on a wiring layer which is formed in a predetermined pattern and whose surface roughness is equal to or less than the average particle diameter of the conductive particles contained in the conductive paste, Forming a via hole reaching the wiring layer in the electrically insulating substrate, filling the conductive paste in the via hole, and a resin component contained in the conductive paste through the surface of the wiring layer. Discharging and densifying the conductive paste filled in the via hole; heating and pressurizing the electrically insulating base material laminated on the wiring layer to form the wiring layer on the electrically insulating base material. A method for manufacturing a multilayer wiring board, characterized in that the step of burying is repeated.
【請求項9】 前記電気絶縁性基材に前記配線層に達す
るビアホールを形成する工程において、前記ビアホール
をレーザー照射により形成し、該レーザーを照射した配
線層上に溶融層を形成する請求項8に記載の多層配線基
板の製造方法。
9. The step of forming a via hole reaching the wiring layer in the electrically insulating substrate, the via hole is formed by laser irradiation, and a molten layer is formed on the laser-irradiated wiring layer. A method for manufacturing the multilayer wiring board according to.
【請求項10】 前記ビアホール内に充填された前記導
電性ペーストを緻密化する工程において、さらに前記ビ
アホール内に前記導電性ペーストを充填する工程を複数
回行い、前記配線層の表面を通じて前記導電性ペースト
に含まれている樹脂成分を排出する請求項8に記載の多
層配線基板の製造方法。
10. The step of densifying the conductive paste filled in the via hole, the step of filling the conductive paste in the via hole is performed a plurality of times, and the conductive layer is formed through the surface of the wiring layer. The method for manufacturing a multilayer wiring board according to claim 8, wherein the resin component contained in the paste is discharged.
JP2001189920A 2001-06-22 2001-06-22 Wiring board and its producing method Withdrawn JP2003008200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001189920A JP2003008200A (en) 2001-06-22 2001-06-22 Wiring board and its producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001189920A JP2003008200A (en) 2001-06-22 2001-06-22 Wiring board and its producing method

Publications (1)

Publication Number Publication Date
JP2003008200A true JP2003008200A (en) 2003-01-10

Family

ID=19028768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001189920A Withdrawn JP2003008200A (en) 2001-06-22 2001-06-22 Wiring board and its producing method

Country Status (1)

Country Link
JP (1) JP2003008200A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059428A1 (en) * 2004-12-03 2006-06-08 Sony Chemical & Information Device Corporation Process for producing multilayer wiring board
JP2007317749A (en) * 2006-05-23 2007-12-06 Matsushita Electric Works Ltd Printed wiring board material and method of manufacturing the same
JP2016190435A (en) * 2015-03-31 2016-11-10 積水化学工業株式会社 Method for producing layered structure, and the structure
JP2018089702A (en) * 2018-02-28 2018-06-14 三星ダイヤモンド工業株式会社 Laser processing apparatus and laser processing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006059428A1 (en) * 2004-12-03 2006-06-08 Sony Chemical & Information Device Corporation Process for producing multilayer wiring board
US8112881B2 (en) 2004-12-03 2012-02-14 Tessera Interconnect Materials, Inc. Method for manufacturing multilayer wiring board
JP2007317749A (en) * 2006-05-23 2007-12-06 Matsushita Electric Works Ltd Printed wiring board material and method of manufacturing the same
JP2016190435A (en) * 2015-03-31 2016-11-10 積水化学工業株式会社 Method for producing layered structure, and the structure
JP2018089702A (en) * 2018-02-28 2018-06-14 三星ダイヤモンド工業株式会社 Laser processing apparatus and laser processing method

Similar Documents

Publication Publication Date Title
US6946205B2 (en) Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
WO1998056220A1 (en) Single-sided circuit board and method for manufacturing the same
JP2001168481A (en) Copper-clad laminate, and circuit substrate for printed wiring board and manufacturing method therefor
WO1997048260A1 (en) One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method for its production
JP4075673B2 (en) Copper-clad laminate for multilayer printed wiring board, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board
JP3215090B2 (en) Wiring board, multilayer wiring board, and methods of manufacturing the same
WO2006118141A1 (en) Multilayer wiring board and method for producing same
JP4489899B2 (en) Method for manufacturing double-sided circuit board for multilayer printed wiring board
JP2001257468A (en) Method of manufacturing printed wiring board
JP2006294666A (en) Flex rigid wiring board and manufacturing method thereof
JP2001015913A (en) One-sided circuit board and its production, and production of multilayered wiring board
JP4396493B2 (en) Wiring board manufacturing method
JP2003008200A (en) Wiring board and its producing method
JP2002043753A (en) Manufacturing method of multilayer printed circuit board
WO2002056655A1 (en) Circuit board and production method therefor
JP3173249B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2000269647A (en) Single-side circuit board, multilayer printed wiring board and manufacture thereof
JP2006306977A (en) Composite, prepreg, metal foil-clad laminated board, printed-wiring board, multilayer printed-wiring board and manufacturing method thereof
JP2001015919A (en) Multilayer printed wiring board, circuit-board therefor and its manufacture
KR100796981B1 (en) Method for manufacturing printed circuit board
JP2009076699A (en) Method of manufacturing multilayer printed wiring board
JP3253886B2 (en) Single-sided circuit board for multilayer printed wiring board, method for manufacturing the same, and multilayer printed wiring board
JP2003086941A (en) Printed wiring board
JP7430494B2 (en) Connection hole forming method for multilayer wiring board and method for manufacturing multilayer wiring board using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080902