JP2003084741A - 液晶表示装置の駆動方法及び装置 - Google Patents
液晶表示装置の駆動方法及び装置Info
- Publication number
- JP2003084741A JP2003084741A JP2002172381A JP2002172381A JP2003084741A JP 2003084741 A JP2003084741 A JP 2003084741A JP 2002172381 A JP2002172381 A JP 2002172381A JP 2002172381 A JP2002172381 A JP 2002172381A JP 2003084741 A JP2003084741 A JP 2003084741A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- bit data
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/10—Special adaptations of display systems for operation with variable images
- G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は液晶表示装置に関し、特に画質を向
上させた液晶表示装置の駆動方法及び装置に関する。 【解決手段】本発明による液晶表示装置の駆動方法及び
装置は、隣接した修正データが同一であるか否かを判断
し、隣接した修正データが同一であると下位ビットデー
タを特定の値に置換する。より具体的には、本発明に係
る液晶表示装置の駆動方法は、入力データを上位ビット
・データと下位ビットデータに分割する段階と、予め設
定された修正データからデータ値を導き出して前記上位
ビット・データを修正する段階と、隣接した修正データ
が同一であるかどうかを判断する段階と、前記隣接した
修正データが相互に同一である場合に前記下位ビット・
データを特定の値に置換する段階とを含むことを特徴と
する。
上させた液晶表示装置の駆動方法及び装置に関する。 【解決手段】本発明による液晶表示装置の駆動方法及び
装置は、隣接した修正データが同一であるか否かを判断
し、隣接した修正データが同一であると下位ビットデー
タを特定の値に置換する。より具体的には、本発明に係
る液晶表示装置の駆動方法は、入力データを上位ビット
・データと下位ビットデータに分割する段階と、予め設
定された修正データからデータ値を導き出して前記上位
ビット・データを修正する段階と、隣接した修正データ
が同一であるかどうかを判断する段階と、前記隣接した
修正データが相互に同一である場合に前記下位ビット・
データを特定の値に置換する段階とを含むことを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に画質を向上させた液晶表示装置の駆動方法及び
装置に関するものである。
し、特に画質を向上させた液晶表示装置の駆動方法及び
装置に関するものである。
【０００２】
【従来の技術】通常、液晶表示装置は、ビデオ信号によ
り液晶セルの光透過率を調節して画像を表示する。液晶
セル毎にスイッチング素子が形成されたアクティブマト
リックスタイプの液晶表示装置は動画の表示に適してい
る。アクティブマトリックスタイプの液晶表示装置に使
用されるスイッチング素子としては、主に薄膜トランジ
スタ（以下、″ＴＦＴ″という）が利用されている。
り液晶セルの光透過率を調節して画像を表示する。液晶
セル毎にスイッチング素子が形成されたアクティブマト
リックスタイプの液晶表示装置は動画の表示に適してい
る。アクティブマトリックスタイプの液晶表示装置に使
用されるスイッチング素子としては、主に薄膜トランジ
スタ（以下、″ＴＦＴ″という）が利用されている。
【０００３】このような液晶表示装置は、液晶に固有の
粘性及び弾性の特性により応答速度が遅いという短所が
ある。
粘性及び弾性の特性により応答速度が遅いという短所が
ある。
【０００４】図１に示すように、従来の高速駆動方法は
動画を表示する際のデータ（ＶＤ）レベルの変化に対し
て応答速度が遅いために、対応する表示輝度（ＢＬ）が
所望の輝度に到達できなくなることが原因で、色と輝度
の表現が不正確になる。その結果、動画像のモーション
・ブラーリング（Motion Burring）現象が表れ、明暗比
の低下により表示品質が劣化する。
動画を表示する際のデータ（ＶＤ）レベルの変化に対し
て応答速度が遅いために、対応する表示輝度（ＢＬ）が
所望の輝度に到達できなくなることが原因で、色と輝度
の表現が不正確になる。その結果、動画像のモーション
・ブラーリング（Motion Burring）現象が表れ、明暗比
の低下により表示品質が劣化する。
【０００５】このような液晶表示装置の遅い速度を改善
するために、アメリカ特許第５、４９５、２６５号とＰ
ＣＴ国際公開番号ＷＯ９９/０５５６７にはルックアッ
プ・テーブルを利用してデータに変化があるかどうかを
判断することに基づいてデータを修正する方法（以
下、′高速駆動′という）が提案されている。この高速
駆動方法は図２のような原理でデータを修正するもので
ある。
するために、アメリカ特許第５、４９５、２６５号とＰ
ＣＴ国際公開番号ＷＯ９９/０５５６７にはルックアッ
プ・テーブルを利用してデータに変化があるかどうかを
判断することに基づいてデータを修正する方法（以
下、′高速駆動′という）が提案されている。この高速
駆動方法は図２のような原理でデータを修正するもので
ある。
【０００６】図２に示すように、従来の高速駆動方法
は、入力データ（ＶＤ）を修正した修正データ（ＭＶ
Ｄ）を液晶セルに印加して所望の輝度（ＭＢＬ）を得る
ものである。この高速駆動方法は、１フレーム期間中に
入力データの輝度に対応して所望の輝度が得られるよう
に、データに変化があるか否かに基づき、以下のように
入力データを修正する。従って、高速駆動方法を利用す
る液晶表示装置は、データ値を修正して補償することに
より液晶応答速度が遅いことに起因する動画像のモーシ
ョン・ブラーリング現象を緩和し、所望の色と輝度を有
する画像を表示することができる。
は、入力データ（ＶＤ）を修正した修正データ（ＭＶ
Ｄ）を液晶セルに印加して所望の輝度（ＭＢＬ）を得る
ものである。この高速駆動方法は、１フレーム期間中に
入力データの輝度に対応して所望の輝度が得られるよう
に、データに変化があるか否かに基づき、以下のように
入力データを修正する。従って、高速駆動方法を利用す
る液晶表示装置は、データ値を修正して補償することに
より液晶応答速度が遅いことに起因する動画像のモーシ
ョン・ブラーリング現象を緩和し、所望の色と輝度を有
する画像を表示することができる。
【０００７】高速駆動方法は、直前のフレーム（Ｆｎー
１）と現在のフレーム（Ｆｎ）それぞれの最上位ビット
・データ（ＭＳＢ）を比較して、最上位ビット・データ
（ＭＳＢ）に変化があると、ルックアップ・テーブルを
参照して該当する修正データ（Ｍデータ）を選択し、図
３のように修正する。
１）と現在のフレーム（Ｆｎ）それぞれの最上位ビット
・データ（ＭＳＢ）を比較して、最上位ビット・データ
（ＭＳＢ）に変化があると、ルックアップ・テーブルを
参照して該当する修正データ（Ｍデータ）を選択し、図
３のように修正する。
【０００８】最上位のビット・データ（ＭＳＢ）を４ビ
ットに限定した場合に、高速駆動方法のルックアップ・
テーブルは下の表１及び表２のようになる。
ットに限定した場合に、高速駆動方法のルックアップ・
テーブルは下の表１及び表２のようになる。
【０００９】
【表１】
【表２】
表１及び表２において、左側の列は以前のフレーム（Ｆ
ｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上行は
現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）であ
る。表１は最上位４ビット（２０、２１、２２、２３）
を１０進数で表現したルックアップ・テーブル情報であ
る。表２は８ビットのデータの中に最上位４ビットの加
重値（２４、２５、２６、２７）を適用したルックアッ
プ・テーブルである。
ｎ−１）のデータ電圧（ＶＤｎ−１）であり、最上行は
現在のフレーム（Ｆｎ）のデータ電圧（ＶＤｎ）であ
る。表１は最上位４ビット（２０、２１、２２、２３）
を１０進数で表現したルックアップ・テーブル情報であ
る。表２は８ビットのデータの中に最上位４ビットの加
重値（２４、２５、２６、２７）を適用したルックアッ
プ・テーブルである。
【００１０】最上位ビット・データ（ＭＳＢ）だけを修
正することはハードウェアーとして具体化する際にメモ
リとルックアップ・テーブルの容量を減らすために必要
である。このように実現された駆動装置を図４に示す。
正することはハードウェアーとして具体化する際にメモ
リとルックアップ・テーブルの容量を減らすために必要
である。このように実現された駆動装置を図４に示す。
【００１１】図４に示すように、従来の高速駆動装置は
上位ビット・バスライン（４２）に接続されたフレーム
・メモリ（４３）と、上位ビット・バスライン（４２）
とフレーム・メモリ（４３）の出力端子両方に接続され
たルックアップ・テーブル（４４）とを具備する。
上位ビット・バスライン（４２）に接続されたフレーム
・メモリ（４３）と、上位ビット・バスライン（４２）
とフレーム・メモリ（４３）の出力端子両方に接続され
たルックアップ・テーブル（４４）とを具備する。
【００１２】フレーム・メモリ（４３）は上位ビット・
データ（ＭＳＢ）を１フレームの間に保存し、保存され
たデータをルックアップ・テーブル（４４）に供給す
る。ここで、上位ビット・データ（ＭＳＢ）は８ビット
のデータのうち上位４ビットに設定される。
データ（ＭＳＢ）を１フレームの間に保存し、保存され
たデータをルックアップ・テーブル（４４）に供給す
る。ここで、上位ビット・データ（ＭＳＢ）は８ビット
のデータのうち上位４ビットに設定される。
【００１３】ルックアップ・テーブル（４４）は、上位
ビット・バスライン（４２）から入力される現在のフレ
ーム（Ｆｎ）の上位ビット・データ（ＭＳＢ）と、フレ
ーム・メモリ（４３）から入力される直前のフレーム
（Ｆｎ−１）の上位ビット・データ（ＭＳＢ）を表１及
び表２で比較し、該当する修正データ（Ｍデータ）を選
択して出力する。修正された上位ビット・データ（Ｍデ
ータ）は下位ビット・バスライン（４１）を経由してバ
イパスされる下位ビット・データ（ＬＳＢ）と加算され
て液晶表示装置に入力される。
ビット・バスライン（４２）から入力される現在のフレ
ーム（Ｆｎ）の上位ビット・データ（ＭＳＢ）と、フレ
ーム・メモリ（４３）から入力される直前のフレーム
（Ｆｎ−１）の上位ビット・データ（ＭＳＢ）を表１及
び表２で比較し、該当する修正データ（Ｍデータ）を選
択して出力する。修正された上位ビット・データ（Ｍデ
ータ）は下位ビット・バスライン（４１）を経由してバ
イパスされる下位ビット・データ（ＬＳＢ）と加算され
て液晶表示装置に入力される。
【００１４】このような４ビットの上位ビット・データ
（ＭＳＢ）だけを修正する高速駆動方法及び装置には、
図５のように下位ビット・データ（ＬＳＢ）値によるグ
レイスケール間の差が殆どないのにもかかわらず、実際
に修正された８ビットデータ値の差が大きくなる問題点
がある。この場合、肉眼では殆ど差を感じられない実際
のグレイスケール値が、肉眼に感じられるほどの輝度の
差になって表れるので、その分画質が劣化する。
（ＭＳＢ）だけを修正する高速駆動方法及び装置には、
図５のように下位ビット・データ（ＬＳＢ）値によるグ
レイスケール間の差が殆どないのにもかかわらず、実際
に修正された８ビットデータ値の差が大きくなる問題点
がある。この場合、肉眼では殆ど差を感じられない実際
のグレイスケール値が、肉眼に感じられるほどの輝度の
差になって表れるので、その分画質が劣化する。
【００１５】図５において、バンド（Ｘ、Ｙ）は、修正
された４ビットの最上位ビット・データ（ＭＳＢ）に修
正されない４ビットの最下位ビットを加えた値を、各最
上位ビット・データ（ＭＳＢ）別に分割した修正データ
・バンドと定義される。ここで、Ｘは直前のフレーム
（Ｆｎ−１）の最上位ビット・データ（ＭＳＢ）値を８
ビット・データで表した値であり、Ｙは現在のフレーム
（Ｆｎ）の最上位ビット・データ（ＭＳＢ）値を８ビッ
ト・データで表した値である。斜体で表記したデータ
は、各バンド（Ｘ、Ｙ）の最上位ビット値を表１及び表
２のルックアップ・テーブルに当てはめて修正したデー
タを意味する。
された４ビットの最上位ビット・データ（ＭＳＢ）に修
正されない４ビットの最下位ビットを加えた値を、各最
上位ビット・データ（ＭＳＢ）別に分割した修正データ
・バンドと定義される。ここで、Ｘは直前のフレーム
（Ｆｎ−１）の最上位ビット・データ（ＭＳＢ）値を８
ビット・データで表した値であり、Ｙは現在のフレーム
（Ｆｎ）の最上位ビット・データ（ＭＳＢ）値を８ビッ
ト・データで表した値である。斜体で表記したデータ
は、各バンド（Ｘ、Ｙ）の最上位ビット値を表１及び表
２のルックアップ・テーブルに当てはめて修正したデー
タを意味する。
【００１６】表２及び図５に示すように、各バンドのル
ックアップ・テーブルにより修正した最上位ビット・デ
ータ（ＭＳＢ）に４ビットの最下位ビット・データ（Ｌ
ＳＢ）値を加えることにより、各バンドに含まれる値
は、該最上位ビット・データ（ＭＳＢ）の値からそれに
１５を加えた値までの範囲となる。
ックアップ・テーブルにより修正した最上位ビット・デ
ータ（ＭＳＢ）に４ビットの最下位ビット・データ（Ｌ
ＳＢ）値を加えることにより、各バンドに含まれる値
は、該最上位ビット・データ（ＭＳＢ）の値からそれに
１５を加えた値までの範囲となる。
【００１７】しかし、ルックアップ・テーブルにより設
定された各バンドの最上位のビット値が同じ場合に、修
正された最上位ビット・データ（ＭＳＢ）に４ビットの
最下位ビット・データ（ＬＳＢ）が単純に加えられるの
で、最上位ビット値が同一の隣接バンドでは、修正され
たデータ値が大きい差で表れる。例えば、バンド（３
２、０）とバンド（３２、１６）は、表２で最上位ビッ
ト値が同じ「０」であり、図５に示すように、これに０
から１５までの範囲の４ビットの最下位ビット・データ
（ＬＳＢ）が加算される。その結果、ルックアップ・テ
ーブルにおいて修正されたデータが「３２」から「１
５」に変化する時と、「３２」から「１６」に変化する
時とでは肉眼では輝度の変化を殆ど感じないにもかかわ
らず、それぞれ「３２」から「１５」と「３２」から
「０」に変化するため、データ間肉眼で輝度の変化を感
じられるようになる。このような場合は、バンド（４
８、０）とバンド（４８、１６）、バンド（６４、０）
とバンド（６４、１６）、修正された最上位ビットの値
が同一の、隣接したバンド間で発生する。
定された各バンドの最上位のビット値が同じ場合に、修
正された最上位ビット・データ（ＭＳＢ）に４ビットの
最下位ビット・データ（ＬＳＢ）が単純に加えられるの
で、最上位ビット値が同一の隣接バンドでは、修正され
たデータ値が大きい差で表れる。例えば、バンド（３
２、０）とバンド（３２、１６）は、表２で最上位ビッ
ト値が同じ「０」であり、図５に示すように、これに０
から１５までの範囲の４ビットの最下位ビット・データ
（ＬＳＢ）が加算される。その結果、ルックアップ・テ
ーブルにおいて修正されたデータが「３２」から「１
５」に変化する時と、「３２」から「１６」に変化する
時とでは肉眼では輝度の変化を殆ど感じないにもかかわ
らず、それぞれ「３２」から「１５」と「３２」から
「０」に変化するため、データ間肉眼で輝度の変化を感
じられるようになる。このような場合は、バンド（４
８、０）とバンド（４８、１６）、バンド（６４、０）
とバンド（６４、１６）、修正された最上位ビットの値
が同一の、隣接したバンド間で発生する。
【００１８】
【発明が解決しようとする課題】従って、本発明の目的
は、画質を向上させた液晶表示装置の駆動方法及び装置
を提供することである。
は、画質を向上させた液晶表示装置の駆動方法及び装置
を提供することである。
【００１９】
【課題を解決するための手段】前記目的を達成するため
に、本発明の実施例による液晶表示装置の駆動方法は、
入力データを上位ビット・データと下位ビットデータに
分割する段階と、予め設定された修正データからデータ
値を導き出して上位ビット・データを修正する段階と、
隣接した修正データが同一かどうかを判断する段階と、
隣接した修正データが相互に同一である場合に前記下位
ビット・データを特定の値に置換する段階を含む。
に、本発明の実施例による液晶表示装置の駆動方法は、
入力データを上位ビット・データと下位ビットデータに
分割する段階と、予め設定された修正データからデータ
値を導き出して上位ビット・データを修正する段階と、
隣接した修正データが同一かどうかを判断する段階と、
隣接した修正データが相互に同一である場合に前記下位
ビット・データを特定の値に置換する段階を含む。
【００２０】本発明の実施例による液晶表示装置の駆動
方法は、隣接したバンドの修正データが異なると下位ビ
ット・データをそのまま維持させる段階を更に含む。
方法は、隣接したバンドの修正データが異なると下位ビ
ット・データをそのまま維持させる段階を更に含む。
【００２１】本発明の実施例による液晶表示装置の駆動
方法は、修正された上位ビット・データに下位ビット・
データを加算して液晶表示パネルに入力する段階を更に
含む。
方法は、修正された上位ビット・データに下位ビット・
データを加算して液晶表示パネルに入力する段階を更に
含む。
【００２２】本発明の実施例による液晶表示装置の駆動
方法において、上位ビット・データを修正する段階は、
直前フレームと現在フレームで入力データに変化がある
かどうかにより修正データを決定する段階と、ルックア
ップ・テーブルに存在する複数のバンドのそれぞれに修
正データを対応させる段階と、各バンドの上位ビット・
データをルックアップ・テーブルに当てはめて対応する
バンドを検索し、検索されたバンドの修正データに上位
ビット・データを修正する段階を含む。
方法において、上位ビット・データを修正する段階は、
直前フレームと現在フレームで入力データに変化がある
かどうかにより修正データを決定する段階と、ルックア
ップ・テーブルに存在する複数のバンドのそれぞれに修
正データを対応させる段階と、各バンドの上位ビット・
データをルックアップ・テーブルに当てはめて対応する
バンドを検索し、検索されたバンドの修正データに上位
ビット・データを修正する段階を含む。
【００２３】本発明の実施例による液晶表示装置の駆動
方法において、隣接した修正データが同一かどうかを判
断する段階は、上位ビット・データに対応して選択され
たバンド及びそれと隣接したバンドそれぞれについて修
正データを導出する段階と、導出された修正データが同
一かどうかを判断する段階を含む。
方法において、隣接した修正データが同一かどうかを判
断する段階は、上位ビット・データに対応して選択され
たバンド及びそれと隣接したバンドそれぞれについて修
正データを導出する段階と、導出された修正データが同
一かどうかを判断する段階を含む。
【００２４】本発明の実施例による液晶表示装置の駆動
装置は、入力ラインから入力された入力データで上位ビ
ット・データを遅延させるメモリと、メモリにより遅延
された上位ビット・データと入力ラインからの上位ビッ
ト・データを予め設定された複数の修正データのいずれ
か一つの修正データに修正する修正器と、選択された修
正データとそれに隣接する修正データが同一かどうかを
判断する比較器と、比較器により前記隣接した修正デー
タが同一であると判断されると下位ビット・データを特
定の値に置換する下位ビット変換器とを具備する。
装置は、入力ラインから入力された入力データで上位ビ
ット・データを遅延させるメモリと、メモリにより遅延
された上位ビット・データと入力ラインからの上位ビッ
ト・データを予め設定された複数の修正データのいずれ
か一つの修正データに修正する修正器と、選択された修
正データとそれに隣接する修正データが同一かどうかを
判断する比較器と、比較器により前記隣接した修正デー
タが同一であると判断されると下位ビット・データを特
定の値に置換する下位ビット変換器とを具備する。
【００２５】本発明の実施例による液晶表示装置の駆動
装置は、隣接した修正データが異なる場合には下位ビッ
ト変換器は入力された下位ビット・データをそのまま維
持させることを特徴とする。
装置は、隣接した修正データが異なる場合には下位ビッ
ト変換器は入力された下位ビット・データをそのまま維
持させることを特徴とする。
【００２６】本発明の実施例による液晶表示装置の駆動
装置は、データが供給されるデータラインとスキャニン
グ信号が供給されるゲートラインを有する液晶表示パネ
ルと、修正されたデータとバイパスされたデータを液晶
パネルのデータラインに供給するためのデータ駆動部
と、液晶パネルのゲートラインにスキャニング信号を供
給するためのゲート駆動部と、データを入力ラインに供
給すると共にデータ駆動部とゲート駆動部を制御するた
めのタイミング制御器を更に具備する。
装置は、データが供給されるデータラインとスキャニン
グ信号が供給されるゲートラインを有する液晶表示パネ
ルと、修正されたデータとバイパスされたデータを液晶
パネルのデータラインに供給するためのデータ駆動部
と、液晶パネルのゲートラインにスキャニング信号を供
給するためのゲート駆動部と、データを入力ラインに供
給すると共にデータ駆動部とゲート駆動部を制御するた
めのタイミング制御器を更に具備する。
【００２７】本発明の実施例による液晶表示装置の駆動
装置は、データ駆動部に上位ビット・データと下位ビッ
ト・データが加算されて供給されることを特徴とする。
装置は、データ駆動部に上位ビット・データと下位ビッ
ト・データが加算されて供給されることを特徴とする。
【００２８】本発明の実施例による液晶表示装置の駆動
装置において、修正器は、直前フレームと現在のフレー
ムで入力データが変化しているかどうかにより、修正デ
ータがバンド別に設定されたルックアップ・テーブルを
具備する。
装置において、修正器は、直前フレームと現在のフレー
ムで入力データが変化しているかどうかにより、修正デ
ータがバンド別に設定されたルックアップ・テーブルを
具備する。
【００２９】本発明の実施例による液晶表示装置の駆動
装置において、下位ビット変換器は、比較器の出力信号
を反転させるための第１インバータと、第１インバータ
の出力信号と前記入力ラインからの下位ビット・データ
を不正の論理かけを演算するＮＡＮＤゲートと、ＮＡＮ
Ｄゲートの出力信号を反転させるための第２インバータ
とを具備する。
装置において、下位ビット変換器は、比較器の出力信号
を反転させるための第１インバータと、第１インバータ
の出力信号と前記入力ラインからの下位ビット・データ
を不正の論理かけを演算するＮＡＮＤゲートと、ＮＡＮ
Ｄゲートの出力信号を反転させるための第２インバータ
とを具備する。
【００３０】本発明の実施例による液晶表示装置の駆動
装置は、複数のデータラインと複数のゲートラインによ
り映像を表示する液晶パネルと、入力ラインから入力さ
れた入力データにより上位ビット・データを遅延させる
メモリと、メモリにより遅延された記上位ビット・デー
タと入力ラインからの上位ビット・データを予め設定さ
れた複数の修正データのいずれか一つの修正データに修
正する修正器と、選択された修正データとそれに隣接す
る修正データが同一かどうかを判断する比較器と、比較
器により隣接した修正データが同一であると判断される
と下位ビット・データを特定の値に置換する下位ビット
変換器と、修正されたデータとバイパスされたデータを
液晶パネルのデータラインに供給するためのデータ駆動
部と、液晶パネルのゲートラインにスキャニング信号を
供給するためのゲート駆動部と、データを入力ラインに
供給すると共に前記データ駆動部とゲート駆動部を制御
するためのタイミング制御器とを具備する。
装置は、複数のデータラインと複数のゲートラインによ
り映像を表示する液晶パネルと、入力ラインから入力さ
れた入力データにより上位ビット・データを遅延させる
メモリと、メモリにより遅延された記上位ビット・デー
タと入力ラインからの上位ビット・データを予め設定さ
れた複数の修正データのいずれか一つの修正データに修
正する修正器と、選択された修正データとそれに隣接す
る修正データが同一かどうかを判断する比較器と、比較
器により隣接した修正データが同一であると判断される
と下位ビット・データを特定の値に置換する下位ビット
変換器と、修正されたデータとバイパスされたデータを
液晶パネルのデータラインに供給するためのデータ駆動
部と、液晶パネルのゲートラインにスキャニング信号を
供給するためのゲート駆動部と、データを入力ラインに
供給すると共に前記データ駆動部とゲート駆動部を制御
するためのタイミング制御器とを具備する。
【００３１】本発明の実施例による液晶表示装置の駆動
装置は、データ駆動部には上位ビット・データと下位ビ
ット・データが加算されて供給されることを特徴とす
る。
装置は、データ駆動部には上位ビット・データと下位ビ
ット・データが加算されて供給されることを特徴とす
る。
【００３２】本発明の実施例による液晶表示装置の駆動
装置において、修正器は直前フレームと現在のフレーム
で入力データに変化があるかどうかにより修正データが
各バンド別に設定されたルックアップ・テーブルを具備
する。
装置において、修正器は直前フレームと現在のフレーム
で入力データに変化があるかどうかにより修正データが
各バンド別に設定されたルックアップ・テーブルを具備
する。
【００３３】本発明の実施例による液晶表示装置の駆動
装置において、下位ビット変換器は、比較器の出力信号
を反転させるための第１インバータと、第１インバータ
の出力信号と入力ラインからの下位ビット・データを不
正の論理かけの演算するＮＡＮＤゲートと、ＮＡＮＤゲ
ートの出力信号を反転させるための第２インバータとを
具備する。
装置において、下位ビット変換器は、比較器の出力信号
を反転させるための第１インバータと、第１インバータ
の出力信号と入力ラインからの下位ビット・データを不
正の論理かけの演算するＮＡＮＤゲートと、ＮＡＮＤゲ
ートの出力信号を反転させるための第２インバータとを
具備する。
【００３４】
【作用】本発明による液晶表示装置の駆動方法及び装置
は、ルックアップ・テーブルで隣接するバンドの最上位
ビット値が同一であるかどうかにより、下位ビット・デ
ータをバイパスさせるか、又は特定の値に置換すること
により、実際のグレイスケールの差が殆どないデータを
高速駆動方式により修正することが出来、よって過度の
輝度の差が表れるという問題点を解決することができ
る。
は、ルックアップ・テーブルで隣接するバンドの最上位
ビット値が同一であるかどうかにより、下位ビット・デ
ータをバイパスさせるか、又は特定の値に置換すること
により、実際のグレイスケールの差が殆どないデータを
高速駆動方式により修正することが出来、よって過度の
輝度の差が表れるという問題点を解決することができ
る。
【００３５】
【発明の実施の形態】以下、図６乃至図９を参照して本
発明の好ましい実施例を説明する。
発明の好ましい実施例を説明する。
【００３６】図６に示すように、本発明の実施例による
液晶表示装置の駆動装置は、データライン（６５）とゲ
ートライン（６６）が交差しており、その交差部に液晶
セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液
晶パネル（６７）と、液晶パネル（６７）のデータライ
ン（６５）にデータを供給するためのデータ・ドライバ
（６３）と、液晶パネル（６７）のゲートライン（６
６）にスキャニングパルスを供給するためのゲート・ド
ライバ（６４）と、デジタル・ビデオ・データと同期信
号（ＨＶ）が供給されるタイミング・コントローラ（６
１）と、タイミング・コントローラ（６１）とデータ・
ドライバ（６３）の間に接続されて入力データ（ＲＧＢ
データ）を修正するためのデータ修正部（６２）とを
具備する。
液晶表示装置の駆動装置は、データライン（６５）とゲ
ートライン（６６）が交差しており、その交差部に液晶
セル（Ｃｌｃ）を駆動するためのＴＦＴが形成された液
晶パネル（６７）と、液晶パネル（６７）のデータライ
ン（６５）にデータを供給するためのデータ・ドライバ
（６３）と、液晶パネル（６７）のゲートライン（６
６）にスキャニングパルスを供給するためのゲート・ド
ライバ（６４）と、デジタル・ビデオ・データと同期信
号（ＨＶ）が供給されるタイミング・コントローラ（６
１）と、タイミング・コントローラ（６１）とデータ・
ドライバ（６３）の間に接続されて入力データ（ＲＧＢ
データ）を修正するためのデータ修正部（６２）とを
具備する。
【００３７】液晶パネル（６７）は、下部ガラス基板の
上に複数のデータライン（６５）と複数のゲートライン
（６６）が相互に直交するように配置され、間に液晶が
注入された二枚のガラス基板により形成される。データ
ライン（６５）とゲートライン（６６）上のデータは液
晶セル（Ｃｌｃ）に供給される。このために、ＴＦＴの
ゲート電極は該複数のゲートライン（６６）に接続さ
れ、ソース電極は該複数のデータライン（６５）に接続
される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌ
ｃ）の画素電極に接続される。
上に複数のデータライン（６５）と複数のゲートライン
（６６）が相互に直交するように配置され、間に液晶が
注入された二枚のガラス基板により形成される。データ
ライン（６５）とゲートライン（６６）上のデータは液
晶セル（Ｃｌｃ）に供給される。このために、ＴＦＴの
ゲート電極は該複数のゲートライン（６６）に接続さ
れ、ソース電極は該複数のデータライン（６５）に接続
される。そしてＴＦＴのドレーン電極は液晶セル（Ｃｌ
ｃ）の画素電極に接続される。
【００３８】タイミング・コントローラ（６１）は図示
しないデジタル・ビデオ・カードから供給されるデジタ
ル・ビデオ・データを再生する。タイミング・コントロ
ーラ（６１）により再生されたデータ（ＲＧＢデータ）
は、データ修正部（６２）に供給される。また、タイミ
ング・コントローラ（６１）は入力された水平/垂直同
期信号（ＨＶ）を利用してドットクロック（Ｄｃｌ
ｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しな
いゲート・シフト・クロック（ＧＳＣ）、出力イネーブ
ル/ディスエーブル信号のタイミング制御信号と極性の
制御信号を生成し、データ・ドライバ（６３）とゲート
・ドライバ（６４）を制御する。ドットクロック（Ｄｃ
ｌｋ）と極性制御信号はデータ・ドライバ（６３）に供
給され、ゲート・スタート・パルス（ＧＳＰ）とゲート
・シフト・クロック（ＧＳＣ）はゲート・ドライバ（６
４）に供給される。
しないデジタル・ビデオ・カードから供給されるデジタ
ル・ビデオ・データを再生する。タイミング・コントロ
ーラ（６１）により再生されたデータ（ＲＧＢデータ）
は、データ修正部（６２）に供給される。また、タイミ
ング・コントローラ（６１）は入力された水平/垂直同
期信号（ＨＶ）を利用してドットクロック（Ｄｃｌ
ｋ）、ゲート・スタート・パルス（ＧＳＰ）、図示しな
いゲート・シフト・クロック（ＧＳＣ）、出力イネーブ
ル/ディスエーブル信号のタイミング制御信号と極性の
制御信号を生成し、データ・ドライバ（６３）とゲート
・ドライバ（６４）を制御する。ドットクロック（Ｄｃ
ｌｋ）と極性制御信号はデータ・ドライバ（６３）に供
給され、ゲート・スタート・パルス（ＧＳＰ）とゲート
・シフト・クロック（ＧＳＣ）はゲート・ドライバ（６
４）に供給される。
【００３９】ゲート・ドライバ（６４）はタイミング・
コントローラ（６１）から供給されるゲート・スタート
・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳ
Ｃ）に応答し、スキャンパルス、即ちゲート・ハイパル
スを順次発生するシフト・レジスタと、スキャンパルス
の電圧を液晶セル（Ｃｌｃ）の駆動に適合するレベルに
シフトさせるためのレベル・シフトを含む。このスキャ
ンパルスに応答してＴＦＴはターン・オンされる。ＴＦ
Ｔがターン・オンされる際に、データライン（６５）上
のビデオ・データは液晶セル（Ｃｌｃ）の画素電極に供
給される。
コントローラ（６１）から供給されるゲート・スタート
・パルス（ＧＳＰ）とゲート・シフト・クロック（ＧＳ
Ｃ）に応答し、スキャンパルス、即ちゲート・ハイパル
スを順次発生するシフト・レジスタと、スキャンパルス
の電圧を液晶セル（Ｃｌｃ）の駆動に適合するレベルに
シフトさせるためのレベル・シフトを含む。このスキャ
ンパルスに応答してＴＦＴはターン・オンされる。ＴＦ
Ｔがターン・オンされる際に、データライン（６５）上
のビデオ・データは液晶セル（Ｃｌｃ）の画素電極に供
給される。
【００４０】データ・ドライバ（６３）にはデータ修正
部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青
（Ｂ）色の修正されたデータ（ＲＧＢデータ）が供給さ
れると共に、タイミング・コントローラ（６１）からド
ットクロック（Ｄｃｌｋ）が入力される。このデータ・
ドライバ（６３）はドットクロック（Ｄｃｌｋ）により
赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ
（ＲＧＢデータ）をサンプリングした後に、１ライン分
ずつラッチする。このデータ・ドライバ（６３）により
ラッチされたデータはアナログ・データに変換されてス
キャン期間毎にデータライン（６５）に同時に供給され
る。データ・ドライバ（６３）は修正データに対応する
ガンマ電圧をデータライン（６５）に供給することもで
きる。
部（６２）により修正された赤（Ｒ）、緑（Ｇ）及び青
（Ｂ）色の修正されたデータ（ＲＧＢデータ）が供給さ
れると共に、タイミング・コントローラ（６１）からド
ットクロック（Ｄｃｌｋ）が入力される。このデータ・
ドライバ（６３）はドットクロック（Ｄｃｌｋ）により
赤（Ｒ）、緑（Ｇ）及び青（Ｂ）色の修正されたデータ
（ＲＧＢデータ）をサンプリングした後に、１ライン分
ずつラッチする。このデータ・ドライバ（６３）により
ラッチされたデータはアナログ・データに変換されてス
キャン期間毎にデータライン（６５）に同時に供給され
る。データ・ドライバ（６３）は修正データに対応する
ガンマ電圧をデータライン（６５）に供給することもで
きる。
【００４１】データ修正部（６２）は、直前のフレーム
（Ｆｎ−１）と現在のフレーム（Ｆｎ）に変化があるか
どうかにより、ルックアップ・テーブルを利用して現在
のフレームに入力されるデータ（ＲＧＢデータ）を修正
する。そして、データ修正部（６２）は、修正された最
上位ビット・データ（ＭＳＢ）の値が同一の隣接バンド
のうちいずれか一つのバンド内でデータが修正されると
判断されると、修正された最上位ビット・データに加え
られる最下位ビット・データを特定の値に置換する。こ
こで、特定の値は「０」に設定されることが好ましい
が、修正された最上位ビット値が同一の隣接バンド間の
境界部で修正されたデータの値が急激に変じないように
する値に設定されていれば、「０」以外の値に設定する
こともできる。データ修正部（６２）により修正される
最上位ビット・データ（ＭＳＢ）は４ビットまたは３ビ
ットの上位ビットに設定することもできる。以下、最上
位ビット・データ（ＭＳＢ）は４ビットと仮定する。
（Ｆｎ−１）と現在のフレーム（Ｆｎ）に変化があるか
どうかにより、ルックアップ・テーブルを利用して現在
のフレームに入力されるデータ（ＲＧＢデータ）を修正
する。そして、データ修正部（６２）は、修正された最
上位ビット・データ（ＭＳＢ）の値が同一の隣接バンド
のうちいずれか一つのバンド内でデータが修正されると
判断されると、修正された最上位ビット・データに加え
られる最下位ビット・データを特定の値に置換する。こ
こで、特定の値は「０」に設定されることが好ましい
が、修正された最上位ビット値が同一の隣接バンド間の
境界部で修正されたデータの値が急激に変じないように
する値に設定されていれば、「０」以外の値に設定する
こともできる。データ修正部（６２）により修正される
最上位ビット・データ（ＭＳＢ）は４ビットまたは３ビ
ットの上位ビットに設定することもできる。以下、最上
位ビット・データ（ＭＳＢ）は４ビットと仮定する。
【００４２】このデータ修正部（６２）の修正のアルゴ
リズムを図７に示す。
リズムを図７に示す。
【００４３】図７に示すように、データ修正部（６２）
はルックアップ・テーブルで現在修正されるバンドと、
それに隣接したバンドそれぞれの最上位ビット値（ａ、
ｂ）を読む（Ｓ７１及びＳ７２段階）。続いて、データ
修正部（６２）は、修正される該バンドとそれに隣接し
たバンド間の最上位ビット値（ａ、ｂ）の差を算出す
る。（Ｓ７３段階）
はルックアップ・テーブルで現在修正されるバンドと、
それに隣接したバンドそれぞれの最上位ビット値（ａ、
ｂ）を読む（Ｓ７１及びＳ７２段階）。続いて、データ
修正部（６２）は、修正される該バンドとそれに隣接し
たバンド間の最上位ビット値（ａ、ｂ）の差を算出す
る。（Ｓ７３段階）
【００４４】Ｓ７３段階で、隣接バンドとの間に最上位
ビット値（ａ、ｂ）の差がないと、即ち、現在修正され
るバンドとそれに隣接したバンドの最上位ビット・デー
タ（ａ、ｂ）が同一であると（ａ−ｂ＝０）、現在入力
される最下位ビット・データを「０」に置換する。（Ｓ
７４段階）
ビット値（ａ、ｂ）の差がないと、即ち、現在修正され
るバンドとそれに隣接したバンドの最上位ビット・デー
タ（ａ、ｂ）が同一であると（ａ−ｂ＝０）、現在入力
される最下位ビット・データを「０」に置換する。（Ｓ
７４段階）
【００４５】Ｓ７３段階で、隣接バンドとの間に最上位
ビット・データ（ａ、ｂ）の差があると（ａ−ｂ≠０）
即ち、現在修正されるバンドとそれに隣接したバンドの
最上位ビット・データ（ａ、ｂ）が同一でないと、現在
入力される最下位ビット・データ（ＬＳＢ）の値を変更
せずそのまま修正された上位ビット・データ（ａ）に加
算する。（Ｓ７５段階）
ビット・データ（ａ、ｂ）の差があると（ａ−ｂ≠０）
即ち、現在修正されるバンドとそれに隣接したバンドの
最上位ビット・データ（ａ、ｂ）が同一でないと、現在
入力される最下位ビット・データ（ＬＳＢ）の値を変更
せずそのまま修正された上位ビット・データ（ａ）に加
算する。（Ｓ７５段階）
【００４６】このようなデータ修正のアルゴリズムに従
ってデータ（ＲＧＢデータ）を修正するデータ修正部は
図８のように実現される。
ってデータ（ＲＧＢデータ）を修正するデータ修正部は
図８のように実現される。
【００４７】図８に示すように、本発明によるデータ修
正部（６２）はタイミング・コントローラ（６１）から
最上位ビット・データ（ＭＳＢ）が入力されるフレーム
・メモリ（８１）と、上位ビット・データ（ＭＳＢ）を
修正するためのルックアップ・テーブル（８２）と、ル
ックアップ・テーブル（８２）内に設定された修正デー
タを含むバンドとそれと隣接したバンド間の最上位ビッ
ト値（ａ、ｂ）を比較する比較器（８３）と、比較器
（８３）の出力信号を反転させるための第１インバータ
（８４）と、修正されない最下位ビット・データ（ＬＳ
Ｂ）と第１インバータ（８４）の出力信号を不正の論理
かけの演算をするためのＮＡＮＤゲート（８５）と、Ｎ
ＡＮＤゲート（８５）の出力信号を反転させるための第
２インバータ（８６）とを具備する。
正部（６２）はタイミング・コントローラ（６１）から
最上位ビット・データ（ＭＳＢ）が入力されるフレーム
・メモリ（８１）と、上位ビット・データ（ＭＳＢ）を
修正するためのルックアップ・テーブル（８２）と、ル
ックアップ・テーブル（８２）内に設定された修正デー
タを含むバンドとそれと隣接したバンド間の最上位ビッ
ト値（ａ、ｂ）を比較する比較器（８３）と、比較器
（８３）の出力信号を反転させるための第１インバータ
（８４）と、修正されない最下位ビット・データ（ＬＳ
Ｂ）と第１インバータ（８４）の出力信号を不正の論理
かけの演算をするためのＮＡＮＤゲート（８５）と、Ｎ
ＡＮＤゲート（８５）の出力信号を反転させるための第
２インバータ（８６）とを具備する。
【００４８】フレーム・メモリ（８１）はタイミング・
コントローラ（６１）の上位ビット・バスライン（８
８）に接続されてタイミング・コントローラ（６１）か
ら入力される上位ビット・データ（ＭＳＢ）を１フレー
ム期間の間に保存する。そしてフレーム・メモリ（８
１）は各フレームに保存された上位ビット・データ（Ｍ
ＳＢ）をルックアップ・テーブル（８２）に供給する。
コントローラ（６１）の上位ビット・バスライン（８
８）に接続されてタイミング・コントローラ（６１）か
ら入力される上位ビット・データ（ＭＳＢ）を１フレー
ム期間の間に保存する。そしてフレーム・メモリ（８
１）は各フレームに保存された上位ビット・データ（Ｍ
ＳＢ）をルックアップ・テーブル（８２）に供給する。
【００４９】ルックアップ・テーブル（８２）は、タイ
ミング・コントローラ（６１）の上位ビット・バスライ
ン（８８）から入力される現在のフレーム（Ｆｎ）の上
位ビット・データ（ＭＳＢ）と、フレーム・メモリ（８
１）から入力される直前のフレーム（Ｆｎ−１）の上位
ビット・データ（ＭＳＢ）の間に変化があるかどうかに
より、下の関係式（１）乃至（３）に従い現在のフレー
ム（Ｆｎ）の上位ビット・データ（ＭＳＢ）を修正す
る。 ＶＤｎ ＜ ＶＤｎ−１ ---＞ ＭＶＤｎ ＜ ＶＤｎ------（１） ＶＤｎ ＝ ＶＤｎ−１ ---＞ ＭＶＤｎ ＝ ＶＤｎ------（２） ＶＤｎ ＞ ＶＤｎ−１ ---＞ ＭＶＤｎ ＞ ＶＤｎ------（３） （１）乃至（３）において、ＶＤｎ−１は直前のフレー
ムのデータ電圧、ＶＤｎは現在のフレームのデータ電
圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。
これらの関係式を満足するルックアップ・テーブル（８
２）を表１及び表２に示す。
ミング・コントローラ（６１）の上位ビット・バスライ
ン（８８）から入力される現在のフレーム（Ｆｎ）の上
位ビット・データ（ＭＳＢ）と、フレーム・メモリ（８
１）から入力される直前のフレーム（Ｆｎ−１）の上位
ビット・データ（ＭＳＢ）の間に変化があるかどうかに
より、下の関係式（１）乃至（３）に従い現在のフレー
ム（Ｆｎ）の上位ビット・データ（ＭＳＢ）を修正す
る。 ＶＤｎ ＜ ＶＤｎ−１ ---＞ ＭＶＤｎ ＜ ＶＤｎ------（１） ＶＤｎ ＝ ＶＤｎ−１ ---＞ ＭＶＤｎ ＝ ＶＤｎ------（２） ＶＤｎ ＞ ＶＤｎ−１ ---＞ ＭＶＤｎ ＞ ＶＤｎ------（３） （１）乃至（３）において、ＶＤｎ−１は直前のフレー
ムのデータ電圧、ＶＤｎは現在のフレームのデータ電
圧、そしてＭＶＤｎは修正データ電圧をそれぞれ表す。
これらの関係式を満足するルックアップ・テーブル（８
２）を表１及び表２に示す。
【００５０】このルックアップ・テーブル（８２）は、
直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）
の間に変化があるかどうかにより、修正されるバンドに
設定された修正データ（ａ）を上位ビット出力ライン
（８９）に供給すると共に、該バンドとそれに隣接した
バンド（右側バンド）それぞれの最上位ビット値（ａ、
ｂ）を導き出して比較器（８３）に供給する。
直前のフレーム（Ｆｎ−１）と現在のフレーム（Ｆｎ）
の間に変化があるかどうかにより、修正されるバンドに
設定された修正データ（ａ）を上位ビット出力ライン
（８９）に供給すると共に、該バンドとそれに隣接した
バンド（右側バンド）それぞれの最上位ビット値（ａ、
ｂ）を導き出して比較器（８３）に供給する。
【００５１】比較器（８３）は修正されたバンドとそれ
に隣接したバンドのそれぞれに導き出された最上位ビッ
ト値（ａ、ｂ）の差を算出し、その差の値が「０」であ
る場合、即ち隣接したバンドのそれぞれに設定された最
上位ビット値（ａ、ｂ）が同一である場合、ハイ論理
「１」を出力する。これとは逆に、隣接したバンドにそ
れぞれ設定された最上位ビット値（ａ、ｂ）の差が
「０」でない場合、即ち隣接したバンドのそれぞれに設
定された最上位ビット値（ａ、ｂ）が異なる場合、ロー
論理「０」を出力する。
に隣接したバンドのそれぞれに導き出された最上位ビッ
ト値（ａ、ｂ）の差を算出し、その差の値が「０」であ
る場合、即ち隣接したバンドのそれぞれに設定された最
上位ビット値（ａ、ｂ）が同一である場合、ハイ論理
「１」を出力する。これとは逆に、隣接したバンドにそ
れぞれ設定された最上位ビット値（ａ、ｂ）の差が
「０」でない場合、即ち隣接したバンドのそれぞれに設
定された最上位ビット値（ａ、ｂ）が異なる場合、ロー
論理「０」を出力する。
【００５２】ＮＡＮＤゲート（８５）は、タイミング・
コントローラ（６１）の下位ビット・バスライン（８
７）から入力される下位ビット・データ（ＬＳＢ）と、
第１インバータ（８３）により反転された比較器（８
３）の出力を不正の論理かけの演算し、その結果の値を
第２インバータ（８６）に供給する。不正の論理かけの
演算により、第１インバータ（８４）の出力値がロー論
理「０」、即ち隣接したバンドのそれぞれに設定された
最上位ビット値（ａ、ｂ）が同一である場合に、最下位
ビット・データ（ＬＳＢ）に関係なくＮＡＮＤゲート
（８５）はハイ論理「１」を出力する。これとは逆に、
第１インバータ（８４）の出力値がハイ論理「１」、即
ち隣接したバンドのそれぞれに設定された最上位ビット
値（ａ、ｂ）が異なると、ＮＡＮＤゲート（８５）から
出力されたデータは最下位ビット・データ（ＬＳＢ）が
反転したものと同一になる。
コントローラ（６１）の下位ビット・バスライン（８
７）から入力される下位ビット・データ（ＬＳＢ）と、
第１インバータ（８３）により反転された比較器（８
３）の出力を不正の論理かけの演算し、その結果の値を
第２インバータ（８６）に供給する。不正の論理かけの
演算により、第１インバータ（８４）の出力値がロー論
理「０」、即ち隣接したバンドのそれぞれに設定された
最上位ビット値（ａ、ｂ）が同一である場合に、最下位
ビット・データ（ＬＳＢ）に関係なくＮＡＮＤゲート
（８５）はハイ論理「１」を出力する。これとは逆に、
第１インバータ（８４）の出力値がハイ論理「１」、即
ち隣接したバンドのそれぞれに設定された最上位ビット
値（ａ、ｂ）が異なると、ＮＡＮＤゲート（８５）から
出力されたデータは最下位ビット・データ（ＬＳＢ）が
反転したものと同一になる。
【００５３】ＮＡＮＤゲート（８５）の出力信号が第２
インバータ（８６）により反転されると、隣接バンドの
それぞれに設定された最上位ビット値（ａ、ｂ）が同一
かどうかにより、最下位ビット・データ（ＬＳＢ）は
「０」に置換されるか、その論理値がそのままに維持さ
れる。隣接バンドのそれぞれに設定された最上位ビット
値（ａ、ｂ）が同一であると、第２インバータ（８６）
から出力された最下位ビット・データは「００００」に
なる。これに反し、隣接バンドのそれぞれに設定された
最上位ビット値（ａ、ｂ）が異なると、第２インバータ
（８６）から出力された最下位ビット・データ（ＬＳ
Ｂ）は下位ビット・バスライン（８７）上のデータと同
一になる。
インバータ（８６）により反転されると、隣接バンドの
それぞれに設定された最上位ビット値（ａ、ｂ）が同一
かどうかにより、最下位ビット・データ（ＬＳＢ）は
「０」に置換されるか、その論理値がそのままに維持さ
れる。隣接バンドのそれぞれに設定された最上位ビット
値（ａ、ｂ）が同一であると、第２インバータ（８６）
から出力された最下位ビット・データは「００００」に
なる。これに反し、隣接バンドのそれぞれに設定された
最上位ビット値（ａ、ｂ）が異なると、第２インバータ
（８６）から出力された最下位ビット・データ（ＬＳ
Ｂ）は下位ビット・バスライン（８７）上のデータと同
一になる。
【００５４】このように、同一の最上位ビット値を有す
るバンドが隣接すると、現在入力されたデータとして修
正データに設定された該バンドは、下位ビット・データ
（ＬＳＢ）に関係なく、「０」に置換される。例えば、
図９のバンド（３２、０）とバンド（４８、０）はすべ
て「０」に置換される。その結果、修正されたデータが
「３２」から「１５」に変化するときと「３２」から
「１６」に変化する場合、それぞれ「３２」から「０」
と、「３２」から「０」に変化するために、実際のグレ
イスケール差に対応し、肉眼ではそのグレイスケール差
を殆ど感じられなくなる。
るバンドが隣接すると、現在入力されたデータとして修
正データに設定された該バンドは、下位ビット・データ
（ＬＳＢ）に関係なく、「０」に置換される。例えば、
図９のバンド（３２、０）とバンド（４８、０）はすべ
て「０」に置換される。その結果、修正されたデータが
「３２」から「１５」に変化するときと「３２」から
「１６」に変化する場合、それぞれ「３２」から「０」
と、「３２」から「０」に変化するために、実際のグレ
イスケール差に対応し、肉眼ではそのグレイスケール差
を殆ど感じられなくなる。
【００５５】このように下位ビット・データが「０」に
置換されるバンドを表すルックアップ・テーブルを下の
表３に示す。
置換されるバンドを表すルックアップ・テーブルを下の
表３に示す。
【表３】
図９及び表３から分かるように、右隣にルックアップ・
テーブルで斜体表記された最上位ビット値が同一である
バンドを有するバンドは、最下位ビット・データ（ＬＳ
Ｂ）が「０」に置換される。
テーブルで斜体表記された最上位ビット値が同一である
バンドを有するバンドは、最下位ビット・データ（ＬＳ
Ｂ）が「０」に置換される。
【００５６】
【発明の効果】上述のように、本発明による液晶表示装
置の駆動方法及び装置は、ルックアップ・テーブルにお
いて隣接するバンド間の最上位ビット値が同一かどうか
を判断することにより、下位ビット・データをバイパス
させるか特定の値に置換することで、実際にはグレイス
ケール間の差が殆どないデータを高速駆動方式により修
正したときに現れる過度な輝度の差を解消することがで
きる。従って、実際のグレイスケール値に対応して画面
が表示されるため画質が向上する。
置の駆動方法及び装置は、ルックアップ・テーブルにお
いて隣接するバンド間の最上位ビット値が同一かどうか
を判断することにより、下位ビット・データをバイパス
させるか特定の値に置換することで、実際にはグレイス
ケール間の差が殆どないデータを高速駆動方式により修
正したときに現れる過度な輝度の差を解消することがで
きる。従って、実際のグレイスケール値に対応して画面
が表示されるため画質が向上する。
【００５７】以上説明した内容を通し、当業者であれば
本発明の技術思想を逸脱しない範囲で、多様な変更及び
修正が可能であることが分かる。例えば、データ修正部
は、ルックアップ・テーブル以外にも、プログラムとこ
れを実行するためのマイクロプロッセサの形態としても
よい。従って、本発明の技術的な範囲は、明細書の詳細
な説明に記載された内容に限定されず、特許請求の範囲
によって定められる。
本発明の技術思想を逸脱しない範囲で、多様な変更及び
修正が可能であることが分かる。例えば、データ修正部
は、ルックアップ・テーブル以外にも、プログラムとこ
れを実行するためのマイクロプロッセサの形態としても
よい。従って、本発明の技術的な範囲は、明細書の詳細
な説明に記載された内容に限定されず、特許請求の範囲
によって定められる。
【図１】 図１は通常の液晶表示装置においてデータに
よる輝度変化を表す波形図である。
よる輝度変化を表す波形図である。
【図２】 図２は従来の高速駆動方法においてデータ修
正による輝度変化の一例を表す波形図である。
正による輝度変化の一例を表す波形図である。
【図３】 図３は８ビットのデータに適用された従来の
高速駆動方法の一例を表す図面である。
高速駆動方法の一例を表す図面である。
【図４】 図４は従来の高速駆動装置を表すブロック図
である。
である。
【図５】 図５は従来の高速駆動方法において修正され
た最上位ビットデータ（ＭＳＢ）に最下位ビットデータ
（ＬＳＢ）が加えられた修正データ・テーブルを表す図
面である。
た最上位ビットデータ（ＭＳＢ）に最下位ビットデータ
（ＬＳＢ）が加えられた修正データ・テーブルを表す図
面である。
【図６】 図６は本発明の実施例による液晶表示装置の
駆動装置を表すブロック図である。
駆動装置を表すブロック図である。
【図７】 図７は本発明の実施例によるデータ修正部の
制御手順を段階的に表すフロー図である。
制御手順を段階的に表すフロー図である。
【図８】 図８は図６に図示されたデータ修正部を詳細
に表すブロック図である。
に表すブロック図である。
【図９】 図９は下位ビットデータが特定の値に置換さ
れるルックアップ・テーブルのバンドを表す図面であ
る。
れるルックアップ・テーブルのバンドを表す図面であ
る。
４２、８８：上位ビット・バスライン
４３、８１：フレームメモリ
４４、８２：ルックアップ・テーブル
６１：タイミング・コントローラ
６２：データ修正部
６３：データ・ドライバ
６４：ゲート・ドライバ
６５：データライン
６６：ゲートライン
６７：液晶パネル
８３：比較器
８４：第１インバータ
８５：ＮＡＮＤゲート
８６：第２インバータ
８７：下位ビットバスライン
８９：上位ビット出力ライン
ＭＳＢ：上位ビットデータ
ＬＳＢ：下位ビットデータ
ＧＳＰ：ゲート・スタート・パルス
ＧＳＣ：ゲート・シフト・クロック
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６４１Ｒ
Ｆターム(参考） 2H093 NA16 NA53 NC13 NC28 NC29
NC34 ND06 ND07
5C006 AA16 AA22 AF03 AF06 AF13
AF46 AF51 AF53 AF84 AF85
BB16 BC12 BC16 BF02 BF09
BF14 BF26 BF27 BF28 FA14
FA25 FA29 FA56
5C080 AA10 BB05 CC03 DD02 DD05
DD08 EE19 EE29 EE30 FF11
GG12 GG15 GG17 JJ02 JJ04
JJ07
Claims (15)
- 【請求項１】 入力データを上位ビット・データと下位
ビットデータに分割する段階と、 予め設定された修正データからデータ値を導き出して前
記上位ビット・データを修正する段階と、 隣接した修正データが同一であるかどうかを判断する段
階と、 前記隣接した修正データが相互に同一である場合に前記
下位ビット・データを特定の値に置換する段階と、 を含むことを特徴とする液晶表示装置の駆動方法。 - 【請求項２】 前記隣接した修正データが異なる場合
に、前記下位ビット・データをそのまま維持する段階を
更に含むことを特徴とする請求項１に記載の液晶表示装
置の駆動方法。 - 【請求項３】 前記修正データに修正された上位ビット
・データに前記下位ビット・データを加算して液晶表示
パネルに入力する段階を更に含むことを特徴とする請求
項１に記載の液晶表示装置の駆動方法。 - 【請求項４】 前記上位ビット・データを修正する段階
は、 直前のフレームと現在のフレームで前記入力データに変
化があるかどうかにより修正データを決定する段階と、 ルックアップ・テーブルに存在する複数のバンドのそれ
ぞれに前記修正データを対応させる段階と、 ルックアップテーブルで検索した前記上位ビット・デー
タに対応するバンドの修正データに前記上位ビット・デ
ータを修正する段階と、 を含むことを特徴とする請求項１に記載の液晶表示装置
の駆動方法。 - 【請求項５】 前記隣接した修正データが同一かどうか
を判断する段階は、 前記上位ビット・データに対応して選択されたバンド及
びそれと隣接したバンドの修正データそれぞれの修正デ
ータを導き出す段階と、 前記隣接したバンドそれぞれに導き出された修正データ
が同一かどうかを判断する段階と、 を含むことを特徴とする請求項１に記載の液晶表示装置
の駆動方法。 - 【請求項６】 入力ラインから入力された入力データの
上位ビット・データを遅延させるメモリと、 前記メモリにより遅延された前記上位ビット・データと
前記入力ラインからの上位ビット・データを予め設定さ
れた複数の修正データのいずれか一つの修正データに修
正する修正器と、 前記選択された修正データとそれに隣接する修正データ
が同一かどうかを判断する比較器と、 前記比較器により前記隣接した修正データが同一である
と判断されると前記下位ビット・データを特定の値に置
換する下位ビット変換器と、 を具備することを特徴とする液晶表示装置の駆動装置。 - 【請求項７】 前記下位ビット変換器は隣接した修正デ
ータが異なる場合前記入力された下位ビット・データを
そのまま維持することを特徴とする請求項６に記載の液
晶表示装置の駆動装置。 - 【請求項８】 データが供給されるデータラインとスキ
ャニング信号が供給されるゲートラインを有する液晶表
示パネルと、 前記修正されたデータとバイパスされたデータを前記液
晶パネルのデータラインに供給するためのデータ駆動部
と、 前記液晶パネルのゲートラインにスキャニング信号を供
給するためのゲート駆動部と、 データを前記入力ラインに供給すると共に前記データ駆
動部とゲート駆動部を制御するためのタイミング制御器
と、 を更に具備することを特徴とする請求項６に記載の液晶
表示装置の駆動装置。 - 【請求項９】 前記データ駆動部には上位ビット・デー
タと下位ビット・データが加算されて供給されることを
特徴とする請求項に６記載の液晶表示装置の駆動装置。 - 【請求項１０】 前記修正器は、直前のフレームと現在
のフレームで前記入力データに変化があるかどうかに従
って修正データがバンド別に設定されたルックアップ・
テーブルを具備することを特徴とする請求項６に記載の
液晶表示装置の駆動装置。 - 【請求項１１】 前記下位ビット変換器は、 前記比較器の出力信号を反転させるための第１インバー
タと、 前記第１インバータの出力信号と前記入力ラインからの
下位ビット・データを不正の論理かけの演算するＮＡＮ
Ｄゲートと、 前記ＮＡＮＤゲートの出力信号を反転させるための第２
インバータと、 を具備することを特徴とする請求項６に記載の液晶表示
装置の駆動装置。 - 【請求項１２】 複数のデータラインと複数のゲートラ
インにより映像を表示する液晶パネルと、 入力ラインから入力された入力データで上位ビット・デ
ータを遅延させるメモリと、 前記メモリにより遅延された前記上位ビット・データと
前記入力ラインからの上位ビット・データを予め設定さ
れた複数の修正データのいずれか一つの修正データに修
正する修正器と、 前記選択された修正データとそれに隣接する修正データ
が同一かどうかを判断する比較器と、 前記比較器により前記隣接した修正データが同一である
と判断されると前記下位ビット・データを特定の値に置
換する下位ビット変換器と、 前記修正されたデータとバイパスされたデータを前記液
晶パネルのデータラインに供給するためのデータ駆動部
と、 前記液晶パネルのゲートラインにスキャニング信号を供
給するためのゲート駆動部と、 データを前記入力ラインに供給すると共に前記データ駆
動部とゲート駆動部を制御するためのタイミング制御器
と、 を具備することを特徴とする液晶表示装置の駆動装置。 - 【請求項１３】 前記データ駆動部には上位ビット・デ
ータと下位ビット・データが加算されて供給されること
を特徴とする請求項１２に記載の液晶表示装置の駆動装
置。 - 【請求項１４】 前記修正器は直前のフレームと現在の
フレームで前記入力データに変化があるかどうかに従い
修正データが各バンド別に設定されたルックアップ・テ
ーブルを具備することを特徴とする請求項１２に記載の
液晶表示装置の駆動装置。 - 【請求項１５】 前記下位ビット変換器は、前記比較器
の出力信号を反転させるための第１インバータと、前記
第１インバータの出力信号と前記入力ラインからの下位
ビット・データを不正の論理かけの演算するＮＡＮＤゲ
ートと、前記ＮＡＮＤゲートの出力信号を反転させるた
めの第２インバータとを具備することを特徴とする請求
項１２に記載の液晶表示装置の駆動装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010054123A KR100796485B1 (ko) | 2001-09-04 | 2001-09-04 | 액정표시장치의 구동방법 및 장치 |
| KR2001-54123 | 2001-09-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003084741A true JP2003084741A (ja) | 2003-03-19 |
| JP4301772B2 JP4301772B2 (ja) | 2009-07-22 |
Family
ID=36752582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172381A Expired - Fee Related JP4301772B2 (ja) | 2001-09-04 | 2002-06-13 | 液晶表示装置の駆動方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6753837B2 (ja) |
| JP (1) | JP4301772B2 (ja) |
| KR (1) | KR100796485B1 (ja) |
| CN (1) | CN1254781C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401367C (zh) * | 2004-08-24 | 2008-07-09 | 川崎微电子股份有限公司 | 具有查找表和内插电路的数据转换电路和数据转换方法 |
| JP2014164073A (ja) * | 2013-02-25 | 2014-09-08 | Jvc Kenwood Corp | 映像信号処理装置及び方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431000B1 (ko) * | 2001-10-23 | 2004-05-12 | 삼성전자주식회사 | 영상블록화현상 보상장치 및 방법 |
| KR101303456B1 (ko) | 2010-06-22 | 2013-09-10 | 엘지디스플레이 주식회사 | 3차원 데이터 변조방법과 이를 이용한 액정표시장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9002516A (nl) * | 1990-11-19 | 1992-06-16 | Philips Nv | Weergeefinrichting en werkwijze ter vervaardiging daarvan. |
| JP3331687B2 (ja) * | 1993-08-10 | 2002-10-07 | カシオ計算機株式会社 | 液晶パネル駆動装置 |
| US5956006A (en) * | 1994-06-10 | 1999-09-21 | Casio Computer Co., Ltd. | Liquid crystal display apparatus and method of driving the same, and power supply circuit for liquid crystal display apparatus |
| JP3272206B2 (ja) * | 1995-08-04 | 2002-04-08 | アルプス電気株式会社 | 画像表示方法および画像表示装置 |
| JPH1039837A (ja) * | 1996-07-22 | 1998-02-13 | Hitachi Ltd | 液晶表示装置 |
| JP2001500994A (ja) | 1997-07-22 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 表示装置 |
| JP3611433B2 (ja) * | 1997-10-08 | 2005-01-19 | シャープ株式会社 | 画像表示装置及び画像表示方法 |
| JP3305240B2 (ja) * | 1997-10-23 | 2002-07-22 | キヤノン株式会社 | 液晶表示パネル駆動装置と駆動方法 |
| JP2002099249A (ja) * | 2000-09-21 | 2002-04-05 | Advanced Display Inc | 表示装置および表示装置の駆動方法 |
-
2001
- 2001-09-04 KR KR1020010054123A patent/KR100796485B1/ko active IP Right Grant
- 2001-12-17 US US10/015,664 patent/US6753837B2/en not_active Expired - Lifetime
-
2002
- 2002-04-18 CN CNB021181039A patent/CN1254781C/zh not_active Expired - Fee Related
- 2002-06-13 JP JP2002172381A patent/JP4301772B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100401367C (zh) * | 2004-08-24 | 2008-07-09 | 川崎微电子股份有限公司 | 具有查找表和内插电路的数据转换电路和数据转换方法 |
| JP2014164073A (ja) * | 2013-02-25 | 2014-09-08 | Jvc Kenwood Corp | 映像信号処理装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1407533A (zh) | 2003-04-02 |
| CN1254781C (zh) | 2006-05-03 |
| JP4301772B2 (ja) | 2009-07-22 |
| US6753837B2 (en) | 2004-06-22 |
| KR20030020690A (ko) | 2003-03-10 |
| KR100796485B1 (ko) | 2008-01-21 |
| US20030052845A1 (en) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5337439B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4301769B2 (ja) | 液晶表示装置の色補正方法及び装置 | |
| JP4303919B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4986334B2 (ja) | 液晶表示装置及びその駆動方法 | |
| EP1467346B1 (en) | Liquid crystal display and driving method thereof | |
| JP4146174B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| US7746305B2 (en) | Method and apparatus for driving liquid crystal display deriving modulated data using approximation | |
| TWI425486B (zh) | 實施響應時間補償的裝置及方法 | |
| JP4958382B2 (ja) | 液晶表示装置及び映像信号補正方法 | |
| JP4590147B2 (ja) | 液晶表示装置の駆動方法及びその装置 | |
| KR20030048529A (ko) | 액정표시장치의 구동방법 및 장치 | |
| JP2003084742A (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP6347957B2 (ja) | 表示装置、表示パネルドライバ、及び、表示パネルの駆動方法 | |
| JP4497793B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| JP4301772B2 (ja) | 液晶表示装置の駆動方法及び装置 | |
| KR100922786B1 (ko) | 액정표시장치의 구동방법 및 장치 | |
| WO2006109516A1 (ja) | 液晶表示装置 | |
| WO2006085508A1 (ja) | 表示装置の階調電圧設定方法、表示装置の駆動方法、及びプログラム、並びに表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090105 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090108 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4301772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |