JP2003077841A - Nitride semiconductor substrate and growth method therefor - Google Patents

Nitride semiconductor substrate and growth method therefor

Info

Publication number
JP2003077841A
JP2003077841A JP2001264740A JP2001264740A JP2003077841A JP 2003077841 A JP2003077841 A JP 2003077841A JP 2001264740 A JP2001264740 A JP 2001264740A JP 2001264740 A JP2001264740 A JP 2001264740A JP 2003077841 A JP2003077841 A JP 2003077841A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
protective film
nitrogen
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001264740A
Other languages
Japanese (ja)
Other versions
JP3925127B2 (en
Inventor
Junya Narita
准也 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2001264740A priority Critical patent/JP3925127B2/en
Publication of JP2003077841A publication Critical patent/JP2003077841A/en
Application granted granted Critical
Publication of JP3925127B2 publication Critical patent/JP3925127B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a nitride semiconductor substrate where mass productivity and yields are improved, penetration dislocation is reduced, and crystallinity is excellent in a manufacturing method of the nitride semiconductor substrate for enabling a nitride semiconductor to be subjected to epitaxial growth on the substrate without using protective films. SOLUTION: A protection film is partially formed on a substrate, and is subjected to heat treatment, thus forming a nitrogen-containing region at an exposure section in the substrate. After that, the protective film is removed, and the nitride semiconductor is grown. In this case, in the nitride semiconductor device, growth is selectively advanced on the substrate as compared with the nitride-containing region. Additionally, continuous reaction is enabled to obtain a nitride semiconductor substrate having a nitride semiconductor layer whose surface is a mirror and is flat.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は窒化物半導体(In
AlGa1−x−yN、0≦X、0≦Y、X+Y≦
1)から成る窒化物半導体基板、及びその成長方法に関
する。
TECHNICAL FIELD The present invention relates to a nitride semiconductor (In
x Al y Ga 1-x- y N, 0 ≦ X, 0 ≦ Y, X + Y ≦
The present invention relates to a nitride semiconductor substrate composed of 1) and a method for growing the same.

【0002】[0002]

【従来の技術】窒化物半導体と格子整合する基板が存在
しないためサファイア、スピネル、炭化ケイ素のような
窒化物半導体と異なる異種基板を窒化物半導体の成長基
板として用いている。格子定数や熱膨張係数が不整合で
あるためサファイア基板などの上にバッファ層を介して
貫通転位を低減させる方法や、横方向成長を利用した方
法が報告されている。
2. Description of the Related Art Since there is no substrate lattice-matched with a nitride semiconductor, a different substrate different from the nitride semiconductor such as sapphire, spinel or silicon carbide is used as a growth substrate for the nitride semiconductor. A method of reducing threading dislocations on a sapphire substrate or the like through a buffer layer due to mismatch of lattice constants and thermal expansion coefficients, and a method utilizing lateral growth have been reported.

【0003】特開平10−312971号公報には、S
iO等のマスク材料を用いて基板上にパターニング
し、選択成長によりマスク材料を埋め込むまで成長させ
ることによりマスク上における結晶成長過程で転位の伝
播方向が曲げられることにより転位密度の低減がなされ
るものである。
Japanese Patent Laid-Open No. 10-312971 discloses S
Patterning is performed on a substrate using a mask material such as iO 2 and the selective growth is performed until the mask material is filled up. By bending the dislocation propagation direction in the crystal growth process on the mask, the dislocation density is reduced. It is a thing.

【0004】[0004]

【発明が解決しようとする課題】上記の方法では基板上
に窒化物半導体層を成長させた後、マスクをパターン形
成し、さらに窒化物半導体を再成長させる必要がある。
これらの工程は連続反応で行うことはできず、窒化物半
導体基板の成長途中に反応装置からの出し入れをしなけ
ればならい。そのため、窒化物半導体の表面酸化等によ
る結晶性の低下が問題となる。
In the above method, it is necessary to grow a nitride semiconductor layer on the substrate, pattern the mask, and re-grow the nitride semiconductor.
These steps cannot be carried out in a continuous reaction, and must be taken in and out of the reactor during the growth of the nitride semiconductor substrate. Therefore, there is a problem that the crystallinity of the nitride semiconductor is deteriorated due to surface oxidation.

【0005】さらに上記方法では、マスク材料を埋め込
む際にマスク上を成長面に対して窒化物半導体の横方向
成長が進む。それにより窒化物半導体の結晶軸が傾くた
めチルトが発生する。このチルトした結晶同士が合体す
ることにより新たな転位欠陥が発生する。またマスクを
有する状態で窒化物半導体を成長させれば、窒化物半導
体素子の成長時にマスクの分解による汚染が発生し、窒
化物半導体の特性劣化が問題となる。
Further, in the above method, when the mask material is embedded, lateral growth of the nitride semiconductor proceeds on the growth surface on the mask. As a result, the crystal axis of the nitride semiconductor is tilted, which causes tilt. When the tilted crystals are united with each other, a new dislocation defect is generated. Further, if the nitride semiconductor is grown in the state of having the mask, the mask is decomposed during the growth of the nitride semiconductor element, which causes the deterioration of the characteristics of the nitride semiconductor.

【0006】本発明は上記問題に鑑み、窒化物半導体の
成長工程の簡略化を目的とする。また貫通転位を低減さ
せた窒化物半導体基板を得ることを目的とする。
In view of the above problems, it is an object of the present invention to simplify the nitride semiconductor growth process. Another object is to obtain a nitride semiconductor substrate with reduced threading dislocations.

【0007】[0007]

【課題を解決するための手段】本発明の窒化物半導体基
板は、部分的に窒素含有領域を表面上に有する基板と、
前記基板の窒素含有領域を成長界面としてエピタキシャ
ル成長した窒化物半導体層とを備えたことを特徴とする
窒化物半導体基板。前記窒素含有領域は、窒化アルミニ
ウムで形成されていることを特徴とする。
A nitride semiconductor substrate of the present invention comprises a substrate having a partial nitrogen-containing region on its surface,
A nitride semiconductor substrate, comprising a nitride semiconductor layer epitaxially grown using a nitrogen-containing region of the substrate as a growth interface. The nitrogen-containing region is formed of aluminum nitride.

【0008】前記窒化物半導体基板は、基板と窒化物半
導体層に挟まれ、かつ窒素含有領域に隣接する空洞を有
することを特徴とする。
The nitride semiconductor substrate is characterized by having a cavity sandwiched between the substrate and the nitride semiconductor layer and adjacent to the nitrogen-containing region.

【0009】本発明の窒化物半導体基板の成長方法は、
基板上に窒化物半導体をエピタキシャル成長させる窒化
物半導体基板の成長方法であって、該基板上に開口部を
有する保護膜を形成する工程と、前記保護膜の開口部よ
り露出した基板上に窒素含有領域を形成する工程と、前
記保護膜を除去する工程と、その後、気相成長法により
選択的に窒素含有領域上に窒化物半導体核を形成する工
程と、前記窒化物半導体核より縦方向及び横方向に窒化
物半導体を成長させ、最上面が平坦な窒化物半導体層を
形成する工程とを有することを特徴とする。ここで、窒
素含有領域とは、例えばサファイア(Al)のよ
うな基板上において、基板表面とN元素含有原料とが反
応することで形成される。そこで、基板表面上で改質が
起こり、AlN、その他にAlとNを含有する化合物が
形成されるのである。また、このAlN等は窒化物半導
体を選択的に成長させることができ好ましい。
The method of growing a nitride semiconductor substrate according to the present invention comprises:
A method for growing a nitride semiconductor substrate for epitaxially growing a nitride semiconductor on a substrate, comprising: forming a protective film having an opening on the substrate; and containing nitrogen on the substrate exposed from the opening of the protective film. A step of forming a region, a step of removing the protective film, a step of selectively forming a nitride semiconductor nucleus on the nitrogen-containing region by a vapor phase growth method, a vertical direction from the nitride semiconductor nucleus and And a step of growing a nitride semiconductor laterally to form a nitride semiconductor layer having a flat uppermost surface. Here, the nitrogen-containing region is formed by a reaction between the substrate surface and the N element-containing raw material on a substrate such as sapphire (Al 2 O 3 ). Therefore, modification occurs on the surface of the substrate, and AlN and other compounds containing Al and N are formed. Further, this AlN or the like is preferable because it can selectively grow a nitride semiconductor.

【0010】前記基板の第1の面上に形成される窒素含
有領域は、基板を800℃以上で熱処理する事により形成
されることを特徴とする請求項4に記載の窒化物半導体
基板の成長方法。
The growth of the nitride semiconductor substrate according to claim 4, wherein the nitrogen-containing region formed on the first surface of the substrate is formed by heat treating the substrate at 800 ° C. or higher. Method.

【0011】前記保護膜の除去工程は、HF、BHFか
ら選択される酸溶液で処理をすることを特徴とする。
The protective film removing step is characterized in that the protective film is treated with an acid solution selected from HF and BHF.

【0012】前記保護膜にはSiO、SiN、SiO
N、TiOから選択される材料を用いることを特徴と
する。
The protective film is made of SiO 2 , SiN, SiO.
It is characterized by using a material selected from N and TiO 2 .

【0013】前記窒化物半導体層を形成する工程におい
て、窒化物半導体核から窒化物半導体層を成長すること
により前記窒素含有領域どうし間には空洞を有すること
を特徴とする。
In the step of forming the nitride semiconductor layer, the nitride semiconductor layer is grown from the nitride semiconductor nucleus so that a cavity is formed between the nitrogen-containing regions.

【0014】前記保護膜の平面形状は、ストライプ状に
形成されることを特徴とする。その他には、保護膜の平
面形状としては島状や矩形状、格子状、又はこれらの抜
き取り形状として形成される。
A planar shape of the protective film is formed in a stripe shape. In addition, the planar shape of the protective film is an island shape, a rectangular shape, a lattice shape, or a shape obtained by extracting these.

【0015】図3に示すように基板上に窒素含有領域を
形成し、その後、図4に示すように窒素含有領域上に選
択成長した窒化物半導体核の形成、さらには図5に示す
平坦な窒化物半導体膜の形成は連続反応である。本発明
では、窒化物半導体は反応装置からの出し入れ等の作業
工程もなく、量産性に優れている。また、従来のELO
法では反応装置からの出し入れが必要であったため、窒
化物半導体を一度成長させた基板を大気にさらし、その
後に窒化物半導体の再成長を行うものであり窒化物半導
体上にゴミ等が不着する恐れがあった。しかしながら、
本発明ではこのような問題もなく、結晶性のよい窒化物
半導体基板を提供することができる。
As shown in FIG. 3, a nitrogen-containing region is formed on the substrate, and then, selectively grown nitride semiconductor nuclei are formed on the nitrogen-containing region as shown in FIG. 4, and further, a flat surface shown in FIG. 5 is formed. The formation of the nitride semiconductor film is a continuous reaction. In the present invention, the nitride semiconductor is excellent in mass productivity since there are no working steps such as putting in and out of the reactor. In addition, conventional ELO
In the method, it was necessary to take it in and out of the reactor, so the substrate on which the nitride semiconductor was once grown is exposed to the atmosphere, and then the nitride semiconductor is regrown, so that dust etc. do not adhere to the nitride semiconductor. I was afraid. However,
The present invention can provide a nitride semiconductor substrate having good crystallinity without such a problem.

【0016】前記窒化物半導体膜を形成後、窒化物半導
体核に隣接して空洞が形成される。この空洞はエアギャ
ップとしての効果を有するため、基板と窒化物半導体と
の格子不整合により発生する反り緩和が期待できる。そ
のため、この窒化物半導体基板を用いた後工程での発光
素子や受光素子、その他の電子デバイスの形成工程が容
易となる。また、この空洞を有することで基板上の位置
認識もすることができる。
After forming the nitride semiconductor film, a cavity is formed adjacent to the nitride semiconductor nucleus. Since this cavity has an effect as an air gap, it can be expected to alleviate warpage caused by lattice mismatch between the substrate and the nitride semiconductor. Therefore, the subsequent steps of forming a light emitting element, a light receiving element, and other electronic devices using this nitride semiconductor substrate are facilitated. Further, by having this cavity, it is possible to recognize the position on the substrate.

【0017】横方向成長を選択的に行い窒化物半導体層
を薄膜とする窒化物半導体基板ができる。横方向成長を
促進させる条件としては、V族原料とIII族原料との
モル比(V/III比)を小さくする、又は減圧条件、
高温条件、Mgをドープさせる等により選択的に横方向
成長させることができる。
A nitride semiconductor substrate having a nitride semiconductor layer as a thin film can be obtained by performing lateral growth selectively. The conditions for promoting the lateral growth include reducing the molar ratio (V / III ratio) of the group V raw material and the group III raw material, or reducing the pressure,
The lateral growth can be selectively performed under high temperature conditions, doping with Mg, and the like.

【0018】また、本発明における窒化物半導体層の横
方向成長は、窒化物半導体をRIEやICPに代表され
るドライエッチングを用いて部分的に削ることにより窒
化物半導体に凹凸を形成させ、凹部の側面より横方向成
長させるものではない。成長核となる窒化物半導体にド
ライエッチング等で物理的ダメージを与えることは再成
長時に形成される窒化物半導体の結晶性の低下を招く。
そこで、本発明は上記に示すようなエッチングを必要と
せず、選択的に窒化物半導体核を形成し、この窒化物半
導体核より横方向成長させるものである。
In the lateral growth of the nitride semiconductor layer in the present invention, the nitride semiconductor is partially shaved by dry etching typified by RIE or ICP to form irregularities in the nitride semiconductor to form recesses. It does not grow laterally from the side. Physically damaging the nitride semiconductor that serves as a growth nucleus by dry etching or the like causes deterioration of crystallinity of the nitride semiconductor formed during regrowth.
Therefore, the present invention does not require the etching as described above, and selectively forms a nitride semiconductor nucleus and laterally grows from the nitride semiconductor nucleus.

【0019】以上より、選択的に成長した窒化物半導体
核(第1の領域)上には転位欠陥が多く存在するもの
の、これを成長核として横方向成長した領域(第2の領
域)には転位欠陥も屈曲して横方向に延びるため、この
第2の領域上には低転位領域を形成することができる。
単位面積あたりの転位数をバッファ層のみ用いた場合に
比べて2桁以上低減することができ、具体的な数値とし
ては転位密度が1×10 個/cm以下である窒化物
半導体基板を提供することができる。
From the above, the nitride semiconductor selectively grown
There are many dislocation defects on the nucleus (first region)
Of the region laterally grown using this as a growth nucleus (second region
In this area, dislocation defects also bend and extend in the lateral direction.
A low dislocation region can be formed on the second region.
When the number of dislocations per unit area is used only in the buffer layer
It can be reduced by more than 2 digits compared to the actual value.
Dislocation density is 1 × 10 7Pieces / cmTwoIs a nitride
A semiconductor substrate can be provided.

【0020】[0020]

【発明の実施の形態】以下図面を用いて、本発明の実施
形態を詳細に説明する。図1(a)乃至(e)は本発明
に係る窒化物半導体の成長方法を説明するための断面図
である。ここで、1は基板であり、2は該基板上に部分
的に形成された保護膜を示している。3は基板表面を熱
処理をすることにより形成された窒素含有領域である。
また、4は窒化物半導体の選択成長時に形成される窒化
物半導体核であり、5は前記窒化物半導体核4からの連
続反応により形成された窒化物半導体層である。図1
(e)には第1の領域、第2の領域を示している。第2
の領域は横方向成長により形成されており転位低減領域
となる。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. 1A to 1E are cross-sectional views for explaining a method for growing a nitride semiconductor according to the present invention. Here, 1 is a substrate, and 2 is a protective film partially formed on the substrate. Reference numeral 3 is a nitrogen-containing region formed by heat-treating the substrate surface.
Further, 4 is a nitride semiconductor nucleus formed during selective growth of the nitride semiconductor, and 5 is a nitride semiconductor layer formed by a continuous reaction from the nitride semiconductor nucleus 4. Figure 1
(E) shows the first region and the second region. Second
Region is formed by lateral growth and becomes a dislocation reduction region.

【0021】上記に示す本実施形態の成長方法は、保護
膜上に窒化物半導体を成長させるものではない。そのた
め、保護膜上に強引に横方向成長させることで応力を発
生させることなく、窒化物半導体核より横方向成長さ
せ、窒化物半導体基板を形成するものである。図1
(e)に示す第2の領域は転位欠陥を大幅に低減させた
領域であり、単位面積あたりの転位数は1×10個/
cm以下、さらに好ましくは1×10個/cm
下となる。また、第1の領域は縦方向に進む貫通転位が
残るため、転位数は1×10〜1×1010個/cm
程度となる。
The growth method of this embodiment described above does not grow a nitride semiconductor on the protective film. Therefore, the nitride semiconductor substrate is formed by laterally growing from the nitride semiconductor nucleus without causing stress by forcibly laterally growing on the protective film. Figure 1
The second region shown in (e) is a region in which dislocation defects are significantly reduced, and the number of dislocations per unit area is 1 × 10 7 /
cm 2 or less, more preferably 1 × 10 6 pieces / cm 2 or less. In the first region, threading dislocations advancing in the vertical direction remain, so the number of dislocations is 1 × 10 8 to 1 × 10 10 / cm 3.
It will be about 2 .

【0022】以下、図を用いて本発明の実施形態におけ
る各工程を更に詳細に説明する。この基板1としては、
C面、R面、及びA面のいずれかを主面とするサファイ
ア、スピネル(MgAl)のような絶縁性基板、
SiC(6H、4H、3C)、ZnS、ZnO、GaA
s、Si、及び窒化物半導体と格子接合する酸化物基板
等を用いることができる。また、同種から成る窒化物半
導体の単体基板、好ましくは単結晶から成る基板を用い
れば、ホモエピタキシャル成長になるため、窒化物半導
体を成長後に発生する窒化物半導体基板の反りをより抑
制することができる。
Hereinafter, each step in the embodiment of the present invention will be described in more detail with reference to the drawings. As this substrate 1,
An insulating substrate such as sapphire or spinel (MgAl 2 O 4 ) having a C-plane, R-plane, or A-plane as a main surface,
SiC (6H, 4H, 3C), ZnS, ZnO, GaA
An oxide substrate or the like that forms a lattice bond with s, Si, and a nitride semiconductor can be used. Further, when a single substrate of a nitride semiconductor of the same kind, preferably a substrate of a single crystal, is used, homoepitaxial growth is performed, so that the warpage of the nitride semiconductor substrate generated after growing the nitride semiconductor can be further suppressed. .

【0023】次に、基板1上に成膜される保護膜2とし
ては、表面上に窒化物半導体が成長しないものや成長し
にくいものであり、アニール等の熱処理に対して耐熱性
を有するものであればよい。この保護膜2の具体例とし
ては、酸化ケイ素(SiO)、窒化酸化ケイ素(Si
)、酸化チタン(TiO)、酸化ジルコニウ
ム(ZrO)等の酸化物、その他に窒化ケイ素(Si
)や1200℃以上の融点を有する金属やこれら
の多層膜を用いることができる。
Next, the protective film 2 formed on the substrate 1 is one in which the nitride semiconductor does not grow or does not grow easily on the surface and has heat resistance against heat treatment such as annealing. If Specific examples of the protective film 2 include silicon oxide (SiO x ), silicon nitride oxide (Si
O x N y ), titanium oxide (TiO x ), zirconium oxide (ZrO x ), and other oxides, as well as silicon nitride (Si
x N y ), a metal having a melting point of 1200 ° C. or higher, or a multilayer film thereof can be used.

【0024】この保護膜2の成膜方法としては、CV
D、スパッタリング及び、蒸着法等を用い成膜させる。
また保護膜の膜厚は、保護膜下の基板表面を800℃以上
の熱処理に保護できていればよく、特に限定する必要は
ないが膜厚を0.2〜10μmの範囲で形成すれば、保
護膜下の基板表面を変質させることなく、また後工程で
の保護膜除去も容易にすることができる。また保護膜の
平面形状はストライプ形状とするが、その他に格子状や
島状、円形、又は多角形とする。これらの抜き取り形状
とする円形や多角形の開口部を有する保護膜とすること
もできる。保護膜に開口部を形成するエッチング方法と
しては、ウェットエッチング、ドライエッチング等の方
法がある。また、ドライエッチングには、例えば反応性
イオンエッチング(RIE)、ICP、反応性イオンビ
ームエッチング(RIBE)、電子サイクロトロンエッ
チング(ECR)、アッシャー等の装置がある。ここに
示すいずれの方法もエッチングガスを適宜選択すること
により、保護膜に開口部を形成するエッチングをするこ
とができる。
As a method of forming the protective film 2, CV is used.
A film is formed by using D, sputtering, vapor deposition, or the like.
Further, the film thickness of the protective film is not particularly limited as long as it can protect the substrate surface under the protective film by heat treatment at 800 ° C. or more, but if the film thickness is formed in the range of 0.2 to 10 μm, It is possible to easily remove the protective film in a later step without deteriorating the surface of the substrate below the protective film. Further, the planar shape of the protective film is a stripe shape, but it may be a lattice shape, an island shape, a circle shape, or a polygon shape. It is also possible to use a protective film having a circular or polygonal opening which is formed into these extracted shapes. As an etching method for forming the opening in the protective film, there are methods such as wet etching and dry etching. The dry etching includes devices such as reactive ion etching (RIE), ICP, reactive ion beam etching (RIBE), electron cyclotron etching (ECR), and asher. In any of the methods shown here, etching for forming an opening in the protective film can be performed by appropriately selecting an etching gas.

【0025】例えば保護膜をストライプ形状とする場合
の開口部の幅としては1〜100μm、好ましくは2〜
15μmである。また保護膜のストライプ幅(S)と開
口部幅(W)との比をS/Wとすれば0.1以上であ
る。後工程において、窒化物半導体核からの成長により
表面を平坦化できる範囲であればいいが、好ましくは1
/3≦(S/W)≦3となる。具体的にはストライプ幅
(S)と開口部幅(W)とも10μm等がある。
For example, when the protective film has a stripe shape, the width of the opening is 1 to 100 μm, preferably 2 to
It is 15 μm. Further, if the ratio of the stripe width (S) of the protective film to the opening width (W) is S / W, it is 0.1 or more. In the subsequent step, it may be in the range where the surface can be flattened by growth from the nitride semiconductor nucleus, but preferably 1
/ 3 ≦ (S / W) ≦ 3. Specifically, both the stripe width (S) and the opening width (W) are 10 μm or the like.

【0026】また、保護膜2をストライプ状に形成する
場合に、基板1をサファイア基板とすれば、オリフラ面
をサファイアのA面とし、このオリフラ面の垂直軸に対
して左右どちらかにずらして保護膜2を形成してもよ
い。こうすることで、窒化物半導体を成長させた後の表
面をより平坦化させることができる。具体的には、この
オリフラ面の垂直軸に対して左右にθ=0°〜5°の範
囲とする。また、本発明に用いる基板にはオフ角を加工
形成したものを用いることもできる。例えば、ステップ
状にオフ角を形成したものであってもよい。ここで、オ
フ角は0°〜2°とする。
If the substrate 1 is a sapphire substrate when the protective film 2 is formed in a stripe shape, the orientation flat surface is the A surface of sapphire and is shifted to the left or right with respect to the vertical axis of the orientation flat surface. The protective film 2 may be formed. By doing so, the surface after growing the nitride semiconductor can be made more flat. Specifically, the range of θ = 0 ° to 5 ° is set to the left and right with respect to the vertical axis of the orientation flat surface. Further, the substrate used in the present invention may have a processed off-angle. For example, the off angle may be formed in steps. Here, the off angle is 0 ° to 2 °.

【0027】次に保護膜2の開口部に窒素含有領域を形
成する。この窒素含有領域の形成方法としては基板1を
窒素原料を含有した雰囲気で熱処理をすることである。
窒素原料を含有した雰囲気とは、例えば窒素ガス雰囲気
やアンモニアガス雰囲気である。また、熱処理を行う温
度は700℃以上、好ましくは800℃以上で行うもの
とする。処理時間としては5分以上である。
Next, a nitrogen-containing region is formed in the opening of the protective film 2. As a method of forming this nitrogen-containing region, the substrate 1 is heat-treated in an atmosphere containing a nitrogen raw material.
The atmosphere containing the nitrogen source is, for example, a nitrogen gas atmosphere or an ammonia gas atmosphere. The temperature for heat treatment is 700 ° C. or higher, preferably 800 ° C. or higher. The processing time is 5 minutes or more.

【0028】次に、窒素含有領域を形成後に保護膜を除
去する。除去方法としてはBHFやHFを使用したウェ
ットエッチング、その他にはドライエッチングを用い
る。
Next, the protective film is removed after forming the nitrogen-containing region. As a removing method, wet etching using BHF or HF is used, and dry etching is used otherwise.

【0029】保護膜を除去後、基板1上に下地層(図示
されていない)を成長させる。下地層としては、Al
N、GaN、AlGaN、InGaN等が用いられる。
この下地層は、成長温度を300℃以上900℃以下、
好ましくは700℃以下とし、膜厚10オングストロー
ム以上0.5μm以下で成長される。これは基板1上に
成長させる窒化物半導体層との格子定数不整を緩和する
ためであり、転位欠陥を低減させる緩衝層としての効果
を有する。
After removing the protective film, a base layer (not shown) is grown on the substrate 1. As the base layer, Al
N, GaN, AlGaN, InGaN or the like is used.
This underlayer has a growth temperature of 300 ° C. or higher and 900 ° C. or lower,
Preferably, the temperature is 700 ° C. or lower, and the film is grown to have a film thickness of 10 Å or more and 0.5 μm or less. This is for alleviating the lattice constant mismatch with the nitride semiconductor layer grown on the substrate 1, and has an effect as a buffer layer for reducing dislocation defects.

【0030】次に、基板1上に窒化物半導体層5を形成
する。まず、窒素含有領域を成長起点として選択的に窒
化物半導体核4を形成する。成長条件としては、原料に
はIII族元素含有化合物と窒素源を有する化合物とを
用いる。III族元素としてはGa、Al、Inがあ
り、これらのトリメチル化合物やトリエチル化合物をI
II族元素含有化合物とする。また窒素源を有する化合
物にはアンモニアやN等を用いる。例えば、II
I族元素含有化合物にTMG(トリメチルガリウム)を
用いる場合、TMGを100〜150cc/分、アンモ
ニアを5〜10L/分として反応時間を180分間以下
とする。また成長温度を900℃〜1200℃とする。
膜厚は1.0μm以上、好ましくは3〜5μmとする。
Next, the nitride semiconductor layer 5 is formed on the substrate 1. First, the nitride semiconductor nucleus 4 is selectively formed using the nitrogen-containing region as a growth starting point. As the growth conditions, a group III element-containing compound and a compound having a nitrogen source are used as raw materials. Group III elements include Ga, Al, and In, and these trimethyl compounds and triethyl compounds are I
A group II element-containing compound is used. In addition, ammonia, N 2 H 4, or the like is used as the compound having a nitrogen source. For example, II
When TMG (trimethylgallium) is used as the group I element-containing compound, TMG is 100 to 150 cc / min, ammonia is 5 to 10 L / min, and the reaction time is 180 minutes or less. The growth temperature is set to 900 ° C to 1200 ° C.
The film thickness is 1.0 μm or more, preferably 3 to 5 μm.

【0031】さらに、成長温度を窒化物半導体核4の成
長温度より30℃以上高くして窒化物半導体層5を成長
させる。原料は窒化物半導体核と同様である。成長条件
としては、例えば、TMGを100〜200cc/分、
アンモニアを1〜5L/分とし、反応時間は500分以
下、好ましくは400分とする。また、この連続反応の
圧力条件は常圧とするが、減圧条件(400Torr程
度)でも行うことができる。この窒化物半導体層5の膜
厚は、窒化物半導体同志が接合し、平坦化できる膜厚で
あればよく5μm以上、好ましくは10〜15μmとす
る。以上から図1(e)に示すように横方向成長を利用
することで得られた第2の領域は転位数が1×10
/cm以下、好ましくは1×10個/cm以下と
する窒化物半導体基板を提供することができる。
Further, the growth temperature is set higher than the growth temperature of the nitride semiconductor nucleus 4 by 30 ° C. or more to grow the nitride semiconductor layer 5. The raw material is the same as the nitride semiconductor nucleus. The growth conditions include, for example, TMG of 100 to 200 cc / min,
Ammonia is 1 to 5 L / min, and the reaction time is 500 minutes or less, preferably 400 minutes. Further, the pressure condition of this continuous reaction is normal pressure, but it can be carried out under reduced pressure condition (about 400 Torr). The film thickness of the nitride semiconductor layer 5 may be 5 μm or more, preferably 10 to 15 μm as long as the nitride semiconductor layers can be joined and planarized. From the above, as shown in FIG. 1E, the number of dislocations in the second region obtained by utilizing lateral growth is 1 × 10 7 dislocations / cm 2 or less, preferably 1 × 10 6 dislocations / cm 2. The following nitride semiconductor substrate can be provided.

【0032】本発明において、窒化物半導体は一般式I
AlGa1−x−yN(0≦x、0≦y、x+y
≦1)によって表される組成を有する。但し、これらは
連続反応時に異なる組成であってもよい。また、アンド
ープの窒化物半導体やSi、Ge、Sn、S等のn型不
純物をドープした窒化物半導体、またはMg、Zn等の
p型不純物をドープした窒化物半導体、n型不純物とp
型不純物とを同時ドープさせた窒化物半導体を用いるこ
とができる。本発明の窒化物半導体の成長方法として
は、MOVPE(有機金属気相成長法)、HVPE(ハ
ライド気相成長法)、MBE(分子線エピタキシー
法)、MOCVD(有機金属化学気相成長法)等の気相
成長方法を適用することができる。
In the present invention, the nitride semiconductor has the general formula I
n x Al y Ga 1-x -y N (0 ≦ x, 0 ≦ y, x + y
Having a composition represented by ≦ 1). However, these may have different compositions during continuous reaction. Further, an undoped nitride semiconductor, a nitride semiconductor doped with n-type impurities such as Si, Ge, Sn, and S, or a nitride semiconductor doped with p-type impurities such as Mg and Zn, and n-type impurities and p
A nitride semiconductor that is co-doped with a type impurity can be used. The nitride semiconductor growth method of the present invention includes MOVPE (metal organic chemical vapor deposition), HVPE (halide vapor deposition), MBE (molecular beam epitaxy), MOCVD (metal organic chemical vapor deposition), and the like. The vapor phase growth method can be applied.

【0033】またHVPE法との組み合わせにより厚膜
成長させ、この厚膜成長時に貫通転位を表面全域に均等
に低減させる方法が挙げられる。このHVPE法で窒化
物半導体を成長させる場合、例えばGaNであれば、H
ClガスとGa金属が反応することでGaClやGaC
を形成し、さらにこのGa塩化物がアンモニアと反
応することでGaNを基板上に堆積させるものである。
HVPE法による窒化物半導体の成長時に成長速度を変
化させ、2段階成長させることで結晶欠陥を大幅に低減
させることができ、本発明との組み合わせにより窒化物
半導体から成る単体基板を得ることができる。厚膜の窒
化物半導体基板から基板のみを除去する方法としては、
基板を研磨により除去する方法、他には基板と窒化物半
導体との界面にエキシマレーザ等の電磁波を照射するこ
とにより基板を除去する方法が挙げられる。そのためサ
ファイア基板のような絶縁体基板上に成長させた窒化物
半導体基板であってもサファイア基板を除去することで
窒化物半導体から成る単体基板とし、裏面電極構造とす
る窒化物半導体レーザダイオード等を提供することがで
きる。
Further, there is a method in which a thick film is grown by a combination with the HVPE method and threading dislocations are uniformly reduced over the entire surface during the thick film growth. When a nitride semiconductor is grown by this HVPE method, for example, in the case of GaN, H
Reaction of Cl gas with Ga metal results in GaCl or GaC
l 3 is formed, and this Ga chloride reacts with ammonia to deposit GaN on the substrate.
By changing the growth rate at the time of growing a nitride semiconductor by the HVPE method and performing two-step growth, crystal defects can be significantly reduced, and a single substrate made of a nitride semiconductor can be obtained in combination with the present invention. . As a method of removing only the substrate from the thick film nitride semiconductor substrate,
There is a method of removing the substrate by polishing, and a method of removing the substrate by irradiating the interface between the substrate and the nitride semiconductor with an electromagnetic wave such as an excimer laser. Therefore, even if it is a nitride semiconductor substrate grown on an insulating substrate such as a sapphire substrate, by removing the sapphire substrate it becomes a single substrate made of a nitride semiconductor, and a nitride semiconductor laser diode having a back electrode structure, etc. Can be provided.

【0034】次に、前記窒化物半導体基板上に半導体レ
ーザ素子を形成する一実施形態を示す。前記窒化物半導
体基板上にn側コンタクト層としてn型不純物をドープ
したAlGa1−xN(0≦X<1)を1〜5μm程
度で成長させる。このn側コンタクト層上にクラック防
止層としてn型不純物ドープInGa1−xN(0≦
X<1)を0.1〜0.3μmで成長させる。なお、こ
のクラック防止層は省略可能である。続いて、クラック
防止層上にn側クラッド層を成長させる。このn側クラ
ッド層としては、超格子構造であるのが好ましく、アン
ドープAlGa1−xN(0≦X<1)よりなる層
と、n型不純物をドープしたn型GaNよりなる層とを
交互に積層して総膜厚2.0μm以下の超格子構造より
なるn側クラッド層を成長させる。続いて、アンドープ
GaNよりなるn側光ガイド層を0.05から0.2μ
mの膜厚で成長させる。このn側光ガイド層は、n型不
純物をドープしてもよい。
Next, an embodiment for forming a semiconductor laser device on the nitride semiconductor substrate will be described. Al x Ga 1-x N (0 ≦ X <1) doped with n-type impurities is grown as an n-side contact layer on the nitride semiconductor substrate to a thickness of about 1 to 5 μm. On the n-side contact layer, an n-type impurity-doped In x Ga 1-x N (0 ≦
X <1) is grown to 0.1 to 0.3 μm. The crack prevention layer can be omitted. Then, an n-side cladding layer is grown on the crack prevention layer. The n-side cladding layer preferably has a superlattice structure, and includes a layer made of undoped Al x Ga 1-x N (0 ≦ X <1) and a layer made of n-type GaN doped with n-type impurities. Are alternately laminated to grow an n-side clad layer having a superlattice structure with a total film thickness of 2.0 μm or less. Then, an n-side optical guide layer made of undoped GaN is used in an amount of 0.05 to 0.2
Grow with a film thickness of m. The n-side light guide layer may be doped with an n-type impurity.

【0035】次に、障壁層にノンドープInGa
1−xN(0≦X≦1)と井戸層にn型不純物ドープI
Ga1−xN(0≦X≦1)とからなる単一量子井
戸構造、又は多重量子井戸構造である活性層を成長させ
る。多重量子井戸構造であれば、障壁層と井戸層とを同
一温度で2〜5回程度で交互に積層し、最後に障壁層と
し総膜厚を200〜500Åとする。
Next, non-doped In x Ga is formed on the barrier layer.
1-x N (0≤X≤1) and n-type impurity doping I in well layer
An active layer having a single quantum well structure or a multiple quantum well structure made of n x Ga 1-x N (0 ≦ X ≦ 1) is grown. In the case of the multiple quantum well structure, the barrier layers and the well layers are alternately laminated at the same temperature for about 2 to 5 times, and finally the barrier layers are formed to have a total film thickness of 200 to 500 Å.

【0036】次に、活性層上にp側キャップ層(図示さ
れていない)としてp型不純物をドープしたp型Al
Ga1−xN(0≦X<1)を成長させる。このp側キ
ャップ層は膜厚を50〜500Å程度で成長させる。続
いて、アンドープGaNよりなるp側光ガイド層を0.
05〜0.5μmの膜厚で成長させる。このp側光ガイ
ド層は、p型不純物をドープしてもよい。次に、p側光
ガイド層上にp側クラッド層を成長させる。このp側ク
ラッド層としては、n側クラッド層と同様に超格子構造
であるのが好ましく、アンドープAlGa1−x
(0≦X<1)よりなる層と、p型不純物をドープした
p型GaNよりなる層とを交互に積層して総膜厚0.3
〜0.8μm程度の超格子構造よりなるp側クラッド層
を成長させる。最後に、p側クラッド層の上に、p型不
純物をドープしたAlGa1−xN(0≦X≦1)か
らなるp側コンタクト層を成長させる。
Next, p-type Al x doped with p-type impurities as a p-side cap layer (not shown) is formed on the active layer.
Ga 1−x N (0 ≦ X <1) is grown. This p-side cap layer is grown to a film thickness of about 50 to 500 Å. Then, a p-side optical guide layer made of undoped GaN was formed on the substrate.
It is grown to a film thickness of 05 to 0.5 μm. The p-side light guide layer may be doped with p-type impurities. Next, a p-side cladding layer is grown on the p-side light guide layer. The p-side clad layer preferably has a superlattice structure like the n-side clad layer, and is undoped Al x Ga 1-x N.
A layer of (0 ≦ X <1) and a layer of p-type GaN doped with a p-type impurity are alternately laminated to form a total film thickness of 0.3.
A p-side cladding layer having a superlattice structure of about 0.8 μm is grown. Finally, on the p-side cladding layer is grown p-side contact layer made of p-type impurities doped at Al x Ga 1-x N ( 0 ≦ X ≦ 1).

【0037】ここで、不純物濃度としては、特に限定す
る必要はないが、好ましくはn型不純物、及びp型不純
物は1×1018/cm〜1×1020/cmとす
る。また、前記n型不純物としてはSi、Ge、Sn、
S、O、Ti、Zr、Cd等が挙げられ、p型不純物と
してはBe、Zn、Mn、Mg、Ca、Sr等が挙げら
れる。
Here, the impurity concentration is not particularly limited, but the n-type impurity and the p-type impurity are preferably 1 × 10 18 / cm 3 to 1 × 10 20 / cm 3 . The n-type impurities include Si, Ge, Sn,
S, O, Ti, Zr, Cd and the like can be mentioned, and Be, Zn, Mn, Mg, Ca, Sr and the like can be mentioned as p-type impurities.

【0038】次に、前記半導体レーザ素子を形成後、p
電極とn電極とを同一面側に形成する場合には、n電極
を形成するためにn側コンタクト層をエッチングにより
露出させる。次に、ストライプ状の光導波路領域を形成
するためにエッチングすることによりリッジを形成す
る。ここで、エッチングはリッジを形成するには異方性
エッチングであるのが好ましく、例えばRIE(反応性
イオンエッチング)装置等を使用する。ここで形成され
るリッジ幅としては本発明においては後工程で形成する
埋め込み層や出力にもよるが、リッジ幅は1.0〜3.
0μmと広くすることができる。また、エッチング深さ
としては窒化物半導体素子内の少なくともp側クラッド
層までエッチングするものとする。さらに、リッジ形状
は、順メサ型、逆メサ型、垂直型から成り、これらの形
状であれば横方向の光閉じ込めができ好ましい。
Next, after forming the semiconductor laser device, p
When the electrode and the n-electrode are formed on the same surface side, the n-side contact layer is exposed by etching in order to form the n-electrode. Next, a ridge is formed by etching to form a stripe-shaped optical waveguide region. Here, the etching is preferably anisotropic etching for forming a ridge, and for example, an RIE (reactive ion etching) device or the like is used. In the present invention, the ridge width formed here depends on the buried layer formed in a later step and the output, but the ridge width is 1.0 to 3.
It can be as wide as 0 μm. The etching depth is such that at least the p-side cladding layer in the nitride semiconductor element is etched. Further, the ridge shape includes a forward mesa type, an inverted mesa type, and a vertical type, and these shapes are preferable because they can confine light in the lateral direction.

【0039】リッジを形成後、露出したリッジの側壁部
からリッジの両側表面の窒化物半導体上に絶縁体から成
る埋め込み膜(例えば、ZrOやDLC、ガラス等)を
スパッタ法等により形成する。この埋め込み膜の効果と
しては、電流狭窄、及び横方向の光閉じ込めである。横
方向の光閉じ込めをするためには窒化物半導体層との間
に屈折率差を設ける必要があり、またコア領域内に光を
閉じ込めるには窒化物半導体よりも屈折率の小さい材料
を埋め込み層に用いる。また、縦方向の光閉じ込めは屈
折率の高いコア領域と、屈折率の低いp、n側クラッド
層とで屈折率差をつけることでコア内に光を閉じ込めて
いる。
After forming the ridge, a buried film (for example, ZrO, DLC, glass, etc.) made of an insulator is formed on the nitride semiconductor on both side surfaces of the ridge from the exposed side wall of the ridge by a sputtering method or the like. The effect of this buried film is current confinement and lateral optical confinement. In order to confine light in the lateral direction, it is necessary to provide a refractive index difference with the nitride semiconductor layer, and in order to confine light in the core region, a material having a smaller refractive index than the nitride semiconductor is embedded in the buried layer. Used for. In the vertical light confinement, light is confined in the core by providing a refractive index difference between the core region having a high refractive index and the p- and n-side cladding layers having a low refractive index.

【0040】その後、p電極を形成するためにリッジ最
上面に成膜された埋め込み層をリフトオフ等により除去
する。次に除去後、露出したp側コンタクト層の表面に
Ni/Auよりなるp電極をストライプ状に形成し、p
電極を形成後、n側コンタクト層の表面にTi/Alよ
りなるn電極をリッジストライプと平行に形成する。次
に取り出し電極であるパッド電極をNi/Ti/Auの
順にp電極、及びn電極上に形成する。また、p電極を
Ni/Au/RhOとし、p側パッド電極をRhO/P
t/Auとする組み合わせとすることもできる。パッド
電極を形成する前に、SiO、TiO等から成る誘
電体多層膜を共振器面(光出射端面側)に形成してもよ
い。この誘電体多層膜を有することにより高出力時にお
ける光出射端面の端面劣化を抑制することができる。
After that, the buried layer formed on the uppermost surface of the ridge to form the p-electrode is removed by lift-off or the like. Next, after the removal, p-electrodes made of Ni / Au are formed in stripes on the exposed surface of the p-side contact layer, and p
After forming the electrodes, an n-electrode made of Ti / Al is formed in parallel with the ridge stripe on the surface of the n-side contact layer. Next, a pad electrode which is a take-out electrode is formed on the p electrode and the n electrode in the order of Ni / Ti / Au. Also, the p electrode is Ni / Au / RhO, and the p-side pad electrode is RhO / P.
A combination of t / Au is also possible. Before forming the pad electrode, a dielectric multilayer film made of SiO 2 , TiO 2 or the like may be formed on the resonator surface (light emission end surface side). By including this dielectric multilayer film, the end face deterioration of the light emitting end face at the time of high output can be suppressed.

【0041】さらに、ストライプ状の電極に垂直な方向
で、基板側からバー状にヘキカイし、ヘキカイ面((1
1−00)面、六方晶系の側面に相当する面=M面)に
共振器を形成する。この共振器面に誘電体多層膜を形成
し、電極に平行な方向でバーを切断して窒化物半導体レ
ーザ素子とする。この窒化物半導体レーザ素子をヒート
シンクに設置し、ワイヤーボンディングし、キャップで
封止することで窒化物半導体レーザダイオードとする。
Further, in the direction perpendicular to the striped electrodes, the substrate side is deviated into a bar shape, and the deviated surface ((1
A resonator is formed on the (1-00) plane, the plane corresponding to the side surface of the hexagonal system = M plane). A dielectric multilayer film is formed on this resonator surface, and the bar is cut in the direction parallel to the electrodes to obtain a nitride semiconductor laser device. This nitride semiconductor laser device is placed on a heat sink, wire-bonded, and sealed with a cap to obtain a nitride semiconductor laser diode.

【0042】以上により得られた窒化物半導体レーザダ
イオードを用いて室温でレーザ発振を試みたところ、発
振波長400〜420nm、閾値電流密度2.9kA/
cm において連続発振を示し、30mW以上、好まし
くは50mW程度の光出力時でもリップルが発生せず、
3000時間以上の寿命特性を示す。
The nitride semiconductor laser diode obtained as described above
When laser oscillation was attempted at room temperature using iodine,
Vibration wavelength 400-420 nm, threshold current density 2.9 kA /
cm TwoShows continuous oscillation at 30mW or higher,
Ripple does not occur even when light output of about 50 mW,
Shows life characteristics of 3000 hours or more.

【0043】[0043]

【実施例】以下に本発明の実施例を示すが本発明はこれ
に限定されない。 [実施例1]C面を主面したサファイア基板1を用い、
この基板1上にCVD法によりSiOよりなる保護膜
2を0.3μmの膜厚で成膜し、ストライプ状のフォト
マスクを形成し、ICP(ドライエッチング)によりス
トライプ幅10μm、開口部幅10μmのSiOより
なる保護膜を形成する。このストライプ方向はサファイ
アA面に対してほぼ垂直である。
EXAMPLES Examples of the present invention will be shown below, but the present invention is not limited thereto. [Example 1] Using a sapphire substrate 1 having a C-plane as a main surface,
A protective film 2 made of SiO 2 having a thickness of 0.3 μm is formed on the substrate 1 by a CVD method, a stripe-shaped photomask is formed, and a stripe width of 10 μm and an opening width of 10 μm are formed by ICP (dry etching). A protective film made of SiO 2 is formed. This stripe direction is substantially perpendicular to the sapphire A surface.

【0044】その後、窒素雰囲気でパターニングした基
板を熱処理する。これにより開口部は基板1の露出部分
が改変される。条件としては900℃、約20分であ
る。その後、保護膜2をBHF(ウェットエッチング)
で除去する。
Then, the patterned substrate is heat-treated in a nitrogen atmosphere. This modifies the exposed portion of the substrate 1 in the opening. The conditions are 900 ° C. and about 20 minutes. After that, the protective film 2 is covered with BHF (wet etching).
To remove.

【0045】次にMOCVD装置に搬入し、温度を50
0℃、キャリアガスに水素、原料ガスにアンモニアとT
MG(トリメチルガリウム)とを用い、サファイア基板
1上にGaNよりなる下地層(図示されていない)を2
00オングストロームの膜厚で成長させる。
Then, the film was carried into a MOCVD apparatus and the temperature was raised to 50.
0 ° C, hydrogen as carrier gas, ammonia and T as raw material gas
An underlayer (not shown) made of GaN is formed on the sapphire substrate 1 by using MG (trimethylgallium).
It is grown to a film thickness of 00 angstrom.

【0046】さらにMOCVD装置内において連続反応
により窒化物半導体を成長させる。まず、成長温度が1
150℃でTMGを100cc/min、アンモニアを
8L/minの流量で60分間流した。これにより5μ
mの膜厚で窒化物半導体核であるGaNをストライプ形
状に形成した。さらに、該窒化物半導体核を成長起点と
して窒化物半導体層を成長させる。成長温度を1180
℃とし、原料ガスにTMGを140cc/min、アン
モニアを4L/minとし、400分間反応させること
で窒化物半導体層となるGaNを膜厚15μmで成長さ
せた。以上より得られた窒化物半導体基板は表面におけ
る単位面積あたりの転位数が1×10個/cm以下
である窒化物半導体基板とすることができた。本実施例
で得られた窒化物半導体基板のCL写真を図2に示す。
Further, a nitride semiconductor is grown by continuous reaction in the MOCVD apparatus. First, the growth temperature is 1
At 150 ° C., TMG was flowed at 100 cc / min and ammonia was flowed at 8 L / min for 60 minutes. 5μ
GaN, which is a nitride semiconductor nucleus, was formed in a stripe shape with a thickness of m. Further, a nitride semiconductor layer is grown using the nitride semiconductor nucleus as a growth starting point. Growth temperature 1180
C., TMG was 140 cc / min in the source gas, and ammonia was 4 L / min in the source gas, and the reaction was performed for 400 minutes to grow GaN to be the nitride semiconductor layer with a film thickness of 15 .mu.m. The nitride semiconductor substrate obtained as described above could be a nitride semiconductor substrate in which the number of dislocations per unit area on the surface was 1 × 10 7 dislocations / cm 2 or less. A CL photograph of the nitride semiconductor substrate obtained in this example is shown in FIG.

【0047】[実施例2]実施例1で得られた窒化物半
導体基板上にさらに100μmの厚膜でGaNを成長さ
せる。HVPE法により、原料にはGaメタルとHCl
ガス、アンモニアを用い、GaCl分圧は1.25×1
−3atm、アンモニア分圧は0.375atmとす
る。100μmの厚膜を成長後、研削によりサファイア
基板を除去し、窒化物半導体から成る単体基板を得るこ
とができる。
[Example 2] GaN is grown on the nitride semiconductor substrate obtained in Example 1 to have a thickness of 100 µm. As a raw material, Ga metal and HCl are used by the HVPE method.
Using gas and ammonia, GaCl partial pressure is 1.25 × 1
0 -3 atm, the ammonia partial pressure to 0.375Atm. After growing a 100 μm thick film, the sapphire substrate is removed by grinding to obtain a single substrate made of a nitride semiconductor.

【0048】[実施例3]実施例1において、窒化物半
導体内に成長条件としてシランガスを1.7×10−3
μmolを加える他は、実施例1と同様に成長させる。
これにより得られる窒化物半導体基板はSiドープのn
型窒化物半導体基板を得ることができる。
Example 3 In Example 1, 1.7 × 10 −3 silane gas was used as a growth condition in the nitride semiconductor.
The growth is performed in the same manner as in Example 1 except that μmol is added.
The nitride semiconductor substrate thus obtained is Si-doped n-type.
A type nitride semiconductor substrate can be obtained.

【0049】[0049]

【発明の効果】上記に示すように、本発明によれば成長
工程を簡略化した量産に適した窒化物半導体基板の成長
方法を提供できる。また低転位欠陥の窒化物半導体基板
であり、かつ成長工程を反応装置内で連続反応で行うた
め、不純物の混入を無くした基板を提供することができ
る。
As described above, according to the present invention, it is possible to provide a method for growing a nitride semiconductor substrate which is suitable for mass production with a simplified growth process. Further, since it is a nitride semiconductor substrate with low dislocation defects and the growth process is performed by continuous reaction in a reaction apparatus, it is possible to provide a substrate in which impurities are not mixed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明における成長工程を示す模式的断面図で
ある。
FIG. 1 is a schematic cross-sectional view showing a growth step in the present invention.

【図2】本発明により得られた窒化物半導体基板の表面
CL写真を示す。
FIG. 2 shows a surface CL photograph of a nitride semiconductor substrate obtained by the present invention.

【符号の説明】[Explanation of symbols]

1・・・基板 2・・・保護膜 3・・・窒素含有領域 4・・・窒化物半導体核 5・・・窒化物半導体層 1 ... Substrate 2 ... Protective film 3 ... Nitrogen-containing region 4 ... Nitride semiconductor core 5 ... Nitride semiconductor layer

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】部分的に窒素含有領域を表面上に有する基
板と、前記基板の窒素含有領域を成長界面としてエピタ
キシャル成長した窒化物半導体層とを備えたことを特徴
とする窒化物半導体基板。
1. A nitride semiconductor substrate comprising a substrate partially having a nitrogen-containing region on its surface and a nitride semiconductor layer epitaxially grown with the nitrogen-containing region of the substrate as a growth interface.
【請求項2】前記基板と窒化物半導体層に挟まれ、かつ
窒素含有領域に隣接する空洞を有することを特徴とする
請求項1に記載の窒化物半導体基板。
2. The nitride semiconductor substrate according to claim 1, further comprising a cavity sandwiched between the substrate and the nitride semiconductor layer and adjacent to the nitrogen-containing region.
【請求項3】前記窒素含有領域は、窒化アルミニウムで
形成されていることを特徴とする請求項1に記載の窒化
物半導体基板。
3. The nitride semiconductor substrate according to claim 1, wherein the nitrogen-containing region is made of aluminum nitride.
【請求項4】基板上に窒化物半導体をエピタキシャル成
長させる窒化物半導体基板の成長方法であって、該基板
上に開口部を有する保護膜を形成する工程と、前記保護
膜の開口部より露出した基板上に窒素含有領域を形成す
る工程と、前記保護膜を除去する工程と、その後、気相
成長法により選択的に窒素含有領域上に窒化物半導体核
を形成する工程と、前記窒化物半導体核より縦方向及び
横方向に窒化物半導体を成長させ、最上面が平坦な窒化
物半導体層を形成する工程とを有することを特徴とする
窒化物半導体基板の成長方法。
4. A method for growing a nitride semiconductor substrate, which comprises epitaxially growing a nitride semiconductor on a substrate, comprising: forming a protective film having an opening on the substrate; and exposing the protective film through the opening. Forming a nitrogen-containing region on the substrate, removing the protective film, and then selectively forming a nitride semiconductor nucleus on the nitrogen-containing region by vapor phase epitaxy, and the nitride semiconductor And a step of growing a nitride semiconductor in a vertical direction and a horizontal direction from a nucleus to form a nitride semiconductor layer having a flat uppermost surface.
【請求項5】前記基板の第1の面上に形成される窒素含
有領域は、基板を800℃以上で熱処理することで形成さ
れることを特徴とする請求項4に記載の窒化物半導体基
板の成長方法。
5. The nitride semiconductor substrate according to claim 4, wherein the nitrogen-containing region formed on the first surface of the substrate is formed by heat treating the substrate at 800 ° C. or higher. How to grow.
【請求項6】前記保護膜の除去工程は、HF又はBHF
で酸処理をすることを特徴とする請求項4又は5に記載
の窒化物半導体基板の成長方法。
6. The step of removing the protective film is performed using HF or BHF.
The method for growing a nitride semiconductor substrate according to claim 4 or 5, wherein the acid treatment is performed with.
【請求項7】前記保護膜にはSiO、SiN、SiO
N、TiOから選択される材料を用いることを特徴と
する請求項4に記載の窒化物半導体基板の成長方法。
7. The protective film is formed of SiO 2 , SiN, SiO.
The method for growing a nitride semiconductor substrate according to claim 4, wherein a material selected from N and TiO 2 is used.
【請求項8】前記窒化物半導体層を形成する工程におい
て、窒化物半導体核から窒化物半導体層を成長すること
により前記窒素含有領域どうし間には空洞を有すること
を特徴とする請求項4に記載の窒化物半導体基板の成長
方法。
8. The method according to claim 4, wherein in the step of forming the nitride semiconductor layer, a cavity is provided between the nitrogen-containing regions by growing a nitride semiconductor layer from a nitride semiconductor nucleus. A method for growing a nitride semiconductor substrate according to claim 1.
【請求項9】前記保護膜の平面形状は、ストライプ状に
形成されることを特徴とする請求項4に記載の窒化物半
導体基板の成長方法。
9. The method of growing a nitride semiconductor substrate according to claim 4, wherein the planar shape of the protective film is formed in a stripe shape.
【請求項10】前記保護膜の平面形状は、島状、矩形
状、格子状又はこれらの抜き取り形状として形成される
ことを特徴とする請求項4に記載の窒化物半導体基板の
成長方法。
10. The method for growing a nitride semiconductor substrate according to claim 4, wherein the planar shape of the protective film is an island shape, a rectangular shape, a lattice shape, or an extraction shape of these.
JP2001264740A 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof Expired - Fee Related JP3925127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001264740A JP3925127B2 (en) 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001264740A JP3925127B2 (en) 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof

Publications (2)

Publication Number Publication Date
JP2003077841A true JP2003077841A (en) 2003-03-14
JP3925127B2 JP3925127B2 (en) 2007-06-06

Family

ID=19091297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001264740A Expired - Fee Related JP3925127B2 (en) 2001-08-31 2001-08-31 Nitride semiconductor substrate and growth method thereof

Country Status (1)

Country Link
JP (1) JP3925127B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158500A (en) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them
JP2004363500A (en) * 2003-06-06 2004-12-24 Satoru Tanaka Nitride-based compound semiconductor and method for manufacturing the same
JP2005343736A (en) * 2004-06-02 2005-12-15 Crystal System:Kk Method and apparatus for manufacturing single crystal
JP2006222449A (en) * 2001-12-25 2006-08-24 Ngk Insulators Ltd Method for manufacturing group iii nitride film, substrate for epitaxial growth, group iii nitride film, epitaxial substrate for group iii nitride element, and group iii nitride element
JP2006278477A (en) * 2005-03-28 2006-10-12 Kyocera Corp Substrate for semiconductor growth, epitaxial substrate and semiconductor device using it, and method of manufacturing epitaxial substrate
JP2007189134A (en) * 2006-01-16 2007-07-26 Sony Corp METHOD OF MANUFACTURING UNDERLYING LAYER COMPOSED OF GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
US8004065B2 (en) 2007-10-17 2011-08-23 Kabushiki Kaisha Toshiba Nitride semiconductor and method for manufacturing same
WO2015194244A1 (en) * 2014-06-20 2015-12-23 ソニー株式会社 Light emitting element and method for manufacturing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391960B1 (en) * 2012-05-07 2014-05-12 한국산업기술대학교산학협력단 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222449A (en) * 2001-12-25 2006-08-24 Ngk Insulators Ltd Method for manufacturing group iii nitride film, substrate for epitaxial growth, group iii nitride film, epitaxial substrate for group iii nitride element, and group iii nitride element
JP4514727B2 (en) * 2001-12-25 2010-07-28 日本碍子株式会社 Group III nitride film manufacturing method, group III nitride film, group III nitride element epitaxial substrate, and group III nitride element
JP2004158500A (en) * 2002-11-01 2004-06-03 Nichia Chem Ind Ltd Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them
JP2004363500A (en) * 2003-06-06 2004-12-24 Satoru Tanaka Nitride-based compound semiconductor and method for manufacturing the same
JP2005343736A (en) * 2004-06-02 2005-12-15 Crystal System:Kk Method and apparatus for manufacturing single crystal
JP2006278477A (en) * 2005-03-28 2006-10-12 Kyocera Corp Substrate for semiconductor growth, epitaxial substrate and semiconductor device using it, and method of manufacturing epitaxial substrate
JP2007189134A (en) * 2006-01-16 2007-07-26 Sony Corp METHOD OF MANUFACTURING UNDERLYING LAYER COMPOSED OF GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
US8004065B2 (en) 2007-10-17 2011-08-23 Kabushiki Kaisha Toshiba Nitride semiconductor and method for manufacturing same
US8193021B2 (en) 2007-10-17 2012-06-05 Kabushiki Kaisha Toshiba Nitride semiconductor and method for manufacturing same
WO2015194244A1 (en) * 2014-06-20 2015-12-23 ソニー株式会社 Light emitting element and method for manufacturing same

Also Published As

Publication number Publication date
JP3925127B2 (en) 2007-06-06

Similar Documents

Publication Publication Date Title
US7057211B2 (en) Nitride semiconductor laser device and manufacturing method thereof
JP3436128B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4288743B2 (en) Nitride semiconductor growth method
JP3791246B2 (en) Nitride semiconductor growth method, nitride semiconductor device manufacturing method using the same, and nitride semiconductor laser device manufacturing method
JP3491538B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP4304750B2 (en) Nitride semiconductor growth method and nitride semiconductor device
JP2000277437A5 (en)
JP2001267242A (en) Group iii nitride-based compound semiconductor and method of manufacturing the same
JP4734786B2 (en) Gallium nitride compound semiconductor substrate and manufacturing method thereof
JP3460581B2 (en) Method for growing nitride semiconductor and nitride semiconductor device
JP3395631B2 (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP4581478B2 (en) Manufacturing method of nitride semiconductor
JP3925127B2 (en) Nitride semiconductor substrate and growth method thereof
JP4106516B2 (en) Method for growing nitride semiconductor substrate
JP4165040B2 (en) Manufacturing method of nitride semiconductor substrate
JP2001039800A (en) Growing method of nitride semiconductor and nitride semiconductor element
JP4784012B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP4211358B2 (en) Nitride semiconductor, nitride semiconductor device and manufacturing method thereof
JP3906739B2 (en) Manufacturing method of nitride semiconductor substrate
JP4304883B2 (en) Nitride semiconductor laser diode and manufacturing method thereof
JP3562478B2 (en) Method for growing nitride semiconductor and device using the same
JP3870869B2 (en) Manufacturing method of nitride semiconductor substrate
JP3438675B2 (en) Method for growing nitride semiconductor
JP4045785B2 (en) Nitride semiconductor laser diode and manufacturing method thereof
JP2002246322A (en) Nitride semiconductor substrate and growing method therefor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Ref document number: 3925127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees