KR101391960B1 - Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device - Google Patents

Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device Download PDF

Info

Publication number
KR101391960B1
KR101391960B1 KR1020120048148A KR20120048148A KR101391960B1 KR 101391960 B1 KR101391960 B1 KR 101391960B1 KR 1020120048148 A KR1020120048148 A KR 1020120048148A KR 20120048148 A KR20120048148 A KR 20120048148A KR 101391960 B1 KR101391960 B1 KR 101391960B1
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
layer
semiconductor layer
substrate
surface modification
Prior art date
Application number
KR1020120048148A
Other languages
Korean (ko)
Other versions
KR20130124766A (en
Inventor
남옥현
이원석
이동헌
우서휘
장종진
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020120048148A priority Critical patent/KR101391960B1/en
Publication of KR20130124766A publication Critical patent/KR20130124766A/en
Application granted granted Critical
Publication of KR101391960B1 publication Critical patent/KR101391960B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Abstract

본 발명은 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자가 제조될 수 있는, 고품질 반도체 소자용 기판의 제조 방법에 관한 것이다. In the present invention, a nitride semiconductor layer is formed on a substrate such as sapphire, and then the surface is modified porous by HVPE, MOCVD, CVD equipment or the like in which HCL gas is injected and reacted at a high temperature, and a low defect density Quality semiconductor device with improved internal quantum efficiency and light extraction efficiency by using a template layer in which a nitride semiconductor layer having a high refractive index and a high refractive index can be re-grown.

Description

저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법{Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of manufacturing a substrate for a high-quality semiconductor device having a low-defect nitride semiconductor layer,

본 발명은 고품질 반도체 소자용 기판의 제조 방법에 관한 것으로서, 특히, 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자가 제조될 수 있는, 고품질 반도체 소자용 기판의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a substrate for a high-quality semiconductor device, and more particularly, to a method of manufacturing a substrate for a high-quality semiconductor device in which a nitride semiconductor layer is formed on a substrate such as sapphire and then HCL gas is injected thereinto to perform HVPE, MOCVD, quality semiconductor device improved in internal quantum efficiency and light extraction efficiency can be manufactured by using a template layer in which a surface of a nitride semiconductor layer having a low defect density is regrown and a nitride semiconductor layer having a low defect density is re- And a method of manufacturing a substrate.

최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. In recent years, III-V nitride semiconductors such as GaN have attracted attention as core materials for semiconductor optical devices such as light emitting diodes (LEDs), laser diodes (LDs), and solar cells due to their excellent physical and chemical properties. The III-V group nitride semiconductors are usually made of a semiconductor material having a composition formula of Al x In y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? Such nitride semiconductor optical devices are used as light sources for various products such as a backlight of a cellular phone, a keypad, a display board, and a lighting device.

특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다. In particular, as digital products using LEDs or LDs evolve, there is an increasing demand for nitride semiconductor optical devices having greater luminance and higher reliability. For example, in a side-view LED used as a backlight of a cellular phone, a brighter and thinner LED is required depending on the tendency of the cell phone to become slimmer.

그러나, 통상적으로 사파이어 기판에 성장되는 GaN 등의 질화물 반도체 템플레이트층은 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 면 결함 등의 결정 결함이 존재하고, 이러한 결정 결함은 그 위에 재성장되는 질화물 반도체층에도 영향을 미쳐, 분극장(polarization field) 형성으로 인한 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되거나, 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄 수도 있고, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.However, in a nitride semiconductor template layer such as GaN typically grown on a sapphire substrate, crystal defects such as line defects and surface defects due to lattice mismatch and difference in thermal expansion coefficient between constituent elements exist, and such crystal defects are caused by a nitride The semiconductor layer also affects the internal quantum efficiency due to the piezoelectric effect due to the formation of the polarization field and adversely affects the reliability of the optical device such as resistance against electrostatic discharge (ESD) And may cause current leakage in the device, which decreases the quantum efficiency, which results in degradation of the performance of the optical device.

이러한 결함의 영향을 줄이기 위하여 습식 식각 방식으로 기판을 다공성으로 표면 개질 처리하는 기술이 알려져 있으나, 이러한 방법은 식각 깊이가 깊지 못하거나 식각 부분이 많은 곳에 균일하게 형성되지 못하여 결함 제거 효과가 크지 않으며, 또한, 결정 성장 반응기 내에서 꺼내어 습식 식각 장비를 이용해 처리하므로 처리공정이 복잡하고 시간도 많이 소요되는 문제점이 있다. In order to reduce the influence of such defects, there has been known a technique of performing surface modification treatment of a substrate by a wet etching method. However, this method is not effective in removing defects because the etching depth is not deep or the etching part is not uniformly formed, In addition, since the process is taken out of the crystal growth reactor and processed using the wet etching equipment, the process is complicated and takes a long time.

따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자(예, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등)가 제조될 수 있는, 고품질 반도체 소자용 기판의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems and it is an object of the present invention to provide a method of forming a nitride semiconductor layer on a substrate such as a sapphire substrate by using HVPE, MOCVD, (For example, light emitting diodes (LEDs), which are improved in internal quantum efficiency and light extraction efficiency, by using a template layer that is porous and has a low defect density and is regrown on the surface of the nitride semiconductor layer, ), A laser diode (LD), a solar cell, and the like) can be fabricated.

먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른, 템플레이트층 상에 반도체 소자 형성을 위한 기판의 제조 방법은, 기판 위에 질화물 반도체층을 형성하고, 상기 질화물 반도체층을 다공성으로 표면 개질 한 후, 상기 표면 개질된 질화물 반도체층 위로 질화물 반도체층을 재성장하여 템플레이트층을 형성하되, 상기 표면 개질이 공정 장비의 반응기 내로 공급되는 소정의 캐리어 가스 분위기에서 상기 반응기 내로 공급되는 HCl을 포함하는 식각 가스에 의해 건식 식각 방식으로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a substrate for forming a semiconductor device on a template layer, comprising: forming a nitride semiconductor layer on a substrate; Forming a nitride semiconductor layer on the surface of the nitride semiconductor layer, forming a template layer on the nitride semiconductor layer by surface-modifying the nitride semiconductor layer, growing the nitride semiconductor layer on the surface of the nitride semiconductor layer, And a dry etching method using an etching gas containing HCl supplied into the reactor.

다공성으로 표면 개질하기 전의 상기 질화물 반도체층 또는 재성장된 상기 질화물 반도체층은, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층, 무도핑 GaN층, n형 도핑된GaN층, 또는 p형 도핑된 GaN층을 포함한다.The nitride semiconductor layer or the regrown nitride semiconductor layer before the surface modification with a porous structure may be formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + ) Layer, a non-doped GaN layer, an n-type doped GaN layer, or a p-type doped GaN layer.

상기 기판은 사파이어 기판, SiC기판, 또는 Si기판을 포함한다.The substrate includes a sapphire substrate, a SiC substrate, or a Si substrate.

상기 기판이 사파이어 기판인 경우에, 기판의 결정면 C-면, A-면, M-면, 또는 R-면 위에 상기 질화물 반도체층을 형성할 수 있다.When the substrate is a sapphire substrate, the nitride semiconductor layer may be formed on the crystal plane C-plane, A-plane, M-plane, or R-plane of the substrate.

상기 캐리어 가스는 H2, Ar, N2, 또는 다른 비활성 가스를 포함하고, 상기 식각 가스로 포함되는 HCl와 NH3의 가스 공급비율이 3000:1~1:1일 수 있다.The carrier gas may include H 2 , Ar, N 2 , or another inert gas, and the gas supply ratio of HCl and NH 3 contained in the etching gas may be 3000: 1 to 1: 1.

상기 표면 개질을 위한 온도 범위는 600~1200℃, 시간은 1~60분, 또는 상기 반응기 내의 가스 압력은 0.1~1.1(atm)일 수 있다.The temperature range for the surface modification may be 600 to 1200 ° C, the time may be 1 to 60 minutes, or the gas pressure in the reactor may be 0.1 to 1.1 (atm).

상기 표면 개질에 의해 깊이 10nm~10㎛이고, 직경 10~1000nm인 식각 형태가 105~1010(/cm2)개로 분포할 수 있다.By the surface modification, an etching pattern having a depth of 10 nm to 10 μm and a diameter of 10 to 1000 nm can be distributed at 10 5 to 10 10 (/ cm 2 ).

상기 표면 개질된 질화물 반도체층 위로 재성장된 상기 질화물 반도체층이 1㎛ ~ 10mm 두께로 형성될 수 있다.The nitride semiconductor layer regrown on the surface-modified nitride semiconductor layer may be formed to a thickness of 1 to 10 mm.

상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함한다.The semiconductor device includes an electronic device including an optical device or transistor including a light emitting diode, a laser diode, a light detecting device, or a solar cell.

상기 표면 개질 공정 및 상기 표면 개질 전 후의 상기 질화물 반도체층 형성 공정이 모두 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 인시추(In-situ) 방식으로 수행될 수도 있으며, 또한, 상기 표면 개질 공정 만 HVPE 장비에서 수행되고, 상기 표면 개질 전 또는 후의 상기 질화물 반도체층 형성 공정은 MOCVD(Metal-organic chemical vapor depositon)나 CVD(Chemical vapor depositon) 장비에서 진행될 수도 있다.The surface modification step and the step of forming the nitride semiconductor layer before and after the surface modification may be performed in an in-situ manner in HVPE, MOCVD, CVD equipment, etc. in which HCL gas is injected and reacted at a high temperature. Only the surface modification step is performed in the HVPE equipment, and the step of forming the nitride semiconductor layer before or after the surface modification may be performed in a metal-organic chemical vapor deposition (MOCVD) or a chemical vapor deposition (CVD) equipment.

본 발명에 따른 고품질 반도체 소자용 기판의 제조 방법에 따르면, 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자를 제조할 수 있고, 반도체 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다.According to the method of manufacturing a substrate for a high-quality semiconductor device according to the present invention, a nitride semiconductor layer is formed on a substrate such as sapphire and then HCL gas is injected thereinto to perform HVPE, MOCVD, CVD, ) And a nitride semiconductor layer having a low defect density on the nitride semiconductor layer are grown thereon to improve internal quantum efficiency and light extraction efficiency such as a light emitting diode (LED), a laser diode (LD), and a solar cell Quality semiconductor devices can be manufactured, reliability of semiconductor devices can be enhanced, and performance such as brightness can be improved.

도 1은 본 발명의 일실시예에 따라 기판 위에 템플레이트층을 형성하는 과정을 설명하기 위한 공정 도면이다.
도 2a, 2b는 도 1의 다공성 식각 후의 기판의 단면과 평면의 SEM(Scanning Electron Microscope) 사진의 일례이다.
도 3은 도 1의 재성장 후의 기판 평면의 AFM(atomic force microscopy) 사진의 일례이다.
도 4는 도 1의 재성장 후의 XRD(X-ray diffraction) 측정 결과를 설명하기 위한 도면이다.
도 5는 도 1의 과정을 이용해 형성된 템플레이트층의 발광 강도를 설명하기 위한 그래프이다.
도 6은 본 발명의 일실시예에 따른 반도체 광소자의 구조를 설명하기 단면도이다.
1 is a process diagram illustrating a process of forming a template layer on a substrate according to an embodiment of the present invention.
Figs. 2A and 2B are SEM (Scanning Electron Microscope) photographs of a cross section and a plane of the substrate after the porous etching of Fig.
3 is an atomic force microscopy (AFM) photograph of the plane of the substrate after regrowth in FIG.
FIG. 4 is a view for explaining X-ray diffraction (XRD) measurement results after re-growth in FIG.
5 is a graph for explaining the light emission intensity of the template layer formed using the process of FIG.
6 is a cross-sectional view illustrating a structure of a semiconductor optical device according to an embodiment of the present invention.

이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.

도 1은 본 발명의 일실시예에 따라 기판 위에 템플레이트층을 형성하는 과정을 설명하기 위한 공정 도면이다.1 is a process diagram illustrating a process of forming a template layer on a substrate according to an embodiment of the present invention.

먼저, 사파이어 기판, SiC 기판, Si 기판 등 질화물 반도체(예, InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1))를 성장할 수 있는 기판을 준비하여, 템플레이트층을 이루는 버퍼층(51)과 GaN층(52)을 형성한다(S10). 버퍼층(51)과GaN층(52)은 HVPE(Hydride vapor phase epitaxy), MOCVD(Metal-organic chemical vapor depositon), CVD(Chemical vapor depositon) 등의 공정 장비에서 진공증착 방식으로 형성 될 수 있다.First, a nitride semiconductor (e.g., In x Al y Ga 1 -xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) such as a sapphire substrate, a SiC substrate, A buffer layer 51 and a GaN layer 52 are formed as a template layer (S10). The buffer layer 51 and the GaN layer 52 may be formed by a vacuum deposition method in process equipments such as hydride vapor phase epitaxy (HVPE), metal-organic chemical vapor deposition (MOCVD), and chemical vapor deposition (CVD)

MOCVD나 CVD를 이용한 증착 시, 버퍼층(51)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖는 질화물 반도체층으로 400 내지 1100 ℃ 온도 범위의 어떤 온도에서 10 내지 20000 Å 두께로 형성될 수 있고, GaN층(52)은 고온 무도핑(undoped) GaN층으로 고온, 예를 들어, 800 내지 1100 ℃ 온도 범위의 어떤 온도에서 성장되도록 형성되며, 10 내지 20000 Å 두께로 형성될 수 있다. 이때, GaN층(52)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층 일수도 있고, Mg 등 불순물로 도핑한 p형 도핑된 GaN층일 수도 있으며, Si 등 불순물로 도핑한 n형 도핑된 GaN층일 수도 있다. 또한, HVPE 를 이용한 증착시에, 위와 같은 방식으로 버퍼층(51)과 GaN층(52)이 각각 1 ㎛ 내지 100 ㎛ 두께 및 10㎛ 내지 10 mm 두께로 형성 될 수 있다.In the case of deposition using MOCVD or CVD, the buffer layer 51 has a composition formula such as In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) The nitride semiconductor layer may be formed to a thickness of 10 to 20000 angstroms at any temperature in the range of 400 to 1100 DEG C and the GaN layer 52 may be formed of a high temperature undoped GaN layer at a high temperature, And may be formed to have a thickness of 10 to 20000 angstroms. At this time, the GaN layer 52 may be a layer of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y? 1) And may be a p-type doped GaN layer or an n-type doped GaN layer doped with impurities such as Si. Further, at the time of vapor deposition using HVPE, the buffer layer 51 and the GaN layer 52 may be formed to have a thickness of 1 탆 to 100 탆 and a thickness of 10 탆 to 10 탆, respectively, in the above manner.

예를 들어, 사파이어 기판이 사용되는 경우에, 결정면C-면(예를 들어, (0001)면) 위에 극성(polar) 질화물 반도체층으로 이루어진 템플레이트층이 형성될 수 있으며, 이외에도 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 해당 결정면 위에 비극성 또는 반극성 질화물 반도체층으로 이루어진 템플레이트층이 형성될 수 있다. For example, when a sapphire substrate is used, a template layer made of a polar nitride semiconductor layer may be formed on a crystal plane C-plane (for example, (0001) plane) (For example, (11-20) plane), an M-plane (e.g., (10-10) plane), or an R-plane A template layer made of a non-polar or semi-polar nitride semiconductor layer may be formed on the crystal plane.

다음에, 위와 같이 버퍼층(51)과 GaN층(52)으로 이루어진 템플레이트층을 다공성(porous)으로 표면 개질한다(S20). 이때 빠른 식각을 위하여 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등을 이용하여 인시추(In-situ) 공정으로 다공성(porous)으로 표면 개질을 진행하는 것이 바람직하지만, 이에 한정되는 것은 아니며 버퍼층(51)과 GaN층(52)은 MOCVD나 CVD 방식으로 형성 후, 다공성(porous)으로 표면 개질은 HVPE 장비에서 이루어지도록 할 수도 있다. 이때, HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등의 반응기 내로 가스 공급 튜브를 통해 H2, Ar, N2, 또는 다른 비활성 가스를 캐리어 가스로서 공급하며, 반응기 내로 가스 공급 튜브를 통해 HCl을 포함하는 식각 가스가 공급된다. 이에 따라 선결함, 면결함 등 결정 결함(dislocation)이 존재하는 부분부터 GaCl 등의 반응물이 생기면서 템플레이트층이 표면식각되어 다양한 식각 표면 형태(53)가 형성된다. 이때 식각 가스로서 HCl과 함께 식각 정도를 제어하기 위한 NH3 가스가 공급될 수 있으며, HCl와 NH3의 가스 공급비율에 따라, 예를 들어, 도 2a, 도 2b와 같이 나노 홀(nano hole), 나노 콘(nano cone), 나노 로드(nano rod) 등이 형성될 수 있다. 이때 다공성(porous)으로 표면 개질을 위한 반응기의 온도 범위는 600~1200℃, 시간은 1~60분, HCl와 NH3의 가스 공급비율 3000:1~1:1, 반응기 내의 가스 압력은 0.1~1.1(atm) 일 수 있다. 이와 같은 건식 식각 방식에 의한 표면 개질 처리에 따라 나노 홀(nano hole), 나노 콘(nano cone), 나노 로드(nano rod) 등의 식각 표면 형태(53)는 도 2b와 같이 직경이 10~1000nm일 수 있으며, 그 분포도는 105~1010(/cm2)개 일 수 있다. 또한, 그 식각 표면 형태(53)의 길이 또는 이로 인한 홀이나 보이드(void) 깊이는 10nm~10㎛일 수 있다. Next, the template layer made of the buffer layer 51 and the GaN layer 52 is surface-modified in a porous manner (S20). At this time, it is preferable to carry out surface modification in a porous manner by an in-situ process using HVPE, MOCVD, CVD equipment or the like which injects HCL gas at high temperature for rapid etching, And the buffer layer 51 and the GaN layer 52 may be formed by MOCVD or CVD, and then the surface modification may be performed in a porous manner in the HVPE equipment. At this time, H 2 , Ar, N 2 , or another inert gas is supplied as a carrier gas through a gas supply tube into a reactor such as HVPE, MOCVD, or CVD equipment which injects HCl gas and reacts at a high temperature, Lt; RTI ID = 0.0 > HCl. ≪ / RTI > As a result, a reaction material such as GaCl is formed from a portion where crystal dislocations such as line defects and surface defects are present, and the template layer is surface-etched to form various etched surface shapes 53. At this time, NH 3 gas may be supplied to control the degree of etching together with HCl as an etching gas. Depending on the supply ratio of HCl and NH 3 , nano holes may be formed as shown in FIGS. 2A and 2B, A nano cone, a nano rod, or the like may be formed. In this case, the temperature range of the reactor for porous surface modification is 600 to 1200 ° C., the time is 1 to 60 minutes, the gas supply ratio of HCl and NH 3 is 3000: 1 to 1: 1, 1.1 (atm). The surface modification 53 of the nano hole, the nano cone, the nano rod and the like according to the surface modification treatment by the dry etching method has a diameter of 10 to 1000 nm And the distribution thereof may be 10 5 to 10 10 (/ cm 2 ). In addition, the length of the etch surface feature 53 or the resulting hole or void depth may be between 10 nm and 10 탆.

이와 같은 표면 개질 공정이 끝나면, 인시추(in-situ) 공정의 진공 증착으로 표면 개질 처리된 GaN층(52) 위에 다시 질화물 반도체층(54) InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)를 재성장시켜 템플레이트층을 완성한다(S30). 이때, 재성장되는 InxAlyGa1 -x- yN 층은 도핑하지 않은 무도핑 GaN층일 수도 있지만, 경우에 따라서는 Mg 등 불순물로 도핑한 p형 도핑하거나 Si 등 불순물로 도핑한 n형 도핑된 층일 수도 있다. 이와 같은 질화물 반도체층(54)의 재성장 시에도 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 인시추(In-situ) 공정으로 진행하는 것이 공정 상 유리하지만, 이에 한정되는 것은 아니며, 버퍼층(51)과 GaN층(52)이나 재성장되는 질화물 반도체층(54)은 다른 방식으로 형성될 수도 있다. 예를 들어, 위와 같은 S20 단계의 표면 개질 공정 만 HVPE 장비에서 수행되고, 표면 개질 전 또는 후의 위와 같은 질화물 반도체층(51, 52, 54) 형성 공정은 MOCVD나 CVD 장비의 반응기에서 진행될 수 있다. When the surface modification process is completed, the nitride semiconductor layer 54 is again formed on the GaN layer 52 that has undergone the surface modification treatment by vacuum deposition of the in-situ process, such as In x Al y Ga 1 -x- y N (0 1, 0? Y? 1, 0? X + y? 1) is regenerated to complete the template layer (S30). In this case, the In x Al y Ga 1 -x- y N layer to be regrown may be an undoped undoped GaN layer, but in some cases, it may be a p-type doping doped with an impurity such as Mg or an n-type doping doped with an impurity such as Si Layer. Although it is advantageous in the process of performing the in-situ process in the HVPE, MOCVD, and CVD equipment that injects the HCl gas and reacts at a high temperature when the nitride semiconductor layer 54 is re-grown, the present invention is not limited thereto , The buffer layer 51 and the GaN layer 52 or the nitride semiconductor layer 54 to be regrown may be formed in different manners. For example, only the surface modification step S20 is performed in the HVPE equipment, and the nitride semiconductor layers 51, 52 and 54 are formed before or after the surface modification in the reactor of the MOCVD or CVD equipment.

이와 같은 GaN층의 재성장 공정에서 표면개질된 GaN층(52) 위에 InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 층(54)이 성장될 때, 나노 홀(nano hole), 나노 콘(nano cone), 나노 로드(nano rod) 등의 다공성 식각 표면 형태(53)의 보이드(void) 등 작은 구멍들 속에서 측면으로의 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 재성장이 이루어지며, 다공성 식각 표면 형태(53)에 의해 GaN층(52)의 결정 결함(dislocation)이 위로 영향을 미치지 못하도록 방지되며 일부 결함은 올라오다 꺽여서 재성장된 InxAlyGa1 -x- yN층(54)이 일정 두께(예, 1㎛이상)로 성장되면, 도 4과 같이, 전위(Threading dislocations-TDs) 및 적층 결함(basal stacking faults-BSFs)이 많이 감소한 질화물 반도체층(54)을 획득할 수 있다. 또한, 보이드(void)에 의해 이와 같은 결정 결함(dislocation)의 확장이 방지되고 층간 격자 부정합이나 변형이 해소(strain relaxation)되어 재성장된 층의 결정화가 향상된다. 재성장된 InxAlyGa1 -x- yN층(54)의 두께는 1㎛~10mm일 수 있다.Such a re-growth process on the GaN layer 52 in the modified surface of the GaN layer is In x Al y Ga 1 -xy N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) layer (54 ) Grows in the pores of the porous etched surface 53 such as a nano hole, a nano cone, a nano rod, or the like, x Al y Ga 1 -x- y N (0 x 1, 0 y 1, 0 x + y 1) and the GaN layer 52 is grown by the porous etched surface shape 53, The dislocation of the In x Al y Ga 1 -x- y N layer 54 is prevented from being influenced upward and some defects are folded and the regrown In x Al y Ga 1 -x- y N layer 54 grows to a certain thickness , It is possible to obtain the nitride semiconductor layer 54 in which the dislocations (TDs) and the basal stacking faults (BSFs) are greatly reduced as shown in FIG. In addition, expansion of such crystal dislocation is prevented by a void, and interlayer lattice mismatching or strain relaxation is caused to improve the crystallization of the regrowth layer. The thickness of the regrown In x Al y Ga 1 -x- y N layer 54 may be between 1 μm and 10 mm.

이와 같이 재성장된 질화물 반도체층(54)의 도 3과 같은 AFM(atomic force microscopy)의 분석에서 러프니스 알엠스(Roughness RMS)가 7nm이하로 나타나 이와 같은 결정화 향상을 확인할 수 있다. 또한, 재성장된 질화물 반도체층(54)의 XRD(X선 회절 분석) 측정 결과 도 4와 같은 결과를 얻었다. 도 4와 같이 기판을 위쪽에서 본(Out) 여러가지 면방향과 기판을 기울여서 본(In) 여러가지 면방향에서, 기준 기판(다공성 표면 개질 없이 동일 두께로 성장된 GaN층만을 갖는 구조)과 비교하여 본 발명의 기판에서의 FWHM(Full-width half maximum)값이 작게 나타남을 확인하였다. 이와 같이, 다공성 표면 개질 없이 동일 두께로 성장된 GaN층만을 갖는 구조에서보다 본 발명과 같이 다공성 표면 개질 후에 재성장된 InxAlyGa1 -x- yN층(54)을 갖는 템플레이트층 구조에서 측정한 FWHM은 훨씬 작게 나타나므로, 이는 다공성 표면 개질 후에 GaN층을 재성장한 구조에서 결정화도가 높음을 나타낸다. In the analysis of AFM (atomic force microscopy) of the regrown nitride semiconductor layer 54 as shown in FIG. 3, the Roughness RMS is 7 nm or less, and thus the crystallization improvement can be confirmed. The results of XRD (X-ray diffraction analysis) measurement of the regrown nitride semiconductor layer 54 were as shown in Fig. As compared with the reference substrate (a structure having only a GaN layer grown to the same thickness without modification of the porous surface) in various plane directions from the top of the substrate to the various in-plane directions of the substrate by tilting the substrate, The full-width half maximum (FWHM) value of the inventive substrate is small. As described above, in the structure of the template layer having the In x Al y Ga 1 -x- y N layer 54 regrown after the porous surface modification as in the present invention, in the structure having only the GaN layer grown to the same thickness without modification of the porous surface The measured FWHM is much smaller, indicating that the crystallinity is high in the structure in which the GaN layer is regrowthed after the porous surface modification.

도 5는 도 1의 과정을 이용해 형성된 템플레이트층의 발광 강도를 설명하기 위한 그래프이다. 본 발명에서와 같이 표면 개질처리된 템플레이트층의 경우에 발광 강도(PL(Photo luminescence) Intensity)는, 다공성 표면 개질 없는 구조(reference)에서 보다 가시광 파장에서 발광 강도가 5배 이상 더 높게 나타남을 확인하였다. 5 is a graph for explaining the light emission intensity of the template layer formed using the process of FIG. In the case of the template layer subjected to the surface modification treatment as in the present invention, the luminescence intensity (PL (luminescence) Intensity) was found to be higher than that of the reference without porous surface modification by 5 times or more at the visible light wavelength Respectively.

이와 같은 효과는, 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 템플레이트층에 더 많은 결함이 분포하므로, 표면 개질에 의해 더욱 결정화도가 향상됨을 확인할 수 있었다. 즉, 예를 들어, 사파이어 기판이 사용되는 경우에, 결정면C-면(예를 들어, (0001)면) 위에 극성(polar) 질화물 반도체층으로 이루어진 템플레이트층을 형성할 때보다, 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 해당 결정면 위에 비극성 또는 반극성 질화물 반도체층으로 이루어진 템플레이트층이 형성되면, 이때 위와 같은 표면개질 처리로 전위(TDs) 및 적층 결함(BSFs)의 영향을 더욱 줄여 질화물 반도체층(54)이 형성된 템플레이트층을 획득할 수 있다. Such an effect can be obtained by forming a sapphire substrate having a crystal plane A-plane (for example, (11-20) plane), M-plane (for example, (10-10) plane) , (1-102) plane), it is confirmed that the degree of crystallization is further improved by the surface modification because more defects are distributed in the template layer. That is, for example, when a sapphire substrate is used, compared with the case of forming a template layer composed of a polar nitride semiconductor layer on a crystal plane C-plane (for example, (0001) plane) (E.g., (10-20) plane), an R-plane (e.g., (1-102) plane), an A-plane The nitride semiconductor layer 54 is formed by further reducing the influence of the dislocations TDs and the stacking faults BSFs by the surface modification treatment as described above, The template layer formed can be obtained.

이와 같이 기판 상에 형성된 질화물 반도체층을 갖는 템플레이트층 위에 다양한 반도체 소자 구조를 형성하여, 반도체 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다. 예를 들어, 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자 이외에도 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 형성하기 위하여, 위와 같이 기판 상에 형성된 질3화물 반도체층을 갖는 템플레이트층을 이용할 수 있다.As described above, various semiconductor device structures are formed on the template layer having the nitride semiconductor layer formed on the substrate, thereby enhancing the reliability of the semiconductor device and improving the brightness and performance. For example, in order to form a semiconductor electronic device such as a general diode or a transistor in addition to a nitride semiconductor optical device such as a light emitting diode, a laser diode, a photo detector, or a solar cell, A template layer having a semiconductor layer can be used.

이하 도 6을 참조하여, 위와 같은 기판(110) 상에 형성된 질화물 반도체층을 갖는 템플레이트층(120) 상에 발광 다이오드(LED) 층(130)을 형성하는 구조를 한 실시예로서 설명한다. 6, a structure in which a light emitting diode (LED) layer 130 is formed on a template layer 120 having a nitride semiconductor layer formed on the substrate 110 will be described as an embodiment.

도 6과 같이, 본 발명의 일실시예에 따른 반도체 광소자(100)는 사파이어 기판(110), 그 위에 형성된 템플레이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다. 6, a semiconductor optical device 100 according to an embodiment of the present invention includes a sapphire substrate 110, a template layer 120 formed on the sapphire substrate 110, and a light emitting diode (LED) layer 130 .

예를 들어, 사파이어 기판(110)과 그 위에 형성된 템플레이트층(template layer)(120)은 도 1에서 설명한 바와 같으며, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 6과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다.For example, the sapphire substrate 110 and the template layer 120 formed thereon are as described in FIG. 1, and when a light emitting diode (LED) layer 130 is formed on the template layer 120 The light emitting diode (LED) layer 130 may have a structure including the active layers 132 and 133 between the n-type nitride semiconductor layer 131 and the p-type nitride semiconductor layer 134, as shown in FIG.

n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미터 정도의 두께로 성장시켜 형성될 수 있다.The n-type nitride semiconductor layer 131 may be formed by growing a GaN layer doped with impurities such as Si to a thickness of about 2 micrometers.

활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0 .15Ga0 .85N 양자 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0 .12Ga0 .88N 층(20 나노미터 정도)으로 이루어진 전자 차단층(EBL: electron blocking layer)(133)을 포함할 수 있다. The active layers 132 and 133 are formed by repeating a GaN barrier layer (about 7.5 nanometers) and an In 0 .15 Ga 0 .85 N quantum well layer (about 2.5 nanometers) several times (for example, about 5 times) An electron blocking layer (EBL) 133 composed of a multi quantum well (MQW) layer 132 and an Al 0 .12 Ga 0 .88 N layer (about 20 nm).

MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 모두 1*1019 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. 위에서 InGaN 양자우물층은 In0 .15Ga0 .85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0 .12Ga0 .88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1 - xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 위와 같이 Si이외에도 O, S, C, Ge, Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.The InGaN quantum well layer and the GaN barrier layer of the MQW layer 132 may both be doped with an Si dopant concentration of about 1 * 10 19 and the electron blocking layer 133 may be doped with an Mg dopant concentration of about 5 * 10 19 have. On the InGaN quantum well layer is heard, but an example layer In 0 .15 Ga 0 .85 N, not limited to this, as shown in the In x Ga 1 -x N (0 <x <1), the ratio of In and Ga and alternatively may be, also, an electron blocking layer 133 is Al 0 .12 Ga 0 .88 N layer for, but not limited thereto heard Al x Ga 1 - and x N (0 <x <1 ) Likewise, the ratio of Al to Ga may be different. The InGaN quantum well layer and the GaN barrier layer of the MQW layer 132 may be doped with at least one of O, S, C, Ge, Zn, Cd, and Mg in addition to Si as described above.

p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5*1019 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.The p-type nitride semiconductor layer 134 may be formed by growing a GaN layer doped with Mg (with a Mg dopant concentration of about 5 * 10 19 ) to a thickness of about 100 nm.

n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다. Electrodes 141 and 142 for applying power may be formed on the n-type nitride semiconductor layer 131 and the p-type nitride semiconductor layer 134. The completed light emitting diode (LED) And can function as individual optical elements.

위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도6과 같이 발광 다이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 일반 다이오드 또는 트랜지스터 등 기타 반도체 전자 소자가 형성될 수도 있으며, 도 1과 같이 형성된 템플레이트층(120)에 의해 압전 효과(piezo-electric effect)를 억제하여 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있게 된다. As described above, the light emitting diode (LED) layer 130 is not formed on the template layer 120 as shown in FIG. 6, and other semiconductor optical device structures such as a laser diode, a photodetector, or a solar cell, Alternatively, other semiconductor electronic devices such as transistors may be formed. By the use of the template layer 120 formed as shown in FIG. 1, the piezo-electric effect can be suppressed to improve the recombination rate of electrons and holes and improve the quantum efficiency It is possible to contribute to the improvement of the brightness and the like of the device.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims (11)

템플레이트층 상에 반도체 소자 형성을 위한 기판의 제조 방법으로서,
기판 위에 질화물 반도체층을 형성하고,
상기 질화물 반도체층을 다공성으로 표면 개질 한 후,
상기 표면 개질된 질화물 반도체층 위로 질화물 반도체층을 재성장하여 템플레이트층을 형성하되,
상기 표면 개질이 공정 장비의 반응기 내로 공급되는 비활성 기체를 포함하는 캐리어 가스 분위기에서 상기 반응기 내로 공급되는 HCl을 포함하는 식각 가스에 의해 건식 식각 방식으로 이루어지는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
A method of manufacturing a substrate for forming a semiconductor element on a template layer,
A nitride semiconductor layer is formed on a substrate,
After the surface of the nitride semiconductor layer is modified to be porous,
A nitride semiconductor layer is grown on the surface-modified nitride semiconductor layer to form a template layer,
Wherein the surface modification is performed in a dry etching manner by an etching gas containing HCl supplied into the reactor in a carrier gas atmosphere containing an inert gas supplied into the reactor of the process equipment.
제1항에 있어서,
다공성으로 표면 개질하기 전의 상기 질화물 반도체층 또는 재성장된 상기 질화물 반도체층은, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층, 무도핑 GaN층, n형 도핑된GaN층, 또는 p형 도핑된 GaN층을 포함하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
The nitride semiconductor layer or the regrown nitride semiconductor layer before the surface modification with a porous structure may be formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + ) Layer, a non-doped GaN layer, an n-type doped GaN layer, or a p-type doped GaN layer.
제1항에 있어서,
상기 기판은 사파이어 기판, SiC기판, 또는 Si기판을 포함하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein the substrate comprises a sapphire substrate, a SiC substrate, or a Si substrate.
제1항에 있어서,
상기 기판이 사파이어 기판인 경우에, 기판의 결정면 C-면, A-면, M-면, 또는 R-면 위에 상기 질화물 반도체층을 형성하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein when the substrate is a sapphire substrate, the nitride semiconductor layer is formed on the crystal plane C-plane, A-plane, M-plane, or R-plane of the substrate.
제1항에 있어서,
상기 비활성 기체로서 H2, Ar 또는 N2 가스를 포함하고,
상기 식각 가스로 포함되는 HCl와 NH3의 가스 공급비율이 3000:1~1:1인 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein the inert gas comprises H 2 , Ar or N 2 gas,
Wherein a gas supply ratio of HCl and NH 3 contained in the etching gas is 3000: 1 to 1: 1.
제1항에 있어서,
상기 표면 개질을 위한 온도 범위는 600~1200℃, 시간은 1~60분, 또는 상기 반응기 내의 가스 압력은 0.1~1.1(atm)인 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein a temperature range for the surface modification is 600 to 1200 占 폚 for 1 to 60 minutes or a gas pressure in the reactor is 0.1 to 1.1 atm.
제1항에 있어서,
상기 표면 개질에 의해 깊이 10nm~10㎛이고, 직경 10~1000nm인 식각 형태가 105~1010(/cm2)개로 분포하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein the surface of the semiconductor substrate has a depth of 10 nm to 10 탆 and an etch pattern of 10 to 1000 nm in diameter distributed at 10 5 to 10 10 (/ cm 2 ).
제1항에 있어서,
상기 표면 개질된 질화물 반도체층 위로 재성장된 상기 질화물 반도체층이 1㎛~ 10 mm두께로 형성되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein the nitride semiconductor layer regrown on the surface-modified nitride semiconductor layer is formed to a thickness of 1 to 10 mm.
제1항에 있어서,
상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein the semiconductor device includes an electronic device including an optical device or a transistor including a light emitting diode, a laser diode, a photodetector, or a solar cell.
제1항에 있어서,
상기 표면 개질 공정 및 상기 표면 개질 전 후의 상기 질화물 반도체층 형성 공정이 모두 HVPE(Hydride vapor phase epitaxy), MOCVD(Metal-organic chemical vapor depositon), 또는 CVD(Chemical vapor depositon) 장비에서 인시추(In-situ) 방식으로 수행되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
The surface modification step and the step of forming the nitride semiconductor layer before and after the surface modification are both performed in a hydride vapor phase epitaxy (HVPE), a metal-organic chemical vapor deposition (MOCVD) or a chemical vapor deposition (CVD) situ method. &lt; / RTI &gt;
제1항에 있어서,
상기 표면 개질 공정 만 HVPE 장비에서 수행되고, 상기 표면 개질 전 또는 후의 상기 질화물 반도체층 형성 공정은 MOCVD(Metal-organic chemical vapor depositon)나 CVD(Chemical vapor depositon) 장비에서 진행되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.
The method according to claim 1,
Wherein only the surface modification step is performed in the HVPE equipment, and the step of forming the nitride semiconductor layer before or after the surface modification is performed in an MOCVD (Chemical-Organic Chemical Vapor Deposition) or CVD (Chemical Vapor Deposition) / RTI &gt;
KR1020120048148A 2012-05-07 2012-05-07 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device KR101391960B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120048148A KR101391960B1 (en) 2012-05-07 2012-05-07 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120048148A KR101391960B1 (en) 2012-05-07 2012-05-07 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20130124766A KR20130124766A (en) 2013-11-15
KR101391960B1 true KR101391960B1 (en) 2014-05-12

Family

ID=49853443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120048148A KR101391960B1 (en) 2012-05-07 2012-05-07 Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device

Country Status (1)

Country Link
KR (1) KR101391960B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978907B2 (en) 2015-08-18 2018-05-22 Samsung Electronics Co., Ltd. Semiconductor ultraviolet light emitting device having improved light extraction efficiency
US10497828B2 (en) 2017-10-19 2019-12-03 Samsung Electronics Co., Ltd. Light-emitting devices and methods of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406811B2 (en) * 2013-11-20 2018-10-17 国立大学法人名古屋大学 III-nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925127B2 (en) * 2001-08-31 2007-06-06 日亜化学工業株式会社 Nitride semiconductor substrate and growth method thereof
KR20110041611A (en) * 2009-10-16 2011-04-22 한국산업기술대학교산학협력단 High quality non-polar/semi-polar semiconductor device on porous nitride semiconductor and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3925127B2 (en) * 2001-08-31 2007-06-06 日亜化学工業株式会社 Nitride semiconductor substrate and growth method thereof
KR20110041611A (en) * 2009-10-16 2011-04-22 한국산업기술대학교산학협력단 High quality non-polar/semi-polar semiconductor device on porous nitride semiconductor and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978907B2 (en) 2015-08-18 2018-05-22 Samsung Electronics Co., Ltd. Semiconductor ultraviolet light emitting device having improved light extraction efficiency
US10497828B2 (en) 2017-10-19 2019-12-03 Samsung Electronics Co., Ltd. Light-emitting devices and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20130124766A (en) 2013-11-15

Similar Documents

Publication Publication Date Title
KR101082788B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device on Porous Nitride Semiconductor and Manufacturing Method thereof
US20090001416A1 (en) Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD)
KR101173072B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device on Tilted Substrate and Manufacturing Method thereof
US8658450B2 (en) Crystal growth method and semiconductor light emitting device
US9105755B2 (en) Method of manufacturing a nitride semiconductor epitaxial substrate
WO2009119498A1 (en) Nitride semiconductor light emitting element
Tang et al. Nitride nanocolumns for the development of light-emitting diode
US20120086017A1 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
US20110179993A1 (en) Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device
KR101391960B1 (en) Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device
KR101028585B1 (en) Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof
KR100935974B1 (en) Manufacturing method of Nitride semiconductor light emitting devide
KR101082784B1 (en) High Quality Non-polar/Semi-polar Semiconductor Device and Manufacturing Method thereof
KR101104239B1 (en) Hetero-substrate, III-nitride semiconductor devices using the same and manufacturing method of thereof
KR101379341B1 (en) Manufacturing Method of Semiconductor Substrate having Mask Pattern for High Quality Semiconductor Device
KR101471425B1 (en) Manufacturing Method of Semiconductor Substrate having Quantum Island for High Quality Semiconductor Device
JP2000332293A (en) Iii-v nitride semiconductor light emitting element and its manufacture
KR101333678B1 (en) High quality nitride semiconductor thin film and manufacturing method thereof
CN111525003B (en) Epitaxial method for growing blue light-emitting diode on m-plane gallium nitride substrate
JP4586094B2 (en) Semiconductor light emitting device
JP4389888B2 (en) Semiconductor growth method, semiconductor light emitting device manufacturing method, and semiconductor device manufacturing method
KR101919360B1 (en) Light emitting device using the nitride-based semiconductor nano rod and manufacturing method of the same
KR101143277B1 (en) High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof
Tsai et al. Power enhancement of 410-nm InGaN-based light-emitting diodes on selectively etched GaN/sapphire templates
KR101135950B1 (en) A semiconductor and a fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 6

R401 Registration of restoration