KR20130124766A - Manufacturing method of semiconductor substrate having defect-free nitride semiconductor for high quality semiconductor device - Google Patents
Manufacturing method of semiconductor substrate having defect-free nitride semiconductor for high quality semiconductor device Download PDFInfo
- Publication number
- KR20130124766A KR20130124766A KR1020120048148A KR20120048148A KR20130124766A KR 20130124766 A KR20130124766 A KR 20130124766A KR 1020120048148 A KR1020120048148 A KR 1020120048148A KR 20120048148 A KR20120048148 A KR 20120048148A KR 20130124766 A KR20130124766 A KR 20130124766A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- layer
- substrate
- semiconductor layer
- surface modification
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims abstract description 17
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 15
- 239000010980 sapphire Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 230000004048 modification Effects 0.000 claims description 33
- 238000012986 modification Methods 0.000 claims description 33
- 238000005229 chemical vapour deposition Methods 0.000 claims description 20
- 239000007789 gas Substances 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 239000012159 carrier gas Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 15
- 238000000605 extraction Methods 0.000 abstract description 4
- 239000011148 porous material Substances 0.000 abstract description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract 1
- 238000002407 reforming Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 136
- 230000000694 effects Effects 0.000 description 5
- 238000004630 atomic force microscopy Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000011065 in-situ storage Methods 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000002110 nanocone Substances 0.000 description 3
- 239000002073 nanorod Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- XOYLJNJLGBYDTH-UHFFFAOYSA-M chlorogallium Chemical compound [Ga]Cl XOYLJNJLGBYDTH-UHFFFAOYSA-M 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 고품질 반도체 소자용 기판의 제조 방법에 관한 것으로서, 특히, 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자가 제조될 수 있는, 고품질 반도체 소자용 기판의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a substrate for a high-quality semiconductor device, and more particularly, to a method of manufacturing a substrate for a high-quality semiconductor device in which a nitride semiconductor layer is formed on a substrate such as sapphire and then HCL gas is injected thereinto to perform HVPE, MOCVD, quality semiconductor device improved in internal quantum efficiency and light extraction efficiency can be manufactured by using a template layer in which a surface of a nitride semiconductor layer having a low defect density is regrown and a nitride semiconductor layer having a low defect density is re- And a method of manufacturing a substrate.
최근, GaN 등의 Ⅲ-Ⅴ족 질화물 반도체는, 우수한 물리적, 화학적 특성으로 인해 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등의 반도체 광소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 AlxInyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져있다. 이러한 질화물 반도체 광소자는 핸드폰의 백라이트(backlight)나 키패드, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. Recently, group III-V nitride semiconductors such as GaN have been spotlighted as core materials of semiconductor optical devices such as light emitting diodes (LEDs), laser diodes (LDs), and solar cells due to their excellent physical and chemical properties. Ⅲ-Ⅴ nitride semiconductor is made of a semiconductor material having a composition formula of the conventional Al x In y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The nitride semiconductor optical device is applied as a light source of various products such as a backlight of a mobile phone, a keypad, an electronic signboard, an illumination device, and the like.
특히, LED나 LD를 사용하는 디지털 제품이 진화함에 따라, 보다 큰 휘도와 높은 신뢰성을 갖는 질화물 반도체 광소자에 대한 요구가 증가하고 있다. 예를 들어, 휴대폰의 백라이트(backlight)로 사용되는 사이드 뷰 LED(side viwe LED)에 있어서는, 휴대폰의 슬림화 경향에 따라 더욱 더 밝고 얇은 두께의 LED가 필요해지고 있다. In particular, as digital products using LEDs and LDs evolve, there is an increasing demand for nitride semiconductor optical devices having greater brightness and higher reliability. For example, in side view LEDs, which are used as backlights of mobile phones, brighter and thinner LEDs are required due to the slimming trend of mobile phones.
그러나, 통상적으로 사파이어 기판에 성장되는 GaN 등의 질화물 반도체 템플레이트층은 격자 부정합과 구성 원소간의 열팽창계수 차이에 의한 선 결함, 면 결함 등의 결정 결함이 존재하고, 이러한 결정 결함은 그 위에 재성장되는 질화물 반도체층에도 영향을 미쳐, 분극장(polarization field) 형성으로 인한 압전 현상(piezoelectric effect)으로 내부 양자효율이 저하되거나, 광소자의 신뢰성, 예를 들어, 정전기 방전(ESD)에 대한 내성 등에 악영향을 줄 수도 있고, 소자 내의 전류 누출(leakage)의 원인이 되어 양자효율을 감소시켜 결과적으로 광소자의 성능을 저하시키게 된다.However, a nitride semiconductor template layer such as GaN grown on a sapphire substrate typically has crystal defects such as line defects and surface defects due to lattice mismatch and difference in thermal expansion coefficient between constituent elements, and such crystal defects are nitrides regrown thereon. It also affects the semiconductor layer, which may lower the internal quantum efficiency due to the piezoelectric effect due to the formation of a polarization field, or adversely affect the reliability of the optical device, for example, resistance to electrostatic discharge (ESD). It may also cause current leakage in the device, reducing quantum efficiency and consequently degrading the performance of the optical device.
이러한 결함의 영향을 줄이기 위하여 습식 식각 방식으로 기판을 다공성으로 표면 개질 처리하는 기술이 알려져 있으나, 이러한 방법은 식각 깊이가 깊지 못하거나 식각 부분이 많은 곳에 균일하게 형성되지 못하여 결함 제거 효과가 크지 않으며, 또한, 결정 성장 반응기 내에서 꺼내어 습식 식각 장비를 이용해 처리하므로 처리공정이 복잡하고 시간도 많이 소요되는 문제점이 있다. In order to reduce the effects of such defects, a technique of surface modification of the substrate with a porous wet etching method is known, but such a method does not have a large defect removal effect because the etching depth is not deep or uniformly formed in many etching parts. In addition, the removal process in the crystal growth reactor is processed using a wet etching equipment, there is a problem that the process is complicated and time-consuming.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자(예, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등)가 제조될 수 있는, 고품질 반도체 소자용 기판의 제조 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above problems and it is an object of the present invention to provide a method of forming a nitride semiconductor layer on a substrate such as a sapphire substrate by using HVPE, MOCVD, (For example, light emitting diodes (LEDs), which are improved in internal quantum efficiency and light extraction efficiency, by using a template layer that is porous and has a low defect density and is regrown on the surface of the nitride semiconductor layer, ), A laser diode (LD), a solar cell, and the like) can be fabricated.
먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른, 템플레이트층 상에 반도체 소자 형성을 위한 기판의 제조 방법은, 기판 위에 질화물 반도체층을 형성하고, 상기 질화물 반도체층을 다공성으로 표면 개질 한 후, 상기 표면 개질된 질화물 반도체층 위로 질화물 반도체층을 재성장하여 템플레이트층을 형성하되, 상기 표면 개질이 공정 장비의 반응기 내로 공급되는 소정의 캐리어 가스 분위기에서 상기 반응기 내로 공급되는 HCl을 포함하는 식각 가스에 의해 건식 식각 방식으로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a substrate for forming a semiconductor device on a template layer, comprising: forming a nitride semiconductor layer on a substrate; Forming a nitride semiconductor layer on the surface of the nitride semiconductor layer, forming a template layer on the nitride semiconductor layer by surface-modifying the nitride semiconductor layer, growing the nitride semiconductor layer on the surface of the nitride semiconductor layer, And a dry etching method using an etching gas containing HCl supplied into the reactor.
다공성으로 표면 개질하기 전의 상기 질화물 반도체층 또는 재성장된 상기 질화물 반도체층은, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층, 무도핑 GaN층, n형 도핑된GaN층, 또는 p형 도핑된 GaN층을 포함한다.The nitride semiconductor layer or the regrown nitride semiconductor layer before the surface modification with a porous structure may be formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + ) Layer, a non-doped GaN layer, an n-type doped GaN layer, or a p-type doped GaN layer.
상기 기판은 사파이어 기판, SiC기판, 또는 Si기판을 포함한다.The substrate includes a sapphire substrate, an SiC substrate, or an Si substrate.
상기 기판이 사파이어 기판인 경우에, 기판의 결정면 C-면, A-면, M-면, 또는 R-면 위에 상기 질화물 반도체층을 형성할 수 있다.When the substrate is a sapphire substrate, the nitride semiconductor layer may be formed on the crystal plane C-plane, A-plane, M-plane, or R-plane of the substrate.
상기 캐리어 가스는 H2, Ar, N2, 또는 다른 비활성 가스를 포함하고, 상기 식각 가스로 포함되는 HCl와 NH3의 가스 공급비율이 3000:1~1:1일 수 있다.The carrier gas may include H 2 , Ar, N 2 , or another inert gas, and the gas supply ratio of HCl and NH 3 contained in the etching gas may be 3000: 1 to 1: 1.
상기 표면 개질을 위한 온도 범위는 600~1200℃, 시간은 1~60분, 또는 상기 반응기 내의 가스 압력은 0.1~1.1(atm)일 수 있다.The temperature range for the surface modification may be 600 to 1200 ° C, the time may be 1 to 60 minutes, or the gas pressure in the reactor may be 0.1 to 1.1 (atm).
상기 표면 개질에 의해 깊이 10nm~10㎛이고, 직경 10~1000nm인 식각 형태가 105~1010(/cm2)개로 분포할 수 있다.By the surface modification, an etching pattern having a depth of 10 nm to 10 μm and a diameter of 10 to 1000 nm can be distributed at 10 5 to 10 10 (/ cm 2 ).
상기 표면 개질된 질화물 반도체층 위로 재성장된 상기 질화물 반도체층이 1㎛ ~ 10mm 두께로 형성될 수 있다.The nitride semiconductor layer regrown on the surface-modified nitride semiconductor layer may be formed to a thickness of 1 to 10 mm.
상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함한다.The semiconductor device includes an electronic device including a light emitting diode, a laser diode, a photodetecting device, or an optical device or a transistor including a solar cell.
상기 표면 개질 공정 및 상기 표면 개질 전 후의 상기 질화물 반도체층 형성 공정이 모두 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 인시추(In-situ) 방식으로 수행될 수도 있으며, 또한, 상기 표면 개질 공정 만 HVPE 장비에서 수행되고, 상기 표면 개질 전 또는 후의 상기 질화물 반도체층 형성 공정은 MOCVD(Metal-organic chemical vapor depositon)나 CVD(Chemical vapor depositon) 장비에서 진행될 수도 있다.The surface modification step and the step of forming the nitride semiconductor layer before and after the surface modification may be performed in an in-situ manner in HVPE, MOCVD, CVD equipment, etc. in which HCL gas is injected and reacted at a high temperature. Only the surface modification step is performed in the HVPE equipment, and the step of forming the nitride semiconductor layer before or after the surface modification may be performed in a metal-organic chemical vapor deposition (MOCVD) or a chemical vapor deposition (CVD) equipment.
본 발명에 따른 고품질 반도체 소자용 기판의 제조 방법에 따르면, 사파이어 등의 기판 위에 질화물 반도체층을 형성 후 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 건식 식각 방식에 의해 다공성(porous)으로 표면 개질하고, 그 위에 저 결함밀도를 갖는 질화물 반도체층이 재성장되도록 한 템플레이트층을 이용하여, 발광 다이오드(LED), 레이저 다이오드(LD), 태양 전지 등 내부양자효율과 광추출 효율이 향상된 고품질 반도체 소자를 제조할 수 있고, 반도체 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다.According to the method of manufacturing a substrate for a high-quality semiconductor device according to the present invention, a nitride semiconductor layer is formed on a substrate such as sapphire and then HCL gas is injected thereinto to perform HVPE, MOCVD, CVD, ) And a nitride semiconductor layer having a low defect density on the nitride semiconductor layer are grown thereon to improve internal quantum efficiency and light extraction efficiency such as a light emitting diode (LED), a laser diode (LD), and a solar cell Quality semiconductor devices can be manufactured, reliability of semiconductor devices can be enhanced, and performance such as brightness can be improved.
도 1은 본 발명의 일실시예에 따라 기판 위에 템플레이트층을 형성하는 과정을 설명하기 위한 공정 도면이다.
도 2a, 2b는 도 1의 다공성 식각 후의 기판의 단면과 평면의 SEM(Scanning Electron Microscope) 사진의 일례이다.
도 3은 도 1의 재성장 후의 기판 평면의 AFM(atomic force microscopy) 사진의 일례이다.
도 4는 도 1의 재성장 후의 XRD(X-ray diffraction) 측정 결과를 설명하기 위한 도면이다.
도 5는 도 1의 과정을 이용해 형성된 템플레이트층의 발광 강도를 설명하기 위한 그래프이다.
도 6은 본 발명의 일실시예에 따른 반도체 광소자의 구조를 설명하기 단면도이다.1 is a process diagram for explaining a process of forming a template layer on a substrate according to an embodiment of the present invention.
Figs. 2A and 2B are SEM (Scanning Electron Microscope) photographs of a cross section and a plane of the substrate after the porous etching of Fig.
3 is an atomic force microscopy (AFM) photograph of the plane of the substrate after regrowth in FIG.
FIG. 4 is a view for explaining X-ray diffraction (XRD) measurement results after re-growth in FIG.
5 is a graph for explaining the light emission intensity of the template layer formed using the process of FIG.
6 is a cross-sectional view illustrating a structure of a semiconductor optical device according to an embodiment of the present invention.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to the preferred embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.
도 1은 본 발명의 일실시예에 따라 기판 위에 템플레이트층을 형성하는 과정을 설명하기 위한 공정 도면이다.1 is a process diagram illustrating a process of forming a template layer on a substrate according to an embodiment of the present invention.
먼저, 사파이어 기판, SiC 기판, Si 기판 등 질화물 반도체(예, InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1))를 성장할 수 있는 기판을 준비하여, 템플레이트층을 이루는 버퍼층(51)과 GaN층(52)을 형성한다(S10). 버퍼층(51)과GaN층(52)은 HVPE(Hydride vapor phase epitaxy), MOCVD(Metal-organic chemical vapor depositon), CVD(Chemical vapor depositon) 등의 공정 장비에서 진공증착 방식으로 형성 될 수 있다.First, a nitride semiconductor (e.g., In x Al y Ga 1 -xy N (0? X? 1, 0? Y? 1, 0? X + y? 1) such as a sapphire substrate, a SiC substrate, A
MOCVD나 CVD를 이용한 증착 시, 버퍼층(51)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)와 같은 조성식을 갖는 질화물 반도체층으로 400 내지 1100 ℃ 온도 범위의 어떤 온도에서 10 내지 20000 Å 두께로 형성될 수 있고, GaN층(52)은 고온 무도핑(undoped) GaN층으로 고온, 예를 들어, 800 내지 1100 ℃ 온도 범위의 어떤 온도에서 성장되도록 형성되며, 10 내지 20000 Å 두께로 형성될 수 있다. 이때, GaN층(52)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층 일수도 있고, Mg 등 불순물로 도핑한 p형 도핑된 GaN층일 수도 있으며, Si 등 불순물로 도핑한 n형 도핑된 GaN층일 수도 있다. 또한, HVPE 를 이용한 증착시에, 위와 같은 방식으로 버퍼층(51)과 GaN층(52)이 각각 1 ㎛ 내지 100 ㎛ 두께 및 10㎛ 내지 10 mm 두께로 형성 될 수 있다.In the case of deposition using MOCVD or CVD, the
예를 들어, 사파이어 기판이 사용되는 경우에, 결정면C-면(예를 들어, (0001)면) 위에 극성(polar) 질화물 반도체층으로 이루어진 템플레이트층이 형성될 수 있으며, 이외에도 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 해당 결정면 위에 비극성 또는 반극성 질화물 반도체층으로 이루어진 템플레이트층이 형성될 수 있다. For example, when a sapphire substrate is used, a template layer made of a polar nitride semiconductor layer may be formed on a crystal plane C-plane (for example, (0001) plane) (For example, (11-20) plane), an M-plane (e.g., (10-10) plane), or an R-plane A template layer made of a non-polar or semi-polar nitride semiconductor layer may be formed on the crystal plane.
다음에, 위와 같이 버퍼층(51)과 GaN층(52)으로 이루어진 템플레이트층을 다공성(porous)으로 표면 개질한다(S20). 이때 빠른 식각을 위하여 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등을 이용하여 인시추(In-situ) 공정으로 다공성(porous)으로 표면 개질을 진행하는 것이 바람직하지만, 이에 한정되는 것은 아니며 버퍼층(51)과 GaN층(52)은 MOCVD나 CVD 방식으로 형성 후, 다공성(porous)으로 표면 개질은 HVPE 장비에서 이루어지도록 할 수도 있다. 이때, HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등의 반응기 내로 가스 공급 튜브를 통해 H2, Ar, N2, 또는 다른 비활성 가스를 캐리어 가스로서 공급하며, 반응기 내로 가스 공급 튜브를 통해 HCl을 포함하는 식각 가스가 공급된다. 이에 따라 선결함, 면결함 등 결정 결함(dislocation)이 존재하는 부분부터 GaCl 등의 반응물이 생기면서 템플레이트층이 표면식각되어 다양한 식각 표면 형태(53)가 형성된다. 이때 식각 가스로서 HCl과 함께 식각 정도를 제어하기 위한 NH3 가스가 공급될 수 있으며, HCl와 NH3의 가스 공급비율에 따라, 예를 들어, 도 2a, 도 2b와 같이 나노 홀(nano hole), 나노 콘(nano cone), 나노 로드(nano rod) 등이 형성될 수 있다. 이때 다공성(porous)으로 표면 개질을 위한 반응기의 온도 범위는 600~1200℃, 시간은 1~60분, HCl와 NH3의 가스 공급비율 3000:1~1:1, 반응기 내의 가스 압력은 0.1~1.1(atm) 일 수 있다. 이와 같은 건식 식각 방식에 의한 표면 개질 처리에 따라 나노 홀(nano hole), 나노 콘(nano cone), 나노 로드(nano rod) 등의 식각 표면 형태(53)는 도 2b와 같이 직경이 10~1000nm일 수 있으며, 그 분포도는 105~1010(/cm2)개 일 수 있다. 또한, 그 식각 표면 형태(53)의 길이 또는 이로 인한 홀이나 보이드(void) 깊이는 10nm~10㎛일 수 있다. Next, the template layer made of the
이와 같은 표면 개질 공정이 끝나면, 인시추(in-situ) 공정의 진공 증착으로 표면 개질 처리된 GaN층(52) 위에 다시 질화물 반도체층(54) InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)를 재성장시켜 템플레이트층을 완성한다(S30). 이때, 재성장되는 InxAlyGa1 -x- yN 층은 도핑하지 않은 무도핑 GaN층일 수도 있지만, 경우에 따라서는 Mg 등 불순물로 도핑한 p형 도핑하거나 Si 등 불순물로 도핑한 n형 도핑된 층일 수도 있다. 이와 같은 질화물 반도체층(54)의 재성장 시에도 HCL 가스를 주입하여 고온에서 반응시키는 HVPE, MOCVD, CVD 장비 등에서 인시추(In-situ) 공정으로 진행하는 것이 공정 상 유리하지만, 이에 한정되는 것은 아니며, 버퍼층(51)과 GaN층(52)이나 재성장되는 질화물 반도체층(54)은 다른 방식으로 형성될 수도 있다. 예를 들어, 위와 같은 S20 단계의 표면 개질 공정 만 HVPE 장비에서 수행되고, 표면 개질 전 또는 후의 위와 같은 질화물 반도체층(51, 52, 54) 형성 공정은 MOCVD나 CVD 장비의 반응기에서 진행될 수 있다. When the surface modification process is completed, the
이와 같은 GaN층의 재성장 공정에서 표면개질된 GaN층(52) 위에 InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 층(54)이 성장될 때, 나노 홀(nano hole), 나노 콘(nano cone), 나노 로드(nano rod) 등의 다공성 식각 표면 형태(53)의 보이드(void) 등 작은 구멍들 속에서 측면으로의 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 재성장이 이루어지며, 다공성 식각 표면 형태(53)에 의해 GaN층(52)의 결정 결함(dislocation)이 위로 영향을 미치지 못하도록 방지되며 일부 결함은 올라오다 꺽여서 재성장된 InxAlyGa1 -x- yN층(54)이 일정 두께(예, 1㎛이상)로 성장되면, 도 4과 같이, 전위(Threading dislocations-TDs) 및 적층 결함(basal stacking faults-BSFs)이 많이 감소한 질화물 반도체층(54)을 획득할 수 있다. 또한, 보이드(void)에 의해 이와 같은 결정 결함(dislocation)의 확장이 방지되고 층간 격자 부정합이나 변형이 해소(strain relaxation)되어 재성장된 층의 결정화가 향상된다. 재성장된 InxAlyGa1 -x- yN층(54)의 두께는 1㎛~10mm일 수 있다.Such a re-growth process on the
이와 같이 재성장된 질화물 반도체층(54)의 도 3과 같은 AFM(atomic force microscopy)의 분석에서 러프니스 알엠스(Roughness RMS)가 7nm이하로 나타나 이와 같은 결정화 향상을 확인할 수 있다. 또한, 재성장된 질화물 반도체층(54)의 XRD(X선 회절 분석) 측정 결과 도 4와 같은 결과를 얻었다. 도 4와 같이 기판을 위쪽에서 본(Out) 여러가지 면방향과 기판을 기울여서 본(In) 여러가지 면방향에서, 기준 기판(다공성 표면 개질 없이 동일 두께로 성장된 GaN층만을 갖는 구조)과 비교하여 본 발명의 기판에서의 FWHM(Full-width half maximum)값이 작게 나타남을 확인하였다. 이와 같이, 다공성 표면 개질 없이 동일 두께로 성장된 GaN층만을 갖는 구조에서보다 본 발명과 같이 다공성 표면 개질 후에 재성장된 InxAlyGa1 -x- yN층(54)을 갖는 템플레이트층 구조에서 측정한 FWHM은 훨씬 작게 나타나므로, 이는 다공성 표면 개질 후에 GaN층을 재성장한 구조에서 결정화도가 높음을 나타낸다. In the analysis of AFM (atomic force microscopy) of the regrown
도 5는 도 1의 과정을 이용해 형성된 템플레이트층의 발광 강도를 설명하기 위한 그래프이다. 본 발명에서와 같이 표면 개질처리된 템플레이트층의 경우에 발광 강도(PL(Photo luminescence) Intensity)는, 다공성 표면 개질 없는 구조(reference)에서 보다 가시광 파장에서 발광 강도가 5배 이상 더 높게 나타남을 확인하였다. 5 is a graph for explaining the light emission intensity of the template layer formed using the process of FIG. In the case of the template layer subjected to the surface modification treatment as in the present invention, the luminescence intensity (PL (luminescence) Intensity) was found to be higher than that of the reference without porous surface modification by 5 times or more at the visible light wavelength Respectively.
이와 같은 효과는, 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 템플레이트층에 더 많은 결함이 분포하므로, 표면 개질에 의해 더욱 결정화도가 향상됨을 확인할 수 있었다. 즉, 예를 들어, 사파이어 기판이 사용되는 경우에, 결정면C-면(예를 들어, (0001)면) 위에 극성(polar) 질화물 반도체층으로 이루어진 템플레이트층을 형성할 때보다, 사파이어 기판의 결정면으로 A-면(예를 들어, (11-20)면), M-면(예를 들어, (10-10)면), 또는 R-면(예를 들어, (1-102)면)을 이용하는 경우에, 해당 결정면 위에 비극성 또는 반극성 질화물 반도체층으로 이루어진 템플레이트층이 형성되면, 이때 위와 같은 표면개질 처리로 전위(TDs) 및 적층 결함(BSFs)의 영향을 더욱 줄여 질화물 반도체층(54)이 형성된 템플레이트층을 획득할 수 있다. Such an effect can be obtained by forming a sapphire substrate having a crystal plane A-plane (for example, (11-20) plane), M-plane (for example, (10-10) plane) , (1-102) plane), it is confirmed that the degree of crystallization is further improved by the surface modification because more defects are distributed in the template layer. That is, for example, when a sapphire substrate is used, compared with the case of forming a template layer composed of a polar nitride semiconductor layer on a crystal plane C-plane (for example, (0001) plane) (E.g., (10-20) plane), an R-plane (e.g., (1-102) plane), an A-plane The
이와 같이 기판 상에 형성된 질화물 반도체층을 갖는 템플레이트층 위에 다양한 반도체 소자 구조를 형성하여, 반도체 소자의 신뢰성을 높이며 휘도 등 성능을 향상시킬 수 있다. 예를 들어, 발광 다이오드, 레이저 다이오드, 광검출 소자(photo detector) 또는 태양 전지 등의 질화물 반도체 광소자 이외에도 일반 다이오드나 트랜지스터와 같은 반도체 전자 소자를 형성하기 위하여, 위와 같이 기판 상에 형성된 질3화물 반도체층을 갖는 템플레이트층을 이용할 수 있다.As described above, various semiconductor device structures may be formed on the template layer having the nitride semiconductor layer formed on the substrate, thereby improving reliability of the semiconductor device and improving performance such as brightness. For example, in order to form a semiconductor electronic device such as a general diode or a transistor in addition to a nitride semiconductor optical device such as a light emitting diode, a laser diode, a photo detector, or a solar cell, A template layer having a semiconductor layer can be used.
이하 도 6을 참조하여, 위와 같은 기판(110) 상에 형성된 질화물 반도체층을 갖는 템플레이트층(120) 상에 발광 다이오드(LED) 층(130)을 형성하는 구조를 한 실시예로서 설명한다. 6, a structure in which a light emitting diode (LED) layer 130 is formed on a
도 6과 같이, 본 발명의 일실시예에 따른 반도체 광소자(100)는 사파이어 기판(110), 그 위에 형성된 템플레이트층(template layer)(120), 및 발광 다이오드(LED) 층(130)을 포함한다. As illustrated in FIG. 6, a semiconductor
예를 들어, 사파이어 기판(110)과 그 위에 형성된 템플레이트층(template layer)(120)은 도 1에서 설명한 바와 같으며, 템플레이트층(120) 위에 발광 다이오드(LED) 층(130)이 형성되는 경우에, 도 6과 같이 발광 다이오드(LED) 층(130)은 n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 사이에 활성층(132, 133)을 갖는 구조일 수 있다.For example, the sapphire substrate 110 and the
n형 질화물 반도체층(131)은 Si 등 불순물을 도핑한 GaN 층을 2 마이크로미터 정도의 두께로 성장시켜 형성될 수 있다.The n-type
활성층(132, 133)은 GaN 배리어층(7.5 나노미터 정도)과 In0 .15Ga0 .85N 양자 우물층(2.5 나노미터 정도)을 수회(예를 들어, 5회 정도) 반복하여 형성한 MQW(multi quantum well)층(132)과 Al0 .12Ga0 .88N 층(20 나노미터 정도)으로 이루어진 전자 차단층(EBL: electron blocking layer)(133)을 포함할 수 있다. An active layer (132, 133) is a GaN barrier layer (7.5-nm or so) and In 0 .15 Ga 0 .85 N quantum well layer (2.5 nm) several times (e.g., five times), repeat to form It may include: (electron blocking layer EBL) (133) MQW (multi quantum well)
MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 모두 1*1019 정도의 Si 도펀트 농도로 도핑될 수도 있으며, 전자 차단층(133)도 Mg 도펀트 농도 약 5*1019 정도로 도핑될 수 있다. 위에서 InGaN 양자우물층은 In0 .15Ga0 .85N층인 예를 들었으나, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있으며, 또한, 전자 차단층(133)은 Al0 .12Ga0 .88N 층인 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1 - xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 또한, MQW층(132)의 InGaN 양자우물층과 GaN 배리어층은 위와 같이 Si이외에도 O, S, C, Ge, Zn, Cd, Mg 중 적어도 어느 하나로 도핑될 수 있다.The InGaN quantum well layer and the GaN barrier layer of the
p형 질화물 반도체층(134)은 Mg 도핑(Mg 도펀트 농도 약 5*1019 정도)한 GaN 층을 100 나노미터 정도의 두께로 성장시켜 형성될 수 있다.The p-type
n형 질화물 반도체층(131)과 p형 질화물 반도체층(134) 위에는 각각 전원을 인가하기 위한 전극(141, 142)이 형성될 수 있고, 이와 같이 완성된 발광 다이오드(LED)는 소정 패키지 기판에 실장되어 개별 광소자로서 기능할 수 있게 된다.
위에서도 기술한 바와 같이, 템플레이트층(120) 위에는 도6과 같이 발광 다이오드(LED)층(130)만이 형성되는 것은 아니며, 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 다른 반도체 광소자 구조나 일반 다이오드 또는 트랜지스터 등 기타 반도체 전자 소자가 형성될 수도 있으며, 도 1과 같이 형성된 템플레이트층(120)에 의해 압전 효과(piezo-electric effect)를 억제하여 전자와 정공의 재결합율을 향상시키고 양자 효율을 개선하여 해당 소자의 휘도 등의 성능 향상에 기여할 수 있게 된다. As described above, the light emitting diode (LED) layer 130 is not formed on the
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, the present invention has been described by way of limited embodiments and drawings, but the present invention is not limited to the above embodiments, and those skilled in the art to which the present invention pertains various modifications and variations from such descriptions. This is possible. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.
Claims (11)
기판 위에 질화물 반도체층을 형성하고,
상기 질화물 반도체층을 다공성으로 표면 개질 한 후,
상기 표면 개질된 질화물 반도체층 위로 질화물 반도체층을 재성장하여 템플레이트층을 형성하되,
상기 표면 개질이 공정 장비의 반응기 내로 공급되는 소정의 캐리어 가스 분위기에서 상기 반응기 내로 공급되는 HCl을 포함하는 식각 가스에 의해 건식 식각 방식으로 이루어지는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.A method of manufacturing a substrate for forming a semiconductor element on a template layer,
Forming a nitride semiconductor layer on the substrate,
After the surface of the nitride semiconductor layer is modified to be porous,
A nitride semiconductor layer is grown on the surface-modified nitride semiconductor layer to form a template layer,
The surface modification is a method of manufacturing a substrate for a semiconductor device, characterized in that the dry etching method by the etching gas containing HCl supplied into the reactor in a predetermined carrier gas atmosphere supplied into the reactor of the process equipment.
다공성으로 표면 개질하기 전의 상기 질화물 반도체층 또는 재성장된 상기 질화물 반도체층은, InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층, 무도핑 GaN층, n형 도핑된GaN층, 또는 p형 도핑된 GaN층을 포함하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
The nitride semiconductor layer or the regrown nitride semiconductor layer before the surface modification with a porous structure may be formed of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + ) Layer, a non-doped GaN layer, an n-type doped GaN layer, or a p-type doped GaN layer.
상기 기판은 사파이어 기판, SiC기판, 또는 Si기판을 포함하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
The substrate comprises a sapphire substrate, a SiC substrate, or a Si substrate manufacturing method for a semiconductor device substrate, characterized in that.
상기 기판이 사파이어 기판인 경우에, 기판의 결정면 C-면, A-면, M-면, 또는 R-면 위에 상기 질화물 반도체층을 형성하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
Wherein when the substrate is a sapphire substrate, the nitride semiconductor layer is formed on the crystal plane C-plane, A-plane, M-plane, or R-plane of the substrate.
상기 캐리어 가스는 H2, Ar, N2, 또는 다른 비활성 가스를 포함하고,
상기 식각 가스로 포함되는 HCl와 NH3의 가스 공급비율이 3000:1~1:1인 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
The carrier gas comprises H 2 , Ar, N 2 , or other inert gas,
Wherein a gas supply ratio of HCl and NH 3 contained in the etching gas is 3000: 1 to 1: 1.
상기 표면 개질을 위한 온도 범위는 600~1200℃, 시간은 1~60분, 또는 상기 반응기 내의 가스 압력은 0.1~1.1(atm)인 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
Wherein a temperature range for the surface modification is 600 to 1200 占 폚 for 1 to 60 minutes or a gas pressure in the reactor is 0.1 to 1.1 atm.
상기 표면 개질에 의해 깊이 10nm~10㎛이고, 직경 10~1000nm인 식각 형태가 105~1010(/cm2)개로 분포하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
Wherein the surface of the semiconductor substrate has a depth of 10 nm to 10 탆 and an etch pattern of 10 to 1000 nm in diameter distributed at 10 5 to 10 10 (/ cm 2 ).
상기 표면 개질된 질화물 반도체층 위로 재성장된 상기 질화물 반도체층이 1㎛~ 10 mm두께로 형성되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
Wherein the nitride semiconductor layer regrown on the surface-modified nitride semiconductor layer is formed to a thickness of 1 to 10 mm.
상기 반도체 소자는 발광 다이오드, 레이저 다이오드, 광검출 소자 또는 태양 전지를 포함하는 광소자 또는 트랜지스터를 포함하는 전자 소자를 포함하는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
The semiconductor device includes a light emitting diode, a laser diode, a photodetecting device, or an electronic device including an optical device including a solar cell or a transistor.
상기 표면 개질 공정 및 상기 표면 개질 전 후의 상기 질화물 반도체층 형성 공정이 모두 HVPE(Hydride vapor phase epitaxy), MOCVD(Metal-organic chemical vapor depositon), 또는 CVD(Chemical vapor depositon) 장비에서 인시추(In-situ) 방식으로 수행되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
The surface modification step and the step of forming the nitride semiconductor layer before and after the surface modification are both performed in a hydride vapor phase epitaxy (HVPE), a metal-organic chemical vapor deposition (MOCVD) or a chemical vapor deposition (CVD) situ method. < / RTI >
상기 표면 개질 공정 만 HVPE 장비에서 수행되고, 상기 표면 개질 전 또는 후의 상기 질화물 반도체층 형성 공정은 MOCVD(Metal-organic chemical vapor depositon)나 CVD(Chemical vapor depositon) 장비에서 진행되는 것을 특징으로 하는 반도체 소자용 기판의 제조 방법.The method of claim 1,
Wherein only the surface modification step is performed in the HVPE equipment, and the step of forming the nitride semiconductor layer before or after the surface modification is performed in an MOCVD (Chemical-Organic Chemical Vapor Deposition) or CVD (Chemical Vapor Deposition) / RTI >
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120048148A KR101391960B1 (en) | 2012-05-07 | 2012-05-07 | Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120048148A KR101391960B1 (en) | 2012-05-07 | 2012-05-07 | Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130124766A true KR20130124766A (en) | 2013-11-15 |
KR101391960B1 KR101391960B1 (en) | 2014-05-12 |
Family
ID=49853443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120048148A KR101391960B1 (en) | 2012-05-07 | 2012-05-07 | Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101391960B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150058024A (en) * | 2013-11-20 | 2015-05-28 | 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 | Apparatus and method for producing group iii nitride semiconductor device and method for producing semiconductor wafer |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102357585B1 (en) | 2015-08-18 | 2022-02-04 | 삼성전자주식회사 | Semiconductor ultraviolet light emitting device |
KR102611981B1 (en) | 2017-10-19 | 2023-12-11 | 삼성전자주식회사 | Light emitting device and manufacturing method the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3925127B2 (en) * | 2001-08-31 | 2007-06-06 | 日亜化学工業株式会社 | Nitride semiconductor substrate and growth method thereof |
KR101082788B1 (en) * | 2009-10-16 | 2011-11-14 | 한국산업기술대학교산학협력단 | High Quality Non-polar/Semi-polar Semiconductor Device on Porous Nitride Semiconductor and Manufacturing Method thereof |
-
2012
- 2012-05-07 KR KR1020120048148A patent/KR101391960B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150058024A (en) * | 2013-11-20 | 2015-05-28 | 고쿠리츠 다이가쿠 호우징 나고야 다이가쿠 | Apparatus and method for producing group iii nitride semiconductor device and method for producing semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
KR101391960B1 (en) | 2014-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101082788B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device on Porous Nitride Semiconductor and Manufacturing Method thereof | |
KR101173072B1 (en) | High Quality Non-polar/Semi-polar Semiconductor Device on Tilted Substrate and Manufacturing Method thereof | |
US20090001416A1 (en) | Growth of indium gallium nitride (InGaN) on porous gallium nitride (GaN) template by metal-organic chemical vapor deposition (MOCVD) | |
KR20120008539A (en) | Fabrication of nonpolar indium gallium nitride thin films, heterostructures, and devices by metalorganic chemical vapor deposition | |
US8658450B2 (en) | Crystal growth method and semiconductor light emitting device | |
US20120021549A1 (en) | Method for growing crystals of nitride semiconductor, and process for manufacture of semiconductor device | |
KR20190038639A (en) | Stacked defect-free semi-polar and non-polar GaN grown on a foreign substrate by removing the nitrogen- | |
US20120086017A1 (en) | Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof | |
US20110179993A1 (en) | Crystal growth process for nitride semiconductor, and method for manufacturing semiconductor device | |
JPWO2013145404A1 (en) | Stacked substrate of silicon single crystal and group III nitride single crystal with off-angle | |
KR101391960B1 (en) | Manufacturing Method of Semiconductor Substrate having Defect-Free Nitride Semiconductor for High Quality Semiconductor Device | |
Tang et al. | Nitride nanocolumns for the development of light-emitting diode | |
KR101028585B1 (en) | Hetero-substrate, ?-nitride semiconductor devices using the same and manufacturing method of thereof | |
KR100935974B1 (en) | Manufacturing method of Nitride semiconductor light emitting devide | |
CN111525003B (en) | Epitaxial method for growing blue light-emitting diode on m-plane gallium nitride substrate | |
KR101104239B1 (en) | Hetero-substrate, III-nitride semiconductor devices using the same and manufacturing method of thereof | |
JP4924498B2 (en) | Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device | |
KR101379341B1 (en) | Manufacturing Method of Semiconductor Substrate having Mask Pattern for High Quality Semiconductor Device | |
US9246051B2 (en) | Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing | |
KR101471425B1 (en) | Manufacturing Method of Semiconductor Substrate having Quantum Island for High Quality Semiconductor Device | |
CN109378368B (en) | Method for epitaxial growth of GaN substrate on PSS substrate along semi-polar surface | |
KR101333678B1 (en) | High quality nitride semiconductor thin film and manufacturing method thereof | |
KR101143277B1 (en) | High Quality Non-polar Semiconductor Device having Substrate Surface Nitridation Layer and Manufacturing Method thereof | |
JP2018022814A (en) | Nitride semiconductor device and method of manufacturing the same | |
KR20070071915A (en) | Gallium nitride-based compound semiconductor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170405 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180406 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190402 Year of fee payment: 6 |
|
R401 | Registration of restoration |