JP2003075511A - 半導体集積回路及びその検査方法 - Google Patents
半導体集積回路及びその検査方法Info
- Publication number
- JP2003075511A JP2003075511A JP2001268352A JP2001268352A JP2003075511A JP 2003075511 A JP2003075511 A JP 2003075511A JP 2001268352 A JP2001268352 A JP 2001268352A JP 2001268352 A JP2001268352 A JP 2001268352A JP 2003075511 A JP2003075511 A JP 2003075511A
- Authority
- JP
- Japan
- Prior art keywords
- output
- semiconductor integrated
- integrated circuit
- output terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 出力測定に必要なＬＳＩテスターの入力端子
の数を出力ピン数よりも減少させ、かつ、プローブの接
続を変更しなくても隣接リーク測定を行うことができる
半導体集積回路を提供する。 【解決手段】 外部と電気的に接続を行うための複数群
の出力端子ＰN、ＰN+1、・・・と、３値以上のとり得る
値の内の１つの値を有する出力信号を出力するか又は出
力をハイインピーダンス状態とする、複数群の出力回路
ＱN、ＱN+1、・・・と、出力テストにおいて、各群の出
力回路の内の順次選択された１つの出力回路が出力信号
を出力すると共に他の出力回路が出力をハイインピーダ
ンス状態とするように複数群の出力回路を制御し、隣接
リークテストにおいて、隣接する出力端子に異なる値を
有する出力信号を出力するように複数群の出力回路を制
御する制御回路１０とを具備する。
の数を出力ピン数よりも減少させ、かつ、プローブの接
続を変更しなくても隣接リーク測定を行うことができる
半導体集積回路を提供する。 【解決手段】 外部と電気的に接続を行うための複数群
の出力端子ＰN、ＰN+1、・・・と、３値以上のとり得る
値の内の１つの値を有する出力信号を出力するか又は出
力をハイインピーダンス状態とする、複数群の出力回路
ＱN、ＱN+1、・・・と、出力テストにおいて、各群の出
力回路の内の順次選択された１つの出力回路が出力信号
を出力すると共に他の出力回路が出力をハイインピーダ
ンス状態とするように複数群の出力回路を制御し、隣接
リークテストにおいて、隣接する出力端子に異なる値を
有する出力信号を出力するように複数群の出力回路を制
御する制御回路１０とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に半導体集
積回路に関し、特に、液晶ドライバＩＣのように多数の
出力端子を有し、それよりも少ない入力端子を有する検
査装置（ＬＳＩテスター等）を用いて検査することがで
きる半導体集積回路に関する。さらに、本発明は、その
ような半導体集積回路を検査する方法に関する。
積回路に関し、特に、液晶ドライバＩＣのように多数の
出力端子を有し、それよりも少ない入力端子を有する検
査装置（ＬＳＩテスター等）を用いて検査することがで
きる半導体集積回路に関する。さらに、本発明は、その
ような半導体集積回路を検査する方法に関する。
【０００２】
【従来の技術】従来、液晶ドライバＩＣのように多数の
出力端子（ピンやパッド）を有する半導体集積回路を検
査する場合には、すべての出力端子のテストを行うため
に、半導体集積回路の端子数と同じ数のプローブをプロ
ーブカード上に立てて、多ピンへの対応が可能な高機能
ＬＳＩテスターを用いて検査を行っていた。
出力端子（ピンやパッド）を有する半導体集積回路を検
査する場合には、すべての出力端子のテストを行うため
に、半導体集積回路の端子数と同じ数のプローブをプロ
ーブカード上に立てて、多ピンへの対応が可能な高機能
ＬＳＩテスターを用いて検査を行っていた。
【０００３】例えば、半導体集積回路が３００個の端子
を有している場合には、ＬＳＩテスターに接続されるプ
ローブをプローブカード上に３００本立てて、半導体集
積回路の端子への接続を行っていた。しかしながら、多
数の入力端子を有する高機能ＬＳＩテスターは高価であ
り、そのために検査費用も高額になってしまう。
を有している場合には、ＬＳＩテスターに接続されるプ
ローブをプローブカード上に３００本立てて、半導体集
積回路の端子への接続を行っていた。しかしながら、多
数の入力端子を有する高機能ＬＳＩテスターは高価であ
り、そのために検査費用も高額になってしまう。
【０００４】これを改善するために、図４に示すような
半導体集積回路が考えられる。この半導体集積回路にお
いて、出力バッファ回路ＢN、ＢN+1、・・・の出力は、
スイッチング用のトランジスタＱN、ＱN+1、・・・を介
して、出力ピンＰN、ＰN+1、・・・に接続されている。
また、トランジスタＱN、ＱN+1、・・・の動作を制御す
るために、各トランジスタのゲートに制御信号を供給す
る制御回路１１０が設けられている。
半導体集積回路が考えられる。この半導体集積回路にお
いて、出力バッファ回路ＢN、ＢN+1、・・・の出力は、
スイッチング用のトランジスタＱN、ＱN+1、・・・を介
して、出力ピンＰN、ＰN+1、・・・に接続されている。
また、トランジスタＱN、ＱN+1、・・・の動作を制御す
るために、各トランジスタのゲートに制御信号を供給す
る制御回路１１０が設けられている。
【０００５】この半導体集積回路を検査するために、出
力ピンＰN、ＰN+1、・・・にプローブ１２０、１２１、
・・・をそれぞれ立てると共に、これらのプローブをＬ
ＳＩテスターの入力端子に配線する。半導体集積回路の
出力テストにおいては、例えば、出力ピンＰNとＰN+1に
出力を供給するトランジスタＱNとＱN+1との内の一方を
オンにすると共に他方をオフにすることにより、出力バ
ッファ回路ＢNの出力と出力バッファ回路ＢN+1の出力と
を交互に測定する。これにより、半導体集積回路の出力
の測定に必要なＬＳＩテスターの入力端子の数を、半導
体集積回路の出力ピン数の半分に減少させることができ
る。
力ピンＰN、ＰN+1、・・・にプローブ１２０、１２１、
・・・をそれぞれ立てると共に、これらのプローブをＬ
ＳＩテスターの入力端子に配線する。半導体集積回路の
出力テストにおいては、例えば、出力ピンＰNとＰN+1に
出力を供給するトランジスタＱNとＱN+1との内の一方を
オンにすると共に他方をオフにすることにより、出力バ
ッファ回路ＢNの出力と出力バッファ回路ＢN+1の出力と
を交互に測定する。これにより、半導体集積回路の出力
の測定に必要なＬＳＩテスターの入力端子の数を、半導
体集積回路の出力ピン数の半分に減少させることができ
る。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな半導体集積回路によれば、出力テストにおいて隣接
ピンがプローブを介して接続されているため、このよう
なプローブの接続状態においては隣接ピン間のリークを
測定することができない。そのため、プローブの接続を
変更した後で隣接ピン間のリークテストを行わなければ
ならず、テストの工程が煩雑になってしまうという問題
がある。
うな半導体集積回路によれば、出力テストにおいて隣接
ピンがプローブを介して接続されているため、このよう
なプローブの接続状態においては隣接ピン間のリークを
測定することができない。そのため、プローブの接続を
変更した後で隣接ピン間のリークテストを行わなければ
ならず、テストの工程が煩雑になってしまうという問題
がある。
【０００７】そこで、上記の点に鑑み、本発明は、出力
測定に必要なＬＳＩテスターの入力端子の数を出力ピン
数よりも減少させ、かつ、プローブの接続を変更しなく
ても隣接リーク測定を行うことができる半導体集積回路
を提供することを目的とする。さらに、本発明は、その
ような半導体集積回路の検査方法を提供することを目的
とする。
測定に必要なＬＳＩテスターの入力端子の数を出力ピン
数よりも減少させ、かつ、プローブの接続を変更しなく
ても隣接リーク測定を行うことができる半導体集積回路
を提供することを目的とする。さらに、本発明は、その
ような半導体集積回路の検査方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】以上の課題を解決するた
め、本発明に係る半導体集積回路は、外部と電気的に接
続を行うための複数群の出力端子と、複数群の出力端子
に対応する複数群の出力回路であって、各々の出力回路
が、３値以上のとり得る値の内の１つの値を有する出力
信号を出力するか、又は、出力をハイインピーダンス状
態とする、複数群の出力回路と、出力テストにおいて、
各群の出力回路の内の順次選択された１つの出力回路が
出力信号を出力すると共に他の出力回路が出力をハイイ
ンピーダンス状態とするように複数群の出力回路を制御
し、隣接リークテストにおいて、隣接する出力端子に異
なる値を有する出力信号を出力するように複数群の出力
回路を制御する制御回路とを具備する。
め、本発明に係る半導体集積回路は、外部と電気的に接
続を行うための複数群の出力端子と、複数群の出力端子
に対応する複数群の出力回路であって、各々の出力回路
が、３値以上のとり得る値の内の１つの値を有する出力
信号を出力するか、又は、出力をハイインピーダンス状
態とする、複数群の出力回路と、出力テストにおいて、
各群の出力回路の内の順次選択された１つの出力回路が
出力信号を出力すると共に他の出力回路が出力をハイイ
ンピーダンス状態とするように複数群の出力回路を制御
し、隣接リークテストにおいて、隣接する出力端子に異
なる値を有する出力信号を出力するように複数群の出力
回路を制御する制御回路とを具備する。
【０００９】隣接リークテストにおいて、複数群の出力
回路が、Ｎを自然数として、Ｎ番目の出力端子と（Ｎ＋
３）番目の出力端子とに第１の値を有する出力信号を出
力し、（Ｎ＋１）番目の出力端子と（Ｎ＋４）番目の出
力端子とに第２の値を有する出力信号を出力し、（Ｎ＋
２）番目の出力端子と（Ｎ＋５）番目の出力端子とに第
３の値を有する出力信号を出力するようにしても良い。
回路が、Ｎを自然数として、Ｎ番目の出力端子と（Ｎ＋
３）番目の出力端子とに第１の値を有する出力信号を出
力し、（Ｎ＋１）番目の出力端子と（Ｎ＋４）番目の出
力端子とに第２の値を有する出力信号を出力し、（Ｎ＋
２）番目の出力端子と（Ｎ＋５）番目の出力端子とに第
３の値を有する出力信号を出力するようにしても良い。
【００１０】あるいは、複数群の出力回路が、Ｎを自然
数として、Ｎ番目の出力端子と（Ｎ＋５）番目の出力端
子と（Ｎ＋７）番目の出力端子とに第１の値を有する出
力信号を出力し、（Ｎ＋１）番目の出力端子と（Ｎ＋
３）番目の出力端子と（Ｎ＋８）番目の出力端子とに第
２の値を有する出力信号を出力し、（Ｎ＋２）番目の出
力端子と（Ｎ＋４）番目の出力端子と（Ｎ＋６）番目の
出力端子とに第３の値を有する出力信号を出力するよう
にしても良い。
数として、Ｎ番目の出力端子と（Ｎ＋５）番目の出力端
子と（Ｎ＋７）番目の出力端子とに第１の値を有する出
力信号を出力し、（Ｎ＋１）番目の出力端子と（Ｎ＋
３）番目の出力端子と（Ｎ＋８）番目の出力端子とに第
２の値を有する出力信号を出力し、（Ｎ＋２）番目の出
力端子と（Ｎ＋４）番目の出力端子と（Ｎ＋６）番目の
出力端子とに第３の値を有する出力信号を出力するよう
にしても良い。
【００１１】また、本発明に係る半導体集積回路の検査
方法は、検査装置を用いて請求項１記載の半導体集積回
路を検査する方法であって、半導体集積回路の複数群の
出力端子に複数のプローブをそれぞれ接続するステップ
（ａ）と、半導体集積回路の１つの群の所定の出力端子
に接続されたプローブと他の群の所定の出力端子に接続
されたプローブとを、検査装置の同一の入力端子に接続
するステップ（ｂ）と、出力テストにおいて、各群の出
力回路の内の順次選択された１つの出力回路が出力信号
を出力すると共に他の出力回路が出力をハイインピーダ
ンス状態とするように半導体集積回路を制御するステッ
プ（ｃ）と、隣接リークテストにおいて、隣接する出力
端子に異なる値を有する出力信号を出力するように半導
体集積回路を制御するステップ（ｄ）とを具備する。
方法は、検査装置を用いて請求項１記載の半導体集積回
路を検査する方法であって、半導体集積回路の複数群の
出力端子に複数のプローブをそれぞれ接続するステップ
（ａ）と、半導体集積回路の１つの群の所定の出力端子
に接続されたプローブと他の群の所定の出力端子に接続
されたプローブとを、検査装置の同一の入力端子に接続
するステップ（ｂ）と、出力テストにおいて、各群の出
力回路の内の順次選択された１つの出力回路が出力信号
を出力すると共に他の出力回路が出力をハイインピーダ
ンス状態とするように半導体集積回路を制御するステッ
プ（ｃ）と、隣接リークテストにおいて、隣接する出力
端子に異なる値を有する出力信号を出力するように半導
体集積回路を制御するステップ（ｄ）とを具備する。
【００１２】ここで、ステップ（ｂ）が、Ｎを自然数と
して、半導体集積回路のＮ番目の出力端子と（Ｎ＋３）
番目の出力端子とを検査装置の第１の入力端子に接続
し、半導体集積回路の（Ｎ＋１）番目の出力端子と（Ｎ
＋４）番目の出力端子とを検査装置の第２の入力端子に
接続し、半導体集積回路の（Ｎ＋２）番目の出力端子と
（Ｎ＋５）番目の出力端子とを検査装置の第３の入力端
子に接続するようにしても良い。
して、半導体集積回路のＮ番目の出力端子と（Ｎ＋３）
番目の出力端子とを検査装置の第１の入力端子に接続
し、半導体集積回路の（Ｎ＋１）番目の出力端子と（Ｎ
＋４）番目の出力端子とを検査装置の第２の入力端子に
接続し、半導体集積回路の（Ｎ＋２）番目の出力端子と
（Ｎ＋５）番目の出力端子とを検査装置の第３の入力端
子に接続するようにしても良い。
【００１３】あるいは、ステップ（ｂ）が、Ｎを自然数
として、半導体集積回路のＮ番目の出力端子と（Ｎ＋
５）番目の出力端子と（Ｎ＋７）番目の出力端子とを検
査装置の第１の入力端子に接続し、半導体集積回路の
（Ｎ＋１）番目の出力端子と（Ｎ＋３）番目の出力端子
と（Ｎ＋８）番目の出力端子とを検査装置の第２の入力
端子に接続し、半導体集積回路の（Ｎ＋２）番目の出力
端子と（Ｎ＋４）番目の出力端子と（Ｎ＋６）番目の出
力端子とを検査装置の第３の入力端子に接続するように
しても良い。
として、半導体集積回路のＮ番目の出力端子と（Ｎ＋
５）番目の出力端子と（Ｎ＋７）番目の出力端子とを検
査装置の第１の入力端子に接続し、半導体集積回路の
（Ｎ＋１）番目の出力端子と（Ｎ＋３）番目の出力端子
と（Ｎ＋８）番目の出力端子とを検査装置の第２の入力
端子に接続し、半導体集積回路の（Ｎ＋２）番目の出力
端子と（Ｎ＋４）番目の出力端子と（Ｎ＋６）番目の出
力端子とを検査装置の第３の入力端子に接続するように
しても良い。
【００１４】以上の様に構成した本発明によれば、出力
テストにおいて、半導体集積回路の制御回路が各群の出
力回路の内の１つを順次選択してその出力信号を各群の
１つの出力端子に出力させると共に他の出力回路の出力
をハイインピーダンス状態とするので、半導体集積回路
の各群の出力端子に対して検査装置の入力端子を１つだ
け接続すれば良いことになる。また、隣接リークテスト
においては、半導体集積回路の複数群の出力回路が、隣
接する出力端子に異なる値を有する出力信号を出力する
ので、隣接回路間又は隣接端子間のリークを検出するこ
とができる。
テストにおいて、半導体集積回路の制御回路が各群の出
力回路の内の１つを順次選択してその出力信号を各群の
１つの出力端子に出力させると共に他の出力回路の出力
をハイインピーダンス状態とするので、半導体集積回路
の各群の出力端子に対して検査装置の入力端子を１つだ
け接続すれば良いことになる。また、隣接リークテスト
においては、半導体集積回路の複数群の出力回路が、隣
接する出力端子に異なる値を有する出力信号を出力する
ので、隣接回路間又は隣接端子間のリークを検出するこ
とができる。
【００１５】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。なお、同一の構成要素には
同一の参照符号を付して説明を省略する。図１は、本発
明の第１の実施形態に係る半導体集積回路の構成の一部
を示す図である。
施の形態について説明する。なお、同一の構成要素には
同一の参照符号を付して説明を省略する。図１は、本発
明の第１の実施形態に係る半導体集積回路の構成の一部
を示す図である。
【００１６】図１において、この半導体集積回路は、外
部と電気的に接続を行うための複数群の出力ピンＰN、
ＰN+1、・・・を有している。本実施形態においては、
２個の出力ピンが１つの群を構成している。これらの出
力ピンに出力信号を供給するために、複数群の出力バッ
ファ回路ＢN、ＢN+1、・・・が、複数群のスイッチング
用のトランジスタＱN、ＱN+1、・・・を介して複数群の
出力ピンＰN、ＰN+1、・・・にそれぞれ接続されてい
る。ここで、各々の出力バッファ回路と対応するスイッ
チング用のトランジスタとの組合せが、１つの出力回路
を構成する。なお、各々の出力回路において出力信号と
入力信号とを切り換えることにより、各々の出力ピンを
入出力兼用ピンとして使用してもかまわない。
部と電気的に接続を行うための複数群の出力ピンＰN、
ＰN+1、・・・を有している。本実施形態においては、
２個の出力ピンが１つの群を構成している。これらの出
力ピンに出力信号を供給するために、複数群の出力バッ
ファ回路ＢN、ＢN+1、・・・が、複数群のスイッチング
用のトランジスタＱN、ＱN+1、・・・を介して複数群の
出力ピンＰN、ＰN+1、・・・にそれぞれ接続されてい
る。ここで、各々の出力バッファ回路と対応するスイッ
チング用のトランジスタとの組合せが、１つの出力回路
を構成する。なお、各々の出力回路において出力信号と
入力信号とを切り換えることにより、各々の出力ピンを
入出力兼用ピンとして使用してもかまわない。
【００１７】各々の出力バッファ回路は、３値以上のと
り得る値（本実施形態においては、ＶA、ＶB、ＶC）の
内の１つの値を有する出力信号を出力する。また、各々
のスイッチング用のトランジスタは、ゲート電圧がハイ
レベルのときにオン状態となり、ゲート電圧がローレベ
ルのときにオフ状態となる。トランジスタＱN、ＱN+1、
・・・の動作を制御するために、これらのトランジスタ
のゲートに制御信号を供給する制御回路１０が設けられ
ている。
り得る値（本実施形態においては、ＶA、ＶB、ＶC）の
内の１つの値を有する出力信号を出力する。また、各々
のスイッチング用のトランジスタは、ゲート電圧がハイ
レベルのときにオン状態となり、ゲート電圧がローレベ
ルのときにオフ状態となる。トランジスタＱN、ＱN+1、
・・・の動作を制御するために、これらのトランジスタ
のゲートに制御信号を供給する制御回路１０が設けられ
ている。
【００１８】この半導体集積回路を検査するために、半
導体集積回路の出力ピンＰN、ＰN+1、・・・に、プロー
ブカード等に取り付けられたプローブ２０、２１、・・
・を立てて、これらのプローブをＬＳＩテスターの入力
端子に配線する。具体的には、プローブ２０と２３をＬ
ＳＩテスターの第１の入力端子Ｔ1に接続し、プローブ
２１と２４をＬＳＩテスターの第２の入力端子Ｔ2に接
続し、プローブ２２と２５をＬＳＩテスターの第３の入
力端子Ｔ3に接続する。
導体集積回路の出力ピンＰN、ＰN+1、・・・に、プロー
ブカード等に取り付けられたプローブ２０、２１、・・
・を立てて、これらのプローブをＬＳＩテスターの入力
端子に配線する。具体的には、プローブ２０と２３をＬ
ＳＩテスターの第１の入力端子Ｔ1に接続し、プローブ
２１と２４をＬＳＩテスターの第２の入力端子Ｔ2に接
続し、プローブ２２と２５をＬＳＩテスターの第３の入
力端子Ｔ3に接続する。
【００１９】半導体集積回路の出力テストにおいては、
例えば、ＬＳＩテスターの第１の入力端子Ｔ1に接続さ
れている出力ピンＰNとＰN+3とに出力を供給するトラン
ジスタＱNとＱN+3との内の１つをオンにして他をオフに
することにより、出力バッファ回路ＢNの出力と出力バ
ッファ回路ＢN+3の出力とを交互に測定する。これによ
り、ＬＳＩテスターの１つの入力端子Ｔ1を用いて、出
力ピンＰNの出力信号のみならず、出力ピンＰN+3の出力
信号を測定することができる。従って、半導体集積回路
の出力の測定に必要なプローブの数を、半導体集積回路
の出力ピン数の半分に低減することができる。
例えば、ＬＳＩテスターの第１の入力端子Ｔ1に接続さ
れている出力ピンＰNとＰN+3とに出力を供給するトラン
ジスタＱNとＱN+3との内の１つをオンにして他をオフに
することにより、出力バッファ回路ＢNの出力と出力バ
ッファ回路ＢN+3の出力とを交互に測定する。これによ
り、ＬＳＩテスターの１つの入力端子Ｔ1を用いて、出
力ピンＰNの出力信号のみならず、出力ピンＰN+3の出力
信号を測定することができる。従って、半導体集積回路
の出力の測定に必要なプローブの数を、半導体集積回路
の出力ピン数の半分に低減することができる。
【００２０】また、本発明によれば、隣接する出力ピン
同士をプローブで接続しないので、プローブカードを変
更しなくても、隣接する出力ピン間のリーク（ショー
ト）を測定する隣接リークテストを行うことが可能であ
る。
同士をプローブで接続しないので、プローブカードを変
更しなくても、隣接する出力ピン間のリーク（ショー
ト）を測定する隣接リークテストを行うことが可能であ
る。
【００２１】半導体集積回路の隣接リークテストにおい
ては、隣接する出力ピン間で異なる電圧ＶA、ＶC、
ＶB、ＶA、・・・を出力するように半導体集積回路を制
御する。隣接する出力ピン間がショートしている場合に
は大電流が流れるので、半導体集積回路の消費電流を測
定することにより、出力ピン間のショートを検出するこ
とができる。
ては、隣接する出力ピン間で異なる電圧ＶA、ＶC、
ＶB、ＶA、・・・を出力するように半導体集積回路を制
御する。隣接する出力ピン間がショートしている場合に
は大電流が流れるので、半導体集積回路の消費電流を測
定することにより、出力ピン間のショートを検出するこ
とができる。
【００２２】図２に、本実施形態において使用できる出
力回路の他の例を示す。なお、図２においては、第１群
の出力回路のみを示している。図２に示すように、出力
ピンＰNには、トランジスタＱＡN、ＱＢN、ＱＣNが並列
に接続されている。同様に、出力ピンＰN+1には、トラ
ンジスタＱＡN+1、ＱＢ N+1、ＱＣN+1が並列に接続され
ている。電源ピンＰA、ＰB、ＰCには、それぞれ電流計
４１、４２、４３を介して、異なる電源電圧ＶA、ＶB、
ＶCが接続されている。トランジスタＱＡNは、出力ピン
ＰNに電源電圧ＶAを供給するためのトランジスタであ
り、トランジスタＱＢNは、出力ピンＰNに電源電圧ＶB
を供給するためのトランジスタであり、トランジスタＱ
ＣNは、出力ピンＰNに電源電圧ＶCを供給するためのト
ランジスタである。
力回路の他の例を示す。なお、図２においては、第１群
の出力回路のみを示している。図２に示すように、出力
ピンＰNには、トランジスタＱＡN、ＱＢN、ＱＣNが並列
に接続されている。同様に、出力ピンＰN+1には、トラ
ンジスタＱＡN+1、ＱＢ N+1、ＱＣN+1が並列に接続され
ている。電源ピンＰA、ＰB、ＰCには、それぞれ電流計
４１、４２、４３を介して、異なる電源電圧ＶA、ＶB、
ＶCが接続されている。トランジスタＱＡNは、出力ピン
ＰNに電源電圧ＶAを供給するためのトランジスタであ
り、トランジスタＱＢNは、出力ピンＰNに電源電圧ＶB
を供給するためのトランジスタであり、トランジスタＱ
ＣNは、出力ピンＰNに電源電圧ＶCを供給するためのト
ランジスタである。
【００２３】トランジスタＱＡN、ＱＢN、ＱＣNのゲー
トは、制御回路３０に接続されている。制御回路３０
は、これらのトランジスタの内のいずれか１つをオン状
態とすることにより、３値以上のとり得る値の内の１つ
の値を有する出力信号を出力回路から出力させる。ある
いは、制御回路３０は、これらのトランジスタの全てを
オフ状態とすることにより、出力回路の出力をハイイン
ピーダンス状態とする。
トは、制御回路３０に接続されている。制御回路３０
は、これらのトランジスタの内のいずれか１つをオン状
態とすることにより、３値以上のとり得る値の内の１つ
の値を有する出力信号を出力回路から出力させる。ある
いは、制御回路３０は、これらのトランジスタの全てを
オフ状態とすることにより、出力回路の出力をハイイン
ピーダンス状態とする。
【００２４】隣接リークテストにおいては、例えば図２
に示すように、トランジスタＱＡNをオン状態として出
力ピンＰNに電源電圧ＶAを供給し、ＱＣN+1をオン状態
として出力ピンＰN+1に電源電圧ＶCを供給する。もし、
出力ピンＰNとＰN+1とがショートしているとすると、電
流計４１と４３において大電流が観測されるので、この
ようなショートを検出することができる。
に示すように、トランジスタＱＡNをオン状態として出
力ピンＰNに電源電圧ＶAを供給し、ＱＣN+1をオン状態
として出力ピンＰN+1に電源電圧ＶCを供給する。もし、
出力ピンＰNとＰN+1とがショートしているとすると、電
流計４１と４３において大電流が観測されるので、この
ようなショートを検出することができる。
【００２５】次に、本発明の第２の実施形態について説
明する。図３は、本発明の第２の実施形態に係る半導体
集積回路の構成の一部を示す図である。本実施形態にお
いては、３個の出力ピンが１つの群を構成している。こ
の半導体集積回路を検査するために、半導体集積回路の
出力ピンＰN、ＰN+1、・・・に、プローブカード等に取
り付けられたプローブ６０、６１、・・・を立てて、こ
れらのプローブをＬＳＩテスターの入力端子に配線す
る。具体的には、プローブ６０、６５、６７をＬＳＩテ
スターの第１の入力端子Ｔ1に接続し、プローブ６１、
６３、６８をＬＳＩテスターの第２の入力端子Ｔ2に接
続し、プローブ６２、６４、６６をＬＳＩテスターの第
３の入力端子Ｔ3に接続する。
明する。図３は、本発明の第２の実施形態に係る半導体
集積回路の構成の一部を示す図である。本実施形態にお
いては、３個の出力ピンが１つの群を構成している。こ
の半導体集積回路を検査するために、半導体集積回路の
出力ピンＰN、ＰN+1、・・・に、プローブカード等に取
り付けられたプローブ６０、６１、・・・を立てて、こ
れらのプローブをＬＳＩテスターの入力端子に配線す
る。具体的には、プローブ６０、６５、６７をＬＳＩテ
スターの第１の入力端子Ｔ1に接続し、プローブ６１、
６３、６８をＬＳＩテスターの第２の入力端子Ｔ2に接
続し、プローブ６２、６４、６６をＬＳＩテスターの第
３の入力端子Ｔ3に接続する。
【００２６】半導体集積回路の出力テストにおいては、
例えば、ＬＳＩテスターの第１の入力端子Ｔ1に接続さ
れている出力ピンＰN、ＰN+5、ＰN+7に出力を供給する
トランジスタＱN、ＱN+5、ＱN+7の内の１つをオンにし
て他をオフにすることにより、出力バッファ回路ＢN、
ＢN+5、ＢN+7の出力を交互に測定する。これにより、Ｌ
ＳＩテスターの１つの入力端子Ｔ1を用いて、出力ピン
ＰNの出力信号のみならず、出力ピンＰN+3及び出力ピン
ＰN+7の出力信号を測定することができる。従って、半
導体集積回路の出力の測定に必要なプローブの数を、半
導体集積回路の出力ピン数の１／３に低減することがで
きる。
例えば、ＬＳＩテスターの第１の入力端子Ｔ1に接続さ
れている出力ピンＰN、ＰN+5、ＰN+7に出力を供給する
トランジスタＱN、ＱN+5、ＱN+7の内の１つをオンにし
て他をオフにすることにより、出力バッファ回路ＢN、
ＢN+5、ＢN+7の出力を交互に測定する。これにより、Ｌ
ＳＩテスターの１つの入力端子Ｔ1を用いて、出力ピン
ＰNの出力信号のみならず、出力ピンＰN+3及び出力ピン
ＰN+7の出力信号を測定することができる。従って、半
導体集積回路の出力の測定に必要なプローブの数を、半
導体集積回路の出力ピン数の１／３に低減することがで
きる。
【００２７】また、本発明によれば、隣接する出力ピン
同士をプローブで接続しないので、プローブカードを変
更しなくても、隣接する出力ピン間のリーク（ショー
ト）を測定する隣接リークテストを行うことが可能であ
る。
同士をプローブで接続しないので、プローブカードを変
更しなくても、隣接する出力ピン間のリーク（ショー
ト）を測定する隣接リークテストを行うことが可能であ
る。
【００２８】隣接リークテストにおいては、隣接する出
力ピン間で異なる電圧を出力するように半導体集積回路
を制御する。隣接する出力ピン間がショートしている場
合には大電流が流れるので、半導体集積回路の消費電流
を測定することにより、出力ピン間のショートを検出す
ることができる。
力ピン間で異なる電圧を出力するように半導体集積回路
を制御する。隣接する出力ピン間がショートしている場
合には大電流が流れるので、半導体集積回路の消費電流
を測定することにより、出力ピン間のショートを検出す
ることができる。
【００２９】
【発明の効果】以上述べた様に、本発明によれば、出力
テストにおいて、半導体集積回路の制御回路が各群の出
力回路の内の１つを順次選択してその出力信号を各群の
１つの出力端子に出力させ、他の出力回路の出力をハイ
インピーダンス状態とするので、半導体集積回路の各群
の出力端子に対して検査装置の入力端子を１つだけ接続
すれば良いことになる。また、隣接リークテストにおい
ては、半導体集積回路の複数群の出力回路が、隣接する
出力端子に異なる値を有する出力信号を出力するので、
隣接回路間又は隣接端子間のリークを検出することがで
きる。
テストにおいて、半導体集積回路の制御回路が各群の出
力回路の内の１つを順次選択してその出力信号を各群の
１つの出力端子に出力させ、他の出力回路の出力をハイ
インピーダンス状態とするので、半導体集積回路の各群
の出力端子に対して検査装置の入力端子を１つだけ接続
すれば良いことになる。また、隣接リークテストにおい
ては、半導体集積回路の複数群の出力回路が、隣接する
出力端子に異なる値を有する出力信号を出力するので、
隣接回路間又は隣接端子間のリークを検出することがで
きる。
【００３０】従って、多ピン出力デバイスを少ピンテス
タで測定でき、そのままのプローブ接続で隣接リークも
測定可能となる。これにより、半導体集積回路のテスト
工程が簡素化される。
タで測定でき、そのままのプローブ接続で隣接リークも
測定可能となる。これにより、半導体集積回路のテスト
工程が簡素化される。
【図１】本発明の第１の実施形態に係る半導体集積回路
の構成の一部を示す図である。
の構成の一部を示す図である。
【図２】本発明の第１の実施形態において使用できる出
力回路の他の例を示す図である。
力回路の他の例を示す図である。
【図３】本発明の第２の実施形態に係る半導体集積回路
の構成の一部を示す図である。
の構成の一部を示す図である。
【図４】従来の半導体集積回路の改善案を示す図であ
る。
る。
１０、３０、５０ 制御回路
２０、２１、・・・６０、６１、・・・ プローブ
４１〜４３ 電流計
ＢN、ＢN+1、・・・ 出力バッファ回路
ＱN、ＱN+1、・・・ トランジスタ
ＰN、ＰN+1、・・・ 出力ピン
ＱＡN、ＱＢN、ＱＣN、ＱＡN+1、ＱＢN+1、ＱＣN+1、・
・・ トランジスタ ＰA、ＰB、ＰC 電源ピン
・・ トランジスタ ＰA、ＰB、ＰC 電源ピン
Claims (6)
- 【請求項１】 外部と電気的に接続を行うための複数群
の出力端子と、 前記複数群の出力端子に対応する複数群の出力回路であ
って、各々の出力回路が、３値以上のとり得る値の内の
１つの値を有する出力信号を出力するか、又は、出力を
ハイインピーダンス状態とする、前記複数群の出力回路
と、 出力テストにおいて、各群の出力回路の内の順次選択さ
れた１つの出力回路が出力信号を出力すると共に他の出
力回路が出力をハイインピーダンス状態とするように前
記複数群の出力回路を制御し、隣接リークテストにおい
て、隣接する出力端子に異なる値を有する出力信号を出
力するように前記複数群の出力回路を制御する制御回路
と、を具備する半導体集積回路。 - 【請求項２】 前記複数群の出力回路が、隣接リークテ
ストにおいて、Ｎを自然数として、Ｎ番目の出力端子と
（Ｎ＋３）番目の出力端子とに第１の値を有する出力信
号を出力し、（Ｎ＋１）番目の出力端子と（Ｎ＋４）番
目の出力端子とに第２の値を有する出力信号を出力し、
（Ｎ＋２）番目の出力端子と（Ｎ＋５）番目の出力端子
とに第３の値を有する出力信号を出力することを特徴と
する請求項１記載の半導体集積回路。 - 【請求項３】 前記複数群の出力回路が、隣接リークテ
ストにおいて、Ｎを自然数として、Ｎ番目の出力端子と
（Ｎ＋５）番目の出力端子と（Ｎ＋７）番目の出力端子
とに第１の値を有する出力信号を出力し、（Ｎ＋１）番
目の出力端子と（Ｎ＋３）番目の出力端子と（Ｎ＋８）
番目の出力端子とに第２の値を有する出力信号を出力
し、（Ｎ＋２）番目の出力端子と（Ｎ＋４）番目の出力
端子と（Ｎ＋６）番目の出力端子とに第３の値を有する
出力信号を出力することを特徴とする請求項１記載の半
導体集積回路。 - 【請求項４】 検査装置を用いて請求項１記載の半導体
集積回路を検査する方法であって、 前記半導体集積回路の前記複数群の出力端子に複数のプ
ローブをそれぞれ接続するステップ（ａ）と、 前記半導体集積回路の１つの群の所定の出力端子に接続
されたプローブと他の群の所定の出力端子に接続された
プローブとを、前記検査装置の同一の入力端子に接続す
るステップ（ｂ）と、 出力テストにおいて、各群の出力回路の内の順次選択さ
れた１つの出力回路が出力信号を出力すると共に他の出
力回路が出力をハイインピーダンス状態とするように前
記半導体集積回路を制御するステップ（ｃ）と、 隣接リークテストにおいて、隣接する出力端子に異なる
値を有する出力信号を出力するように前記半導体集積回
路を制御するステップ（ｄ）と、を具備する検査方法。 - 【請求項５】 ステップ（ｂ）が、Ｎを自然数として、
前記半導体集積回路のＮ番目の出力端子と（Ｎ＋３）番
目の出力端子とを前記検査装置の第１の入力端子に接続
し、前記半導体集積回路の（Ｎ＋１）番目の出力端子と
（Ｎ＋４）番目の出力端子とを前記検査装置の第２の入
力端子に接続し、前記半導体集積回路の（Ｎ＋２）番目
の出力端子と（Ｎ＋５）番目の出力端子とを前記検査装
置の第３の入力端子に接続することを特徴とする請求項
４記載の検査方法。 - 【請求項６】 ステップ（ｂ）が、Ｎを自然数として、
前記半導体集積回路のＮ番目の出力端子と（Ｎ＋５）番
目の出力端子と（Ｎ＋７）番目の出力端子とを前記検査
装置の第１の入力端子に接続し、前記半導体集積回路の
（Ｎ＋１）番目の出力端子と（Ｎ＋３）番目の出力端子
と（Ｎ＋８）番目の出力端子とを前記検査装置の第２の
入力端子に接続し、前記半導体集積回路の（Ｎ＋２）番
目の出力端子と（Ｎ＋４）番目の出力端子と（Ｎ＋６）
番目の出力端子とを前記検査装置の第３の入力端子に接
続することを特徴とする請求項４記載の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001268352A JP2003075511A (ja) | 2001-09-05 | 2001-09-05 | 半導体集積回路及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001268352A JP2003075511A (ja) | 2001-09-05 | 2001-09-05 | 半導体集積回路及びその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003075511A true JP2003075511A (ja) | 2003-03-12 |
Family
ID=19094349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001268352A Withdrawn JP2003075511A (ja) | 2001-09-05 | 2001-09-05 | 半導体集積回路及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003075511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010151689A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | 半導体装置、電子機器、半導体装置の接続試験方法 |
-
2001
- 2001-09-05 JP JP2001268352A patent/JP2003075511A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010151689A (ja) * | 2008-12-25 | 2010-07-08 | Fujitsu Semiconductor Ltd | 半導体装置、電子機器、半導体装置の接続試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731106B2 (en) | Measuring on-resistance of an output buffer with test terminals | |
| KR100920391B1 (ko) | 반도체 장치, 반도체 장치의 검사 방법, 프로브 카드 | |
| US7159159B2 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
| KR100485462B1 (ko) | 집적회로검사방법 | |
| US20100182033A1 (en) | Testable integrated circuit and test method | |
| JP2008180616A (ja) | 半導体デバイスのテスト補助回路およびテスト方法 | |
| EP3290934B1 (en) | Scan circuitry with iddq verification | |
| JP2003075511A (ja) | 半導体集積回路及びその検査方法 | |
| JP4314096B2 (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2002299460A (ja) | 半導体集積回路 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| JPH085691A (ja) | 薄膜トランジスタアレイの検査方法 | |
| Hales | A serially addressable, flexible current monitor for test fixture based I/sub DDQ//I/sub SSQ/testing | |
| EP1431771B1 (en) | Probeless testing of pad buffers on a wafer | |
| US6411115B2 (en) | Apparatus for testing a semiconductor and process for the same | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| KR101121957B1 (ko) | 반도체 디바이스 및 그의 테스트 방법 | |
| JP2607447Y2 (ja) | 表示体駆動用半導体装置 | |
| JP2006038791A (ja) | プローバ針切り換え装置、プローバ装置および半導体素子測定方法 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
| JPH0613441A (ja) | 半導体集積回路装置の検査測定方法 | |
| JPS63100766A (ja) | Ｉｃ回路 | |
| JP2005276882A (ja) | 半導体装置 | |
| JP2000138267A (ja) | 半導体集積回路の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081202 |