JP2003068765A - 電界効果型トランジスタおよびこの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 寄生抵抗の増加を抑制し、耐圧を向上し、高
電圧かつ高電流駆動においても安定な動作が実現できる
ようにする。 【解決手段】 コンタクトドープ層１０９を新たに備え
ることにより、オーミック層１１１をゲート電極１１６
から離すようにしても、ソース抵抗の増大が抑制される
ようにする。また、コンタクトスペーサ層１０８を新た
に備えることにより、各電極のオーミック層１１１との
接触部の端部における電界の集中を緩和し、ゲート耐圧
を改善する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘテロ接合により
キャリアを生成する不純物と生成したキャリアとを空間
的に分離した電界効果型トランジスタおよびこの製造方
法に関する。

【０００２】

【従来の技術】従来より、図９の模式的な断面図に示す
構造の電界効果型トランジスタが提案されている。これ
ら電界効果型トランジスタは、ＩｎＧａＡｓなどの半導
体材料における優れた電子輸送特性を、トランジスタの
高周波特性に反映させるため、寄生抵抗の抑制やゲート
耐圧の確保を図った構造となっている。

【０００３】はじめに、図９（ａ）に示す電界効果型ト
ランジスタの構成について、製造方法とともに簡単に説
明する。まず、半絶縁性のＩｎＰからなる基板９０１上
に、アンドープＩｎＡｌＡｓからなるバッファ層９０
２、ＩｎＧａＡｓからなるチャネル層９０３、アンドー
プＩｎＡｌＡｓからなるスペーサ層９０４、不純物とし
てＳｉが導入されたｎ形のＩｎＡｌＡｓからなる電子供
給層９０５、アンドープＩｎＡｌＡｓからなるバリア層
９０６、ＩｎＰからなるリセスストッパ層９０７、不純
物としてＳｉが導入されたｎ形のＩｎＧａＡｓからなる
オーミック層９１１を、順次ＭＯＣＶＤ法などの気相成
長法によりエピタキシャル成長させて形成する。

【０００４】この後、オーミック層９１１にオーミック
接触し、この接触領域下の電子供給層９０５およびチャ
ネル層９０３にオーミック領域を形成しうる金属からな
るソース電極９１３およびドレイン電極９１２を形成す
る。上記金属としては、例えば、ＡｕＧｅなどがある。
各電極を形成した後、電極間を覆う全域に窒化シリコン
または酸化シリコンなどの絶縁膜９１５を形成し、ソー
ス電極９１３とドレイン電極９１２との間の絶縁膜９１
５にゲート領域となる開口部を形成する。

【０００５】開口部を形成したら、開口部を備えた絶縁
膜９１５をマスクとし、所定のエッチング液によるウエ
ットエッチングにより、オーミック層９１１を選択的に
エッチングし、リセスストッパ層９０７を露出させてリ
セス領域を形成する。このとき、エッチング液として酢
酸系エッチング液やクエン酸エッチング液を用いると、
深さ方向のエッチングはリセスストッパ層９０７の上面
で停止し、高精度にエッチング深さを制御することが可
能となる。このようにしてリセス領域を形成した後、リ
フトオフ法などにより下部がリセスストッパ層９０７に
ショットキ接合するゲート電極９１４を形成することで
電界効果型トランジスタが形成される。

【０００６】つぎに、図９（ｂ）に示す電界効果型トラ
ンジスタの構成について、製造方法とともに簡単に説明
する。まず、半絶縁性のＩｎＰからなる基板９３１上
に、アンドープＩｎＡｌＡｓからなるバッファ層９３
２、ＩｎＧａＡｓからなるチャネル層９３３、アンドー
プＩｎＡｌＡｓからなるスペーサ層９３４、不純物とし
てＳｉが導入されたｎ形のＩｎＡｌＡｓからなる電子供
給層９３５、アンドープＩｎＡｌＡｓからなるバリア層
９３６、ＩｎＰからなるリセスストッパ層９３７、不純
物としてＳｉが導入されたｎ形のＩｎＧａＡｓからなる
オーミック層９４１を、順次ＭＯＣＶＤ法などの気相成
長法によりエピタキシャル成長させて形成する。

【０００７】この後、オーミック層９４１にオーミック
接触し、この接触領域下の電子供給層９３５およびチャ
ネル層９３３にオーミック領域を形成しうる金属からな
るソース電極９４３およびドレイン電極９４２を形成す
る。上記金属としては、例えば、ＡｕＧｅなどがある。
各電極を形成した後、ソース電極９４３とドレイン電極
９４２との間のオーミック層９４１に開口領域を形成
し、ソース電極９４３とドレイン電極９４２の間の領域
を覆うように、窒化シリコンまたは酸化シリコンなどの
絶縁膜９４５を形成する。この後、ソース電極９４３と
ドレイン電極９４２との間の絶縁膜９４５にゲート領域
となる開口部を形成し、開口部底部に露出するリセスス
トッパ層９３７にショットキ接合するゲート電極９４４
を、リフトオフ法などにより形成すれば、電界効果型ト
ランジスタが形成される。

【０００８】

【発明が解決しようとする課題】まず、図９（ａ）に示
す電界効果型トランジスタでは、低抵抗なオーミック層
９１１が、ゲート電極９１４の近くにまで配置されてい
るため、ソース電極９１３からゲート電極９１４までの
抵抗を低く抑えることが容易である。従って、トランジ
スタの電流駆動能力を向上させることが可能となる。し
かしながら、低抵抗なオーミック層９１１がゲート電極
９１４に近いため、リセスが形成された領域９３０にお
けるリセスストッパ層９０７やオーミック層９１１の半
導体表面に電界が集中しやすい。このため、トランジス
タのゲート・ドレイン間耐圧が、著しく低下する。

【０００９】一方、図９（ｂ）に示すトランジスタ構造
では、オーミック層９４１とゲート電極９４４とが離れ
て配置されているため、ゲート電極９４４周辺の電界強
度が低減され、ゲート耐圧が向上するという利点があ
る。しかしながら、オーミック層９４１がゲート電極９
４４と離れているため、ゲート・ソース間およびゲート
・ドレイン間の抵抗が増加し、十分な電流駆動能力を維
持することが困難な状態となっている。以上説明したよ
うに、上述した従来の電界効果型トランジスタでは、電
流駆動能力の向上と耐圧の確保を同時に両立させること
が困難であった。

【００１０】また、上述した従来の電界効果型トランジ
スタは、ソース電極９１３，ドレイン電極９１２をオー
ミック層９１１上に配置することでオーミック接触を実
現している。このオーミック接触の部分における電流の
状態は、図１０に示すように、電極端の領域１００１に
電流が集中しやすいものとなっている。このような状態
では、高電圧，高電流動作状態において、電極とこれに
接触している半導体との反応が加速化され、オーミック
接触抵抗が著しく劣化する。

【００１１】本発明は、以上のような問題点を解消する
ためになされたものであり、寄生抵抗の増加を抑制し、
耐圧を向上し、高電圧かつ高電流駆動においても安定な
動作が実現できるようにすることを目的とする。

【００１２】

【課題を解決するための手段】本発明の一形態における
電界効果型トランジスタは、半絶縁性の化合物半導体か
らなる基板と、この基板上に形成された不純物が導入さ
れていない化合物半導体からなるバッファ層と、このバ
ッファ層上に形成され、バッファ層に比べて電気親和力
の大きな化合物半導体からなり不純物が導入されていな
いチャネル層と、このチャネル層上に形成され、チャネ
ル層に比べて電気親和力の小さな化合物半導体からなり
不純物が導入されていないスペーサ層と、このスペーサ
層上に形成され、チャネル層に比べて電気親和力の小さ
な化合物半導体からなりｎ形の不純物が高濃度に導入さ
れている電子供給層と、この電子供給層上に形成され、
不純物が導入されていない化合物半導体からなるバリア
層と、このバリア層上に形成され、チャネル層に比べて
電気親和力の小さな化合物半導体からなり不純物が導入
されていないリセスストッパ層と、このリセスストッパ
層上に形成され、電気親和力がバリア層以下の化合物半
導体からなり不純物が導入されていないコンタクトスペ
ーサ層と、このコンタクトスペーサ層上に形成され、電
気親和力がバリア層以下の化合物半導体からなりｎ形の
不純物が導入されたコンタクトドープ層と、このコンタ
クトドープ層上に形成され、リセスストッパ層と同じ化
合物半導体からなる表面制御層と、この表面制御層上に
形成され、電気親和力がチャネル層以上の化合物半導体
からなりｎ形の不純物が高濃度に導入され、中央部に開
口領域を備えたオーミック層と、開口領域を挾んで対向
配置されてオーミック層上にオーミック接触して形成さ
れたドレイン電極およびソース電極と、表面制御層，コ
ンタクトドープ層，コンタクトスペーサ層を貫通してリ
セスストッパ層の一部を露出するように形成されたリセ
ス領域と、リセス領域内の底部に露出するリセスストッ
パ層にショットキ接合し、かつリセス領域側面とは離間
して形成されたゲート電極とを備え、リセス領域は開口
領域内にこの開口領域より狭く形成され、リセスストッ
パ層は、コンタクトスペーサ層およびコンタクトドープ
層よりエッチングされにくい材料から構成され、表面制
御層は、オーミック層よりエッチングされにくい材料か
ら構成されたものである。この電界効果型トランジスタ
によれば、コンタクトドープ層により、例えば、ソース
電極−オーミック層−ゲート電極間の抵抗が低減し、コ
ンタクトスペーサ層により、例えばドレイン電極のオー
ミック層との接触部の端部に、電界が集中しにくくな
る。

【００１３】上記電界効果型トランジスタにおいて、ド
レイン電極およびソース電極各々の一部は、ゲート電極
側に、オーミック層よりはみ出して表面制御層の表面に
接して形成されたものとすることで、接触部よりコンタ
クトドープ層に至る表面空乏層を形成するようにしても
よい。また、オーミック層の開口領域内のリセス領域よ
り外側の表面制御層上に、オーミック層およびドレイン
電極，ソース電極とは分離して形成されたオーミック層
と同じ材料からなる孤立オーミック層を備えるようにし
てもよい。

【００１４】上記電界効果型トランジスタにおいて、オ
ーミック層のドレイン電極，ソース電極が無い領域およ
び開口領域内に露出している表面制御層を覆うように形
成されて中央部に開口部を備えた絶縁膜を備え、ゲート
電極は、一部が開口部よりリセス領域内に嵌入されてリ
セスストッパ層にショットキ接合したものである。ま
た、上記電界効果型トランジスタは、開口領域内に露出
している表面制御層を覆うように形成されて中央部に開
口部を備えた絶縁膜を備える。また、開口領域内に露出
している表面制御層と孤立オーミック層とを覆うように
形成されて中央部に開口部を備えた絶縁膜を備える。

【００１５】また、本発明の一形態における電界効果型
トランジスタの製造方法は、半絶縁性の化合物半導体か
らなる基板上に、不純物が導入されていない化合物半導
体からなるバッファ層を形成し、このバッファ層に比べ
て電気親和力の大きな化合物半導体からなり不純物が導
入されていないチャネル層をバッファ層上に形成し、チ
ャネル層に比べて電気親和力の小さな化合物半導体から
なり不純物が導入されていないスペーサ層をバッファ層
上に形成し、チャネル層に比べて電気親和力の小さな化
合物半導体からなりｎ形の不純物が高濃度に導入されて
いる電子供給層をこのスペーサ層上に形成し、不純物が
導入されていない化合物半導体からなるバリア層を電子
供給層上に形成し、チャネル層に比べて電気親和力の小
さな化合物半導体からなり不純物が導入されていないリ
セスストッパ層をバリア層上に形成し、電気親和力がバ
リア層以下の化合物半導体からなり不純物が導入されて
いないコンタクトスペーサ層をリセスストッパ層上に形
成し、電気親和力がバリア層以下の化合物半導体からな
りｎ形の不純物が導入されたコンタクトドープ層をコン
タクトスペーサ層上に形成し、リセスストッパ層と同じ
化合物半導体からなる表面制御層をコンタクトドープ層
上に形成し、電気親和力がチャネル層以上の化合物半導
体からなりｎ形の不純物が高濃度に導入されたオーミッ
ク層を表面制御層上に形成し、表面制御層がオーミック
層よりエッチングされにくい状態のエッチングにより、
オーミック層の中央部に表面制御層の一部表面が露出す
る開口領域形成し、オーミック層上にオーミック接触す
るドレイン電極およびソース電極を開口領域を挾んで対
向配置するように形成し、少なくとも開口領域内に露出
している表面制御層を覆う絶縁膜を形成し、開口領域内
における絶縁膜の中央部に開口領域より狭い開口部を形
成し、リセスストッパ層が、コンタクトスペーサ層およ
びコンタクトドープ層よりエッチングされにくい状態の
エッチングにより、開口部から表面制御層，コンタクト
ドープ層，コンタクトスペーサ層をエッチングし、リセ
スストッパ層の一部が露出するリセス領域を形成し、リ
セス領域内の底部に露出するリセスストッパ層にショッ
トキ接合するゲート電極をリセス領域側面とは離間して
形成しようとしたものであり、リセス領域は、開口部よ
り広く開口領域より狭く形成し、ゲート電極は、一部が
開口部よりリセス領域内に嵌入されてリセスストッパ層
にショットキ接合するように形成するものである。この
製造方法によれば、例えば、ドレイン電極，ソース電極
−オーミック層−ゲート電極という電流の経路に、コン
タクトドープ層とコンタクトスペーサ層が介在する。

【００１６】上記電界効果型トランジスタの製造方法に
おいて、ドレイン電極およびソース電極各々の一部が、
ゲート電極側にオーミック層よりはみ出して表面制御層
の表面に接するように、ドレイン電極およびソース電極
を形成するようにしてもよい。また、開口領域の形成に
おいて、オーミック層の開口領域内のリセス領域より外
側の表面制御層上に、オーミック層の一部を残すように
開口領域を形成することで、オーミック層およびドレイ
ン電極，ソース電極とは分離したオーミック層と同じ材
料からなる孤立オーミック層を表面制御層上の開口領域
内に形成するようにしてもよい。

【００１７】上記電界効果型トランジスタの製造方法に
おいて、絶縁膜は、オーミック層のドレイン電極，ソー
ス電極が無い領域および開口領域内に露出している表面
制御層を覆うように形成する。また、絶縁膜は、孤立オ
ーミック層および開口領域内に露出している表面制御層
を覆うように形成する。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照して説明する。 ＜実施の形態１＞はじめに、本発明の第１の実施の形態
について説明する。図１は、本発明の実施の形態におけ
る電界効果型トランジスタの構成例を概略的に示す断面
図である。このトランジスタは、まず、半絶縁性の例え
ばＩｎＰからなる基板１０１上に、不純物が導入されて
いない例えばＩｎＡｌＡｓからなるバッファ層１０２を
備え、この上にバッファ層１０２に比べて電気親和力の
大きな化合物半導体である例えばＩｎＧａＡｓからなり
不純物が導入されていないチャネル層１０３を備えてい
る。

【００１９】また、このトランジスタは、チャネル層１
０３上に、チャネル層１０３に比べて電気親和力の小さ
な化合物半導体である例えばＩｎＡｌＡｓからなり不純
物が導入されていないスペーサ層１０４を介して、チャ
ネル層１０３に比べて電気親和力の小さな化合物半導体
である例えばＩｎＡｌＡｓからなりｎ形の不純物が高濃
度に導入されている電子供給層１０５を備え、この上
に、不純物が導入されていない例えばＩｎＡｌＡｓから
なるバリア層１０６を備えている。

【００２０】また、このトランジスタは、バリア層１０
６上に、チャネル層１０３に比べて電気親和力の小さな
化合物半導体である例えばＩｎＰからなり不純物が導入
されていないリセスストッパ層１０７，および電気親和
力がバリア層１０６以下の化合物半導体である例えばＩ
ｎＡｌＡｓからなり不純物が導入されていないコンタク
トスペーサ層１０８を介して、電気親和力がバリア層１
０６以下の化合物半導体である例えばＩｎＡｌＡｓから
なりｎ形の不純物が導入されたコンタクトドープ層１０
９を備えている。

【００２１】また、このトランジスタは、コンタクトド
ープ層１０９上に、リセスストッパ層１０７と同じ化合
物半導体である例えばＩｎＰからなる表面制御層１１０
を介し、電気親和力がチャネル層１０３以上の化合物半
導体である例えばＩｎＧａＡｓからなりｎ形の不純物が
高濃度に導入され、中央部に開口領域１１１ａを備えた
オーミック層１１１を備え、開口領域１１１ａを挾んで
対向配置され、オーミック層１１１にオーミック接触す
る例えばＡｕＧｅなどの金属からなるドレイン電極１１
２，ソース電極１１３を備えている。

【００２２】また、オーミック層１１１のドレイン電極
１１２，ソース電極１１３が無い領域および開口領域１
１１ａ内に露出している表面制御層１１０を覆うよう
に、中央部に開口部１１４ａを備えた例えば窒化シリコ
ンからなる絶縁膜１１４が、形成されている。ここで、
表面制御層１１０と絶縁膜１１４の界面は、オーミック
層１１１と絶縁膜１１４との界面に比較し、熱的に安定
であることが望ましい。

【００２３】また、開口部１１４ａ下部には、表面制御
層１１０，コンタクトドープ層１０９，コンタクトスペ
ーサ層１０８を貫通してリセスストッパ層１０７の一部
を露出する開口部であるリセス領域１１５が形成されて
いる。加えて、一部が開口部１１４ａよりリセス領域１
１５内に嵌入されてリセスストッパ層１０７にショット
キ接合した例えばＴｉ−Ｐｔ−Ａｕなどの金属からなる
ゲート電極１１６が、形成され、以上の各部分により電
界効果型トランジスタを構成している。

【００２４】図１に示した電界効果型トランジスタで
は、コンタクトドープ層１０９を新たに備えるようにし
た。このことにより、図１に示すように、オーミック層
１１１をゲート電極１１６から離すようにしても、ソー
ス抵抗の増大が抑制されるようになる。また、図１に示
した電界効果型トランジスタでは、コンタクトスペーサ
層１０８を新たに備えるようにした。このことにより、
各電極のオーミック層１１１との接触部の端部における
電界の集中が緩和されるようになり、ゲート耐圧が改善
されるようになる。

【００２５】以下、図１の電界効果型トランジスタの製
造方法について説明する。まず、図２に示すように、基
板１０１上に、バッファ層１０２，チャネル層１０３，
スペーサ層１０４，電子供給層１０５，バリア層１０
６，リセスストッパ層１０７，コンタクトスペーサ層１
０８，コンタクトドープ層１０９，表面制御層１１０，
オーミック層１１１を、例えば、ＭＯＣＶＤ法などの気
相成長法により順次エピタキシャル成長させて形成す
る。

【００２６】次いで、図３（ａ）に示すように、公知の
リソグラフィー技術により犠牲パターン１３２を形成し
た後、犠牲パターン１３２を含むオーミック層１１１上
に、例えばスパッタ法などによりＡｕ−Ｇｅを堆積し、
金属膜１３２を形成する。この後、犠牲パターン１３２
を除去（リフトオフ）することで犠牲パターン上の金属
を除去し、図３（ｂ）に示すように、ドレイン電極１１
２およびソース電極１１３を形成する。

【００２７】つぎに、図３（ｃ）に示すように、公知の
リソグラフィー技術により開口領域１３３ａを備えたレ
ジストパターン１３３を形成し、レジストパターン１３
３をマスクとしてオーミック層１１１を選択的にエッチ
ングし、底部に表面制御層１１０の一部が露出する開口
領域１１１ａを形成する。このエッチングでは、例え
ば、硫酸と過酸化水素の混合液とエッチング液として用
いればよい。このように、オーミック層１１１をエッチ
ングするエッチング液に対し、あまりエッチングされな
い材料で表面制御層１１０を形成しておくことで、開口
領域１１１ａが安定して形成できるようになる。

【００２８】次いで、レジストパターン１３３を除去し
た後、図３（ｄ）に示すように、窒化シリコン膜１１
４’を、例えばＣＶＤ法により全域に形成する。この
後、図３（ｅ）に示すように、ゲート電極を形成する領
域に開口部１３４ａを備え、また、ドレイン電極１１
２，ソース電極１１３上部が開放したレジストパターン
１３４を形成し、これをマスクとして窒化シリコン膜１
１４’を選択的にエッチングする。このエッチングは、
例えば、反応性イオンエッチングにより行えばよい。こ
の処理により、開口部１１４ａを備えた絶縁膜１１４が
形成される。

【００２９】次いで、レジストパターン１３４を除去し
た後、図４（ａ）に示すように、絶縁膜１１４をマスク
とし、まず、希塩酸をエッチング液としたウエットエッ
チングにより、開口部１１４ａ下の表面制御層１１０を
エッチングする。引き続いて、硫酸と過酸化水素の混合
液をエッチング液としたウエットエッチングにより、開
口部１１４ａ下のコンタクトドープ層１０９，コンタク
トスペーサ層１０８をエッチングし、リセス領域１１５
を形成する。このエッチングでは、エッチングが等方的
に進行するウエットエッチングなので、開口部１１４ａ
下の層は、横方向にもエッチングが進行し、サイドエッ
チングされ、リセス領域１１５は開口部１１４ａより広
く形成される。なお、このエッチングにおいても、エッ
チングはリセスストッパ層１０７で停止するので、深さ
方向にリセス領域１１５が安定して形成できる。

【００３０】次いで、図４（ｂ）に示すように、開口部
１１４ａ上部が開口した開口部１３５を備えたレジスト
パターン１３５を形成した後、この上に例えばスパッタ
法によりゲート金属を堆積することで、金属膜１１６’
を形成する。この後、レジストパターン１３５を除去
（リフトオフ）することで、レジストパターン１３５上
の金属膜１１６’を除去し、図１に示すように、ゲート
電極１１６を形成する。

【００３１】＜実施の形態２＞つぎに、本発明の他の形
態における電界効果型トランジスタについて説明する。
図５は、本実施の形態における電界効果型トランジスタ
の概略的な構成例を示す断面図である。このトランジス
タは、表面制御層１１０上に、まず、電気親和力がチャ
ネル層１０３以上の化合物半導体である例えばＩｎＧａ
Ａｓからなりｎ形の不純物が高濃度に導入され、中央部
に開口領域５１１ａを備えたオーミック層５１１を備え
る。開口領域５１１ａは、図１に示した電界効果型トラ
ンジスタの開口領域１１１ａより広く形成されている。

【００３２】また、図５の電界効果型トランジスタは、
開口領域５１１ａ内でリセス領域１１５より外側に、オ
ーミック層５１１とは分離した孤立オーミック層５１７
を備える。孤立オーミック層５１７は、オーミック層５
１１と同一材料から構成されている。加えて、図５の電
界効果型トランジスタは、ドレイン電極５１２とソース
電極５１３が、ゲート電極１１６側に、オーミック層５
１１よりはみ出して表面制御層１１０の表面に接して形
成されている。なお、この電界効果型トランジスタにお
いても、ドレイン電極５１２とソース電極５１３の間
に、中央部に開口部５１４ａを備えた例えば窒化シリコ
ンからなる絶縁膜５１４を備えている。なお、他の符号
は図１と同様である。

【００３３】このように構成された電界効果型トランジ
スタによれば、ドレイン電極５１２の電流が集中する電
極端が、表面制御層１１０に接しているため、この接触
部において、ショットキ接合または比較的コンタクト抵
抗の高いオーミック接触を形成している。ショットキ接
合を形成している場合、この接触部よりコンタクトドー
プ層１０９に至る表面空乏層が形成され、電流の流れを
電極端から電極下の内部へと移動させる作用があり、電
極端における電流の集中が緩和されるようになる。この
結果、図５の電界効果型トランジスタによれば、高電圧
かつ高電流領域でも安定なドレイン電極を実現すること
ができる。また、図５の電界効果型トランジスタでは、
孤立オーミック層５１７を設けるようにしたので、ゲー
ト電極１１６からドレイン電極５１２，ソース電極５１
３への抵抗を低減でき、電流駆動能力の低下を抑制でき
るようになる。

【００３４】以下、図５の電界効果型トランジスタの製
造方法について説明する。まず、前述した実施の形態と
同様に、基板１０１上に、バッファ層１０２，チャネル
層１０３，スペーサ層１０４，電子供給層１０５，バリ
ア層１０６，リセスストッパ層１０７，コンタクトスペ
ーサ層１０８，コンタクトドープ層１０９，表面制御層
１１０，オーミック層５１１を、例えば、ＭＯＣＶＤ法
などの気相成長法により順次エピタキシャル成長させて
形成する。

【００３５】次いで、図６（ａ）に示すように、公知の
リソグラフィー技術とエッチング技術とによりオーミッ
ク層５１１を微細加工することで、開口領域５１１ａと
ともに孤立オーミック層５１７を形成する。この後、図
６（ｂ）に示すように、オーミック層５１１との間に表
面制御層１１０の位置が露出するように、犠牲パターン
６０１を公知のリソグラフィー技術により形成した後、
この上に例えばスパッタ法などによりＡｕ−Ｇｅを堆積
し、金属膜５１２’を形成する。

【００３６】この後、犠牲パターン６０１を除去（リフ
トオフ）することで犠牲パターン上の金属を除去し、図
６（ｃ）に示すように、ドレイン電極５１２，ソース電
極５１３を形成する。また、また、図３（ｄ），図３
（ｅ）と同様にし、図６（ｃ）に示すように、中央部に
開口部５１４ａを備えた絶縁膜５１４を形成する。この
後、図４（ａ）と同様にし、絶縁膜５１４をマスクと
し、順次開口部１１４ａ下の表面制御層１１０およびコ
ンタクトドープ層１０９，コンタクトスペーサ層１０８
をエッチングし、リセス領域１１５を形成する。

【００３７】この後、図４（ｂ）に示したようにしてゲ
ート電極１１６を形成することで、図５に示す電界効果
型トランジスタが形成される。このようにして形成した
電界効果型トランジスタは、図７に示すように、コンタ
クトスペーサ層１０８によりゲート電極１１６近傍の電
界と電流の集中が緩和され、ドレイン電極５１２の端部
の表面制御層１１０との接触部分からの空乏層７０１に
より、この領域における電界と電流の集中が緩和される
ようになる。

【００３８】＜実施の形態３＞つぎに、本発明の他の形
態における電界効果型トランジスタについて説明する。
図８は、本実施の形態における電界効果型トランジスタ
の概略的な構成例を示す断面図である。このトランジス
タは、表面制御層１１０上に、まず、電気親和力がチャ
ネル層１０３以上の化合物半導体である例えばＩｎＧａ
Ａｓからなりｎ形の不純物が高濃度に導入され、中央部
に開口領域８１１ａを備えたオーミック層８１１を備え
る。開口領域８１１ａは、図１に示した電界効果型トラ
ンジスタの開口領域１１１ａより広く形成されている。

【００３９】また、図８の電界効果型トランジスタにお
いても、ドレイン電極８１２とソース電極８１３が、ゲ
ート電極１１６側に、オーミック層８１１よりはみ出し
て表面制御層１１０の表面に接して形成されている。な
お、この電界効果型トランジスタにおいても、ドレイン
電極８１２とソース電極８１３の間に、中央部に開口部
８１４ａを備えた例えば窒化シリコンからなる絶縁膜８
１４を備えている。なお、他の符号は図１と同様であ
る。

【００４０】このように構成された電界効果型トランジ
スタによれば、ドレイン電極８１２の電流が集中する電
極端が、表面制御層１１０に接しているため、この接触
部において、ショットキ接合または比較的コンタクト抵
抗の高いオーミック接触を形成している。ショットキ接
合を形成している場合、この接触部よりコンタクトドー
プ層１０９に至る表面空乏層が形成され、電流の流れを
電極端から電極下の内部へと移動させる作用があり、電
極端における電流の集中が緩和されるようになる。この
結果、図８の電界効果型トランジスタによれば、高電圧
かつ高電流領域でも安定なドレイン電極を実現すること
ができる。

【００４１】なお、図８の電界効果型トランジスタで
は、図５の電界効果型トランジスタとは異なり、孤立オ
ーミック層を設けていないので、ゲート電極１１６とド
レイン電極８１２，ソース電極８１３との間の抵抗は増
加する。しかしながら、図８の電界効果トランジスタで
は、ゲート電極１１６近傍の半導体全抵抗値は増加する
ので、図５の電界効果トランジスタに比較してゲート耐
圧が向上する。

【００４２】

【発明の効果】以上説明したように、本発明では、電気
親和力がバリア層以下の化合物半導体からなり不純物が
導入されていないコンタクトスペーサ層と、電気親和力
がバリア層以下の化合物半導体からなりｎ形の不純物が
導入されたコンタクトドープ層を設けた。この結果、本
発明によれば、電界効果型トランジスタにおいて、寄生
抵抗の増加が抑制され、耐圧が向上し、高電圧かつ高電
流駆動においても安定な動作が実現できるようになると
いう優れた効果が得られる。

【図面の簡単な説明】

【図１】 本発明の実施の形態における電界効果型トラ
ンジスタの構成例を概略的に示す断面図である。

【図２】 図１の電界効果型トランジスタの製造過程の
一部を示す断面図である。

【図３】 図２に続く、図１の電界効果型トランジスタ
の製造過程の一部を示す工程図である。

【図４】 図３に続く、図１の電界効果型トランジスタ
の製造過程の一部を示す工程図である。

【図５】 本発明の他の形態における電界効果型トラン
ジスタの構成例を概略的に示す断面図である。

【図６】 図５の電界効果型トランジスタの製造過程の
一部を示す断面図である。

【図７】 図５の電界効果型トランジスタにおける電界
集中の緩和を説明するための断面図である。

【図８】 本発明の他の形態における電界効果型トラン
ジスタの構成例を概略的に示す断面図である。

【図９】 従来よりある電界効果型トランジスタの構成
を概略的に示す断面図である。

【図１０】 従来の電界効果型トランジスタにおける電
界集中の状態を説明するための断面図である。

【符号の説明】

１０１…基板、１０２…バッファ層、１０３…チャネル
層、１０４…スペーサ層、１０５…電子供給層、１０７
…リセスストッパ層、１０８…コンタクトスペーサ層、
１０９…コンタクトドープ層、１１０…表面制御層、１
１１…オーミック層、１１１ａ…開口領域、１１２…ド
レイン電極、１１３…ソース電極、１１４…絶縁膜、１
１４ａ…開口部、１１５…リセス領域、１１６…ゲート
電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 北林 博人 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 (72)発明者 山根 康朗 東京都千代田区大手町二丁目３番１号 日 本電信電話株式会社内 Ｆターム(参考） 5F102 FA01 FA03 GB01 GC01 GD01 GJ06 GK06 GL04 GM04 GM08 GN04 GN08 GQ01 GR04 GS02 GS04 GT03 GV08 HC01 HC11 HC15 HC19

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半絶縁性の化合物半導体からなる基板
   と、 この基板上に形成された不純物が導入されていない化合
   物半導体からなるバッファ層と、 このバッファ層上に形成され、前記バッファ層に比べて
   電気親和力の大きな化合物半導体からなり不純物が導入
   されていないチャネル層と、 このチャネル層上に形成され、前記チャネル層に比べて
   電気親和力の小さな化合物半導体からなり不純物が導入
   されていないスペーサ層と、 このスペーサ層上に形成され、前記チャネル層に比べて
   電気親和力の小さな化合物半導体からなりｎ形の不純物
   が高濃度に導入されている電子供給層と、 この電子供給層上に形成され、不純物が導入されていな
   い化合物半導体からなるバリア層と、 このバリア層上に形成され、前記チャネル層に比べて電
   気親和力の小さな化合物半導体からなり不純物が導入さ
   れていないリセスストッパ層と、 このリセスストッパ層上に形成され、電気親和力が前記
   バリア層以下の化合物半導体からなり不純物が導入され
   ていないコンタクトスペーサ層と、 このコンタクトスペーサ層上に形成され、電気親和力が
   前記バリア層以下の化合物半導体からなりｎ形の不純物
   が導入されたコンタクトドープ層と、 このコンタクトドープ層上に形成され、前記リセススト
   ッパ層と同じ化合物半導体からなる表面制御層と、 この表面制御層上に形成され、電気親和力が前記チャネ
   ル層以上の化合物半導体からなりｎ形の不純物が高濃度
   に導入され、中央部に開口領域を備えたオーミック層
   と、 前記開口領域を挾んで対向配置されて前記オーミック層
   上にオーミック接触して形成されたドレイン電極および
   ソース電極と、 前記表面制御層，前記コンタクトドープ層，前記コンタ
   クトスペーサ層を貫通して前記リセスストッパ層の一部
   を露出するように形成されたリセス領域と、 前記リセス領域内の底部に露出する前記リセスストッパ
   層にショットキ接合し、かつ前記リセス領域側面とは離
   間して形成されたゲート電極とを備え、 前記リセス領域は前記開口領域内にこの開口領域より狭
   く形成され、 前記リセスストッパ層は、前記コンタクトスペーサ層お
   よびコンタクトドープ層よりエッチングされにくい材料
   から構成され、 前記表面制御層は、前記オーミック層よりエッチングさ
   れにくい材料から構成されたことを特徴とする電界効果
   型トランジスタ。
2. 【請求項２】 請求項１記載の電界効果型トランジスタ
   において、 前記ドレイン電極およびソース電極各々の一部は、前記
   ゲート電極側に、前記オーミック層よりはみ出して前記
   表面制御層の表面に接して形成されたものであることを
   特徴とする電界効果型トランジスタ。
3. 【請求項３】 請求項２記載の電界効果型トランジスタ
   において、 前記オーミック層の開口領域内の前記リセス領域より外
   側の前記表面制御層上に、前記オーミック層および前記
   ドレイン電極，ソース電極とは分離して形成された前記
   オーミック層と同じ材料からなる孤立オーミック層を、
   新たに備えことを特徴とする電界効果型トランジスタ。
4. 【請求項４】 請求項１記載の電界効果型トランジスタ
   において、 前記オーミック層の前記ドレイン電極，ソース電極が無
   い領域および前記開口領域内に露出している前記表面制
   御層を覆うように形成されて中央部に開口部を備えた絶
   縁膜を備え、 前記ゲート電極は、一部が前記開口部より前記リセス領
   域内に嵌入されて前記リセスストッパ層にショットキ接
   合したものであることを特徴とする電界効果型トランジ
   スタ。
5. 【請求項５】 請求項２記載の電界効果型トランジスタ
   において、 前記開口領域内に露出している前記表面制御層を覆うよ
   うに形成されて中央部に開口部を備えた絶縁膜を備え、 前記ゲート電極は、一部が前記開口部より前記リセス領
   域内に嵌入されて前記リセスストッパ層にショットキ接
   合したものであることを特徴とする電界効果型トランジ
   スタ。
6. 【請求項６】 請求項３記載の電界効果型トランジスタ
   において、 前記開口領域内に露出している前記表面制御層と前記孤
   立オーミック層とを覆うように形成されて中央部に開口
   部を備えた絶縁膜を備え、 前記ゲート電極は、一部が前記開口部より前記リセス領
   域内に嵌入されて前記リセスストッパ層にショットキ接
   合したものであることを特徴とする電界効果型トランジ
   スタ。
7. 【請求項７】 半絶縁性の化合物半導体からなる基板上
   に、不純物が導入されていない化合物半導体からなるバ
   ッファ層を形成する工程と、 このバッファ層に比べて電気親和力の大きな化合物半導
   体からなり不純物が導入されていないチャネル層を前記
   バッファ層上に形成する工程と、 前記チャネル層に比べて電気親和力の小さな化合物半導
   体からなり不純物が導入されていないスペーサ層を前記
   バッファ層上に形成する工程と、 前記チャネル層に比べて電気親和力の小さな化合物半導
   体からなりｎ形の不純物が高濃度に導入されている電子
   供給層を前記スペーサ層上に形成する工程と、 不純物が導入されていない化合物半導体からなるバリア
   層を前記電子供給層上に形成する工程と、 前記チャネル層に比べて電気親和力の小さな化合物半導
   体からなり不純物が導入されていないリセスストッパ層
   を前記バリア層上に形成する工程と、 電気親和力が前記バリア層以下の化合物半導体からなり
   不純物が導入されていないコンタクトスペーサ層を前記
   リセスストッパ層上に形成する工程と、 電気親和力が前記バリア層以下の化合物半導体からなり
   ｎ形の不純物が導入されたコンタクトドープ層を前記コ
   ンタクトスペーサ層上に形成する工程と、 前記リセスストッパ層と同じ化合物半導体からなる表面
   制御層を前記コンタクトドープ層上に形成する工程と、 電気親和力が前記チャネル層以上の化合物半導体からな
   りｎ形の不純物が高濃度に導入されたオーミック層を前
   記表面制御層上に形成する工程と、 前記表面制御層が前記オーミック層よりエッチングされ
   にくい状態のエッチングにより、前記オーミック層の中
   央部に前記前記表面制御層の一部表面が露出する開口領
   域形成する工程と、 前記オーミック層上にオーミック接触するドレイン電極
   およびソース電極を、これが前記開口領域を挾んで対向
   配置するように形成する工程と、 少なくとも前記開口領域内に露出している前記表面制御
   層を覆う絶縁膜を形成する工程と、 前記開口領域内における前記絶縁膜の中央部に前記開口
   領域より狭い開口部を形成する工程と、 前記リセスストッパ層が、前記コンタクトスペーサ層お
   よびコンタクトドープ層よりエッチングされにくい状態
   のエッチングにより、前記開口部から前記表面制御層，
   前記コンタクトドープ層，前記コンタクトスペーサ層を
   エッチングし、前記リセスストッパ層の一部が露出する
   リセス領域を形成する工程と、 前記リセス領域内の底部に露出する前記リセスストッパ
   層にショットキ接合するゲート電極を前記リセス領域側
   面とは離間して形成する工程と、 を備え、 前記リセス領域は、前記開口部より広く前記開口領域よ
   り狭く形成し、 前記ゲート電極は、一部が前記開口部より前記リセス領
   域内に嵌入されて前記リセスストッパ層にショットキ接
   合するように形成することを特徴とする電界効果型トラ
   ンジスタの製造方法。
8. 【請求項８】 請求項７記載の電界効果型トランジスタ
   の製造方法において、 前記ドレイン電極およびソース電極各々の一部が、前記
   ゲート電極側に前記オーミック層よりはみ出して前記表
   面制御層の表面に接するように、前記ドレイン電極およ
   び前記ソース電極を形成することを特徴とする電界効果
   型トランジスタの製造方法。
9. 【請求項９】 請求項８記載の電界効果型トランジスタ
   の製造方法において、 前記開口領域の形成において、前記オーミック層の開口
   領域内の前記リセス領域より外側の前記表面制御層上
   に、前記オーミック層の一部を残すように前記開口領域
   を形成することで、前記オーミック層および前記ドレイ
   ン電極，ソース電極とは分離した前記オーミック層と同
   じ材料からなる孤立オーミック層を前記表面制御層上の
   前記開口領域内に形成することを特徴とする電界効果型
   トランジスタの製造方法。
10. 【請求項１０】 請求項７記載の電界効果型トランジス
    タの製造方法において、 前記絶縁膜は、前記オーミック層の前記ドレイン電極，
    ソース電極が無い領域および前記開口領域内に露出して
    いる前記表面制御層を覆うように形成することを特徴と
    する電界効果型トランジスタの製造方法。
11. 【請求項１１】 請求項９記載の電界効果型トランジス
    タの製造方法において、 前記絶縁膜は、前記孤立オーミック層および前記開口領
    域内に露出している前記表面制御層を覆うように形成す
    ることを特徴とする電界効果型トランジスタの製造方
    法。