JP2003059951A - 半導体実装構造 - Google Patents
半導体実装構造Info
- Publication number
- JP2003059951A JP2003059951A JP2001241192A JP2001241192A JP2003059951A JP 2003059951 A JP2003059951 A JP 2003059951A JP 2001241192 A JP2001241192 A JP 2001241192A JP 2001241192 A JP2001241192 A JP 2001241192A JP 2003059951 A JP2003059951 A JP 2003059951A
- Authority
- JP
- Japan
- Prior art keywords
- buffer plate
- metal electrode
- plate
- stress
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 緩衝板を介して半導体チップを金属電極板に
実装する実装構造において、緩衝板と金属電極板の間に
高い応力の発生を防止する。 【解決手段】 ２つの半導体チップ３を共通の緩衝板１
０を介して半田４ｂ、４ａによって金属電極板１に実装
する。緩衝板１０は、２つの半導体チップ３の間の中央
部に、上に凸形状の凸部１１が形成されている。凸部１
１のバネ効果で、緩衝板と金属電極板の間に発生する応
力が半導体チップ毎に分割され、緩衝板と金属電極板の
間の半田４ａに高い応力の発生を防止できる。
実装する実装構造において、緩衝板と金属電極板の間に
高い応力の発生を防止する。 【解決手段】 ２つの半導体チップ３を共通の緩衝板１
０を介して半田４ｂ、４ａによって金属電極板１に実装
する。緩衝板１０は、２つの半導体チップ３の間の中央
部に、上に凸形状の凸部１１が形成されている。凸部１
１のバネ効果で、緩衝板と金属電極板の間に発生する応
力が半導体チップ毎に分割され、緩衝板と金属電極板の
間の半田４ａに高い応力の発生を防止できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップの
実装構造に関する。
実装構造に関する。
【０００２】
【従来の技術】従来より、半導体チップの実装構造とし
て、バスバーなど金属電極板に半田を介して半導体チッ
プを接合するものがある。この半田による接合構造は半
導体チップによって発生する熱を逃がす役割と、半導体
チップがその表裏に電極を備えている場合に金属電極板
との間の電気的な接続を行うという役割を有しているの
で、半田の確実な接合状態を確保する必要がある。
て、バスバーなど金属電極板に半田を介して半導体チッ
プを接合するものがある。この半田による接合構造は半
導体チップによって発生する熱を逃がす役割と、半導体
チップがその表裏に電極を備えている場合に金属電極板
との間の電気的な接続を行うという役割を有しているの
で、半田の確実な接合状態を確保する必要がある。
【０００３】しかし、一般に銅（Ｃｕ）等を使用した金
属電極板に半田を介して半導体チップを接合したもので
は、半導体チップが発熱したときや環境による雰囲気温
度の上昇、下降が繰り返して発生したとき、半導体チッ
プと金属電極板の線膨張係数の差によって半田に応力が
発生し、半田に亀裂が生じたり、あるいは半導体チップ
自体が割れて機能不良になる恐れがある。上記応力を低
減するためには、ヤング係数の低い半田の層を厚くすれ
ばよいが、接合時に流動性を有する半田の厚さを大きく
するには限度がある。
属電極板に半田を介して半導体チップを接合したもので
は、半導体チップが発熱したときや環境による雰囲気温
度の上昇、下降が繰り返して発生したとき、半導体チッ
プと金属電極板の線膨張係数の差によって半田に応力が
発生し、半田に亀裂が生じたり、あるいは半導体チップ
自体が割れて機能不良になる恐れがある。上記応力を低
減するためには、ヤング係数の低い半田の層を厚くすれ
ばよいが、接合時に流動性を有する半田の厚さを大きく
するには限度がある。
【０００４】この対策として、図１０に示すように金属
電極板１と半導体チップ３の間に線膨張係数が半導体チ
ップ３の材料であるシリコン（Ｓｉ）に近いモリブデン
（Ｍｏ）あるいはタングステン（Ｗ）等を材料とする金
属の緩衝板１００を配置して、金属電極板１と緩衝板１
００の間、及び緩衝板１００と半導体チップ３の間をそ
れぞれ半田４ａ、半田４ｂで接合した実装構造が知られ
ている。図１０の（ａ）は上面図で、（ｂ）は（ａ）に
おけるＥ−Ｅ断面図である。
電極板１と半導体チップ３の間に線膨張係数が半導体チ
ップ３の材料であるシリコン（Ｓｉ）に近いモリブデン
（Ｍｏ）あるいはタングステン（Ｗ）等を材料とする金
属の緩衝板１００を配置して、金属電極板１と緩衝板１
００の間、及び緩衝板１００と半導体チップ３の間をそ
れぞれ半田４ａ、半田４ｂで接合した実装構造が知られ
ている。図１０の（ａ）は上面図で、（ｂ）は（ａ）に
おけるＥ−Ｅ断面図である。
【０００５】これによれば、半導体チップ３と金属電極
板１間の半田の総厚が大きくなるとともに、緩衝板１０
０と半導体チップ３の線膨張係数が近似しているので、
この間の半田４ｂに高い応力がかかることなく、また半
導体チップ３に割れが生じることもない。
板１間の半田の総厚が大きくなるとともに、緩衝板１０
０と半導体チップ３の線膨張係数が近似しているので、
この間の半田４ｂに高い応力がかかることなく、また半
導体チップ３に割れが生じることもない。
【０００６】また、金属電極板１上に複数の半導体チッ
プ３を実装する際には、図１１に示すように、半導体チ
ップ３毎に緩衝板１００ａを設けて実装する方法と、図
１２に示すように、１枚の緩衝板１００ｂの上に複数の
半導体チップ３を実装する方法とが知られている。図１
１の（ａ）は上面図で、（ｂ）は（ａ）におけるＦ−Ｆ
断面図である。図１２の（ａ）は上面図で、（ｂ）は
（ａ）におけるＧ−Ｇ断面図である。
プ３を実装する際には、図１１に示すように、半導体チ
ップ３毎に緩衝板１００ａを設けて実装する方法と、図
１２に示すように、１枚の緩衝板１００ｂの上に複数の
半導体チップ３を実装する方法とが知られている。図１
１の（ａ）は上面図で、（ｂ）は（ａ）におけるＦ−Ｆ
断面図である。図１２の（ａ）は上面図で、（ｂ）は
（ａ）におけるＧ−Ｇ断面図である。
【０００7】
【発明が解決しようとする課題】しかしながら、上述し
たように、金属電極板１上に複数の半導体チップ３を実
装する際、図１１に示す方法では、半導体チップ３毎に
緩衝板１００ａを配置しなければならないため、部品点
数が多くなると共に、実装する際の位置決め作業が煩雑
になってしまうという問題がある。また、図１２に示す
方法では、部品点数の削減、及び位置決め作業の簡素化
は図れるが、緩衝板１００ｂと金属電極板１との接合面
積が大きいために、半田４ａ内の応力が高いという問題
がある。本発明は、このような問題に鑑みてなされたも
ので、部品点数を削減し、また、実装時の位置決め作業
を簡素化できるとともに、半田に高い応力がかからない
半導体実装構造を提供することを目的とする。
たように、金属電極板１上に複数の半導体チップ３を実
装する際、図１１に示す方法では、半導体チップ３毎に
緩衝板１００ａを配置しなければならないため、部品点
数が多くなると共に、実装する際の位置決め作業が煩雑
になってしまうという問題がある。また、図１２に示す
方法では、部品点数の削減、及び位置決め作業の簡素化
は図れるが、緩衝板１００ｂと金属電極板１との接合面
積が大きいために、半田４ａ内の応力が高いという問題
がある。本発明は、このような問題に鑑みてなされたも
ので、部品点数を削減し、また、実装時の位置決め作業
を簡素化できるとともに、半田に高い応力がかからない
半導体実装構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】このため、請求項１記載
の発明は、金属電極板に複数の半導体チップを共通の緩
衝板を介して半田で接合して実装する半導体実装構造で
あって、前記緩衝板において、隣接する前記半導体チッ
プ間の略中央部に当該緩衝板の応力を緩和する応力緩和
部を設けてあるものとした。
の発明は、金属電極板に複数の半導体チップを共通の緩
衝板を介して半田で接合して実装する半導体実装構造で
あって、前記緩衝板において、隣接する前記半導体チッ
プ間の略中央部に当該緩衝板の応力を緩和する応力緩和
部を設けてあるものとした。
【０００９】請求項２記載の発明は、前記緩衝板を上に
凸形状にすることにより前記応力緩和部を形成するもの
とした。
凸形状にすることにより前記応力緩和部を形成するもの
とした。
【００１０】請求項３記載の発明は、前記緩衝板を薄く
することによって前記応力緩和部を形成するものとし
た。
することによって前記応力緩和部を形成するものとし
た。
【００１１】請求項４記載の発明は、前記緩衝板に穴を
開けることにより前記応力緩和部を形成するものとし
た。
開けることにより前記応力緩和部を形成するものとし
た。
【００１２】請求項５記載の発明は、金属電極板に複数
の半導体チップを共通の緩衝板を介して半田で接合して
実装する半導体実装構造であって、前記緩衝板におい
て、前記半導体チップ間の略中央部および半導体チップ
の周囲に当該緩衝板の応力を緩和する応力緩和部を設け
てあるものとした。
の半導体チップを共通の緩衝板を介して半田で接合して
実装する半導体実装構造であって、前記緩衝板におい
て、前記半導体チップ間の略中央部および半導体チップ
の周囲に当該緩衝板の応力を緩和する応力緩和部を設け
てあるものとした。
【００１３】請求項６記載の発明は、請求項５におい
て、前記緩衝板に複数の穴を開けることにより前記応力
緩和部を形成するものとした。
て、前記緩衝板に複数の穴を開けることにより前記応力
緩和部を形成するものとした。
【００１４】請求項７記載の発明は、請求項６におい
て、前記穴のうち、少なくとも一直線上でない３つの穴
は、バーリング加工により形成するものとした。
て、前記穴のうち、少なくとも一直線上でない３つの穴
は、バーリング加工により形成するものとした。
【００１５】
【発明の効果】請求項１記載の発明では、複数の半導体
チップを共通の緩衝板を介して金属電極板に半田で接合
し、この緩衝板における隣接する半導体チップ間の略中
央部に、当該緩衝板の応力を緩和する応力緩和部を設け
ているため、半導体チップ毎に緩衝板を用いるより、部
品点数の削減が図れるとともに、位置決め作業の簡素化
が図れる。さらに、この応力緩和部により緩衝板と金属
電極板との接合部に発生する応力が緩和できるため、半
導体チップ毎に緩衝板を設けた構造と同等の応力緩和効
果を得ることができるとともに、緩衝板と金属電極板の
間に高い応力の発生を防止することができる。
チップを共通の緩衝板を介して金属電極板に半田で接合
し、この緩衝板における隣接する半導体チップ間の略中
央部に、当該緩衝板の応力を緩和する応力緩和部を設け
ているため、半導体チップ毎に緩衝板を用いるより、部
品点数の削減が図れるとともに、位置決め作業の簡素化
が図れる。さらに、この応力緩和部により緩衝板と金属
電極板との接合部に発生する応力が緩和できるため、半
導体チップ毎に緩衝板を設けた構造と同等の応力緩和効
果を得ることができるとともに、緩衝板と金属電極板の
間に高い応力の発生を防止することができる。
【００１６】請求項２記載の発明では、緩衝板を上に凸
形状にして応力緩和部を形成しているため、プレス加工
等により応力緩和部を容易に形成することができる。
形状にして応力緩和部を形成しているため、プレス加工
等により応力緩和部を容易に形成することができる。
【００１７】請求項３記載の発明では、緩衝板を薄くし
て応力緩和部を形成しているため、プレス加工、機械的
な切削等により、応力緩和部を容易に形成することがで
きる。
て応力緩和部を形成しているため、プレス加工、機械的
な切削等により、応力緩和部を容易に形成することがで
きる。
【００１８】請求項４記載の発明では、緩衝板に孔を開
けて応力緩和部を形成しているため、ファインブランキ
ング加工等により応力緩和部を容易に形成することがで
きる。また、緩衝板と金属電極板との間の半田内に発生
する気泡をこの孔を通じて排出することができ、接合強
度のバラツキを低減すると共に、接合信頼性を向上でき
る。
けて応力緩和部を形成しているため、ファインブランキ
ング加工等により応力緩和部を容易に形成することがで
きる。また、緩衝板と金属電極板との間の半田内に発生
する気泡をこの孔を通じて排出することができ、接合強
度のバラツキを低減すると共に、接合信頼性を向上でき
る。
【００１９】請求項５記載の発明では、複数の半導体チ
ップを共通の緩衝板を介して金属電極板に半田で接合
し、この緩衝板における隣接する半導体チップ間の略中
央部および半導体チップ周囲において、当該緩衝板の応
力を緩和する応力緩和部を設けているため、半導体チッ
プ毎に緩衝板を用いるより、部品点数の削減が図れると
ともに、位置決め作業の簡素化が図れる。さらに、この
応力緩和部により緩衝板と金属電極板との接合部に発生
する応力が緩和できるため、半導体チップ毎に緩衝板を
設けた構造と同等の応力緩和効果を得ることができると
ともに、緩衝板と金属電極板の間に高い応力の発生を防
止することができる。
ップを共通の緩衝板を介して金属電極板に半田で接合
し、この緩衝板における隣接する半導体チップ間の略中
央部および半導体チップ周囲において、当該緩衝板の応
力を緩和する応力緩和部を設けているため、半導体チッ
プ毎に緩衝板を用いるより、部品点数の削減が図れると
ともに、位置決め作業の簡素化が図れる。さらに、この
応力緩和部により緩衝板と金属電極板との接合部に発生
する応力が緩和できるため、半導体チップ毎に緩衝板を
設けた構造と同等の応力緩和効果を得ることができると
ともに、緩衝板と金属電極板の間に高い応力の発生を防
止することができる。
【００２０】請求項６記載の発明では、緩衝板に複数の
孔を開けて応力緩和部を形成しているため、ファインブ
ランキング加工等により、応力緩和部を容易に形成する
ことができる。また、この穴により、緩衝板と金属電極
板との間の半田内に発生する気泡を排出することがで
き、接合強度のバラツキを低減すると共に、接合信頼性
を向上できる。
孔を開けて応力緩和部を形成しているため、ファインブ
ランキング加工等により、応力緩和部を容易に形成する
ことができる。また、この穴により、緩衝板と金属電極
板との間の半田内に発生する気泡を排出することがで
き、接合強度のバラツキを低減すると共に、接合信頼性
を向上できる。
【００２１】請求項７記載の発明では、穴のうち、少な
くとも一直線上でない３つの孔をバーリング加工により
形成しているため、このバーリング加工の際に形成され
るフランジにより、緩衝板と金属電極板との間の半田の
厚みを管理することができる。
くとも一直線上でない３つの孔をバーリング加工により
形成しているため、このバーリング加工の際に形成され
るフランジにより、緩衝板と金属電極板との間の半田の
厚みを管理することができる。
【００２２】
【発明の実施の形態】次に、本発明の実施の形態を実施
例により説明する。図１は、第１の実施例の実装構造を
示す図である。（ａ）は上面図で、（ｂ）は（ａ）にお
けるＡ−Ａ断面図である。この実装構造は、積載工程と
半田付け工程を経て実現される。積載工程では、金属電
極板１上にシート状の半田４ａを載せ、その上に緩衝板
１０を載せる。緩衝板１０の上に、半導体チップ３に対
応した大きさのシート状の半田４ｂを載せて、その上
に、さらに半導体チップ３を載せる。金属電極板１は熱
伝導性の良い銅で、緩衝板１０は半導体チップの材料で
あるシリコンに近い線膨張係数のモリブデン（Ｍｏ）あ
るいるタングステン（Ｗ）で構成される。
例により説明する。図１は、第１の実施例の実装構造を
示す図である。（ａ）は上面図で、（ｂ）は（ａ）にお
けるＡ−Ａ断面図である。この実装構造は、積載工程と
半田付け工程を経て実現される。積載工程では、金属電
極板１上にシート状の半田４ａを載せ、その上に緩衝板
１０を載せる。緩衝板１０の上に、半導体チップ３に対
応した大きさのシート状の半田４ｂを載せて、その上
に、さらに半導体チップ３を載せる。金属電極板１は熱
伝導性の良い銅で、緩衝板１０は半導体チップの材料で
あるシリコンに近い線膨張係数のモリブデン（Ｍｏ）あ
るいるタングステン（Ｗ）で構成される。
【００２３】これらの部品が積層された状態で半田付け
炉に通し、半田付け工程を行うが、この際、半田４ａ、
４ｂは共に同じ材料とすることで、融点が同じになるた
め、温度プロファイルが簡単になる。半田付け炉での加
熱によって、半田４ａ、４ｂが融熔し冷却後には、半導
体チップ３、緩衝板１０、金属電極板１が半田によって
接合されて一体となる。半導体チップと金属電極板の間
に半導体チップに近い線膨張係数の緩衝板を用いること
によって、半導体チップと金属電極板の間の線膨張係数
の差に起因する応力を緩衝板で吸収することができる。
この積層工程と半田付け工程は、以下各実施例にも共通
に利用される。
炉に通し、半田付け工程を行うが、この際、半田４ａ、
４ｂは共に同じ材料とすることで、融点が同じになるた
め、温度プロファイルが簡単になる。半田付け炉での加
熱によって、半田４ａ、４ｂが融熔し冷却後には、半導
体チップ３、緩衝板１０、金属電極板１が半田によって
接合されて一体となる。半導体チップと金属電極板の間
に半導体チップに近い線膨張係数の緩衝板を用いること
によって、半導体チップと金属電極板の間の線膨張係数
の差に起因する応力を緩衝板で吸収することができる。
この積層工程と半田付け工程は、以下各実施例にも共通
に利用される。
【００２４】緩衝板１０は図１に示すように、２つの半
導体チップ３の間の中央部に、プレス加工によって上に
突出する凸部１１が形成されている。この凸部１１が応
力緩和部となる。凸部１１を設けることによって、半田
４ａが緩衝板の凸部１１で離れるが、緩衝板との接合面
積としては、半導体チップ毎に緩衝板を設ける従来と同
等で、同等の接合力が得られる。この凸部のバネ効果に
より、半田４ａ内の応力を実装された半導体チップ毎に
分割しているから、緩衝板と金属電極板の間の応力緩和
が図られる。なお、仮に半田が凸部１１に充填したとし
ても、凸部のバネ作用と半田自体のヤング率が小さいこ
とにより、応力緩和の効果が依然として得られる。
導体チップ３の間の中央部に、プレス加工によって上に
突出する凸部１１が形成されている。この凸部１１が応
力緩和部となる。凸部１１を設けることによって、半田
４ａが緩衝板の凸部１１で離れるが、緩衝板との接合面
積としては、半導体チップ毎に緩衝板を設ける従来と同
等で、同等の接合力が得られる。この凸部のバネ効果に
より、半田４ａ内の応力を実装された半導体チップ毎に
分割しているから、緩衝板と金属電極板の間の応力緩和
が図られる。なお、仮に半田が凸部１１に充填したとし
ても、凸部のバネ作用と半田自体のヤング率が小さいこ
とにより、応力緩和の効果が依然として得られる。
【００２５】本実施例は、以上のように構成され、２つ
の半導体チップに対して共通の緩衝板を用いるので、半
導体チップ毎に緩衝板を用いる構成より、部品点数が減
少し、実装時の位置決め作業を簡素化できる。また、上
記のように、応力緩和効果が得られるので、信頼性の高
い実装構造となる。
の半導体チップに対して共通の緩衝板を用いるので、半
導体チップ毎に緩衝板を用いる構成より、部品点数が減
少し、実装時の位置決め作業を簡素化できる。また、上
記のように、応力緩和効果が得られるので、信頼性の高
い実装構造となる。
【００２６】上記実施例では、半田４ａと４ｂは、融点
が同じ材料を用いたが、融点の異なる材料を用いても良
い。例えば、金属電極板が樹脂でモールドされていて、
高温にできない状態においては、緩衝板１０と金属電極
板１の間に低融点の半田、半導体チップ３と緩衝板１０
間に高温半田を用いることができる。このような場合
は、まず半導体チップ３と緩衝板１０間について高温半
田による接合を行ない、次の工程として半導体チップ付
きの緩衝板を樹脂モールドした金属電極板に低融点半田
で接合させれば良い。また逆に、緩衝板１０と金属電極
板１の間を高温半田で接合し、後に半導体チップを低融
点半田で接合し、最後に樹脂等によるモールドを行なう
こともできる。
が同じ材料を用いたが、融点の異なる材料を用いても良
い。例えば、金属電極板が樹脂でモールドされていて、
高温にできない状態においては、緩衝板１０と金属電極
板１の間に低融点の半田、半導体チップ３と緩衝板１０
間に高温半田を用いることができる。このような場合
は、まず半導体チップ３と緩衝板１０間について高温半
田による接合を行ない、次の工程として半導体チップ付
きの緩衝板を樹脂モールドした金属電極板に低融点半田
で接合させれば良い。また逆に、緩衝板１０と金属電極
板１の間を高温半田で接合し、後に半導体チップを低融
点半田で接合し、最後に樹脂等によるモールドを行なう
こともできる。
【００２７】ここで低融点半田とは、最も低くても６３
Ｓｎ−Ｐｂの共晶半田の融点（１８３℃）程度を持つ半
田を指す。融点が低過ぎると、半導体の発熱温度で半田
が溶けてしまうためである。なお、本実施例では、１枚
の緩衝板１０に半導体チップ３を２個実装する構成を示
したが、実装される半導体チップの数量は、これに限ら
ない。複数の半導体チップが同１の緩衝板上に実装され
ており、かつ緩衝板において、実装された各半導体間に
応力を分割できれば良い。さらに、応力緩和部となる凸
部については、実装後であれば、繰返し応力によって破
断しても構わない。すなわち実装の際、複数の半導体が
同一緩衝板に実装できれば良い。
Ｓｎ−Ｐｂの共晶半田の融点（１８３℃）程度を持つ半
田を指す。融点が低過ぎると、半導体の発熱温度で半田
が溶けてしまうためである。なお、本実施例では、１枚
の緩衝板１０に半導体チップ３を２個実装する構成を示
したが、実装される半導体チップの数量は、これに限ら
ない。複数の半導体チップが同１の緩衝板上に実装され
ており、かつ緩衝板において、実装された各半導体間に
応力を分割できれば良い。さらに、応力緩和部となる凸
部については、実装後であれば、繰返し応力によって破
断しても構わない。すなわち実装の際、複数の半導体が
同一緩衝板に実装できれば良い。
【００２８】次に、第２の実施例について説明する。図
２は、第２の実施例を示す図である。この実施例は、前
記実施例における凸部の代わりに、緩衝板１０ａに溝１
２を設けることで、その部位の断面積が小さく変形しや
すいことにより、応力を緩和するようになっている。溝
１２はプレス加工、若しくは機械的な切削（例えば、放
電加工、レーザ加工）、または、エッチングのような化
学的な加工により形成することできる。本実施例によっ
ても、第１の実施例と同様な効果が得られる。
２は、第２の実施例を示す図である。この実施例は、前
記実施例における凸部の代わりに、緩衝板１０ａに溝１
２を設けることで、その部位の断面積が小さく変形しや
すいことにより、応力を緩和するようになっている。溝
１２はプレス加工、若しくは機械的な切削（例えば、放
電加工、レーザ加工）、または、エッチングのような化
学的な加工により形成することできる。本実施例によっ
ても、第１の実施例と同様な効果が得られる。
【００２９】図３は、第３の実施例を示す図である。
（ａ）は上面図で、（ｂ）は（ａ）におけるＢ−Ｂ断面
図である。この実施例では、緩衝板１０ｂにおいて、２
つの半導体チップ３の間の中央部に複数の貫通穴１３を
開けてある。貫通穴をあけることにより、その部位の断
面積が小さくなり、変形しやすくなっている。これらの
複数の貫通穴１３が応力緩和部を構成している。
（ａ）は上面図で、（ｂ）は（ａ）におけるＢ−Ｂ断面
図である。この実施例では、緩衝板１０ｂにおいて、２
つの半導体チップ３の間の中央部に複数の貫通穴１３を
開けてある。貫通穴をあけることにより、その部位の断
面積が小さくなり、変形しやすくなっている。これらの
複数の貫通穴１３が応力緩和部を構成している。
【００３０】貫通穴１３を設けることにより、半田付け
時に、緩衝板１０ｂと金属電極板１の間の半田４ａ内に
発生する気泡を排出することができるから、接合強度の
バラツキが低減し、接合信頼性が向上し、また上記実施
例と同様に、応力緩和の効果が得られる。応力緩和部
は、貫通穴で形成されるため、深さ方向に注意すること
なく加工することができるから、加工しやすい効果も得
られる。
時に、緩衝板１０ｂと金属電極板１の間の半田４ａ内に
発生する気泡を排出することができるから、接合強度の
バラツキが低減し、接合信頼性が向上し、また上記実施
例と同様に、応力緩和の効果が得られる。応力緩和部
は、貫通穴で形成されるため、深さ方向に注意すること
なく加工することができるから、加工しやすい効果も得
られる。
【００３１】図４は、第４の実施例を示す図である。
（ａ）は上面図で、（ｂ）は（ａ）におけるＣ−Ｃ断面
図である。この実施例では、図５に示す緩衝板１０ｃが
用いられる。この緩衝板１０ｃは、半導体チップの実装
部位１６を残し、その周囲の全面に多数の貫通穴１５を
設けている。この緩衝板を用いて実装する際に、貫通穴
１５が緩衝板下に発生する気泡が抜ける経路となる。こ
れらの貫通穴１５が、応力緩和部を構成している。
（ａ）は上面図で、（ｂ）は（ａ）におけるＣ−Ｃ断面
図である。この実施例では、図５に示す緩衝板１０ｃが
用いられる。この緩衝板１０ｃは、半導体チップの実装
部位１６を残し、その周囲の全面に多数の貫通穴１５を
設けている。この緩衝板を用いて実装する際に、貫通穴
１５が緩衝板下に発生する気泡が抜ける経路となる。こ
れらの貫通穴１５が、応力緩和部を構成している。
【００３２】半導体チップの実装部位に、貫通穴を設け
ないことで、半導体チップと緩衝板間の半田が金属電極
板側へ流出することを防いでいると共に、緩衝板の本来
の役割である半導体チップと金属電極間に発生する応力
を緩和させている。本実施例では、半導体チップの間の
中央部を含めて、周囲全体に貫通穴を設けることによ
り、気泡をより効果的に排出することができるととも
に、応力の緩和が半導体チップ部位以外の全体で行わ
れ、一層、応力の緩和が図られる。
ないことで、半導体チップと緩衝板間の半田が金属電極
板側へ流出することを防いでいると共に、緩衝板の本来
の役割である半導体チップと金属電極間に発生する応力
を緩和させている。本実施例では、半導体チップの間の
中央部を含めて、周囲全体に貫通穴を設けることによ
り、気泡をより効果的に排出することができるととも
に、応力の緩和が半導体チップ部位以外の全体で行わ
れ、一層、応力の緩和が図られる。
【００３３】図６は、第５の実施例を示す図である。
（ａ）は上面図で、（ｂ）は（ａ）におけるＤ−Ｄ断面
図である。本実施例では、図７に示す緩衝板１０ｄが用
いられる。緩衝板１０ｄでは、半導体チップが占める部
位ｄの周囲に、複数の貫通穴が設けられている。貫通穴
は、図８に示すバーリング加工による貫通穴１７と図９
に示すファインブランキングによる貫通穴１８が交互に
形成されている。
（ａ）は上面図で、（ｂ）は（ａ）におけるＤ−Ｄ断面
図である。本実施例では、図７に示す緩衝板１０ｄが用
いられる。緩衝板１０ｄでは、半導体チップが占める部
位ｄの周囲に、複数の貫通穴が設けられている。貫通穴
は、図８に示すバーリング加工による貫通穴１７と図９
に示すファインブランキングによる貫通穴１８が交互に
形成されている。
【００３４】バーリング加工による貫通穴１７は、図８
に示すように、フランジ２０の高さが実装時の半田厚み
分と対応しているため、図６の（ｂ）に示すように、緩
衝板１０ｄと金属電極板１の間の半田４ａの厚さを管理
することができる。ファインブランキングによる貫通穴
１８が半田付け時の気泡排出の役割を果たすので、接合
強度のバラツキを低減し、接合信頼性が向上する。本実
施例によっても、上記と同様に、応力の緩和が図られ
る。
に示すように、フランジ２０の高さが実装時の半田厚み
分と対応しているため、図６の（ｂ）に示すように、緩
衝板１０ｄと金属電極板１の間の半田４ａの厚さを管理
することができる。ファインブランキングによる貫通穴
１８が半田付け時の気泡排出の役割を果たすので、接合
強度のバラツキを低減し、接合信頼性が向上する。本実
施例によっても、上記と同様に、応力の緩和が図られ
る。
【図１】実施例における半導体実装構造を示す図であ
る。
る。
【図２】第２の実施例を示す図である。
【図３】第３の実施例を示す図である。
【図４】第４の実施例を示す図である。
【図５】第４の実施例における緩衝板の構成を示す図で
ある。
ある。
【図６】第５の実施例を示す図である。
【図７】第５の実施例における緩衝板の構成を示す図で
ある。
ある。
【図８】バーリング加工による貫通穴を示す図である。
【図９】ファインブランキングによる貫通穴を示す図で
ある。
ある。
【図１０】従来例を示す図である。
【図１１】他の従来例を示す図である。
【図１２】他の従来例を示す図である。
１ 金属電極板
３ 半導体チップ
４ａ、４ｂ 半田
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ 緩衝板
１１ 凸部
１２ 溝
１３ 貫通穴
１５ 貫通穴
１６ 実装部位
１７ バーリング加工による貫通穴
１８ ファインブランキングによる貫通穴
２０ フランジ
Claims (7)
- 【請求項１】 金属電極板に複数の半導体チップを共通
の緩衝板を介して半田で接合して実装する半導体実装構
造であって、前記緩衝板において、隣接する前記半導体
チップ間の略中央部に当該緩衝板の応力を緩和する応力
緩和部を設けてあることを特徴とする半導体実装構造。 - 【請求項２】 前記応力緩和部は、前記緩衝板を上に凸
形状にすることにより形成することを特徴とする請求項
１記載の半導体実装構造。 - 【請求項３】 前記応力緩和部は、前記緩衝板を薄くす
ることによって形成することを特徴とする請求項１記載
の半導体実装構造。 - 【請求項４】 前記応力緩和部は、前記緩衝板に穴を開
けることにより形成することを特徴とする請求項１記載
の半導体実装構造。 - 【請求項５】 金属電極板に複数の半導体チップを共通
の緩衝板を介して半田で接合して実装する半導体実装構
造であって、前記緩衝板において、前記半導体チップ間
の略中央部および半導体チップの周囲に当該緩衝板の応
力を緩和する応力緩和部を設けてあることを特徴とする
半導体実装構造。 - 【請求項６】 前記応力緩和部は、前記緩衝板に複数の
穴を開けることにより形成することを特徴とする請求項
５記載の半導体実装構造。 - 【請求項７】 前記穴のうち、少なくとも一直線上でな
い３つの穴は、バーリング加工により形成することを特
徴とする請求項６記載の半導体実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241192A JP2003059951A (ja) | 2001-08-08 | 2001-08-08 | 半導体実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241192A JP2003059951A (ja) | 2001-08-08 | 2001-08-08 | 半導体実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003059951A true JP2003059951A (ja) | 2003-02-28 |
Family
ID=19071685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241192A Withdrawn JP2003059951A (ja) | 2001-08-08 | 2001-08-08 | 半導体実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003059951A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118578A (ja) * | 2008-11-14 | 2010-05-27 | Sumitomo Electric Ind Ltd | パワーモジュール |
| JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
| WO2016031381A1 (ja) * | 2014-08-25 | 2016-03-03 | トヨタ自動車株式会社 | 半導体装置 |
-
2001
- 2001-08-08 JP JP2001241192A patent/JP2003059951A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010118578A (ja) * | 2008-11-14 | 2010-05-27 | Sumitomo Electric Ind Ltd | パワーモジュール |
| JP2014107489A (ja) * | 2012-11-29 | 2014-06-09 | Toyota Motor Corp | 半導体装置 |
| WO2016031381A1 (ja) * | 2014-08-25 | 2016-03-03 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072240A (en) | Semiconductor chip package | |
| JP4803088B2 (ja) | 熱電モジュールおよびその製造方法 | |
| CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| EP1041715B1 (en) | Electronic component | |
| JPH11354677A (ja) | 半導体装置の実装構造および実装方法 | |
| JP5657145B2 (ja) | 半導体装置 | |
| EP2698817B1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP2014146645A (ja) | 半導体装置 | |
| JP7437582B2 (ja) | パワー半導体チップ上の材料減少金属板 | |
| JP2003059951A (ja) | 半導体実装構造 | |
| JP6406996B2 (ja) | 半導体装置 | |
| JP2006196765A (ja) | 半導体装置 | |
| JP2008288327A (ja) | 半導体装置及びその製造方法 | |
| WO2019135284A1 (ja) | 半導体装置 | |
| WO2022033547A1 (en) | Double side cooling power package | |
| JP5127617B2 (ja) | 半導体装置 | |
| JP4600130B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007207906A (ja) | 半導体集積回路および半導体集積回路の製造方法 | |
| JP4207791B2 (ja) | 半導体装置 | |
| JP2021027211A (ja) | 電子装置 | |
| WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP4723312B2 (ja) | 半導体チップおよび半導体装置 | |
| JP2005252314A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |