JP2003051616A - 発光装置 - Google Patents

発光装置

Info

Publication number
JP2003051616A
JP2003051616A JP2001235793A JP2001235793A JP2003051616A JP 2003051616 A JP2003051616 A JP 2003051616A JP 2001235793 A JP2001235793 A JP 2001235793A JP 2001235793 A JP2001235793 A JP 2001235793A JP 2003051616 A JP2003051616 A JP 2003051616A
Authority
JP
Japan
Prior art keywords
light emitting
chip
drive control
control element
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001235793A
Other languages
English (en)
Other versions
JP3659407B2 (ja
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001235793A priority Critical patent/JP3659407B2/ja
Priority to US10/211,736 priority patent/US7289089B2/en
Publication of JP2003051616A publication Critical patent/JP2003051616A/ja
Application granted granted Critical
Publication of JP3659407B2 publication Critical patent/JP3659407B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Abstract

(57)【要約】 【課題】 画素密度等の素子密度の向上を実現するこ
とができると共に、チップサイズを必要以上に小さくす
ることなしに配線用のビア径を大きくして接続信頼性を
高くし、歩留りを向上させ、かつチップ（又は素子）面
積を大きくしてボンディングなどのハンドリングを容易
化してチップ（又は素子）のアライメント精度の要求仕
様を低くした画像表示装置を提供すること。 【解決手段】 ＧａＮ系半導体発光素子等の発光素子
１１を樹脂に埋設してなるチップ５０に、発光素子１１
に接続された外部端子５８、５９が設けられ、かつ発光
素子１１の駆動制御用の画素用トランジスタ等の駆動制
御素子５５が、チップ５０と少なくとも部分的に重なり
合った状態で外部端子５８、５９に接続されている画像
表示装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像表示装置等に
好適な発光装置に関するものである。
【０００２】
【従来の技術】従来、画像表示装置の光源や画素に発光
ダイオード（ＬＥＤ）が用いられているが、例えば図１
０に示すように、ＬＥＤモジュール２を基体１上に二次
元的に配置して固定した後、各ＬＥＤモジュール２のア
ノード電極３及びカソード電極４をワイヤボンディング
やハンダ付けにより基体１上の配線に接続している。
【０００３】このような画像表示装置１０では、ＬＥＤ
モジュール２としてウエーハから切り出したＬＥＤチッ
プを１画素分として使用し、例えば数十万画素の画面を
形成しているが、モジュールの占有面積が大きくてその
面密度を高められない。
【０００４】図１１には、各ＬＥＤモジュール２、例え
ば２Ｒ（赤色発光用）、２Ｇ（緑色発光用）及び２Ｂ
（青色発光用）を基板１の面に配置し、これらを駆動制
御するための画素用トランジスタ５を同一面上の異なる
位置に接続固定し、配線（ワイヤボンディングも含
む。）６、７によって所定の制御信号等を供給してい
る。これでは、ＬＥＤモジュール２のみならず、画素用
トランジスタ５の占有面積によって画素密度が上らず、
また画素用トランジスタ５を画像領域の周辺に配置して
も、配線領域の確保等により結果的に画素密度の向上に
限度があることになる。
【０００５】
【発明に至る経過】本出願人は、図１０に示した画像表
示装置に対し、単位面積当りの半導体発光素子の占有面
積を小さくし、また配線を単純化させ、コストを格段に
低下させた表示装置を特願２００１−６７２３８等にお
いて既に提起した。
【０００６】この表示装置（以下、先願発明と称す
る。）は、例えば図１２に示す構造からなっている。即
ち、エポキシ樹脂からなる第１絶縁層２１に埋め込んだ
ＧａＮ系半導体発光素子１１を表示パネルとなる透明な
基体３１の面に所定ピッチで配置して固定するが、この
場合、基体３１の上面に設けられた接続用電極３２−３
２間に半導体発光素子１１を透明接着剤３３で固定した
後、これらの全面を覆うようにエポキシ樹脂溶液を塗布
し、乾燥、加熱硬化させてエポキシ樹脂からなる第２絶
縁層３４を形成する。
【０００７】そして、この状態において、第２絶縁層３
４の上面から、内部の半導体発光素子１１の引き出し電
極１８ｄと、基体３１の上面の接続用電極３２とにそれ
ぞれ至る接続孔３５、３６を設けると共に、第２絶縁層
３４の上面からＧａＮ系半導体発光素子１１の引き出し
電極１９ｄに至る接続孔３７を設けた後、全面にアルミ
ニウムの蒸着又はスパッタリングを行い、フォトリソグ
ラフィによってパターニングし、半導体発光素子１１の
後記のｐ電極１８は導電層３８を介して基体３１の面上
において接続用電極３２に、また後記のｎ電極１９は導
電層３９を介して第２絶縁層３４の上面に導き、更にそ
れぞれ駆動制御回路に接続する。
【０００８】このように、半導体発光素子１１を第１絶
縁層２１に埋め込んだ状態で、所定間隔を置いてパネル
面となる基体３１の面に配置して固定し、これらを第２
絶縁層３４で覆って電極１８ｄ、１９ｄを引き出してい
るので、表示装置の単位面積当りの半導体発光素子の占
める面積が小さくなり、また配線を単純化させ、コスト
を格段に低下させることができる。
【０００９】しかも、微小な寸法形状としたＧａＮ系半
導体発光素子１１を第１絶縁層２１に埋め込んで見掛け
サイズの大きい半導体発光素子１１とすることによっ
て、ハンドリングを容易化できる上に、第１絶縁層２１
の上面に比較的大きい面積の引き出し電極１８ｄ、１９
ｄを設けることができるので、第２絶縁層３４からの電
極の引き出しを容易に行えるという利点もある。
【００１０】なお、上記のＧａＮ系半導体発光素子１１
は、図１３（Ａ）の断面図、図１３（Ｂ）の平面図に示
す構造からなっている。これを製造するには、例えば、
図示省略したサファイア基板の（０００１）面に温度５
００℃でＡｌ又はＧａＮ等のバッファ層、続いて１００
０℃でシリコンをドーピングしたｎ型の窒化ガリウム
（ＧａＮ：Ｓｉ）層１２を平板状に成長させ、更にこの
上に設けたＳｉＯ2又はＳｉＮマスク１３の開口部に１
０００℃でシリコンをドーピングしたｎ型の窒化ガリウ
ムを結晶成長させることにより、六角錐形状のｎ型半導
体（ＧａＮ：Ｓｉ）層１４を形成する。
【００１１】そして、この六角錐の（１−１０１）面及
びこれに等価な傾斜面上に、成長温度を下げてＩｎＧａ
Ｎからなる活性層１５を形成し、更にこの上にマグネシ
ウムをドーピングしたｐ型の窒化ガリウム（ＧａＮ：Ｍ
ｇ）層１６を成長させた後、その表層部のｐ型（Ｇａ
Ｎ：Ｍｇ）層１６にＮｉ／Ａｕを蒸着して発光の反射面
ともなるｐ電極１８を形成し、また平板状の下地部（Ｇ
ａＮ：Ｓｉ）１２の上面のマスク１３に開口を開け、Ｔ
ｉ／Ａｕを蒸着してｎ電極１９を形成する。
【００１２】このようにして得られる半導体発光素子１
１はサファイア基板から剥離した後、支持体上に設けた
第１絶縁層２１中に埋め込み、これを透明支持体上に剥
離転写し、各電極１８ｄ、１９ｄを形成する。更に、半
導体発光素子１１が略中央部に位置するように、第１絶
縁層２１を所定サイズでダイシングしてチップ化し、透
明支持体側からのレーザービームの照射によって接着剤
を劣化させて、半導体発光素子１１を第１絶縁層２１に
埋め込んだチップ４０を透明支持体から分離する。この
チップ４０は、上記したように透明基体３１に固定した
後、第２絶縁層３４を形成し、更に上記した方法で表示
装置４１を作製する。なお、半導体発光素子１１は、Ｌ
ＥＤからなっているが、これ以外にも半導体レーザー等
であってもよい（以下、同様）。
【００１３】このようにプラスチックに埋め込んで見掛
けのサイズを大きくした半導体発光素子１１は、引き出
し電極１８ｄ、１９ｄを駆動回路に接続し、電流を注入
することにより、下地層１２又は透明基体３１の側へ青
色の光３０を放射する表示装置として作動させることが
できる。
【００１４】なお、上記の半導体発光素子１１は、例え
ばｐ型半導体とｎ型半導体との接合面に順方向に電流を
注入した時にキャリアである電子と正孔とが再結合して
発光するものであればよく、半導体発光素子の構成材料
は特に限定されない。このような発光性半導体材料とし
ては、青色発光用の窒化ガリウム（ＧａＮ）、緑色発光
用のリン化ガリウム（ＧａＰ）、赤色発光用のヒ化リン
化ガリウム（ＧａＡｓＰ）、ヒ化アルミニウムガリウム
（ＡｌＧａＡｓ）等のガリウム系の化合物半導体、セレ
ン化亜鉛（ＺｎＳｅ）、シリコンカーバイド（ＳｉＣ）
等、公知の半導体であってよい。
【００１５】このような各種の半導体発光素子の材料と
なる化合物半導体は、有機金属化合物気相成長法（ＭＯ
ＣＶＤ法）、分子線エピタキシー法（ＭＢＥ法）、ハイ
ドライド気相成長法（ＨＶＰＥ法）などによって製造可
能であるが、ハンドリングが可能である限り、なるべく
微小な寸法形状とすることが望ましい。こうした微小な
半導体発光素子は、化合物半導体のウエーハからチップ
状に切り出すよりも、例えばサファイア基板上で化合物
半導体を選択的に結晶成長させることによって比較的容
易に得られる。この選択的な結晶成長によって、下端面
の一辺の寸法が１００〜２００μｍ程度又はそれ以下、
例えば１０〜５０μｍ程度のサイズの半導体発光素子を
得ることができる。必要によっては、結晶成長させた後
に、立体形状を調整するための加工処理を施してもよ
い。
【００１６】そして、この微小な半導体発光素子のｐ型
半導体には、例えばＮｉ／Ａｕを蒸着してｐ電極を形成
し、またｎ型半導体には、例えばＴｉ／Ａｕを蒸着して
ｎ電極を形成する。これらの電極を形成した微小な半導
体発光素子はそのまま基体面に配置して固定してもよい
が、半導体発光素子を特に微小な形状とし、上述したよ
うにその周囲を第１絶縁層で覆うことにより、見掛け上
のサイズを大にしてハンドリングを容易化することがで
きる。
【００１７】また、透明な基体面に配置して固定する半
導体発光素子１１は、その形状によって、基体面側、即
ち半導体発光素子の下端面側への発光光の輝度を向上さ
せることが可能である。半導体発光素子１１の発光領域
（活性層）からの発光のうち、発光領域から上方へ向か
う光は上端部の電極面等を反射面として下端面側へ向か
う光とし得るが、下端面に垂直な側面へ向う光は側面で
反射させても下端面へ向かう光とはなりにくいので、半
導体発光素子は下端面となす角度が４５±２０度の範囲
内にある傾斜面を有することが望ましい。このような傾
斜面に反射面を設けることにより、側方へ向かう発光成
分を反射させて効果的に下端面側へ向かう光とすること
ができる。
【００１８】この傾斜面は、片側斜面、両側斜面、方形
斜面であってもよい。更には、半導体発光素子が角錐形
状又は角錐台形状を有することが望ましい。角錐、角錐
台及び多角錐台にあっては、上面も反射面とすることに
より、半導体発光素子の発光を一層効果的に下端面側へ
向けることができる。ここで言う角錐又は角錐台には、
三角錐、四角錐、五角錐、六角錐から、円錐に近似した
多角錐等の各種の角錐と、それらに対応する角錐台が含
まれる。
【００１９】また、上記の第１絶縁層２１及び第２絶縁
層３４等の絶縁層に使用する材料は、有機物又は無機物
の何れであってもよく、その種類、形成方法は特に限定
されないが、無機物のＳｉＯ2やＳｉ3Ｎ4を採用する場
合には、ＣＶＤ法（化学的気相成長法）や蒸着又はスパ
ッタリング法を適用するが、有機物であるエポキシ樹
脂、ポリイミド樹脂、合成ゴム等の高分子化合物を採用
する場合には、簡易な塗布法によって基体面が大面積の
場合にも容易に形成することができ、表示装置を低コス
ト化することが可能である。塗布による絶縁層として
は、スピンオングラス法によるガラス膜も使用し得る。
【００２０】
【発明が解決しようとする課題】しかしながら、先願発
明は、上記した如き特長を有しているが、なお改善すべ
き問題点が存在することが判明した。
【００２１】即ち、上記の半導体発光素子１１を埋め込
んだチップ（ＬＩＰ）４０は、これを駆動制御するため
の画素用トランジスタ（図１１中のトランジスタ５に相
当するが、図示省略）と互いに異なる位置にて基体３１
の同一面上に配置されているので、上述したと同様に、
画素用トランジスタの占有面積によって画素密度がそれ
程上がらないことがあり、また画素用トランジスタを画
像領域の周辺に配置しても、配線領域の確保等により結
果的に画素密度の向上に限度があることになる。
【００２２】また、表示装置のパネル面積（画像部の面
積）に制約があるため、画素用トランジスタの占有面積
によって、各チップ４０のサイズを縮小させざるを得な
いことがある。このために、上記の接続孔３５、３７の
径（ビア径）が小さくなり、各チップ又は素子の固定
（ボンディング）時のアライメント精度を高くしなけれ
ばならず、かつ絶縁層２１、３４の熱膨張、収縮などに
よって応力が発生し、接続孔（ビア）３５、３７にスト
レスが生じ、或いは断線を引き起こす可能性がある。
【００２３】そこで、本発明の目的は、上記の先願発明
とは異なる構造によってそれと同等の特長と共に画素密
度等の素子密度の向上を実現することができる上に、チ
ップサイズを必要以上に小さくすることなしに配線用の
ビア径を大きくして接続信頼性を高くし、歩留りを向上
させ、かつチップ（又は素子）面積を大きくしてボンデ
ィングなどのハンドリングを容易化し、チップ（又は素
子）のアライメント精度の要求仕様を低くした発光装
置、更には各チップ（又は素子）と画素用トランジスタ
等の駆動制御素子を配置し易い両面発光装置を提供する
ことにある。
【００２４】
【課題を解決するための手段】即ち、本発明は、ＧａＮ
系半導体発光素子等の発光素子を樹脂等に埋設してなる
チップに、前記発光素子に接続された外部端子が設けら
れ、かつ前記発光素子の駆動制御用の画素用トランジス
タ等の駆動制御素子が、前記チップと少なくとも部分的
に重なり合った状態で前記外部端子に接続されている、
発光装置（以下、本発明の第１の発光装置と称する。）
に係るものである。
【００２５】本発明の第１の発光装置によれば、前記発
光素子を埋設した前記チップと前記駆動制御素子とが少
なくとも部分的に重なり合っているので、これらを３次
元的に配置することができることから、チップ（又は素
子）サイズを大きくして配線用ビア径を大きくすること
が可能となり、これによって、接続信頼性が高くなり、
歩留りが向上し、かつチップ又は（素子）面積を大きく
して、ボンディングなどのハンドリング及びボンディン
グ率を向上させて歩留りを良好とし、チップ（又は素
子）のアライメント精度の要求仕様を低くすることがで
きる。
【００２６】しかも、前記発光素子を埋設してチップ化
し、このチップに設けた外部端子に接続すると共に、こ
の外部端子に前記駆動制御素子を接続しているので、表
示装置の単位面積当りの前記発光素子の占める面積が小
さくなり、また配線を単純化させ、コストを格段に低下
させることができる。
【００２７】そして、微小な寸法形状とした前記発光素
子を埋め込んで見掛けサイズの大きいチップとすること
によって、ハンドリングを容易化できる。
【００２８】本発明はまた、ＧａＮ系半導体発光素子
（ＬＥＤ、半導体レーザー等を含む。）等の発光素子を
埋設してなるチップに、前記発光素子に接続された外部
端子が設けられ、かつ前記発光素子の駆動制御用の画素
用トランジスタ等の駆動制御素子が、前記チップよりも
小さくて前記チップに包含される状態で絶縁層上に固定
されており、前記絶縁層上に設けられた電極端子に前記
チップの前記外部端子と前記駆動制御素子とがそれぞれ
接続されている、発光装置（以下、本発明の第２の発光
装置と称する。）も提供するものである。
【００２９】本発明の第２の発光装置によれば、前記駆
動制御素子が、前記発光素子を埋設した前記チップより
も小さくて、前記チップに包含される状態で前記絶縁層
上に固定されているので、前記チップと前記駆動制御素
子とを３次元的に配置できることから、本発明の第１の
発光装置と同様に、チップ（又は素子）サイズを大きく
して配線用ビア径を大きくすることが可能となり、これ
によって、接続信頼性が高くなり、歩留りが向上し、か
つチップ又は（素子）面積が大きくしてボンディングな
どのハンドリングを向上させて歩留りを良好とし、チッ
プ（又は素子）のアライメント精度の要求仕様を低くす
ることができる。
【００３０】しかも、前記発光素子を埋設してチップ化
し、このチップに設けた前記外部端子と前記駆動制御素
子とを前記絶縁層上の前記電極端子にそれぞれ接続して
いるので、表示装置の単位面積当りの前記発光素子の占
める面積が小さくなり、また配線を単純化させ、コスト
を格段に低下させることができる。そして、前記駆動制
御素子は微小サイズにできるため、前記発光素子からの
発光光は前記チップ側からだけでなく、前記絶縁層側か
らも導出でき、画像表示面を両側に有する両面画像表示
装置を提供することができ、タイリングし易い構造を形
成することができる。
【００３１】また、微小な寸法形状とした前記発光素子
を埋め込んで見掛けサイズの大きいチップとすることに
よって、ハンドリングを容易化できる。
【００３２】
【発明の実施の形態】本発明の第１の発光装置において
は、前記駆動制御素子が、フェイスアップ又はフェイス
ダウン方式で前記チップと重なり合って接続されていて
よい。
【００３３】また、駆動回路基板等の基板上に前記駆動
制御素子が固定され、この上に前記チップが接続固定さ
れていると、このチップの側から発光光を取り出せて、
画像表示面とすることができ、かつ前記チップのリペア
（修理）等が容易となり、また基板上に前記チップが固
定され、この上に前記駆動制御素子が接続固定されてい
ると、前記基板側からも発光光を取り出せて、画像表示
面とすることができる。後者の場合は、前記基板を透光
性の材質で形成する。
【００３４】本発明の第２の発光装置においては、前記
発光素子と前記駆動制御素子とが互いに重なり合わない
位置に配置されていると、前記絶縁層を透光性にするこ
とによって、チップ側及び絶縁層側（特に駆動回路基板
側）の双方からそれぞれ発光光を取り出すことができ、
かつ前記チップと前記駆動制御素子との位置決め（又は
タイリング）も容易となる。
【００３５】この場合、前記駆動制御素子が、前記電極
端子と前記チップの前記外部端子との接続位置とは異な
る位置に固定され、前記電極端子にワイヤ等の導体によ
って接続されてよい。
【００３６】そして、前記絶縁層上に前記駆動制御素子
が固定され、この上方に前記チップが配置されている
と、前記チップのリペア（修理）等が容易となる。ま
た、前記絶縁層上に前記チップが固定され、この上方に
前記駆動制御素子が配置されていてよい。
【００３７】本発明の第１の発光装置及び第２の発光装
置のいずれにおいても、前記駆動制御素子又は前記チッ
プの少なくとも側面が絶縁層によって覆われ、この絶縁
層上に前記駆動制御素子又は前記チップと接続された配
線が延設されているのがよい。
【００３８】また、互いに異なる発光色を生じる発光素
子を用いる場合、これらをそれぞれ埋設した複数のチッ
プが、前記駆動制御素子と重なり合った状態で並置若し
くは積層され、前記駆動制御素子にそれぞれ接続されて
いると、複数のチップを位置ずれしないで配置すること
ができ、マルチカラー又はフルカラーの画像表示用とし
て好適となる。
【００３９】また、前記発光素子は、窒化ガリウム系半
導体等からなるＬＥＤ、半導体レーザー等の半導体発光
素子であって、透光性のある樹脂中に埋設されるのがよ
い。
【００４０】なお、本発明の第１及び第２の発光装置
は、画像表示装置又は光源装置として構成されることが
できる。
【００４１】次に、本発明の好ましい実施の形態を図面
参照下に具体的に説明する。
【００４２】第１の実施の形態 本実施の形態では、図１に示すように、ガラス製、プラ
スチック製等の駆動回路基板（配線基板）５１に画素制
御用の駆動トランジスタ５５をダイボンディング材６０
によってフェイスアップでダイボンディングし、その上
に絶縁層６１を形成して積層配線を施し、各パッド６
２、６３、６４をそれぞれ形成する。これらのパッドは
いずれも再配線用として形成され、図２に示すように、
信号線（ｐ電極）用のパッド６２、アドレス線又は電源
線又はグランド線用のパッド６３、ｎ電極用のパッド６
４とする。トランジスタ５５の周囲は絶縁層６５によっ
て囲み、この上に各パッド６２、６３から延設されて複
数のトランジスタ同士を接続するライン６６、６７、６
８、６９をそれぞれ形成する。
【００４３】そして、半導体発光素子１１（ＬＥＤ）が
埋め込まれている樹脂からなるチップ５０をフェイスダ
ウンで駆動トランジスタ５５に重なり合うように接続す
る。この場合、樹脂のチップ５０には、バンプ７０、７
１が形成されており、これらを駆動トランジスタ５５の
パッド６２、６４に接続する。この接続は、ＡＣＦ（異
方性導電フィルム）接続や超音波接合により行ってもよ
い。この接続後は、アンダーフィル材７２で封止してよ
い。なお、チップ５０を仮接合した時に、半導体発光素
子１１に駆動トランジスタ５５から電流を供給して発光
光８０を発生させ、その点灯チェックを行い、不良のチ
ップのリペアをアンダーフィル材７２の充填前に行うこ
とができるが、これは、チップ５０を駆動トランジスタ
５５上に配置しているので容易に行える。
【００４４】図２には、フルカラー用として、例えばＲ
（赤色）用の半導体発光素子１１Ｒ、Ｇ（緑色）用の半
導体発光素子１１Ｇ、Ｂ（青色）用の半導体発光素子１
１Ｂをそれぞれ埋設した各樹脂チップ５０Ｒ、５０Ｇ、
５０Ｂを共通の画素制御用駆動トランジスタ５５上に平
面的に並置した状態を示している。
【００４５】図３には、図１及び図２に示した発光単位
（ユニット）８２の多数個を共通の基板（図示せず）上
にマトリクス状に配列した画像表示装置８１を示す（但
し、上記した絶縁層６５、アンダーフィル材７２等は図
示省略している）。
【００４６】上記したＬＩＰ５０は、図４〜図５に示す
プロセスフローによって製造可能である。
【００４７】まず、図４（１）に示すように、例えば図
１３に示した如くエポキシ樹脂からなる第１絶縁層２１
に埋め込んだＧａＮ系半導体発光素子１１を表示パネル
となる透明な基体３１の面に所定ピッチで配置して固定
する。この場合、基体３１の上面に半導体発光素子１１
を透明接着剤３３で固定する。
【００４８】次いで、図４（２）に示すように、第１絶
縁層２１を介して引き出しｐ電極１８ｄ、引き出しｎ電
極１９ｄを形成し、更に図５（３）に示すように、全面
を覆うようにエポキシ樹脂溶液を塗布し、乾燥、加熱硬
化させてエポキシ樹脂からなる第２の絶縁層３４を形成
する。
【００４９】そして、この状態において、図５（４）に
示すように、第２絶縁層３４の上面から、内部の半導体
発光素子１１の引き出し電極１８ｄと、引き出し電極１
９ｄとにそれぞれ至る接続孔３５、３７を設けた後、全
面にアルミニウムの蒸着又はスパッタリングを行い、フ
ォトリソグラフィによってパターニングし、半導体発光
素子１１のｐ電極１８は外部端子（パッド）５８に、ま
たｎ電極１９は外部端子（パッド）５９に導く。
【００５０】こうしてＬＩＰ５０を作製した後、外部接
続端子５８、５９に例えばはんだバンプ７０、７１を付
着させ、更に図１に示したように、基板５１上に固定さ
れた駆動トランジスタ５５のパッド６２、６４に対しフ
ェイスダウンで接合し、両者を接続固定して、発光単位
８２を作製する。
【００５１】なお、上記の半導体発光素子１１、第１絶
縁層２１、第２絶縁層３４等の絶縁層の構成材料や形成
方法、形状、構造等は、図１２及び図１３で述べたもの
と同様であるのがよいが、異なるものであってもよい。
【００５２】上記したように、本実施の形態によれば、
半導体発光素子１１を埋設した樹脂チップ５０を駆動ト
ランジスタ５５上に重ね合せて接続しているので、これ
らを３次元的に配置することができることから、駆動ト
ランジスタ５５の占有面積を実質的になくし、これに対
応して画素密度を向上させると共に、各チップ５０のサ
イズを大きくしても高画素密度を保持できることにな
る。
【００５３】この結果、上記の接続孔３５、３７の径
（ビア径）を大きくすることができるので、各電極１８
ｄ、１９ｄと外部端子５８、５９との接続信頼性が高く
なり、歩留りが向上する。そして、チップ又は（素子）
面積を大きくして、ボンディングなどのハンドリング及
びボンディング率を向上させて歩留りを良好とし、チッ
プ（又は素子）のアライメント精度の要求仕様を低くす
ることができる。
【００５４】しかも、半導体発光素子１１を埋設してチ
ップ化し、このチップ５０に設けた外部端子５８、５９
に接続すると共に、これらの外部端子に駆動トランジス
タ５５を接続しているので、表示装置の単位面積当りの
発光素子１１の占める面積が小さくなり、また配線を単
純化させ、コストを格段に低下させることができる。そ
して、微小な寸法形状とした発光素子１１を埋め込んで
見掛けサイズの大きいチップ５０とすることによって、
ハンドリングを容易化できる。
【００５５】また、チップ５０が駆動トランジスタ５５
の上部に存在するため、アンダーフィル材７２の充填前
に発光素子１１の点灯チェックを行って不良のチップを
容易にリペアすることができ、製品の信頼性を向上させ
ることができる。
【００５６】第２の実施の形態 本実施の形態では、図６に示すように、図１及び図２に
示した構造とは異なって、半導体発光素子１１を埋設し
た樹脂チップ５０と、これを駆動する駆動トランジスタ
５５とを上下逆にし、前者を下段（透明基板５１側）、
後者を上段側としている。
【００５７】このように構成すれば、半導体発光素子１
１からの発光光８０を透明な基板５１を通して導出で
き、基板５１の面を画像表示面とすることができる。そ
の他は上述の第１の実施の形態と同様であるので、同等
の効果を得ることができる。但し、ボンディング材６０
は樹脂チップ５０の固定に用い、絶縁層７２はアンダー
フィル材と同等の機能をなし、この上に配線層６６を形
成してよい。
【００５８】第３の実施の形態 本実施の形態では、図７に示すように、図１及び図２に
示した構造とは異なって、各色用の樹脂チップ５０Ｒ、
５０Ｇ、５０Ｂを平面的に並置せずに、これらを駆動ト
ランジスタ５５上で重ね合せると共に、各半導体発光素
子１１Ｒ、１１Ｇ、１１Ｂの位置を互いにずらせてい
る。なお、各素子の引き出し電極と駆動トランジスタ５
５との接続は、赤色用の素子１１Ｒについてのみ図示し
たが、他の緑色用及び青色用の素子１１Ｇ及び１１Ｂに
ついては図示省略した接続孔を介して行うことができ、
例えば各チップを通して形成した接続孔のスルーホール
めっき、及び最下方のチップの底面に設けた外部端子を
介して行える。
【００５９】このように構成すれば、各半導体発光素子
１１Ｒ、１１Ｇ、１１Ｂからの発光光８０Ｒ、８０Ｇ、
８０Ｂをそれぞれ上方へ導出でき、コンパクトで小型の
フルカラー用の画像表示装置を得ることができる。ま
た、各チップは同一位置で重ね合せるため、位置ずれが
なく、高画質化が可能となる。その他は上述の第１の実
施の形態と同様であるので、同等の効果を得ることがで
きる。
【００６０】第４の実施の形態 本実施の形態では、図８及び図９に示すように、図１及
び図２に示した構造とは異なって、半導体発光素子１１
を埋設した樹脂チップ５０と比べて駆動トランジスタ５
５を微小なサイズに作製し、透明基板５１上に設けた透
明な絶縁層９０（但し、これは必ずしも設けることを要
しない。）上の電極パッド６３上に、各色に共通の微小
駆動トランジスタ５５をボンディングしており、更に絶
縁層９０上の電極パッド６２、６４に対し例えばワイヤ
９１によりワイヤボンディングしている。なお、図９で
は、簡略化のためにチップ間を結ぶ各信号線は図示省略
している。
【００６１】本実施の形態によれば、駆動トランジスタ
５５を微小化し、半導体発光素子１１を埋設したチップ
５０よりも小さくてチップ５０に包含される状態で絶縁
層９０上に固定し、かつ駆動トランジスタ５５を各色用
のチップに共通として各パッドに接続しているので、チ
ップ５０と駆動トランジスタ５５とを３次元的に配置で
きることから、上述した第１の実施の形態と同様に、駆
動トランジスタ５５の占有面積を実質的になくし、これ
に対応して画素密度を向上させると共に、各チップ５０
のサイズを大きくしても高画素密度を保持できることに
なる。
【００６２】この結果、上記の接続孔３５、３７の径
（ビア径）を大きくすることができるので、各電極１８
ｄ、１９ｄと外部端子５８、５９との接続信頼性が高く
なり、歩留りが向上する。かつチップ又は（素子）面積
を大きくしてボンディングなどのハンドリング及びボン
ディング率を向上させて歩留りを良好とし、チップ（又
は素子）のアライメント精度の要求仕様を低くすること
ができる。
【００６３】しかも、半導体発光素子１１を埋設してチ
ップ化し、このチップ５０に設けた外部端子５８、５９
と駆動トランジスタ５５とを絶縁層９０上の電極端子６
２、６４にそれぞれ接続しているので、表示装置の単位
面積当りの発光素子１１の占める面積が小さくなり、ま
た配線を単純化させ、コストを格段に低下させることが
できる。そして、駆動トランジスタ５５は微小サイズで
あるため、発光素子１１からの発光光はチップ５０側か
らだけでなく、透明基板５１側からも導出でき、画像表
示面を両側に有する両面画像表示装置を提供することが
でき、タイリングし易い構造を形成することができる。
【００６４】また、微小な寸法形状とした発光素子１１
を埋め込んで見掛けサイズの大きいチップ５０とするこ
とによって、ハンドリングを容易化でき、またチップ５
０が上部に存在することから、不良なチップのリペアも
容易となる。
【００６５】以上に述べた本実施の形態は、本発明の技
術的思想に基づいて更に変形が可能である。
【００６６】例えば、上述したＬＩＰ５０と駆動トラン
ジスタ５５とは完全に重なり合うのが望ましいが、部分
的に重なり合った状態であっても、上述した効果は得る
ことができる。
【００６７】また、微小トランジスタを用いる例では、
発光素子に対し位置をずらしてトランジスタを配置すれ
ばよいので、その配置は任意であってよい。また、各色
用のチップを平面的に並置する以外にも積み重ねるよう
にしてもよい。
【００６８】また、上述した発光装置は、画像表示装置
に関するものであるが、これ以外にも光源装置としても
適用することができる。
【００６９】
【発明の作用効果】上述したように、本発明の第１の発
光装置によれば、発光素子を埋設したチップと駆動制御
素子とが少なくとも部分的に重なり合っているので、こ
れらを３次元的に配置することができることから、チッ
プ（又は素子）サイズを大きくして配線用ビア径を大き
くすることが可能となり、これによって接続信頼性が高
くなり、歩留りが向上し、かつチップ又は（素子）面積
を大きくしてボンディングなどのハンドリング及びボン
ディング率を向上させて歩留りを良好とし、チップ（又
は素子）のアライメント精度の要求仕様を低くすること
ができる。
【００７０】しかも、発光素子を埋設してチップ化し、
このチップに設けた外部端子に接続すると共に、この外
部端子に駆動制御素子を接続しているので、表示装置の
単位面積当りの発光素子の占める面積が小さくなり、ま
た配線を単純化させ、コストを格段に低下させることが
できる。
【００７１】そして、微小な寸法形状とした発光素子を
埋め込んで見掛けサイズの大きいチップとすることによ
って、ハンドリングを容易化できる。
【００７２】また、本発明の第２の発光装置によれば、
駆動制御素子が、発光素子を埋設した前記チップよりも
小さくて前記チップに包含される状態で絶縁層上に固定
されているので、チップと駆動制御素子とを３次元的に
配置できることから、本発明の第１の発光装置と同様
に、チップ（又は素子）サイズを大きくして配線用ビア
径を大きくすることが可能となり、これによって、接続
信頼性が高くなり、歩留りが向上し、かつチップ又は
（素子）面積を大きくしてボンディングなどのハンドリ
ングを向上させて歩留りを良好とし、チップ（又は素
子）のアライメント精度の要求仕様を低くすることがで
きる。
【００７３】しかも、前記発光素子を埋設してチップ化
し、このチップに設けた外部端子と駆動制御素子とを絶
縁層上の電極端子にそれぞれ接続しているので、表示装
置の単位面積当りの発光素子の占める面積が小さくな
り、また配線を単純化させ、コストを格段に低下させる
ことができる。そして、駆動制御素子は微小サイズにで
きるため、発光素子からの発光光は前記チップ側からだ
けでなく、絶縁層側からも導出でき、画像表示面を両側
に有する両面画像表示装置を提供することができ、タイ
リングし易い構造を形成することができる。
【００７４】また、微小な寸法形状とした前記発光素子
を埋め込んで見掛けサイズの大きいチップとすることに
よって、ハンドリングを容易化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による表示装置の要
部断面図（図２のＩ−Ｉ線断面図）である。
【図２】同、表示装置の要部平面図である。
【図３】同、表示装置（表示パネル）の概略斜視図であ
る。
【図４】同、表示装置の樹脂チップの製造プロセスを順
次示す要部概略断面図である。
【図５】同、表示装置の樹脂チップの製造プロセスを順
次示す要部概略断面図である。
【図６】本発明の第２の実施の形態による表示装置の要
部断面図である。
【図７】本発明の第３の実施の形態による表示装置の要
部断面図である。
【図８】本発明の第４の実施の形態による表示装置の要
部断面図（図９のVIII−VIII線断面図）である。
【図９】同、表示装置の要部平面図である。
【図１０】従来例の表示装置の概略斜視図である。
【図１１】同、表示装置の要部平面図である。
【図１２】先願発明による表示装置の要部断面図であ
る。
【図１３】同、表示装置の半導体発光素子の拡大断面図
（Ａ）とその平面図（Ｂ）である。
【符号の説明】
１１…半導体発光素子、１８…ｐ電極、１８ｄ…引き出
しｐ電極、１９…ｎ電極、１９ｄ…引き出しｎ電極、２
１…第１絶縁層、３１…透明基体、３３…透明接着剤、
３４…第２絶縁層、５０、５０Ｒ、５０Ｇ、５０Ｂ…Ｌ
ＥＤ入り樹脂チップ、５１…基板、５５…駆動トランジ
スタ、５８、５９…外部端子、６０…ダイボンディング
材、６１、６５…絶縁層、６２、６２Ｒ、６２Ｇ、６２
Ｂ、６３、６３Ｒ、６３Ｇ、６３Ｂ、６４、６４Ｒ、６
４Ｇ、６４Ｂ…パッド、７０、７１…バンプ、７２…ア
ンダーフィル材、８０、８０Ｒ、８０Ｇ、８０Ｂ…発光
光、８２…発光単位（ユニット）、９０…絶縁層、９１
…ワイヤ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 発光素子を埋設してなるチップに、前記
    発光素子に接続された外部端子が設けられ、かつ前記発
    光素子の駆動制御用の駆動制御素子が、前記チップと少
    なくとも部分的に重なり合った状態で前記外部端子に接
    続されている、発光装置。
  2. 【請求項２】 前記駆動制御素子が、フェイスアップ又
    はフェイスダウン方式で前記チップと重なり合って接続
    されている、請求項１に記載した発光装置。
  3. 【請求項３】 基板上に前記駆動制御素子が固定され、
    この上に前記チップが接続固定されている、請求項１に
    記載した発光装置。
  4. 【請求項４】 基板上に前記チップが固定され、この上
    に前記駆動制御素子が接続固定されている、請求項１に
    記載した発光装置。
  5. 【請求項５】 前記基板が透光性を有している、請求項
    ４に記載した発光装置。
  6. 【請求項６】 前記駆動制御素子又は前記チップの少な
    くとも側面が絶縁層によって覆われ、この絶縁層上に前
    記駆動制御素子又は前記チップと接続された配線が延設
    されている、請求項３〜５のいずれか１項に記載した発
    光装置。
  7. 【請求項７】 互いに異なる発光色を生じる発光素子を
    それぞれ埋設した複数のチップが、前記駆動制御素子と
    重なり合った状態で並置若しくは積層され、前記駆動制
    御素子にそれぞれ接続されている、請求項１に記載した
    発光装置。
  8. 【請求項８】 前記発光素子が窒化ガリウム系半導体等
    からなる半導体発光素子であって、透光性のある樹脂中
    に埋設されている、請求項１に記載した発光装置。
  9. 【請求項９】 画像表示装置又は光源装置として構成さ
    れている、請求項１に記載した発光装置。
  10. 【請求項１０】 発光素子を埋設してなるチップに、前
    記発光素子に接続された外部端子が設けられ、かつ前記
    発光素子の駆動制御用の駆動制御素子が、前記チップよ
    りも小さくて前記チップに包含される状態で絶縁層上に
    固定されており、前記絶縁層上に設けられた電極端子に
    前記チップの前記外部端子と前記駆動制御素子とがそれ
    ぞれ接続されている、発光装置。
  11. 【請求項１１】 前記発光素子と前記駆動制御素子とが
    互いに重なり合わない位置に配置されている、請求項１
    ０に記載した発光装置。
  12. 【請求項１２】 前記駆動制御素子が、前記電極端子と
    前記チップの前記外部端子との接続位置とは異なる位置
    に固定され、前記電極端子に導体によって接続されてい
    る、請求項１０に記載した発光装置。
  13. 【請求項１３】 前記絶縁層上に前記駆動制御素子が固
    定され、この上方に前記チップが配置されている、請求
    項１０に記載した発光装置。
  14. 【請求項１４】 前記絶縁層上に前記チップが固定さ
    れ、この上方に前記駆動制御素子が配置されている、請
    求項１０に記載した発光装置。
  15. 【請求項１５】 前記絶縁層が透光性を有している、請
    求項１３又は１４に記載した発光装置。
  16. 【請求項１６】 前記駆動制御素子又は前記チップの少
    なくとも側面が絶縁物によって覆われ、前記絶縁層上に
    前記駆動制御素子又は前記チップと接続された配線が延
    設されている、請求項１３〜１５のいずれか１項に記載
    した発光装置。
  17. 【請求項１７】 互いに異なる発光色を生じる発光素子
    をそれぞれ埋設した複数のチップが、前記駆動制御素子
    と重なり合った状態で並置若しくは積層され、前記駆動
    制御素子にそれぞれ接続されている、請求項１０に記載
    した発光装置。
  18. 【請求項１８】 前記発光素子が窒化ガリウム系半導体
    等からなる半導体発光素子であって、透光性のある樹脂
    中に埋設されている、請求項１０に記載した発光装置。
  19. 【請求項１９】 画像表示装置又は光源装置として構成
    されている、請求項１０に記載した発光装置。
JP2001235793A 2001-08-03 2001-08-03 発光装置 Expired - Lifetime JP3659407B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001235793A JP3659407B2 (ja) 2001-08-03 2001-08-03 発光装置
US10/211,736 US7289089B2 (en) 2001-08-03 2002-08-02 Light emitting unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001235793A JP3659407B2 (ja) 2001-08-03 2001-08-03 発光装置

Publications (2)

Publication Number Publication Date
JP2003051616A true JP2003051616A (ja) 2003-02-21
JP3659407B2 JP3659407B2 (ja) 2005-06-15

Family

ID=19067181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001235793A Expired - Lifetime JP3659407B2 (ja) 2001-08-03 2001-08-03 発光装置

Country Status (2)

Country Link
US (1) US7289089B2 (ja)
JP (1) JP3659407B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124088A (ja) * 2006-11-09 2008-05-29 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置
JP2010512662A (ja) * 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
US8310142B2 (en) 2003-08-01 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
US9491812B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
JP2018538554A (ja) * 2015-11-26 2018-12-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP2019086773A (ja) * 2017-11-03 2019-06-06 世憲 曾 画素ユニット、画素アレイ、マルチメディア装置及びその製造方法
JP2021170139A (ja) * 2016-09-12 2021-10-28 ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. ディスプレイ装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040263064A1 (en) * 2003-06-24 2004-12-30 Cheng-Wen Huang Integrated double-sided organic light-emitting display
KR100728533B1 (ko) * 2004-11-23 2007-06-15 삼성코닝 주식회사 질화갈륨 단결정 후막 및 이의 제조방법
JP5209969B2 (ja) * 2004-12-09 2013-06-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 照明システム
US20070272932A1 (en) * 2006-05-08 2007-11-29 Janet Chua B Y Light-emitting diode with improved ultraviolet light protection
US7843060B2 (en) * 2007-06-11 2010-11-30 Cree, Inc. Droop-free high output light emitting devices and methods of fabricating and operating same
DE102007041896A1 (de) 2007-09-04 2009-03-05 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8138027B2 (en) 2008-03-07 2012-03-20 Stats Chippac, Ltd. Optical semiconductor device having pre-molded leadframe with window and method therefor
JP4555880B2 (ja) * 2008-09-04 2010-10-06 株式会社沖データ 積層半導体発光装置及び画像形成装置
TWI495084B (zh) * 2009-07-07 2015-08-01 Epistar Corp 發光元件
CN103236235B (zh) * 2013-04-23 2016-04-06 廖明忠 移动式显示牌及其显示控制方法
JP6338136B2 (ja) * 2013-04-30 2018-06-06 東芝ライテック株式会社 車両用照明装置、および車両用灯具
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
US9876152B2 (en) * 2014-05-27 2018-01-23 Epistar Corporation Light emitting device with an adhered heat-dissipating structure
KR102223152B1 (ko) * 2014-09-16 2021-03-05 삼성디스플레이 주식회사 유기 발광 표시 장치
CN111477591B (zh) * 2015-01-29 2023-12-29 索尼半导体解决方案公司 显示装置
DE102015107739A1 (de) 2015-05-18 2016-11-24 Osram Opto Semiconductors Gmbh Lichtquelle mit mehreren Halbleiterkomponenten
US10665578B2 (en) 2015-09-24 2020-05-26 Apple Inc. Display with embedded pixel driver chips
DE102016124983A1 (de) * 2016-12-20 2018-06-21 Osram Opto Semiconductors Gmbh Videowandmodul
TWI635470B (zh) * 2017-07-04 2018-09-11 錼創科技股份有限公司 發光模組及顯示裝置
EP3729494A1 (en) * 2018-02-28 2020-10-28 Apple Inc. Display with embedded pixel driver chips
CN108735875B (zh) * 2018-08-15 2024-03-05 上犹县嘉亿灯饰制品有限公司 Led贴片灯珠及其控制设备
US20200118988A1 (en) * 2018-10-16 2020-04-16 Innolux Corporation Electronic device
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN114141937B (zh) * 2021-11-16 2024-01-09 Tcl华星光电技术有限公司 背光板及显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039890A (en) * 1974-08-16 1977-08-02 Monsanto Company Integrated semiconductor light-emitting display array
US3947840A (en) * 1974-08-16 1976-03-30 Monsanto Company Integrated semiconductor light-emitting display array
US5739800A (en) * 1996-03-04 1998-04-14 Motorola Integrated electro-optical package with LED display chip and substrate with drivers and central opening
US5699073A (en) * 1996-03-04 1997-12-16 Motorola Integrated electro-optical package with carrier ring and method of fabrication
US5818404A (en) * 1996-03-04 1998-10-06 Motorola, Inc. Integrated electro-optical package
US5708280A (en) * 1996-06-21 1998-01-13 Motorola Integrated electro-optical package and method of fabrication
US6498592B1 (en) * 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
JP2001067238A (ja) 1999-08-27 2001-03-16 Nec Corp 分散排他共有制御方法及び分散排他共有制御装置並びにプログラムを記録した機械読み取り可能な記録媒体
JP2001092381A (ja) * 1999-09-27 2001-04-06 Nec Corp 有機ｅｌディスプレイおよびその製造方法
US6885035B2 (en) * 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310142B2 (en) 2003-08-01 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
US8796911B2 (en) 2003-08-01 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including a dual emission panel
KR101215282B1 (ko) 2003-08-01 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 양면 발광 패널을 구비한 발광 장치를 갖는 차량
US9491813B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
US9491812B2 (en) 2005-12-16 2016-11-08 Nichia Corporation Light emitting device
US11187385B2 (en) 2005-12-16 2021-11-30 Nichia Corporation Light emitting device
US9752734B2 (en) 2005-12-16 2017-09-05 Nichia Corporation Light emitting device
US10180213B2 (en) 2005-12-16 2019-01-15 Nichia Corporation Light emitting device
US11692677B2 (en) 2005-12-16 2023-07-04 Nichia Corporation Light emitting device
US10598317B2 (en) 2005-12-16 2020-03-24 Nichia Corporation Light emitting device
US10801676B2 (en) 2005-12-16 2020-10-13 Nichia Corporation Light emitting device
US11421829B2 (en) 2005-12-16 2022-08-23 Nichia Corporation Light emitting device
JP2008124088A (ja) * 2006-11-09 2008-05-29 Akita Denshi Systems:Kk 発光ダイオード装置及びその製造方法
JP2010512662A (ja) * 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 透明発光ダイオード
US8796703B2 (en) 2008-08-29 2014-08-05 Oki Data Corporation Display device capable of emitting light from opposite sides
JP2010056488A (ja) * 2008-08-29 2010-03-11 Oki Data Corp 表示装置
JP2018538554A (ja) * 2015-11-26 2018-12-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP7003032B2 (ja) 2015-11-26 2022-01-20 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP2022025143A (ja) * 2015-11-26 2022-02-09 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
JP2021170139A (ja) * 2016-09-12 2021-10-28 ソウル セミコンダクター カンパニー リミテッドSeoul Semiconductor Co., Ltd. ディスプレイ装置
JP7209051B2 (ja) 2016-09-12 2023-01-19 ソウル セミコンダクター カンパニー リミテッド ディスプレイ装置
US11796857B2 (en) 2016-09-12 2023-10-24 Seoul Semiconductor Co., Ltd. Display apparatus
JP2019086773A (ja) * 2017-11-03 2019-06-06 世憲 曾 画素ユニット、画素アレイ、マルチメディア装置及びその製造方法

Also Published As

Publication number Publication date
US20030025657A1 (en) 2003-02-06
US7289089B2 (en) 2007-10-30
JP3659407B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
JP3659407B2 (ja) 発光装置
US10833220B2 (en) Micro light emitting diode device
JP4876319B2 (ja) 表示装置およびその製造方法
JP3906653B2 (ja) 画像表示装置及びその製造方法
US9478722B2 (en) Light emitting device and method for manufacturing same
US8796115B2 (en) Light-emitting diode arrangement and method for producing the same
TWI488284B (zh) 發光元件
US8269235B2 (en) Lighting system including collimators aligned with light emitting segments
WO1998034285A1 (fr) Element electroluminescent, dispositif electroluminescent a semiconducteur, et leur procede de production
US7994524B1 (en) Vertically structured LED array light source
US10804326B2 (en) Monolithic display device including integrated control circuit and method for producing the same
JP4403434B2 (ja) 画像表示装置
JP2022553986A (ja) Ｌｅｄディスプレイ装置
JP4403422B2 (ja) 画像表示装置の製造方法
CN215118931U (zh) 显示器用发光元件以及具有该发光元件的显示装置
JP4055817B2 (ja) 画像表示装置
JP2023501269A (ja) ディスプレイ用発光素子及びそれを有するｌｅｄディスプレイ装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050309

R151 Written notification of patent or utility model registration

Ref document number: 3659407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130325

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140325

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term