JP2003046863A - 固体撮像素子及びそれを用いた撮像システム - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、雑音を新たに付加せずに信号電圧
を増幅し、フォトダイオードの電圧以上の出力電圧が得
られるようにした高感度の固体撮像素子及びそれを用い
た撮像システムを提供することを目的とする。 【解決手段】 各画素が少なくとも信号増幅トランジス
タ、リセットトランジスタ、転送トランジスタを含み、
信号増幅トランジスタのゲートにリセットトランジスタ
のソースまたはドレインと転送トランジスタのドレイン
が接続され、転送トランジスタのソースを光電変換・電
荷蓄積部として用いる固体撮像素子であって、転送トラ
ンジスタのソースに入力端子を接続され出力端子を転送
トランジスタのゲートに接続された反転型増幅回路を有
し、また、転送トランジスタのソース容量をドレイン容
量より大きくしたことにより、転送トランジスタにおけ
る信号電荷の転送を高速に行い、かつ、信号電圧を増幅
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像素子及びそ
れを用いた撮像システムに関し、特に画素内で信号を増
幅する増幅型の固体撮像素子及びそれを用いた撮像シス
テムに関する。

【０００２】

【従来の技術】固体撮像素子は、信号電荷の読み出し方
式の違いによりＣＣＤ型とＣＭＯＳ型に大別できるが、
近年、ＣＭＯＳ型の固体撮像素子が数多く提案されてい
る。ＣＭＯＳ型がＣＣＤ型と大きく異なるところは、光
電変換部で発生した電荷を増幅して出力として読み出す
というところであり、これにより高い信号対雑音比を得
ることができる。

【０００３】図１０は、従来のＣＭＯＳ型固体撮像素子
の一例の回路図を示す。各画素は、フォトダイオード８
２−１−１，８２−１−２…と、このフォトダイオード
で光電変換された信号を増幅する信号増幅トランジスタ
８１−１−１，８１−１−２…と、信号を読み出すライ
ン（行）を選択する垂直選択トランジスタ８３−１−
１，８３−１−２…と、信号増幅トランジスタの入力ゲ
ートをリセットするリセットトランジスタ８４−１−
１，８４−１−２…とから構成され、これらの画素が２
次元状に配列されてイメージエリアを形成している。な
お、本明細書では、ＭＯＳトランジスタを単にトランジ
スタと呼ぶ。

【０００４】垂直選択トランジスタ８３−１−１，８３
−１−２…のゲートは水平方向に配線された垂直選択線
８６−１…に接続され、また、リセットトランジスタ８
４−１−１，８４−１−２…のゲートは水平方向に配線
されたリセット線８７−１…に接続されている。

【０００５】信号増幅トランジスタ８１−１−１，８１
−１−２…のソースは列方向に配置された垂直信号線８
９−１，８９−２…に接続され、その一端には負荷トラ
ンジスタ８５−１，８５−２…が設けられており、他端
には雑音低減化回路などの信号処理回路９０−１，９０
−２…が接続されている。信号処理回路９０−１，９０
−２…の出力線が水平選択トランジスタ９１−１，９１
−２…を介して水平信号線９２に結線されている。

【０００６】垂直選択線８６−１に垂直シフトレジスタ
８８から垂直選択パルスを印加し、このラインの垂直選
択トランジスタ８３−１−１，８３−１−２…のみをオ
ンして画素を選択すると、選択された画素の信号増幅ト
ランジスタ８１−１−１，８１−１−２…と負荷トラン
ジスタ８５−１，８５−２…でソースフォロワ回路が構
成される。そして、信号増幅トランジスタ８１−１−
１，８１−１−２…のゲート電圧、すなわちフォトダイ
オード８２−１−１，８２−１−２…の電圧とほぼ等し
い電圧が垂直信号線８９−１−１，８９−１−２…に現
れる。この電圧が信号処理回路９０−１，９０−２…に
入力され、信号処理された電圧が信号処理回路９０−
１，９０−２…の出力線に現れる。

【０００７】次いで、水平シフトレジスタ９３から水平
選択パルスを水平選択トランジスタ９１−１，９１−２
…に順次印加し、水平信号線９２−１，９１−２…から
１ライン分の信号を順次取り出す。１ライン分の信号の
読み出しが終わると、リセット線８７−１にリセットパ
ルスを印加し、リセットトランジスタ８４−１−１，８
４−１−２…をオンしてフォトダイオード８２−１−
１，８２−１−２…をリセットする。この動作を各行ご
とに順次繰り返すことにより、すべての画素の信号を読
み出すことができる。

【０００８】

【発明が解決しようとする課題】上記のように、フォト
ダイオードで発生した信号電圧を信号増幅トランジスタ
と負荷トランジスタにより構成されたソースフォロワ回
路で垂直信号線に読み出す方式のＡＰＳ（Ａｃｔｉｖｅ
Ｐｉｘｅｌ Ｓｅｎｓｏｒ）では、出力電圧はフォト
ダイオードの電圧以下に制限され、また、リセットトラ
ンジスタを用いることにより混入するリセット雑音のた
め、ＣＣＤを越える高感度化の実現は難しいという問題
があった。

【０００９】本発明は、上記の点に鑑みなされたもの
で、雑音を新たに付加せずに信号電圧を増幅し、フォト
ダイオードの電圧以上の出力電圧が得られるようにした
高感度の固体撮像素子及びそれを用いた撮像システムを
提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、各画素が少なくとも信号増幅トランジス
タ、リセットトランジスタ、転送トランジスタを含み、
前記信号増幅トランジスタのゲートにリセットトランジ
スタのソースまたはドレインと転送トランジスタのドレ
インが接続され、前記転送トランジスタのソースを光電
変換・電荷蓄積部として用いる固体撮像素子であって、
前記転送トランジスタのソースに入力端子を接続され出
力端子を前記転送トランジスタのゲートに接続された反
転型増幅回路を有し、また、前記転送トランジスタのソ
ース容量をドレイン容量より大きくしたことにより、転
送トランジスタにおける信号電荷の転送を高速に行い、
かつ、信号電圧を増幅することができる。

【００１１】また、本発明は、１つの画素が少なくとも
信号増幅トランジスタ、リセットトランジスタ、転送ト
ランジスタ、読み出しトランジスタを含み、前記信号増
幅トランジスタのゲートにリセットトランジスタのソー
スまたはドレインと転送トランジスタのドレインが接続
され、前記転送トランジスタのソースに前記読み出しト
ランジスタのドレインを接続し、前記読み出しトランジ
スタのソースを光電変換・電荷蓄積部として用いる固体
撮像素子であって、前記転送トランジスタのソースに入
力端子を接続され出力端子を前記転送トランジスタのゲ
ートに接続された反転型増幅回路を有し、また、前記読
み出しトランジスタのソース容量を前記転送トランジス
タのドレイン容量より大きくしたことにより、転送トラ
ンジスタにおける信号電荷の転送を高速に行い、かつ、
信号電圧を増幅することができる。

【００１２】また、第１のタイミングで前記リセットト
ランジスタをオン、かつ前記読み出しトランジスタをオ
フとし、第２のタイミングで前記リセットトランジスタ
をオフ、かつ前記読み出しトランジスタをオンとし、前
記第１，第２のタイミングにおける信号増幅トランジス
タのゲート入力端子の電圧に対応する信号電圧の差分を
とることにより、リセットトランジスタのスイッチング
雑音を低減することができる。

【００１３】また、前記反転型増幅回路への電源の供給
を選択する選択トランジスタを有し、第１のタイミング
で前記リセットトランジスタをオン、かつ前記選択トラ
ンジスタをオフとし、第２のタイミングで前記リセット
トランジスタをオフ、かつ前記選択トランジスタをオン
とし、前記第１，第２のタイミングにおける信号増幅ト
ランジスタのゲート入力端子の電圧に対応する信号電圧
の差分をとることにより、リセットトランジスタのスイ
ッチング雑音を低減することができる。

【００１４】また、前記選択トランジスタは、複数の画
素の反転型増幅回路への電源の供給を共通に選択するこ
とにより、画素を構成するトランジスタを減らすことが
できる。

【００１５】

【発明の実施の形態】図１は、本発明の固体撮像素子の
第１実施形態の回路図を示す。ここでは１垂直信号線に
対応する１画素分を示している。同図中、転送トランジ
スタ１のソースがフォトダイオード２を兼ねており、転
送トランジスタ１のドレインは信号増幅トランジスタ３
のゲートとリセットトランジスタ４のソースまたはドレ
インに接続されている。信号増幅トランジスタ３のドレ
イン、ソースはそれぞれ垂直選択トランジスタ５のソー
ス、垂直信号線９に接続されている。

【００１６】また、転送トランジスタ１のソースは反転
型増幅回路６の入力端子に接続され、反転型増幅回路６
の出力端子は転送トランジスタ１のゲートに接続して、
転送トランジスタ１に対して負帰還をかけている。更
に、転送トランジスタ１はソース面積をドレイン面積よ
り大きくすることにより、ソース容量（つまり、フォト
ダイオード２の等価容量）がドレイン容量（つまり、信
号増幅トランジスタ３のゲート寄生容量）より十分大き
くされている。

【００１７】上記構成の画素１０１において、フォトダ
イオード２から信号増幅トランジスタ３のゲート入力Ｆ
Ｄ０に電荷が転送され、信号電圧が増幅する原理を図２
の電位分布図を用いて説明する。

【００１８】リセットトランジスタ４をオンすると、図
２（Ａ）に示すように、フォトダイオード２の電位がリ
セット電位Ｖｒになり、信号増幅トランジスタ３のゲー
ト入力ＦＤ０の電位がリセット電位ＶＲにリセットされ
る。ここで、反転型増幅回路６の入出力特性は図３に示
す通りであるものとする。リセット電位Ｖｒは、図３に
示す反転型増幅回路６の動作領域にあり、かつ、その出
力がリセット電位Ｖｒよりも転送トランジスタ１の閾値
Ｖｔｈだけ大きい、ある一点のバイアス値（図３にａ点
で示す）に固定される。このとき、反転型増幅回路６の
特性として、Ｖｒ＋Ｖｔｈ＜ＶＤＤという条件を満たす
ことが必要である。

【００１９】図２（Ｂ）は、図２（Ａ）に示す状態から
フォトダイオード２に蓄積した信号電荷が信号増幅トラ
ンジスタ３のゲート入力ＦＤ０に転送される様子を示し
ている。なお、電荷転送が図２（Ｂ）に示す方向に行わ
れるためには、Ｖｒ＜ＶＲとなるように設定する必要が
ある。

【００２０】信号電荷により反転増幅回路６の入力電圧
が低下すると、その変化分が増幅されて反転増幅回路６
の出力端子から出力され、しかも、その出力電圧は図３
に矢印ｂで示すように上昇するので、図２（Ｂ）に示す
ように転送トランジスタ１のゲート電圧が高くなり、信
号電荷の転送が高速に行われる。

【００２１】信号電荷が転送されてフォトダイオード２
の電位が上昇してくると、今度は逆に転送トランジスタ
１のゲート電圧が図３に矢印ｃで示すように低くなり、
信号電荷がすべて転送したところで図２（Ｃ）に示す状
態になる。図２（Ｂ），（Ｃ）に示した電荷転送は動的
過程であるので、実際にはフォトダイオード２の電位は
ほとんど変化しない。また、フォトダイオード２におけ
る電荷の蓄積動作と転送動作は同時に起こっている。

【００２２】このようにしてフォトダイオード２から信
号増幅トランジスタ３のゲート入力ＦＤ０に信号電荷が
転送されるが、ＦＤ０の寄生容量は、フォトダイオード
２の等価容量に比べて十分小さいために、図２（Ｃ）に
示すように信号電圧を増幅することができる。

【００２３】再び図１に戻って説明する。垂直シフトレ
ジスタ７から垂直選択パルスを垂直選択トランジスタ５
のゲートに与えオンすると、信号増幅トランジスタ３と
垂直信号線９の一端に設けられた負荷トランジスタ８と
でソースフォロワ回路が構成され、ほぼＦＤ０と等しい
電圧が垂直信号線９に現れる。この電圧が雑音低減化回
路１０に入力され、その出力が水平シフトレジスタ１３
で駆動される水平選択トランジスタ１１を介して水平信
号線１２に読み出されるようになっている。読み出した
後、リセットトランジスタ４をオンにして、フォトダイ
オード２および信号増幅トランジスタ３のゲート入力Ｆ
Ｄ０をリセットする。これにより、従来のＣＭＯＳ型固
体撮像素子に比べ信号電圧を増倍できる。

【００２４】図４は、本発明の固体撮像素子の第２実施
形態の回路図を示す。ここでは１垂直信号線に対応する
１画素分を示している。同図中、画素１０２は、転送ト
ランジスタ２１、フォトダイオード２２、信号増幅トラ
ンジスタ２３、リセットトランジスタ２４、垂直選択ト
ランジスタ２５、反転型増幅回路２６、読み出しトラン
ジスタ２７から構成されている。

【００２５】読み出しトランジスタ２７のソースがフォ
トダイオード２２を兼ねており、読み出しトランジスタ
２７のドレインは転送トランジスタ２１のソースに接続
され、転送トランジスタ２１のドレインは信号増幅トラ
ンジスタ２３のゲートとリセットトランジスタ２４のソ
ースまたはドレインに接続されている。信号増幅トラン
ジスタ２３のドレイン、ソースはそれぞれ垂直選択トラ
ンジスタ２５のソース、垂直信号線３０に接続されてい
る。

【００２６】転送トランジスタ２１のソースは反転型増
幅回路２６の入力端子に接続され、反転型増幅回路２６
の出力端子は転送トランジスタ２１のゲートに接続し
て、転送トランジスタ２１に対して負帰還をかけてい
る。更に、読み出しトランジスタ２７のソース面積を転
送トランジスタ２１のドレイン面積より大きくすること
により、読み出しトランジスタ２７のソース容量（つま
り、フォトダイオード２２の等価容量）が転送トランジ
スタ２１のドレイン容量（つまり、信号増幅トランジス
タ２３のゲート寄生容量）より十分大きくされている。

【００２７】垂直シフトレジスタ２８から垂直選択パル
スを垂直選択トランジスタ２５のゲートに与え垂直選択
トランジスタ２５がオンすると、信号増幅トランジスタ
２３と、垂直信号線３０の一端に設けられた負荷トラン
ジスタ２９でソースフォロワ回路が構成され、信号増幅
トランジスタ２３のゲート入力ＦＤ２とほぼ等しい電圧
が垂直信号線３０に現れる。この電圧が雑音低減化回路
３１に入力され、その出力が水平シフトレジスタ３４で
駆動される水平選択トランジスタ３２を介して水平信号
線３３に読み出されるようになっている。この実施形態
において第１実施形態と異なるのは、フォトダイオード
２２と転送トランジスタ２１の間に読み出しトランジス
タ２７が設けられていることである。

【００２８】この実施形態の動作を図５の動作クロック
パターン、および図６の電位分布図を用いて説明する。
図５に示すように、まず、リセット信号φＲをハイレベ
ルにしてリセットトランジスタ２４をオンして信号増幅
トランジスタ２３のゲート入力ＦＤ２をリセットレベル
ＶＲにし、また、転送トランジスタ２１のソース入力Ｆ
Ｄ１をＶｒにリセットする。このときの動作は、第１実
施形態と同様である。このとき、読み出しトランジスタ
２７はまだオフなので、フォトダイオード２２に蓄積し
た電荷はそのままの状態を保つ。この様子を示したの
が、図６（Ａ）である。

【００２９】同時に、図５に示すように、垂直選択パル
スφｖをハイレベルにし、垂直選択トランジスタ２５を
オンすると、信号増幅トランジスタ２３と負荷トランジ
スタ２９で構成されるソースフォロワ回路の出力として
垂直信号線３０にＦＤ２の電位とほぼ等しい電圧ＶＲ’
が現れ、雑音低減化回路３１にサンプルされる。

【００３０】リセット信号φＲをローレベルにしてリセ
ットトランジスタ２４をオフした後、少し遅れて垂直選
択パルスφｖをローレベルにし垂直選択トランジスタ２
５をオフすると、ＦＤ２をリセットしたときに垂直信号
線３０に現れる電圧ＶＲ’が雑音低減化回路３１にホー
ルドされる。この電圧ＶＲ’には、リセットトランジス
タ２４のスイッチングによるリセット雑音が含まれてい
る。

【００３１】次に、図５に示すように、読み出しパルス
φｓをハイレベルにして読み出しトランジスタ２７をオ
ンしフォトダイオード２２に蓄積した信号電荷を転送ト
ランジスタ２１のソース入力ＦＤ１に転送する。する
と、第１の実施形態と同様の原理により、ＦＤ１からＦ
Ｄ２へ電荷の転送が行われる。この様子を図６（Ｂ）に
示している。この電荷転送により、フォトダイオード２
２の電位はＦＤ１のリセット電圧、すなわちＶｒにリセ
ットされる。

【００３２】少し遅れて読み出しパルスφｓをローレベ
ルにして読み出しトランジスタ２７をオフし、信号電荷
がすべてＦＤ２に転送された様子を図６（Ｃ）に示して
いる。このとき、第１実施形態と同様に、ＦＤ２の寄生
容量はフォトダイオード２２の等価容量に比べて十分小
さくすることが可能なため、図６（Ｃ）に示すように信
号電圧を増幅することができる。

【００３３】次に、垂直選択パルスφｖをハイレベルに
して垂直選択トランジスタ２５をオンすると、図６
（Ｃ）に示す状態のＦＤ２の電位とほぼ等しい電圧が垂
直信号線３０に現れる。このときの電圧Ｖｓは、前記リ
セット時の電圧ＶＲ’と信号電荷による電圧Ｖｓ’の和
となるので、雑音低減化回路３１によりこの電圧Ｖｓと
先ほどホールドした電圧ＶＲ’の差分をとることにより
信号電荷による電圧Ｖｓ’が得られ、リセットトランジ
スタ２４のスイッチングによるリセット雑音を除去する
ことができる。以上より、従来のＣＭＯＳ型固体撮像素
子に比べリセット雑音を低減化し、かつ信号電圧を増倍
できる。

【００３４】図７は、本発明の固体撮像素子の第３実施
形態の回路図を示す。ここでは１垂直信号線に対応する
１画素分を示している。同図中、画素１０３は、転送ト
ランジスタ４１、フォトダイオード４２、信号増幅トラ
ンジスタ４３、リセットトランジスタ４４、垂直選択ト
ランジスタ４５、反転型増幅回路４６、選択トランジス
タ４７から構成されている。

【００３５】転送トランジスタ４１のソースがフォトダ
イオード４２を兼ねており、転送トランジスタ４１のド
レインは信号増幅トランジスタ４３のゲートとリセット
トランジスタ４４のソースまたはドレインに接続されて
いる。信号増幅トランジスタ４３のドレイン、ソースは
それぞれ垂直選択トランジスタ４５のソース、垂直信号
線５０に接続されている。

【００３６】また、転送トランジスタ４１のソースは反
転型増幅回路４６の入力端子に接続され、反転型増幅回
路４６の出力端子は転送トランジスタ４１のゲートに接
続して、転送トランジスタ４１に対して負帰還をかけて
いる。更に、転送トランジスタ４１はソース面積をドレ
イン面積より大きくすることにより、ソース容量（つま
り、フォトダイオード４２の等価容量）がドレイン容量
（つまり、信号増幅トランジスタ４３のゲート寄生容
量）より十分大きくされている。

【００３７】垂直シフトレジスタ４８から垂直選択パル
スを垂直選択トランジスタ４５のゲートに与えオンする
と、信号増幅トランジスタ４３と、垂直信号線５０の一
端に設けられた負荷トランジスタ４９でソースフォロワ
回路が構成され、信号増幅トランジスタ４３のゲート入
力ＦＤ３とほぼ等しい電圧が垂直信号線５０に現れる。
この電圧が雑音低減化回路５１に入力され、その出力が
水平シフトレジスタ５４で駆動される水平選択トランジ
スタ５２を介して水平信号線５３に読み出されるように
なっている。

【００３８】この実施形態において第１の実施形態と異
なるのは、反転型増幅回路４６と電源ＶＤＤの問に選択
トランジスタ４７が設けられていることである。

【００３９】この実施形態の動作を図５の動作クロック
パターン、および図８の電位分布図を用いて説明する。
図５に示すように、まず、リセット信号φＲをハイレベ
ルにしてリセットトランジスタ４４をオンし、信号増幅
トランジスタ４３のゲート入力ＦＤ３をリセットレベル
ＶＲにリセットする。このとき、選択トランジスタ４７
はまだオフなので反転型増幅回路４６は動作せず、転送
トランジスタ４１はオフとなるのでフォトダイオード４
２に蓄積した電荷はそのままの状態を保つ。この様子を
示したのが、図８（Ａ）である。

【００４０】同時に、図５に示すように、垂直選択パル
スφｖをハイレベルにし、垂直選択トランジスタ４５を
オンすると、信号増幅トランジスタ４３と負荷トランジ
スタ４９で構成されるソースフォロワ回路の出力として
垂直信号線５０にＦＤ３の電位とほぼ等しい電圧ＶＲ’
が現れ、雑音低減化回路５１にサンプルされる。

【００４１】リセット信号φＲをローレベルにしてリセ
ットトランジスタ４４をオフした後、少し遅れて垂直選
択パルスφｖをローレベルにし垂直選択トランジスタ４
５をオフすると、ＦＤ３をリセットしたときに垂直信号
線５０に現れる電圧ＶＲ’が雑音低減化回路５１にホー
ルドされる。この電圧ＶＲ’には、リセットトランジス
タ４４のスイッチングによるリセット雑音が含まれてい
る。

【００４２】次に、図５に示すように、選択パルスφｓ
をハイレベルにして選択トランジスタ４７をオンすると
反転型増幅回路４６が動作状態になるので、第１の実施
形態と同様の原理により、フォトダイオード４２からＦ
Ｄ３へ電荷の転送が行われる。この様子を図８（Ｂ）に
示している。この電荷転送により、フォトダイオード４
２の電位は反転型増幅回路４６の入出力特性によって決
まる値Ｖｒにリセットされる。

【００４３】少し遅れて選択パルスφｓをローレベルに
して選択トランジスタ４７をオフし、信号電荷がすべて
ＦＤ３に転送された様子を図８（Ｃ）に示している。こ
のとき、第１実施形態と同様に、ＦＤ３の寄生容量はフ
ォトダイオード４２の等価容量に比べて十分小さくする
ことが可能なため、図８（Ｃ）に示すように信号電圧を
増幅することができる。

【００４４】次に、垂直選択パルスφｖをハイレベルに
して垂直選択トランジスタ４５をオンすると、図８
（Ｃ）に示す状態のＦＤ３の電位とほぼ等しい電圧が垂
直信号線５０に現れる。このときの電圧Ｖｓは、前記リ
セット時の電圧ＶＲ’と信号電荷による電圧Ｖｓ’の和
となるので、雑音低減化回路５１によりこの電圧Ｖｓと
先ほどホールドした電圧ＶＲ’の差分をとることにより
信号電荷による電圧Ｖｓ’が得られ、リセットトランジ
スタ４４のスイッチングによるリセット雑音を除去する
ことができる。

【００４５】以上より、第２の実施形態と同様に、従来
のＣＭＯＳ型固体撮像素子に比べスイッチング雑音を低
減化し、かつ信号電圧を増倍できる。また、第２の実施
形態に比べてフォトダイオード４２と信号増幅トランジ
スタ４３の間に挿入されたトランジスタの数が少ないの
で、電荷の転送に伴う雑音を小さくできる。なお、上記
選択トランジスタ４７を用いる代わりに、反転型増幅回
路４６の電源端子に直接選択パルスφＳを印加してもよ
い。

【００４６】図９は、本発明の固体撮像素子の第４実施
形態の回路図を示す。ここでは画素を２次元状に配置し
た場合を示している。同図中、画素１０４は、転送トラ
ンジスタ６１、フォトダイオード６２、信号増幅トラン
ジスタ６３、リセットトランジスタ６４、垂直選択トラ
ンジスタ６５、反転型増幅回路６６から構成されてい
る。選択トランジスタ６７は各行ごとに１つ設けられて
いる。

【００４７】垂直シフトレジスタ６８から垂直選択パル
スを垂直選択トランジスタ６５のゲートに与えオンする
と、信号増幅トランジスタ６３と、垂直信号線７０の一
端に設けられた負荷トランジスタ６９でソースフォロワ
回路が構成され、信号増幅トランジスタ６３のゲート入
力とほぼ等しい電圧が垂直信号線７０に現れる。この電
圧が雑音低減化回路７１に入力され、その出力が水平シ
フトレジスタ７４で駆動される水平選択トランジスタ７
２を介して水平信号線７３に読み出されるようになって
いる。この実施形態の動作は第３の実施形態と同じであ
る。ただし、第３の実施形態では画素ごとに設けられて
いた選択トランジスタ４７を各行ごとに共通化し１行に
１つの選択トランジスタ６７としたことで、画素を構成
するトランジスタ数を減らすことができる。

【００４８】このように、本発明によれば、各画素に信
号増幅トランジスタを設けた構成の固体撮像素子で、光
電変換部で発生した信号電荷を、新たに雑音を付加する
ことなく効率的に信号増幅トランジスタのゲート入力に
転送することで、残像がなく、かつ電荷増倍が得られる
ため、容易に高い信号対雑音比を得ることが可能とな
る。

【００４９】

【発明の効果】上述の如く、本発明は、各画素が少なく
とも信号増幅トランジスタ、リセットトランジスタ、転
送トランジスタを含み、信号増幅トランジスタのゲート
にリセットトランジスタのソースまたはドレインと転送
トランジスタのドレインが接続され、転送トランジスタ
のソースを光電変換・電荷蓄積部として用いる固体撮像
素子であって、転送トランジスタのソースに入力端子を
接続され出力端子を転送トランジスタのゲートに接続さ
れた反転型増幅回路を有し、また、転送トランジスタの
ソース容量をドレイン容量より大きくしたことにより、
転送トランジスタにおける信号電荷の転送を高速に行
い、かつ、信号電圧を増幅することができる。

【００５０】また、本発明は、１つの画素が少なくとも
信号増幅トランジスタ、リセットトランジスタ、転送ト
ランジスタ、読み出しトランジスタを含み、信号増幅ト
ランジスタのゲートにリセットトランジスタのソースま
たはドレインと転送トランジスタのドレインが接続さ
れ、転送トランジスタのソースに読み出しトランジスタ
のドレインを接続し、読み出しトランジスタのソースを
光電変換・電荷蓄積部として用いる固体撮像素子であっ
て、転送トランジスタのソースに入力端子を接続され出
力端子を転送トランジスタのゲートに接続された反転型
増幅回路を有し、また、読み出しトランジスタのソース
容量を転送トランジスタのドレイン容量より大きくした
ことにより、転送トランジスタにおける信号電荷の転送
を高速に行い、かつ、信号電圧を増幅することができ
る。

【００５１】また、第１のタイミングでリセットトラン
ジスタをオン、かつ読み出しトランジスタをオフとし、
第２のタイミングでリセットトランジスタをオフ、かつ
読み出しトランジスタをオンとし、第１，第２のタイミ
ングにおける信号増幅トランジスタのゲート入力端子の
電圧に対応する信号電圧の差分をとることにより、リセ
ットトランジスタのスイッチング雑音を低減することが
できる。

【００５２】また、反転型増幅回路への電源の供給を選
択する選択トランジスタを有し、第１のタイミングでリ
セットトランジスタをオン、かつ選択トランジスタをオ
フとし、第２のタイミングでリセットトランジスタをオ
フ、かつ選択トランジスタをオンとし、第１，第２のタ
イミングにおける信号増幅トランジスタのゲート入力端
子の電圧に対応する信号電圧の差分をとることにより、
リセットトランジスタのスイッチング雑音を低減するこ
とができる。

【００５３】また、選択トランジスタは、複数の画素の
反転型増幅回路への電源の供給を共通に選択することに
より、画素を構成するトランジスタを減らすことができ
る。

【図面の簡単な説明】

【図１】本発明の固体撮像素子の第１実施形態の回路図
である。

【図２】本発明の固体撮像素子の第１実施形態の電位分
布図である。

【図３】反転型増幅回路の入出力特性図である。

【図４】本発明の固体撮像素子の第２実施形態の回路図
である。

【図５】本発明の固体撮像素子の第２実施形態の動作ク
ロックパターンである。

【図６】本発明の固体撮像素子の第２実施形態の電位分
布図である。

【図７】本発明の固体撮像素子の第３実施形態の回路図
である。

【図８】本発明の固体撮像素子の第３実施形態の電位分
布図である。

【図９】本発明の固体撮像素子の第４実施形態の回路図
である。

【図１０】従来のＣＭＯＳ型固体撮像素子の一例の回路
図である。

【符号の説明】

１，２１，４１，６１ 転送トランジスタ ２，２２，４２，６２ フォトダイオード ３，２３，４３，６３ 信号増幅トランジスタ ４，２４，４４，６４ リセットトランジスタ ５，２５，４５，６５ 垂直選択トランジスタ ６，２６，４６，６６ 反転型増幅回路 ７，２８，４８，６８ 垂直シフトレジスタ ８，２９，４９，６９ 負荷トランジスタ ９，３０，５０，７０ 垂直信号線 １０，３１，５１，７１ 雑音低減化回路 １１，３２，５２，７２ 水平選択トランジスタ １２，３３，５３，７３ 水平信号線 １３，３４，５４，７４ 水平シフトレジスタ ２７ 読み出しトランジスタ ４７，６７ 選択トランジスタ １０１，１０２，１０３，１０４ 画素

フロントページの続き (72)発明者 江上 典文 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 熊田 純二 東京都渋谷区神南二丁目２番１号 日本放 送協会 放送センター内 Ｆターム(参考） 4M118 AA03 AA05 AB01 BA14 CA02 DB09 DD04 DD09 DD12 FA06 FA33 5C024 CX05 CX41 GX03 GY01 HX17 HX40

Claims (9)

【特許請求の範囲】
1. 【請求項１】 各画素が少なくとも信号増幅トランジス
   タ、リセットトランジスタ、転送トランジスタを含み、
   前記信号増幅トランジスタのゲートにリセットトランジ
   スタのソースまたはドレインと転送トランジスタのドレ
   インが接続され、前記転送トランジスタのソースを光電
   変換・電荷蓄積部として用いる固体撮像素子であって、 前記転送トランジスタのソースに入力端子を接続され出
   力端子を前記転送トランジスタのゲートに接続された反
   転型増幅回路を有することを特徴とする固体撮像素子。
2. 【請求項２】 請求項１記載の固体撮像素子において、 前記転送トランジスタのソース容量をドレイン容量より
   大きくしたことを特徴とする固体撮像素子。
3. 【請求項３】 １つの画素が少なくとも信号増幅トラン
   ジスタ、リセットトランジスタ、転送トランジスタ、読
   み出しトランジスタを含み、前記信号増幅トランジスタ
   のゲートにリセットトランジスタのソースまたはドレイ
   ンと転送トランジスタのドレインが接続され、前記転送
   トランジスタのソースに前記読み出しトランジスタのド
   レインを接続し、前記読み出しトランジスタのソースを
   光電変換・電荷蓄積部として用いる固体撮像素子であっ
   て、 前記転送トランジスタのソースに入力端子を接続され出
   力端子を前記転送トランジスタのゲートに接続された反
   転型増幅回路を有することを特徴とする固体撮像素子。
4. 【請求項４】 請求項３記載の固体撮像素子において、 前記読み出しトランジスタのソース容量を前記転送トラ
   ンジスタのドレイン容量より大きくしたことを特徴とす
   る固体撮像素子。
5. 【請求項５】 請求項３または４記載の固体撮像素子に
   おいて、 第１のタイミングで前記リセットトランジスタをオン、
   かつ前記読み出しトランジスタをオフとし、第２のタイ
   ミングで前記リセットトランジスタをオフ、かつ前記読
   み出しトランジスタをオンとし、前記第１，第２のタイ
   ミングにおける信号増幅トランジスタのゲート入力端子
   の電圧に対応する信号電圧の差分をとることを特徴とす
   る固体撮像素子。
6. 【請求項６】 請求項１または２記載の固体撮像素子に
   おいて、 前記反転型増幅回路への電源の供給を選択する選択トラ
   ンジスタを有することを特徴とする固体撮像素子。
7. 【請求項７】 請求項６記載の固体撮像素子において、 第１のタイミングで前記リセットトランジスタをオン、
   かつ前記選択トランジスタをオフとし、第２のタイミン
   グで前記リセットトランジスタをオフ、かつ前記選択ト
   ランジスタをオンとし、前記第１，第２のタイミングに
   おける信号増幅トランジスタのゲート入力端子の電圧に
   対応する信号電圧の差分をとることを特徴とする固体撮
   像素子。
8. 【請求項８】 請求項６または７記載の固体撮像素子に
   おいて、 前記選択トランジスタは、複数の画素の反転型増幅回路
   への電源の供給を共通に選択することを特徴とする固体
   撮像素子。
9. 【請求項９】 請求項１乃至８記載の固体撮像素子を用
   いて構成したことを特徴とする撮像システム。