JP2003046065A

JP2003046065A - 強誘電体型不揮発性半導体メモリ及びその製造方法

Info

Publication number: JP2003046065A
Application number: JP2001229486A
Authority: JP
Inventors: Naohiro Tanaka; 均洋田中; Tsutomu Nagahama; 勉長浜; Seiichi Yokoyama; 誠一横山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-07-30
Filing date: 2001-07-30
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】微細な結晶粒の形成が可能である強誘電体型不
揮発性半導体メモリの製造方法を提供する。【解決手段】第１の電極２１と強誘電体層２２と第２の
電極２３とから成るメモリセルを有する強誘電体型不揮
発性半導体メモリの製造方法においては、直鎖系の構造
を有する有機金属原料と溶媒との混合液を用いて、スプ
レー塗布法、スピンコート法又はＭＯＣＶＤ法にて強誘
電体前駆体層を形成した後、該強誘電体前駆体層に熱処
理を施すことによって、強誘電体層２２を得る工程を備
え、前記混合液を、直鎖系の構造を有する有機金属原料
と溶媒との混合、及び、紫外線照射によって調製する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強誘電体型不揮発
性半導体メモリ（所謂ＦＥＲＡＭ）、及び、その製造方
法に関する。

【０００２】

【従来の技術】近年、大容量の強誘電体型不揮発性半導
体メモリに関する研究が盛んに行われている。強誘電体
型不揮発性半導体メモリ（以下、不揮発性メモリと略称
する場合がある）は、高速アクセスが可能で、しかも、
不揮発性であり、また、小型で低消費電力であり、更に
は、衝撃にも強く、例えば、ファイルのストレージやレ
ジューム機能を有する各種電子機器、例えば、携帯用コ
ンピュータや携帯電話、ゲーム機の主記憶装置としての
利用、あるいは、音声や映像を記録するための記録メデ
ィアとしての利用が期待されている。

【０００３】この不揮発性メモリは、強誘電体薄膜の高
速分極反転とその残留分極を利用し、強誘電体層を有す
るキャパシタ部の蓄積電荷量の変化を検出する方式の、
高速書き換えが可能な不揮発性メモリであり、基本的に
は、メモリセル（キャパシタ部）と選択用トランジスタ
（スイッチング用トランジスタ）とから構成されてい
る。メモリセル（キャパシタ部）は、例えば、下部電
極、上部電極、及び、これらの電極間に挟まれた強誘電
体層から構成されている。この不揮発性メモリにおける
データの書き込みや読み出しは、図１４に示す強誘電体
のＰ−Ｅヒステリシスループを応用して行われる。即
ち、強誘電体層に外部電界を加えた後、外部電界を除い
たとき、強誘電体層は自発分極を示す。そして、強誘電
体層の残留分極は、プラス方向の外部電界が印加された
とき＋Ｐ_r、マイナス方向の外部電界が印加されたとき
−Ｐ_rとなる。ここで、残留分極が＋Ｐ_rの状態（図１４
の「Ｄ」参照）の場合を「０」とし、残留分極が−Ｐ_r
の状態（図１４の「Ａ」参照）の場合を「１」とする。

【０００４】「１」あるいは「０」の状態を判別するた
めに、強誘電体層に例えばプラス方向の外部電界を印加
する。これによって、強誘電体層の分極は図１４の
「Ｃ」の状態となる。このとき、データが「０」であれ
ば、強誘電体層の分極状態は、「Ｄ」から「Ｃ」の状態
に変化する。一方、データが「１」であれば、強誘電体
層の分極状態は、「Ａ」から「Ｂ」を経由して「Ｃ」の
状態に変化する。データが「０」の場合には、強誘電体
層の分極反転は生じない。一方、データが「１」の場合
には、強誘電体層に分極反転が生じる。その結果、メモ
リセル（キャパシタ部）の蓄積電荷量に差が生じる。選
択された不揮発性メモリの選択用トランジスタをオンに
することで、この蓄積電荷を信号電流として検出する。
データの読み出し後、外部電界を０にすると、データが
「０」のときでも「１」のときでも、強誘電体層の分極
状態は図１４の「Ｄ」の状態となってしまう。即ち、読
み出し時、データ「１」は、一旦、破壊されてしまう。
それ故、データが「１」の場合、マイナス方向の外部電
界を印加して、「Ｄ」、「Ｅ」という経路で「Ａ」の状
態とし、データ「１」を再度書き込む。

【０００５】現在主流となっている不揮発性メモリの構
造及びその動作は、米国特許第４８７３６６４号におい
て、Ｓ．Ｓｈｅｆｆｉｌｅｄらが提案したものである。
この不揮発性メモリは、図１５に回路図を示すように、
２つの不揮発性メモリセルから構成されている。尚、図
１５において、１つの不揮発性メモリを点線で囲った。
各不揮発性メモリは、例えば、選択用トランジスタＴＲ
₁₁，ＴＲ₁₂、メモリセル（キャパシタ部）ＦＣ₁₁，ＦＣ
₁₂から構成されている。

【０００６】尚、２桁の添字、例えば添字「１１」は、
本来、添字「１，１」と表示すべき添字であるが、表示
の簡素化のため、２桁の添字で表示する。また、添字
「Ｍ」を、例えば複数のメモリセルやプレート線を総括
的に表示する場合に使用し、添字「ｍ」を、例えば複数
のメモリセルやプレート線を個々に表示する場合に使用
し、添字「ｎ」を、例えば選択用トランジスタやメモリ
ユニットを個々に表示する場合に使用する。

【０００７】そして、それぞれのメモリセルに相補的な
データを書き込むことにより、１ビットを記憶する。図
１５において、符号「ＷＬ」はワード線を示し、符号
「ＢＬ」はビット線を示し、符号「ＰＬ」はプレート線
を意味する。１つの不揮発性メモリに着目すると、ワー
ド線ＷＬ₁は、ワード線デコーダ／ドライバＷＤに接続
されている。また、ビット線ＢＬ₁，ＢＬ₂は、センスア
ンプＳＡに接続されている。更には、プレート線ＰＬ₁
は、プレート線デコーダ／ドライバＰＤに接続されてい
る。

【０００８】このような構造を有する不揮発性メモリに
おいて、記憶されたデータを読み出す場合、ワード線Ｗ
Ｌ₁を選択し、更には、プレート線ＰＬ₁を駆動すると、
相補的なデータが、対となったメモリセル（キャパシタ
部）ＦＣ₁₁，ＦＣ₁₂から選択用トランジスタＴＲ₁₁，Ｔ
Ｒ₁₂を介して対となったビット線ＢＬ₁，ＢＬ₂に電圧
（ビット線電位）として現れる。かかる対となったビッ
ト線ＢＬ₁，ＢＬ₂の電圧（ビット線電位）を、センスア
ンプＳＡで検出する。

【０００９】１つの不揮発性メモリは、ワード線Ｗ
Ｌ₁、及び、対となったビット線ＢＬ₁，ＢＬ₂によって
囲まれた領域を占めている。従って、仮に、ワード線及
びビット線が最短ピッチで配置されるとすると、１つの
不揮発性メモリの最小面積は、加工最小寸法をＦとした
とき、８Ｆ²である。従って、このような構造を有する
不揮発性メモリの最小面積は８Ｆ²である。

【００１０】このような構造の不揮発性メモリを大容量
化しようとした場合、その実現は加工寸法の微細化に依
存するしかない。また、１つの不揮発性メモリを構成す
るために２つの選択用トランジスタ及び２つのメモリセ
ル（キャパシタ部）が必要とされる。更には、ワード線
と同じピッチでプレート線を配設する必要がある。それ
故、不揮発性メモリを最小ピッチで配置することは殆ど
不可能であり、現実には、１つの不揮発性メモリの占め
る面積は、８Ｆ²よりも大幅に増加してしまう。

【００１１】しかも、不揮発性メモリと同等のピッチ
で、ワード線デコーダ／ドライバＷＤ及びプレート線デ
コーダ／ドライバＰＤを配設する必要がある。言い換え
れば、１つのロー・アドレスを選択するために２つのデ
コーダ／ドライバが必要とされる。従って、周辺回路の
レイアウトが困難となり、しかも、周辺回路の占有面積
も大きなものとなる。

【００１２】不揮発性メモリの面積を縮小する手段の１
つが、特開平９−１２１０３２号公報から公知である。
図２に等価回路を示すように、この特許公開公報に開示
された不揮発性メモリは、１つの選択用トランジスタＴ
Ｒ₁の一端に並列にそれぞれの一端が接続された複数の
メモリセルＭＣ_1M（例えば、Ｍ＝４）から構成され、か
かるメモリセルと対となったメモリセルも、１つの選択
用トランジスタＴＲ₂の一端に並列にそれぞれの一端が
接続された複数のメモリセルＭＣ_2Mから構成されてい
る。選択用トランジスタＴＲ₁，ＴＲ₂の他端は、それぞ
れ、ビット線ＢＬ ₁，ＢＬ₂に接続されている。対となっ
たビット線ＢＬ₁，ＢＬ₂は、センスアンプＳＡに接続さ
れている。また、メモリセルＭＣ_1m，ＭＣ_2m（ｍ＝１，
２・・・Ｍ）の他端はプレート線ＰＬ_mに接続されてお
り、プレート線ＰＬ_mはプレート線デコーダ／ドライバ
ＰＤに接続されている。更には、ワード線ＷＬは、ワー
ド線デコーダ／ドライバＷＤに接続されている。

【００１３】そして、対となったメモリセルＭＣ_1m，Ｍ
Ｃ_2m（ｍ＝１，２・・・Ｍ）に相補的なデータが記憶さ
れる。例えば、メモリセルＭＣ_1m，ＭＣ_2m（ここで、ｍ
は１，２，３，４のいずれか）に記憶されたデータを読
み出す場合、ワード線ＷＬを選択し、プレート線ＰＬ_k
（ｍ≠ｋ）には（１／２）Ｖ_ccの電圧を印加した状態
で、プレート線ＰＬ_mを駆動する。ここで、Ｖ_ccは、例
えば、電源電圧である。これによって、相補的なデータ
が、対となったメモリセルＭＣ_1m，ＭＣ_2mから選択用ト
ランジスタＴＲ₁，ＴＲ₂を介して対となったビット線Ｂ
Ｌ₁，ＢＬ₂に電圧（ビット線電位）として現れる。そし
て、かかる対となったビット線ＢＬ₁，ＢＬ₂の電圧（ビ
ット線電位）を、センスアンプＳＡで検出する。

【００１４】対となった不揮発性メモリにおける一対の
選択用トランジスタＴＲ₁及びＴＲ₂は、ワード線ＷＬ、
及び、対となったビット線ＢＬ₁，ＢＬ₂によって囲まれ
た領域を占めている。従って、仮に、ワード線及びビッ
ト線が最短ピッチで配置されるとすると、対となった不
揮発性メモリにおける一対の選択用トランジスタＴＲ ₁
及びＴＲ₂の最小面積は、８Ｆ²である。しかしながら、
一対の選択用トランジスタＴＲ₁，ＴＲ₂を、Ｍ組の対と
なったメモリセルＭＣ_1m，ＭＣ_2m（ｍ＝１，２・・・
Ｍ）で共有するが故に、１ビット当たりの選択用トラン
ジスタＴＲ₁，ＴＲ₂の数が少なくて済み、また、ワード
線ＷＬの配置も緩やかなので、不揮発性メモリの縮小化
を図り易い。しかも、周辺回路についても、１本のワー
ド線デコーダ／ドライバＷＤとＭ本のプレート線デコー
ダ／ドライバＰＤでＭビットを選択することができる。
従って、このような構成を採用することで、セル面積が
８Ｆ²に近いレイアウトを実現可能であり、ＤＲＡＭ並
のチップサイズを実現することができる。

【００１５】

【発明が解決しようとする課題】ところで、強誘電体層
の形成にあっては、通常、溶液化学法（ゾル−ゲル法）
や、スパッタ法、ＭＯＣＶＤ法にて強誘電体前駆体層を
形成した後、強誘電体前駆体層に熱処理を施す方法が採
用されている。スプレー塗布法やスピンコート法といっ
た溶液化学法（ゾル−ゲル法）は、成膜コストの面から
は最も優れた方法であるが、強誘電体前駆体層における
結晶粒の配向性の制御、強誘電体層を構成する結晶粒径
の微細化に難があるため、高集積の不揮発性メモリへの
適用は困難とされている。特に、図１５に示した構成の
不揮発性メモリと比較して、メモリセルのサイズを０．
１倍程度とし得る特開平９−１２１０３２号公報に開示
された不揮発性メモリにおいて、結晶粒径の微細化が達
成できない場合、微小サイズのメモリセルを作製するこ
とは極めて困難となる。それ故、製造コスト的には不利
であるが、微細な結晶粒を形成し得るスパッタ法に基づ
く強誘電体層の形成の実用化が進められている。

【００１６】ＭＯＣＶＤ法は、強誘電体層における結晶
粒の配向性の制御が可能であり、しかも、段差被覆性に
優れ、結晶粒径の微細化も可能であり、優れた方法では
あるが、ＭＯＣＶＤ法の実行時、有機金属材料の溶液を
充分に気化させることが困難であり、気化装置内部で有
機金属材料の「焦げ付き」現象が発生し易い。その結
果、ＭＯＣＶＤ装置を長時間に亙って連続的に操業する
ことが困難となり、製造コストの上昇を招くといった問
題を有している。

【００１７】従って、本発明の目的は、微細な結晶粒の
形成が可能であり、しかも、製造コストの安価なスプレ
ー塗布法やスピンコート法、あるいは又、ＭＯＣＶＤ法
に基づく強誘電体前駆体層の形成工程を含む強誘電体型
不揮発性半導体メモリの製造方法、及び、かかる製造方
法によって得られる強誘電体型不揮発性半導体メモリを
提供することにある。

【００１８】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る強誘電体型不揮発性半導
体メモリの製造方法は、第１の電極と強誘電体層と第２
の電極とから成るメモリセルを有する強誘電体型不揮発
性半導体メモリの製造方法であって、直鎖系の構造を有
する有機金属原料と溶媒との混合液を用いて、スプレー
塗布法、スピンコート法といった溶液化学法（ゾル−ゲ
ル法）、又は、ＭＯＣＶＤ法にて強誘電体前駆体層を形
成した後、該強誘電体前駆体層に熱処理を施すことによ
って、強誘電体層を得る工程を備え、前記混合液を、直
鎖系の構造を有する有機金属原料と溶媒との混合、及
び、紫外線照射によって調製することを特徴とする。

【００１９】上記の目的を達成するための本発明の第２
の態様に係る強誘電体型不揮発性半導体メモリの製造方
法は、（Ａ）ビット線と、（Ｂ）選択用トランジスタ
と、（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルから構成
されたメモリユニットと、（Ｄ）Ｍ本のプレート線、か
ら成り、各メモリセルは、第１の電極と強誘電体層と第
２の電極とから成り、メモリユニットにおいて、メモリ
セルの第１の電極は共通であり、該共通の第１の電極
は、選択用トランジスタを介してビット線に接続され、
メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
・・・Ｍ）のメモリセルの第２の電極は、第ｍ番目のプ
レート線に接続されている強誘電体型不揮発性半導体メ
モリの製造方法であって、直鎖系の構造を有する有機金
属原料と溶媒との混合液を用いて、スプレー塗布法、ス
ピンコート法といった溶液化学法（ゾル−ゲル法）、又
は、ＭＯＣＶＤ法にて強誘電体前駆体層を形成した後、
該強誘電体前駆体層に熱処理を施すことによって、強誘
電体層を得る工程を備え、前記混合液を、直鎖系の構造
を有する有機金属原料と溶媒との混合、及び、紫外線照
射によって調製することを特徴とする。

【００２０】上記の目的を達成するための本発明の第３
の態様に係る強誘電体型不揮発性半導体メモリの製造方
法は、第１の電極と強誘電体層と第２の電極とから成る
メモリセルを有する強誘電体型不揮発性半導体メモリの
製造方法であって、直鎖系の構造を有する有機金属原料
と溶媒との混合液を用いて、スプレー塗布法、スピンコ
ート法といった溶液化学法（ゾル−ゲル法）にて強誘電
体前駆体層を形成した後、該強誘電体前駆体層に紫外線
を照射し、その後、該強誘電体前駆体層に熱処理を施す
ことによって、強誘電体層を得る工程を備えることを特
徴とする。

【００２１】上記の目的を達成するための本発明の第４
の態様に係る強誘電体型不揮発性半導体メモリの製造方
法は、（Ａ）ビット線と、（Ｂ）選択用トランジスタ
と、（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルから構成
されたメモリユニットと、（Ｄ）Ｍ本のプレート線、か
ら成り、各メモリセルは、第１の電極と強誘電体層と第
２の電極とから成り、メモリユニットにおいて、メモリ
セルの第１の電極は共通であり、該共通の第１の電極
は、選択用トランジスタを介してビット線に接続され、
メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
・・・Ｍ）のメモリセルの第２の電極は、第ｍ番目のプ
レート線に接続されている強誘電体型不揮発性半導体メ
モリの製造方法であって、直鎖系の構造を有する有機金
属原料と溶媒との混合液を用いて、スプレー塗布法、ス
ピンコート法といった溶液化学法（ゾル−ゲル法）にて
強誘電体前駆体層を形成した後、該強誘電体前駆体層に
紫外線を照射し、その後、該強誘電体前駆体層に熱処理
を施すことによって、強誘電体層を得る工程を備えるこ
とを特徴とする。

【００２２】本発明の第１の態様〜第４の態様に係る強
誘電体型不揮発性半導体メモリの製造方法（以下、単
に、本発明の製造方法と呼ぶ場合がある）にあっては、
紫外線の波長を、３００ｎｍ以下、好ましくは２２０ｎ
ｍ以下、一層好ましくは２００ｎｍ以下とすることが望
ましい。紫外線源として、紫外線ランプやレーザを挙げ
ることができる。

【００２３】また、本発明の製造方法における熱処理
は、水蒸気を含む酸素ガス雰囲気中での、昇温速度１０
０゜Ｃ／秒以上、好ましくは１５０゜Ｃ／秒以上の急速
加熱酸化処理（ＲＴＯ処理）であることが望ましい。こ
のような昇温速度の熱処理を行うことによって、微細な
結晶粒を確実に得ることができる。また、水蒸気を含む
酸素ガス雰囲気中での熱処理を行うことによって、強誘
電体前駆体層の酸化を速やかに達成することができる。
水蒸気／酸素ガスの流量比は、０．０２／１乃至０．０
３／１であることが好ましい。

【００２４】本発明の製造方法においては、強誘電体層
を、平均粒径が２０ｎｍ乃至５０ｎｍの結晶粒から構成
することが好ましい。強誘電体層を構成する結晶粒の平
均粒径が２０ｎｍ未満では、結晶粒が充分なる残留分極
を示さない虞がある。また、強誘電体層を構成する結晶
粒の平均粒径が５０ｎｍを越えたのでは、微細なメモリ
セルの形成が困難となる。

【００２５】本発明の製造方法における直鎖系の構造を
有する有機金属原料として、強誘電体層の組成を構成す
る金属の２−エチルヘキサン酸塩、例えば、２−エチル
ヘキサン酸ビスマス、２−エチルヘキサン酸ストロンチ
ウム、２−エチルヘキサン酸ニオブ、２−エチルヘキサ
ン酸タンタル、２−エチルヘキサン酸チタン、金属のア
ルコラート原料、例えば、Ｔａ（Ｏ・Ｃ₂Ｈ₅）₅、Ｎｂ
（Ｏ・Ｃ₂Ｈ₅）₅、Ｔｉ（Ｏ・ｉ−Ｃ₃Ｈ₇）₄、Ｚｒ（Ｏ
・ｉ−Ｃ₃Ｈ₇）₄、Ｐｂ（ＯＣＯＣＨ₃）₂、Ｓｒ［Ｔａ
（Ｏ・Ｃ₂Ｈ₅）₆］₂、Ｓｒ［Ｎｂ（Ｏ・Ｃ₂Ｈ₅）₆］₂等
を例示することができる。また、溶媒としてトルエン、
テトラハイドロフラン（ＴＨＦ）、キシレン、オクタン
を例示することができる。

【００２６】本発明の方法において、スピンコート法を
採用する場合、混合液に超音波を照射した後、強誘電体
前駆体層の形成に供してもよい。

【００２７】本発明の第１の態様あるいは第２の態様に
係る強誘電体型不揮発性半導体メモリの製造方法にあっ
ては、直鎖系の構造を有する有機金属原料と溶媒との混
合液を用いて、スプレー塗布法、スピンコート法といっ
た溶液化学法（ゾル−ゲル法）、又は、ＭＯＣＶＤ法に
て強誘電体前駆体層を形成した後、該強誘電体前駆体層
に熱処理を施すことによって、先ず、種結晶層を形成し
（便宜上、種結晶層形成工程と呼ぶ）、その後、更に、
スプレー塗布法、スピンコート法といった溶液化学法
（ゾル−ゲル法）、又は、ＭＯＣＶＤ法にて更に強誘電
体前駆体層を形成した後、該強誘電体前駆体層に熱処理
を施す工程を所望回数繰り返す（便宜上、強誘電体薄膜
形成工程と呼び、この工程で得られた薄膜を強誘電体薄
膜と呼ぶ）ことによって、所望の厚さの強誘電体層を形
成することが好ましい。この場合、種結晶層形成工程に
おいて得られた種結晶層の組成と、強誘電体薄膜形成工
程において得られた強誘電体薄膜の組成とは、同じであ
っても、異なっていてもよい。更には、種結晶層形成工
程における種結晶層の成膜方法、成膜条件と、強誘電体
薄膜形成工程における強誘電体薄膜の成膜方法、成膜条
件とは、同じであっても、異なっていてもよい。

【００２８】また、本発明の第３の態様あるいは第４の
態様に係る強誘電体型不揮発性半導体メモリの製造方法
にあっては、直鎖系の構造を有する有機金属原料と溶媒
との混合液を用いて、スプレー塗布法、スピンコート法
といった溶液化学法（ゾル−ゲル法）にて強誘電体前駆
体層を形成した後、該強誘電体前駆体層に紫外線を照射
し、その後、該強誘電体前駆体層に熱処理を施すことに
よって、先ず、種結晶層を形成し（便宜上、種結晶層形
成工程と呼ぶ）、その後、更に、直鎖系の構造を有する
有機金属原料と溶媒との混合液を用いて、スプレー塗布
法、スピンコート法といった溶液化学法（ゾル−ゲル
法）にて強誘電体前駆体層を形成した後、該強誘電体前
駆体層に紫外線を照射し、その後、該強誘電体前駆体層
に熱処理を施す工程を所望回数繰り返す（便宜上、強誘
電体薄膜形成工程と呼び、この工程で得られた薄膜を強
誘電体薄膜と呼ぶ）ことによって、所望の厚さの強誘電
体層を形成することが好ましい。この場合、種結晶層形
成工程において得られた種結晶層の組成と、強誘電体薄
膜形成工程において得られた強誘電体薄膜の組成とは、
同じであっても、異なっていてもよい。更には、種結晶
層形成工程における種結晶層の成膜方法、成膜条件と、
強誘電体薄膜形成工程における強誘電体薄膜の成膜方
法、成膜条件とは、同じであっても、異なっていてもよ
い。

【００２９】上記の目的を達成するための本発明の第１
の態様に係る強誘電体型不揮発性半導体メモリは、第１
の電極と強誘電体層と第２の電極とから成るメモリセル
を有する強誘電体型不揮発性半導体メモリであって、該
強誘電体層は、平均粒径が２０ｎｍ乃至５０ｎｍの結晶
粒から構成されていることを特徴とする。

【００３０】上記の目的を達成するための本発明の第２
の態様に係る強誘電体型不揮発性半導体メモリは、
（Ａ）ビット線と、（Ｂ）選択用トランジスタと、
（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルから構成され
たメモリユニットと、（Ｄ）Ｍ本のプレート線、から成
り、各メモリセルは、第１の電極と強誘電体層と第２の
電極とから成り、メモリユニットにおいて、メモリセル
の第１の電極は共通であり、該共通の第１の電極は、選
択用トランジスタを介してビット線に接続され、メモリ
ユニットにおいて、第ｍ番目（但し、ｍ＝１，２・・・
Ｍ）のメモリセルの第２の電極は、第ｍ番目のプレート
線に接続されている強誘電体型不揮発性半導体メモリで
あって、該強誘電体層は、平均粒径が２０ｎｍ乃至５０
ｎｍの結晶粒から構成されていることを特徴とする。

【００３１】本発明の製造方法あるいは本発明の第１の
態様若しくは第２の態様に係る強誘電体型不揮発性半導
体メモリ（以下、これらを総称して、単に、本発明と呼
ぶ場合がある）における強誘電体層を構成する結晶粒の
大きさは、例えば、強誘電体層を顕微鏡にて観察し、一
定の長さの線分中を占める結晶粒の数を計数することに
よって求めることができる。あるいは又、例えば、強誘
電体層の厚さ方向断面を顕微鏡にて観察し、或る領域の
強誘電体層の厚さ方向を占める結晶粒の数を計数するこ
とによって求めることができる。

【００３２】本発明において、強誘電体層を、Ｂｉ系層
状構造を有する強誘電体結晶粒、あるいは又、ＰＺＴ系
強誘電体結晶粒から構成することが好ましい。

【００３３】即ち、強誘電体層を構成する材料として、
ビスマス層状化合物、より具体的には、Ｂｉ系層状構造
ペロブスカイト型の強誘電体材料を挙げることができ
る。Ｂｉ系層状構造ペロブスカイト型の強誘電体材料
は、所謂不定比化合物に属し、金属元素、アニオン（Ｏ
等）元素の両サイトにおける組成ずれに対する寛容性が
ある。また、化学量論的組成からやや外れたところで最
適な電気的特性を示すことも珍しくない。Ｂｉ系層状構
造ペロブスカイト型の強誘電体材料は、例えば、一般式
（Ｂｉ₂Ｏ₂）²⁺（Ａ_m-1Ｂ_mＯ_3m+1）^2-で表すことができ
る。ここで、「Ａ」は、Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃ
ａ、Ｎａ、Ｋ、Ｃｄ等の金属から構成された群から選択
された１種類の金属を表し、「Ｂ」は、Ｔｉ、Ｎｂ、Ｔ
ａ、Ｗ、Ｍｏ、Ｆｅ、Ｃｏ、Ｃｒから成る群から選択さ
れた１種類、若しくは複数種の任意の比率による組み合
わせを表す。また、ｍは１以上の整数である。

【００３４】あるいは又、強誘電体層を構成する材料
は、（Ｂｉ_X，Ｓｒ_1-X）₂（Ｓｒ_Y，Ｂｉ_1-Y）（Ｔａ_Z，Ｎｂ_1-Z）₂Ｏ_d 式（１）（但し、０．９≦Ｘ≦１．０、０．７≦Ｙ≦１．０、０
≦Ｚ≦１．０、８．７≦ｄ≦９．３）で表される結晶相
を主たる結晶相として含んでいることが好ましい。ある
いは又、強誘電体層を構成する材料は、Ｂｉ_XＳｒ_YＴａ₂Ｏ_d 式（２）（但し、Ｘ＋Ｙ＝３、０．７≦Ｙ≦１．３、８．７≦ｄ
≦９．３）で表される結晶相を主たる結晶相として含ん
でいることが好ましい。これらの場合、式（１）若しく
は式（２）で表される結晶相を主たる結晶相として９９
％以上含んでいることが一層好ましい。尚、式（１）
中、（Ｂｉ_X，Ｓｒ_1-X）の意味は、結晶構造における本
来Ｂｉが占めるサイトをＳｒが占め、このときのＢｉと
Ｓｒの割合がＸ：（１−Ｘ）であることを意味する。ま
た、（Ｓｒ_Y，Ｂｉ_1-Y）の意味は、結晶構造における本
来Ｓｒが占めるサイトをＢｉが占め、このときのＳｒと
Ｂｉの割合がＹ：（１−Ｙ）であることを意味する。式
（１）若しくは式（２）で表される結晶相を主たる結晶
相として含む強誘電体層を構成する材料には、Ｂｉの酸
化物、ＴａやＮｂの酸化物、Ｂｉ、ＴａやＮｂの複合酸
化物が若干含まれている場合もあり得る。

【００３５】あるいは又、強誘電体層を構成する材料
は、Ｂｉ_X（Ｓｒ，Ｃａ，Ｂａ）_Y（Ｔａ_Z，Ｎｂ_1-Z）₂Ｏ_d 式（３）（但し、１．７≦Ｘ≦２．５、０．６≦Ｙ≦１．２、０
≦Ｚ≦１．０、８．０≦ｄ≦１０．０）で表される結晶
相を含んでいてもよい。尚、「（Ｓｒ，Ｃａ，Ｂａ）」
は、Ｓｒ、Ｃａ及びＢａから構成された群から選択され
た１種類の元素を意味する。これらの各式で表される強
誘電体層を構成する材料の組成を化学量論的組成で表せ
ば、例えば、Ｂｉ₂ＳｒＴａ₂Ｏ₉、Ｂｉ₂ＳｒＮｂ₂Ｏ₉、
Ｂｉ₂ＢａＴａ₂Ｏ₉、Ｂｉ₂Ｓｒ（Ｔａ，Ｎｂ）₂Ｏ₉等を
挙げることができる。あるいは又、強誘電体層を構成す
る材料として、Ｂｉ₄ＳｒＴｉ₄Ｏ₁₅、Ｂｉ₃ＴｉＮｂ
Ｏ₉、Ｂｉ₃ＴｉＴａＯ₉、Ｂｉ₄Ｔｉ₃Ｏ₁₂、Ｂｉ₂ＰｂＴ
ａ₂Ｏ₉等を例示することができるが、これらの場合にお
いても、各金属元素の比率は、結晶構造が変化しない程
度に変化させ得る。即ち、金属元素及び酸素元素の両サ
イトにおける組成ずれがあってもよい。

【００３６】あるいは又、強誘電体層を構成する材料と
して、ＰｂＴｉＯ₃、ペロブスカイト型構造を有するＰ
ｂＺｒＯ₃とＰｂＴｉＯ₃の固溶体であるチタン酸ジルコ
ン酸鉛［ＰＺＴ，Ｐｂ（Ｚｒ_1-y，Ｔｉ_y）Ｏ₃（但し、
０＜ｙ＜１）］、ＰＺＴにＬａを添加した金属酸化物で
あるＰＬＺＴ、あるいはＰＺＴにＮｂを添加した金属酸
化物であるＰＮＺＴといったＰＺＴ系化合物を挙げるこ
とができる。

【００３７】本発明においては、強誘電体層の下に第１
の電極を形成し、強誘電体層の上に第２の電極を形成す
る構成（即ち、第１の電極は、強誘電体前駆体層形成の
ための下地層に相当し、且つ、下部電極に相当し、第２
の電極は上部電極に相当する）とすることもできるし、
強誘電体層の上に第１の電極を形成し、強誘電体層の下
に第２の電極を形成する構成（即ち、第１の電極は上部
電極に相当し、第２の電極は、強誘電体前駆体層形成の
ための下地層に相当し、且つ、下部電極に相当する）と
することもできる。プレート線は、第２の電極から延在
している構成とすることもできるし、第２の電極とは別
途に形成され、第２の電極と接続された構成とすること
もできる。後者の場合、プレート線を構成する配線材料
として、例えばアルミニウムやアルミニウム系合金を例
示することができる。

【００３８】第１の電極が共通である構造として、例え
ば、第１の電極が下部電極に相当する場合、具体的に
は、ストライプ状の第１の電極を形成し、かかるストラ
イプ状の第１の電極の全面を覆うように強誘電体層を形
成する構成を挙げることができる。尚、このような構造
においては、第１の電極と強誘電体層と第２の電極の重
複領域がメモリセルに相当する。第１の電極が共通であ
る構造として、その他、第１の電極の所定の領域に、そ
れぞれの強誘電体層が形成され、強誘電体層上に第２の
電極が形成された構造、あるいは又、配線層の所定の表
面領域に、それぞれの第１の電極が形成され、かかるそ
れぞれの第１の電極上に強誘電体層が形成され、強誘電
体層上に第２の電極が形成された構造を挙げることがで
きるが、これらの構成に限定するものではない。

【００３９】強誘電体層を得るためには、熱処理を施さ
れた強誘電体前駆体層を得た後、かかる熱処理を施され
た強誘電体前駆体層をパターニングすればよい。場合に
よっては、熱処理を施された強誘電体前駆体層のパター
ニングは不要である。熱処理を施された強誘電体前駆体
層のパターニングは、例えば異方性イオンエッチング
（ＲＩＥ）法にて行うことができる。

【００４０】本発明において、第１の電極及び第２の電
極を構成する材料として、例えば、Ｉｒ、ＩｒＯ_2-x、
ＩｒＯ_2-x／Ｉｒ、ＳｒＩｒＯ₃、Ｒｕ、ＲｕＯ_2-x、Ｓ
ｒＲｕＯ₃、Ｐｔ、Ｐｔ／ＩｒＯ_2-x、Ｐｔ／Ｒｕ
Ｏ_2-x、Ｐｄ、Ｐｔ／Ｔｉの積層構造、Ｐｔ／Ｔａの積
層構造、Ｐｔ／Ｔｉ／Ｔａの積層構造、Ｌａ_0.5Ｓｒ_0.5
ＣｏＯ ₃（ＬＳＣＯ）、Ｐｔ／ＬＳＣＯの積層構造、Ｙ
Ｂａ₂Ｃｕ₃Ｏ₇を挙げることができる。ここで、ｘの値
は、０≦ｘ＜２である。尚、積層構造においては、
「／」の前に記載された材料が上層を構成し、「／」の
後ろに記載された材料が下層を構成する。第１の電極と
第２の電極は、同じ材料から構成されていてもよいし、
同種の材料から構成されていてもよいし、異種の材料か
ら構成されていてもよい。第１の電極あるいは第２の電
極を形成するためには、第１の電極材料層あるいは第２
の電極材料層を形成した後の工程において、第１の電極
材料層あるいは第２の電極材料層をパターニングすれば
よい。第１の電極材料層あるいは第２の電極材料層の形
成は、例えばスパッタ法、反応性スパッタ法、電子ビー
ム蒸着法、ＭＯＣＶＤ法、あるいはパルスレーザアブレ
ーション法といった第１の電極材料層や第２の電極材料
層を構成する材料に適宜適した方法にて行うことができ
る。また、第１の電極材料層や第２の電極材料層のパタ
ーニングは、例えばイオンミーリング法やＲＩＥ法にて
行うことができる。

【００４１】本発明においては、半導体基板あるいは半
導体層に形成された選択用トランジスタの例えば上方に
絶縁層を介してメモリセルあるいはメモリユニットが形
成されている。ここで、絶縁層を構成する材料として、
酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、
ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳＧ、ＰＳＧ、ＢＳＧ
あるいはＬＴＯを例示することができる。

【００４２】選択用トランジスタ（スイッチング用トラ
ンジスタ）や後述する各種のトランジスタは、例えば、
周知のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴから構成するこ
とができる。ビット線を構成する材料として、不純物が
ドーピングされたポリシリコンや高融点金属材料を挙げ
ることができる。第１の電極と選択用トランジスタとの
電気的な接続は、第１の電極と選択用トランジスタとの
間に形成された絶縁層に設けられた接続孔（コンタクト
ホール）を介して、あるいは又、かかる絶縁層に設けら
れた接続孔（コンタクトホール）及び絶縁層上に形成さ
れた配線層を介して行うことができる。

【００４３】一般に、直鎖系の構造を有する有機金属原
料と溶媒との混合によって得られた混合液に基づき、単
に、強誘電体層を形成した場合、強誘電体層を構成する
結晶粒の大きさは大きなものとなる。本発明の製造方法
においては、混合液を、直鎖系の構造を有する有機金属
原料と溶媒との混合のみならず、紫外線照射によって調
製し、あるいは又、直鎖系の構造を有する有機金属原料
と溶媒との混合液を用いて強誘電体前駆体層を形成した
後、強誘電体前駆体層に紫外線を照射する結果、強誘電
体前駆体層を形成するために成膜された混合液層のクラ
スターの大きさを小さくできるが故に、最終的に得られ
る強誘電体層を構成する結晶粒を微細化することができ
る。また、ＭＯＣＶＤ法における原料ソースとして用い
る場合、原料ソースの気化効率の向上を図ることができ
る。

【００４４】

【実施例】以下、図面を参照して、好ましい実施例に基
づき本発明を説明する。

【００４５】（実施例１）実施例１は、本発明の第１の
態様及び第２の態様に係る強誘電体型不揮発性半導体メ
モリ（以下、不揮発性メモリと略称する）の製造方法、
及び、本発明の第１の態様及び第２の態様に係る不揮発
性メモリに関する。この不揮発性メモリの模式的な一部
断面図を図１に示し、回路図を図２に示す。尚、図２の
回路図においては、２つの不揮発性メモリＭ_n（ｎ＝
１，２）を示すが、これらの不揮発性メモリは同じ回
路、同じ構造を有しており、図１の紙面垂直方向に並ん
で設けられている。以下の説明においては、不揮発性メ
モリＭ₁についての説明を行う。尚、図１においては、
選択用トランジスタＴＲ₁及びメモリセルＭＣ_1mと、ビ
ット線ＢＬ₁の延在する方向に隣接する選択用トランジ
スタＴＲ’₁及びメモリセルＭＣ’_1mの一部分を併せて
図示した。ビット線ＢＬ₁の延在する方向に隣接するメ
モリセルＭＣ_1m，ＭＣ’_1m・・・におけるビット線ＢＬ
₁は共通化されている。ここで、実施例１の不揮発性メ
モリは、強誘電体層の構成を除き、実質的に、特開平９
−１２１０３２号公報に開示された不揮発性メモリの回
路と同じ構成を有する。

【００４６】この不揮発性メモリは、第１の電極２１と
強誘電体層２２と第２の電極２３とから成るメモリセル
ＭＣを有する。更には、ビット線ＢＬと、選択用トラン
ジスタＴＲと、プレート線ＰＬとを有し、第１の電極２
１は選択用トランジスタＴＲを介してビット線ＢＬに接
続され、第２の電極２３はプレート線ＰＬに接続されて
いる。

【００４７】あるいは又、（Ａ）ビット線ＢＬ_n（ｎ＝
１，２）と、（Ｂ）選択用トランジスタＴＲ_nと、
（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルＭＣ_nMから構
成されたメモリユニットＭＵ_nと、（Ｄ）Ｍ本のプレー
ト線ＰＬ_M、から成り、各メモリセルＭＣ_nm（ｍ＝１，
２・・・Ｍ）は、第１の電極２１と強誘電体層２２と第
２の電極２３とから成り、メモリユニットＭＵ_nにおい
て、メモリセルＭＣ_nmの第１の電極２１は共通であり、
該共通の第１の電極２１（共通ノードＣＮ_nと呼ぶ）
は、選択用トランジスタＴＲ_nを介してビット線ＢＬ_nに
接続され、メモリユニットＭＵ_nにおいて、第ｍ番目
（但し、ｍ＝１，２・・・Ｍ）のメモリセルＭＣ_nmの第
２の電極２３は、第ｍ番目のプレート線ＰＬ_mに接続さ
れている。

【００４８】そして、ビット線ＢＬ_nは、センスアンプ
ＳＡに接続されている。また、プレート線ＰＬ_mはプレ
ート線デコーダ／ドライバＰＤに接続されている。更に
は、ワード線ＷＬは、ワード線デコーダ／ドライバＷＤ
に接続されている。ワード線ＷＬは、図１の紙面垂直方
向に延びている。また、不揮発性メモリＭ₁を構成する
メモリセルＭＣ_1mの第２の電極２３は、図１の紙面垂直
方向に隣接する不揮発性メモリＭ₂を構成するメモリセ
ルＭＣ_2mの第２の電極と共通であり、プレート線ＰＬ_m
を兼ねている。更には、ワード線ＷＬは、不揮発性メモ
リＭ₁を構成する選択用トランジスタＴＲ₁と、図１の紙
面垂直方向に隣接する不揮発性メモリＭ₂を構成する選
択用トランジスタＴＲ₂とで共通である。

【００４９】対となったメモリセルＭＣ_1m，ＭＣ_2m（ｍ
＝１，２・・・Ｍ）に相補的なデータが記憶される。例
えば、メモリセルＭＣ_1m，ＭＣ_2m（ここで、ｍは１，
２，３，４のいずれか）に記憶されたデータを読み出す
場合、ワード線ＷＬを選択し、プレート線ＰＬ_k（ｍ≠
ｋ）には（１／２）Ｖ_ccの電圧を印加した状態で、プレ
ート線ＰＬ_mを駆動する。ここで、Ｖ_ccは、例えば、電
源電圧である。これによって、相補的なデータが、対と
なったメモリセルＭＣ_1m，ＭＣ_2mから選択用トランジス
タＴＲ₁，ＴＲ₂を介して対となったビット線ＢＬ₁，Ｂ
Ｌ₂に電圧（ビット線電位）として現れる。そして、か
かる対となったビット線ＢＬ₁，ＢＬ₂の電圧（ビット線
電位）を、センスアンプＳＡで検出する。尚、かかる対
となったビット線ＢＬ₁，ＢＬ₂の一方に参照電圧を印加
することによって、メモリセルＭＣ_1m，ＭＣ_2mのそれぞ
れからデータを読み出すこともできる。このような構成
を採用する場合の回路図は、図６を参照のこと。即ち、
各メモリセルＭＣ_1m，ＭＣ_2m（ｍ＝１，２，３，４）の
それぞれに１ビットがデータとして記憶され、あるいは
又、対となったメモリセルＭＣ_1m，ＭＣ_2mに相補的なデ
ータが１ビットとして記憶される。実際の不揮発性メモ
リにおいては、この８ビットあるいは４ビットを記憶す
るメモリユニットの集合がアクセス単位ユニットとして
アレイ状に配設されている。尚、Ｍの値は４に限定され
ない。Ｍの値は、Ｍ≧２を満足すればよく、実際的なＭ
の値として、例えば、２のべき数（２，４，８，１６・
・・）を挙げることができる。

【００５０】実施例１における強誘電体層は、Ｂｉ系層
状構造を有する強誘電体結晶粒、具体的には、ＳｒＢｉ
₂（Ｎｂ_0.25，Ｔａ_0.75）₂Ｏ₉強誘電体結晶粒から構成
され、かかる強誘電体結晶粒の平均粒径は４０ｎｍであ
る。

【００５１】以下、実施例１の不揮発性メモリの製造方
法を説明するが、実施例１においては、スプレー塗布法
にて強誘電体前駆体層を形成する。

【００５２】尚、実施例１においては、不揮発性メモリ
の製造方法に際し、予め、強誘電体前駆体層を形成する
ために使用する混合液を、直鎖系の構造を有する有機金
属原料と溶媒との混合、及び、紫外線照射によって調製
しておく。具体的には、２−エチルヘキサン酸ビスマ
ス、２−エチルヘキサン酸ストロンチウム、２−エチル
ヘキサン酸ニオブ及び２−エチルヘキサン酸タンタルと
溶媒（トルエン）とを、スタラーを用いて、３０分間、
混合しながら、同時に、１８５ｎｍの紫外線を照射し
た。尚、混合液中のＳｒ／Ｂｉ／Ｎｂ／Ｔａの組成比
が、０．８／２．２／０．５／１．５となるように調製
した。紫外線の照射によって、図３に示す反応が進行す
る。３０分混合後の混合液中のクラスターの大きさは
０．２μｍ以下であった。図３中、「Ｍ」は、金属（Ｂ
ｉ、Ｓｒ、Ｎｂ、Ｔａ、Ｔｉ等）を表す。

【００５３】［工程−１００］先ず、不揮発性メモリに
おける選択用トランジスタとして機能するＭＯＳ型トラ
ンジスタを半導体基板１０に形成する。そのために、例
えばＬＯＣＯＳ構造を有する素子分離領域１１を公知の
方法に基づき形成する。尚、素子分離領域は、トレンチ
構造を有していてもよいし、ＬＯＣＯＳ構造とトレンチ
構造の組合せとしてもよい。その後、半導体基板１０の
表面を例えばパイロジェニック法により酸化し、ゲート
絶縁膜１２を形成する。次いで、不純物がドーピングさ
れたポリシリコン層をＣＶＤ法にて全面に形成した後、
ポリシリコン層をパターニングし、ゲート電極１３を形
成する。このゲート電極１３はワード線を兼ねている。
尚、ゲート電極１３をポリシリコン層から構成する代わ
りに、ポリサイドや金属シリサイドから構成することも
できる。次に、半導体基板１０にイオン注入を行い、Ｌ
ＤＤ構造を形成する。その後、全面にＣＶＤ法にてＳｉ
Ｏ₂層を形成した後、このＳｉＯ₂層をエッチバックする
ことによって、ゲート電極１３の側面にゲートサイドウ
オール（図示せず）を形成する。次いで、半導体基板１
０にイオン注入を施した後、イオン注入された不純物の
活性化アニール処理を行うことによって、ソース／ドレ
イン領域１４を形成する。

【００５４】［工程−１１０］次いで、ＳｉＯ₂から成
る下層絶縁層をＣＶＤ法にて形成した後、一方のソース
／ドレイン領域１４の上方の下層絶縁層に開口部をＲＩ
Ｅ法にて形成する。そして、かかる開口部内を含む下層
絶縁層上に不純物がドーピングされたポリシリコン層を
ＣＶＤ法にて形成する。これによって、コンタクトプラ
グ１５が形成される。次に、下層絶縁層上のポリシリコ
ン層をパターニングすることによって、ビット線ＢＬを
形成する。その後、ＢＰＳＧから成る上層絶縁層をＣＶ
Ｄ法にて全面に形成する。尚、ＢＰＳＧから成る上層絶
縁層の形成後、窒素ガス雰囲気中で例えば９００゜Ｃ×
２０分間、上層絶縁層をリフローさせることが好まし
い。更には、必要に応じて、例えば化学的機械的研磨法
（ＣＭＰ法）にて上層絶縁層の頂面を化学的及び機械的
に研磨し、上層絶縁層を平坦化することが望ましい。
尚、下層絶縁層と上層絶縁層を纏めて、絶縁層１６と呼
ぶ。

【００５５】［工程−１２０］次に、他方のソース／ド
レイン領域１４の上方の絶縁層１６に開口部１７をＲＩ
Ｅ法にて形成した後、かかる開口部１７内を、不純物を
ドーピングしたポリシリコンで埋め込み、接続孔（コン
タクトプラグ）１８を完成させる。ビット線ＢＬは、下
層絶縁層上を、図の左右方向に接続孔１８と接触しない
ように延びている。

【００５６】尚、接続孔１８は、絶縁層１６に形成され
た開口部１７内に、例えば、タングステン、Ｔｉ、Ｐ
ｔ、Ｐｄ、Ｃｕ、ＴｉＷ、ＴｉＮＷ、ＷＳｉ₂、ＭｏＳ
ｉ₂等の高融点金属や金属シリサイドから成る金属配線
材料を埋め込むことによって形成することもできる。接
続孔１８の頂面は絶縁層１６の表面と略同じ平面に存在
していてもよいし、接続孔１８の頂部が絶縁層１６の表
面に延在していてもよい。タングステンにて開口部１７
を埋め込み、接続孔１８を形成する条件を、以下の表１
に例示する。尚、タングステンにて開口部１７を埋め込
む前に、Ｔｉ層及びＴｉＮ層を順に例えばマグネトロン
スパッタ法にて開口部１７内を含む絶縁層１６の上に形
成することが好ましい。ここで、Ｔｉ層及びＴｉＮ層を
形成する理由は、オーミックな低コンタクト抵抗を得る
こと、ブランケットタングステンＣＶＤ法における半導
体基板１０の損傷発生の防止、タングステンの密着性向
上のためである。

【００５７】［表１］Ｔｉ層（厚さ：２０ｎｍ）のスパッタ条件プロセスガス：Ａｒ＝３５sccm 圧力：０．５２ＰａＲＦパワー：２ｋＷ基板の加熱：無しＴｉＮ層（厚さ：１００ｎｍ）のスパッタ条件プロセスガス：Ｎ₂／Ａｒ＝１００／３５sccm 圧力：１．０ＰａＲＦパワー：６ｋＷ基板の加熱：無しタングステンのＣＶＤ形成条件使用ガス：ＷＦ₆／Ｈ₂／Ａｒ＝４０／４００／２２５０sccm 圧力：１０．７ｋＰａ形成温度：４５０゜Ｃタングステン層及びＴｉＮ層、Ｔｉ層のエッチング条件第１段階のエッチング：タングステン層のエッチング使用ガス：ＳＦ₆／Ａｒ／Ｈｅ＝１１０：９０：５sccm 圧力：４６ＰａＲＦパワー：２７５Ｗ第２段階のエッチング：ＴｉＮ層／Ｔｉ層のエッチング使用ガス：Ａｒ／Ｃｌ₂＝７５／５sccm 圧力：６．５ＰａＲＦパワー：２５０Ｗ

【００５８】［工程−１３０］次に、絶縁層１６上に、
窒化チタン（ＴｉＮ）から成る密着層２０を形成するこ
とが望ましい。そして、密着層２０上にＩｒＯ₂／Ｉｒ
から成る第１の電極（下部電極）２１を構成する第１の
電極材料層を、例えばスパッタ法にて形成し、第１の電
極材料層及び密着層２０をフォトリソグラフィ技術及び
ドライエッチング技術に基づきパターニングすることに
よって、ストライプ状の第１の電極２１を得ることがで
きる。第１の電極２１は、下からＩｒ、ＩｒＯ₂の積層
構造を有する。その後、全面に、ＣＶＤ法にてＳｉＯ₂
膜あるいはＳｉＯ₂／ＴｉＯ₂膜（図示せず）を形成し、
ＣＭＰ法にてこの膜を平坦化して、第１の電極２１の間
がこの膜によって埋め込まれた状態（所謂ダマシン構
造）を得ることができる。ＣＭＰ法においては、アルミ
ナを含むスラリーを研磨剤として用いればよい。

【００５９】尚、絶縁層１６上に例えばＳｉＮ膜を形成
し、次いで、第１の電極を形成すべき部分のＳｉＮ膜を
選択的に除去した後、ＳｉＮ膜及び露出した絶縁層１６
上に密着層、第１の電極材料層を形成し、その後、ＣＭ
Ｐ法にてＳｉＮ膜上の第１の電極材料層及び密着層を除
去することによって、所謂ダマシン構造を有する第１の
電極を形成することもできる。

【００６０】［工程−１４０］その後、種結晶層形成工
程を実行する。具体的には、上述した混合液を、窒素ガ
スを用いたスプレー塗布法にて全面に塗布した後、以下
の表２に示す条件にて乾燥、仮焼成を行い、アモルファ
ス状態の種結晶層を形成する。

【００６１】［表２］乾燥：１２０゜Ｃ、３０分仮焼成：酸素ガス雰囲気中、３００゜Ｃ、３０分

【００６２】その後、熱処理、具体的には、水蒸気を含
む酸素ガス雰囲気中での急速加熱酸化処理（ＲＴＯ処
理）を施し、微細な強誘電体結晶粒から成る種結晶層
（厚さ：約４０ｎｍ）を形成する。強誘電体結晶粒は、
主に、層状構造を有するＳｒＢｉ ₂（Ｎｂ_0.25，Ｔａ
_0.75）₂Ｏ₉から成る。ＲＴＯ処理における昇温速度を充
分に早くすれば（例えば１００゜Ｃ／秒以上）、充分に
微細な強誘電体結晶粒（種結晶）を得ることができる。
ＲＴＯ処理の条件を以下の表３に例示する。

【００６３】［表３］予備加熱温度：２５０゜Ｃ昇温速度：１５０゜Ｃ／秒保持温度：７５０゜Ｃ保持時間：２０秒酸素流量：３リッター／分水蒸気流量：０．０６リッター／分

【００６４】［工程−１５０］次いで、強誘電体薄膜形
成工程を実行する。具体的には、上述した混合液を、窒
素ガスを用いたスプレー塗布法にて種結晶層上に（より
具体的には全面に）塗布した後、以下の表４に示す条件
にて乾燥、仮焼成、ＲＴＯ処理（熱処理）を行い、強誘
電体薄膜を形成する。尚、この工程を、３回繰り返し、
合計厚さ（種結晶層を含めた厚さ）１６０ｎｍの強誘電
体薄膜を得る。ＲＴＯ処理における昇温速度を充分に早
くすれば（例えば１００゜Ｃ／秒以上）、充分に微細な
強誘電体結晶粒を得ることができる。

【００６５】［表４］乾燥：１２０゜Ｃ、３０分仮焼成：酸素ガス雰囲気中、４００゜Ｃ、３０分ＲＴＯ処理：水蒸気を含む酸素ガス雰囲気中、６５０〜７００゜Ｃ、３０秒水蒸気／酸素ガス流量比＝１／５０

【００６６】［工程−１６０］その後、必要に応じて、
種結晶層及び強誘電体薄膜に、酸素気流中で６５０〜７
００゜Ｃ、１時間のアニール処理を施し、結晶化、均質
化を促して、強誘電体層２２を得る。尚、場合によって
は、［工程−１５０］におけるＲＴＯ処理にて、強誘電
体層２２を得ることもできる。

【００６７】［工程−１７０］次に、不要な強誘電体層
２２の部分をＲＩＥ法にて除去し、第２の電極２３を形
成する。第２の電極２３は、例えば、Ｉｒ、あるいは、
下からＩｒ、ＩｒＯ₂の積層構造を有する。第２の電極
２３は、例えば、ＲＦスパッタ法及びＲＩＥ法にて形成
することができる。尚、エッチングによって、強誘電体
層２２にダメージが加わる場合には、ダメージ回復に必
要とされる温度にてダメージ回復アニール処理を行えば
よい。その後、絶縁膜２６Ａの形成を行う。

【００６８】尚、［工程−１４０］や［工程−１５０］
において、スプレー塗布法の代わりにスピンコート法を
採用することもできる。この場合の条件として、５００
ｒｐｍで１０秒、次いで、２０００ｒｐｍで２０秒を例
示することができる。尚、以下の実施例においても、ス
ピンコート法を採用する場合には、同様の条件とするこ
とができる。

【００６９】（実施例２）実施例２は、実施例１の変形
である。実施例２においては、強誘電体薄膜の組成を種
結晶層の組成と異ならせた。

【００７０】実施例２においては、実施例１における混
合液に加えて、強誘電体薄膜を形成するために使用する
混合液を、直鎖系の構造を有する有機金属原料と溶媒と
の混合、及び、紫外線照射によって調製しておく。具体
的には、２−エチルヘキサン酸ビスマス、２−エチルヘ
キサン酸チタン、２−エチルヘキサン酸ニオブ及び２−
エチルヘキサン酸タンタルと溶媒（トルエン）とを、ス
タラーを用いて、３０分間、混合しながら、同時に、１
８５ｎｍの紫外線を照射した。尚、混合液中のＢｉ／Ｔ
ｉ／Ｎｂ／Ｔａの組成比が、３／１／０．２５／０．７
５となるように調製した。

【００７１】以下、実施例２の不揮発性メモリの製造方
法を説明する。

【００７２】［工程−２００］

【００７３】先ず、実施例１の［工程−１００］〜［工
程−１４０］と同様の工程を実行する。

【００７４】［工程−２１０］その後、上述した混合液
を、窒素ガスを用いたスプレー塗布法にて種結晶層上に
（より具体的には全面に）塗布した後、以下の表５に示
す条件にて乾燥、仮焼成、ＲＴＯ処理（熱処理）を行
い、強誘電体薄膜を形成する。尚、この工程を、３回繰
り返し、合計厚さ１６０ｎｍの強誘電体薄膜を得た。Ｒ
ＴＯ処理における昇温速度を充分に早くすれば（例えば
１００゜Ｃ／秒以上）、充分に微細な強誘電体結晶粒を
得ることができる。尚、スプレー塗布法の代わりにスピ
ンコート法を採用することもできる。

【００７５】［表５］乾燥：１２０゜Ｃ、３０分仮焼成：酸素ガス雰囲気中、４００゜Ｃ、３０分ＲＴＯ処理：水蒸気を含む酸素ガス雰囲気中、５５０〜７００゜Ｃ、３０秒水蒸気／酸素ガス流量比＝１／５０

【００７６】［工程−２２０］その後、必要に応じて、
種結晶層及び強誘電体薄膜に、酸素気流中で５５０〜７
００゜Ｃ、１時間のアニール処理を施し、結晶化、均質
化を促して、強誘電体層２２を得る。尚、場合によって
は、上述の工程におけるＲＴＯ処理にて、強誘電体層２
２を得ることもできる。その後、実施例１の［工程−１
７０］と同様の工程を実行する。

【００７７】こうして得られた強誘電体層２２を構成す
る強誘電体結晶粒の平均的な組成は、Ｂｉ_aＳｒ_bＴｉ_c
（Ｎｂ_0.25，Ｔａ_0.75）_2-cＯ₉（但し、ａ＝２．１５、
ｂ＝０．８５、ｃ＝０．１５）であり、強誘電体結晶粒
の平均粒径は４０ｎｍであった。

【００７８】（実施例３）実施例３も、実施例１の変形
である。実施例３においては、種結晶層及び強誘電体薄
膜の成膜をＭＯＣＶＤ法にて行う。種結晶層及び強誘電
体薄膜の組成を同一とした。実施例３における強誘電体
層は、Ｂｉ系層状構造を有する強誘電体結晶粒、具体的
には、ＳｒＢｉ₂（Ｎｂ_0.25，Ｔａ_0.75）₂Ｏ₉強誘電体
結晶粒から構成され、かかる強誘電体結晶粒の平均粒径
は５０ｎｍである。

【００７９】実施例３においても、強誘電体薄膜を形成
するために使用する混合液を、直鎖系の構造を有する有
機金属原料と溶媒との混合、及び、紫外線照射によって
調製しておく。具体的には、ＭＯＣＶＤ用ストロンチウ
ム・ニオブ・タンタル原料として、Ｓｒ［Ｔａ_0.25Ｎｂ
_0.75（Ｏ・Ｃ₂Ｈ₅）₆］₂と溶媒（トルエン）とを、スタ
ラーを用いて、３０分間、混合しながら、同時に、１８
５ｎｍの紫外線を照射した。また、ＭＯＣＶＤ用ビスマ
ス原料として、Ｂｉ（ＣＨ₃）₃と溶媒（トルエン）と
を、スタラーを用いて、３０分間、混合しながら、同時
に、１８５ｎｍの紫外線を照射した。

【００８０】以下、実施例３の不揮発性メモリの製造方
法を説明する。

【００８１】［工程−３００］先ず、実施例１の［工程
−１００］〜［工程−１３０］と同様の工程を実行す
る。

【００８２】［工程−３１０］その後、種結晶層形成工
程を実行する。具体的には、上述のＭＯＣＶＤ用ビスマ
ス原料、ＭＯＣＶＤ用ストロンチウム・ニオブ・タンタ
ル原料を用いて、以下の表６に示す条件の溶液気化ＭＯ
ＣＶＤ法及び表７に示す結晶化熱処理に基づき種結晶層
（厚さ：約４０ｎｍ）を形成する。

【００８３】［表６］使用原料：ＭＯＣＶＤ用ビスマス原料＝Ｂｉ（ＣＨ₃）₃ ＭＯＣＶＤ用ストロンチウム・ニオブ・タンタル原料＝Ｓｒ［Ｔａ_0.25Ｎｂ_0.75（Ｏ・Ｃ₂Ｈ₅）₆］₂ 原料濃度：０．１５〜０．４モル／リットル基板温度：４００〜５００゜Ｃ気化温度：２２０゜Ｃ成膜圧力：１．１×１０³〜１．３×１０³Ｐａ（８〜１０トル）成膜雰囲気：Ａｒ／Ｏ₂混合ガス雰囲気（酸素ガス分圧：４０〜６０％）成膜速度：７〜１０ｎｍ／分

【００８４】［表７］熱処理温度：６５０〜７００゜Ｃ熱処理雰囲気：酸素ガス雰囲気処理法：ＲＴＡ処理３０〜３００秒

【００８５】［工程−３２０］次に、強誘電体薄膜形成
工程を実行する。具体的には、得られた種結晶層上に、
上述のＭＯＣＶＤ用ビスマス原料、ＭＯＣＶＤ用ストロ
ンチウム・ニオブ・タンタル原料を用いて、上記の表６
に示す条件のＭＯＣＶＤ法に基づき強誘電体薄膜（厚
さ：約８０ｎｍ）を形成する。

【００８６】［工程−３３０］その後、必要に応じて、
種結晶層及び強誘電体薄膜に、酸素気流中で６５０〜７
００゜Ｃ、１時間のアニール処理を施し、結晶化、均質
化を促して、強誘電体層２２を得る。尚、場合によって
は、強誘電体薄膜形成工程において、強誘電体層２２を
得ることもできる。その後、実施例１の［工程−１７
０］と同様の工程を実行する。

【００８７】（実施例４）実施例４は実施例３の変形で
ある。実施例４においては、実施例３における混合液に
加えて、強誘電体薄膜を形成するために使用する混合液
を、直鎖系の構造を有する有機金属原料と溶媒との混
合、及び、紫外線照射によって調製しておく。具体的に
は、ＭＯＣＶＤ用チタン原料として、Ｔｉ（Ｏ・ｉ−Ｃ
₃Ｈ₇）₄と溶媒（トルエン）とを、スタラーを用いて、
３０分間、混合しながら、同時に、１８５ｎｍの紫外線
を照射した。

【００８８】実施例４の不揮発性メモリの製法方法にお
いては、実施例１の［工程−１００］〜［工程−１３
０］と同様の工程を実行した後、実施例３の種結晶層形
成工程である［工程−３１０］を実行する。そして、得
られた種結晶層上に、上述のＭＯＣＶＤ用ビスマス原
料、ＭＯＣＶＤ用チタン原料、ＭＯＣＶＤ用ストロンチ
ウム・ニオブ・タンタル原料を用いて、以下の表８に示
す条件にて強誘電体薄膜（厚さ：約６０ｎｍ）を形成す
る。

【００８９】［表８］使用原料：ＭＯＣＶＤ用ビスマス原料＝Ｂｉ（ＣＨ₃）₃ ：ＭＯＣＶＤ用チタン原料＝Ｔｉ（Ｏ・ｉ−Ｃ₃Ｈ₇）₄ ＭＯＣＶＤ用ストロンチウム・ニオブ・タンタル原料＝Ｓｒ［Ｔａ_0.25Ｎｂ_0.75（Ｏ・Ｃ₂Ｈ₅）₆］₂ 原料濃度：０．１５〜０．４モル／リットル基板温度：４００〜５００゜Ｃ気化温度：２２０゜Ｃ成膜圧力：１．１×１０³〜１．３×１０³Ｐａ（８〜１０トル）成膜雰囲気：Ａｒ／Ｏ₂混合ガス雰囲気（酸素ガス分圧：４０〜６０％）成膜速度：７〜１０ｎｍ／分

【００９０】その後、必要に応じて、種結晶層及び強誘
電体薄膜に、酸素気流中で５５０〜７００゜Ｃ、１時間
のアニール処理を施し、結晶化、均質化を促して、強誘
電体層２２を得る。尚、場合によっては、強誘電体薄膜
形成工程において、強誘電体層２２を得ることもでき
る。その後、実施例１の［工程−１７０］と同様の工程
を実行する。

【００９１】こうして得られた強誘電体層２２を構成す
る強誘電体結晶粒の平均的な組成は、Ｂｉ_2+XＳｒ_1-XＴ
ｉ_X（Ｎｂ_0.25，Ｔａ_0.75）_2-XＯ₉（但し、Ｘ＝０．
６）であり、強誘電体結晶粒の平均粒径は４５ｎｍであ
った。

【００９２】（実施例５）実施例５も、実施例１の変形
である。実施例５における強誘電体層は、ＰＺＴ系強誘
電体結晶粒、具体的には、ペロブスカイト型構造を有す
るＰｂＺｒＯ₃とＰｂＴｉＯ₃の固溶体であるチタン酸ジ
ルコン酸鉛［ＰＺＴ，Ｐｂ（Ｚｒ_1-y，Ｔｉ_y）Ｏ₃（但
し、０＜ｙ＜１）］強誘電体結晶粒から構成され、かか
る強誘電体結晶粒の平均粒径は４５ｎｍである。実施例
５においては、種結晶層及び強誘電体薄膜の成膜をスプ
レー塗布法にて行う。種結晶層及び強誘電体薄膜の組成
を同一とした。

【００９３】実施例５においても、強誘電体前駆体層を
形成するために使用する混合液を、直鎖系の構造を有す
る有機金属原料と溶媒との混合、及び、紫外線照射によ
って調製しておく。具体的には、Ｐｂ（ＯＣＯＣ
Ｈ₃）₂、Ｚｒ（Ｏ・ｉ−Ｃ₃Ｈ₇）₄及びＴｉ（Ｏ・ｉ−
Ｃ₃Ｈ₇）₄と溶媒（トルエン）とを、スタラーを用い
て、３０分間、混合しながら、同時に、１８５ｎｍの紫
外線を照射した。尚、混合液中のＰｂ／Ｚｒ／Ｔｉの組
成比が、１／０．３／０．７となるように調製した。

【００９４】以下、実施例５の不揮発性メモリの製造方
法を説明する。

【００９５】［工程−５００］先ず、実施例１の［工程
−１００］〜［工程−１３０］と同様の工程を実行す
る。

【００９６】［工程−５１０］その後、種結晶層形成工
程を実行する。即ち、上述した混合液を、窒素ガスを用
いたスプレー塗布法にて全面に塗布した後、以下の表９
に示す条件にて乾燥、仮焼成を行い、種結晶層を形成す
る。

【００９７】［表９］乾燥：１２０゜Ｃ、３０分仮焼成：Ｏ₂／Ｎ₂混合ガス雰囲気中、４５０゜Ｃ、３０
分

【００９８】次いで、水蒸気を含む酸素ガス雰囲気中で
のＲＴＯ処理（熱処理）を施し、微細な強誘電体結晶粒
から成る種結晶層（厚さ：約４０ｎｍ）を形成する。強
誘電体結晶粒は、ＰＺＴから成る。ＲＴＯ処理における
昇温速度を充分に早くすれば（例えば１００゜Ｃ／秒以
上）、充分に微細な強誘電体結晶粒（種結晶）を得るこ
とができる。ＲＴＯ処理の条件を以下の表１０に例示す
る。

【００９９】［表１０］予備加熱温度：２３０゜Ｃ昇温速度：１４０゜Ｃ／秒保持温度：６５０゜Ｃ保持時間：３０秒酸素流量：３リッター／分水蒸気流量：０．０６リッター／分

【０１００】［工程−５２０］その後、強誘電体薄膜形
成工程を実行する。具体的には、上述した混合液を、窒
素ガスを用いたスプレー塗布法にて種結晶層上に（より
具体的には全面に）塗布した後、以下の表１１に示す条
件にて乾燥、仮焼成、ＲＴＯ処理（熱処理）を行い、強
誘電体薄膜を形成する。尚、この工程を、３回繰り返
し、合計厚さ１６０ｎｍの強誘電体薄膜を得る。ＲＴＯ
処理における昇温速度を充分に早くすれば（例えば１０
０゜Ｃ／秒以上）、充分に微細な強誘電体結晶粒を得る
ことができる。

【０１０１】［表１１］乾燥：１２０゜Ｃ、３０分仮焼成：Ｏ₂／Ｎ₂混合ガス雰囲気中、４５０゜Ｃ、３０分ＲＴＯ処理：水蒸気を含む酸素ガス雰囲気中、６００〜７００゜Ｃ、３０秒水蒸気／酸素ガス流量比＝１／５０

【０１０２】［工程−５３０］その後、必要に応じて、
種結晶層及び強誘電体薄膜に、酸素気流中で６００〜７
００゜Ｃ、１時間のアニール処理を施し、結晶化、均質
化を促して、強誘電体層２２を得る。尚、場合によって
は、上述のＲＴＯ処理にて、強誘電体層２２を得ること
もできる。その後、実施例１の［工程−１７０］と同様
の工程を実行する。

【０１０３】尚、［工程−５１０］や［工程−５２０］
において、スプレー塗布法の代わりにスピンコート法を
採用することもできる。

【０１０４】（実施例６）実施例６は、本発明の第３の
態様及び第４の態様に係る不揮発性メモリの製造方法、
及び、本発明の第１の態様及び第２の態様に係る不揮発
性メモリに関する。尚、実施例６の不揮発性メモリの構
成は、実施例１の不揮発性メモリの構成と同様とするこ
とができるので、詳細な説明は省略する。また、その製
造方法も、強誘電体前駆体層の形成方法が異なる点を除
き、実質的に、実施例１の不揮発性メモリの製造方法と
同様とすることができる。

【０１０５】実施例６においては、不揮発性メモリの製
造方法に際し、予め、強誘電体前駆体層を形成するため
に使用する混合液を、直鎖系の構造を有する有機金属原
料と溶媒との混合によって調製しておく。具体的には、
２−エチルヘキサン酸ビスマス、２−エチルヘキサン酸
ストロンチウム、２−エチルヘキサン酸ニオブ及び２−
エチルヘキサン酸タンタルと溶媒（トルエン）とを、ス
タラーを用いて、３０分間、混合する。尚、混合液中の
Ｓｒ／Ｂｉ／Ｎｂ／Ｔａの組成比が、０．８／２．２／
０．５／１．５となるように調製した。

【０１０６】以下、実施例６の不揮発性メモリの製造方
法を説明する。

【０１０７】［工程−６００］先ず、実施例１の［工程
−１００］〜［工程−１３０］と同様の工程を実行す
る。

【０１０８】［工程−６１０］その後、種結晶層形成工
程を実行する。即ち、上述した混合液を、窒素ガスを用
いたスプレー塗布法にて全面に塗布した後、混合液塗布
層に１８５ｎｍの紫外線を０．５〜１分、照射する。混
合液塗布層においては、紫外線の照射によって、図３に
示す反応が進行する。その後、表２に示した条件にて乾
燥、仮焼成を行い、種結晶層を形成する。

【０１０９】その後、水蒸気を含む酸素ガス雰囲気中で
のＲＴＯ処理（熱処理）を施し、微細な強誘電体結晶粒
から成る種結晶層（厚さ：約４０ｎｍ）を形成する。強
誘電体結晶粒は、主に、層状構造を有するＳｒＢｉ
₂（Ｎｂ_0.25，Ｔａ_0.75）₂Ｏ₉から成る。ＲＴＯ処理に
おける昇温速度を充分に早くすれば（例えば１００゜Ｃ
／秒以上）、充分に微細な強誘電体結晶粒（種結晶）を
得ることができる。ＲＴＯ処理の条件は、表３に例示し
たと同様の条件とすればよい。

【０１１０】［工程−６２０］次いで、強誘電体薄膜形
成工程を実行する。具体的には、上述した混合液を、窒
素ガスを用いたスプレー塗布法にて種結晶層上に（より
具体的には全面に）塗布した後、混合液塗布層に１８５
ｎｍの紫外線を０．５〜１分、照射する。混合液塗布層
においては、紫外線の照射によって、図３に示す反応が
進行する。その後、表４に示した条件にて乾燥、仮焼
成、ＲＴＯ処理（熱処理）を行い、強誘電体薄膜を形成
する。尚、この工程を、３回繰り返し、合計厚さ１６０
ｎｍの強誘電体薄膜を得る。ＲＴＯ処理における昇温速
度を充分に早くすれば（例えば１００゜Ｃ／秒以上）、
充分に微細な強誘電体結晶粒を得ることができる。

【０１１１】［工程−６３０］その後、必要に応じて、
種結晶層及び強誘電体薄膜に、酸素気流中で６５０〜７
００゜Ｃ、１時間のアニール処理を施し、結晶化、均質
化を促して、強誘電体層２２を得る。尚、場合によって
は、上述のＲＴＯ処理にて、強誘電体層２２を得ること
もできる。その後、実施例１の［工程−１７０］と同様
の工程を実行する。

【０１１２】尚、［工程−６１０］や［工程−６２０］
において、スプレー塗布法の代わりにスピンコート法を
採用することもできる。

【０１１３】（実施例７）実施例７は、実施例６の変形
である。実施例７においては、強誘電体薄膜の組成を、
種結晶層の組成と異ならせた。

【０１１４】実施例７においては、実施例６における混
合液に加えて、強誘電体薄膜を形成するために使用する
混合液を、直鎖系の構造を有する有機金属原料と溶媒と
の混合、及び、紫外線照射によって調製しておく。具体
的には、２−エチルヘキサン酸ビスマス、２−エチルヘ
キサン酸チタン、２−エチルヘキサン酸ニオブ及び２−
エチルヘキサン酸タンタルと溶媒（トルエン）とを、ス
タラーを用いて、３０分間、混合した。尚、混合液中の
Ｂｉ／Ｔｉ／Ｎｂ／Ｔａの組成比が、３／１／０．２５
／０．７５となるように調製した。

【０１１５】実施例７の不揮発性メモリの製造方法にお
いては、実施例６の［工程−６００］〜［工程−６１
０］と同様の工程を実行する。そして、上述した混合液
を、窒素ガスを用いたスプレー塗布法にて種結晶層上に
（より具体的には全面に）塗布した後、混合液塗布層に
１８５ｎｍの紫外線を０．５〜１分、照射する。混合液
塗布層においては、紫外線の照射によって、図３に示す
反応が進行する。

【０１１６】その後、表５に示した条件にて乾燥、仮焼
成、ＲＴＯ処理（熱処理）を行い、強誘電体薄膜を形成
する。尚、この工程を、３回繰り返し、合計厚さ１６０
ｎｍの強誘電体薄膜を得た。ＲＴＯ処理における昇温速
度を充分に早くすれば（例えば１００゜Ｃ／秒以上）、
充分に微細な強誘電体結晶粒を得ることができる。尚、
スプレー塗布法の代わりにスピンコート法を採用するこ
ともできる。

【０１１７】その後、必要に応じて、種結晶層及び強誘
電体薄膜に、酸素気流中で５５０〜７００゜Ｃ、１時間
のアニール処理を施し、結晶化、均質化を促して、強誘
電体層２２を得る。尚、場合によっては、上述の工程に
おけるＲＴＯ処理にて、強誘電体層２２を得ることもで
きる。その後、実施例１の［工程−１７０］と同様の工
程を実行する。

【０１１８】こうして得られた強誘電体層２２を構成す
る強誘電体結晶粒の平均的な組成は、Ｂｉ_2+cＳｒ_1-cＴ
ｉ_c（Ｎｂ_0.25，Ｔａ_0.75）_2-cＯ₉（但し、ｃ＝０．７
５）であり、強誘電体結晶粒の平均粒径は４５ｎｍであ
った。

【０１１９】（実施例８）実施例８も、実施例６の変形
である。実施例８における強誘電体層は、ＰＺＴ系強誘
電体結晶粒、具体的には、ペロブスカイト型構造を有す
るＰｂＺｒＯ₃とＰｂＴｉＯ₃の固溶体であるチタン酸ジ
ルコン酸鉛［ＰＺＴ，Ｐｂ（Ｚｒ_1-y，Ｔｉ_y）Ｏ₃（但
し、０＜ｙ＜１）］強誘電体結晶粒から構成され、かか
る強誘電体結晶粒の平均粒径は４５ｎｍである。実施例
８においても、種結晶層及び強誘電体薄膜の成膜をスプ
レー塗布法にて行う。種結晶層及び強誘電体薄膜の組成
を同一とした。

【０１２０】実施例８においても、強誘電体前駆体層を
形成するために使用する混合液を、直鎖系の構造を有す
る有機金属原料と溶媒との混合、及び、紫外線照射によ
って調製しておく。具体的には、Ｐｂ（ＯＣＯＣ
Ｈ₃）₂、Ｚｒ（Ｏ・ｉ−Ｃ₃Ｈ₇）₄及びＴｉ（Ｏ・ｉ−
Ｃ₃Ｈ₇）₄、と溶媒（トルエン）とを、スタラーを用い
て、３０分間、混合した。尚、混合液中のＰｂ／Ｚｒ／
Ｔｉの組成比が、１／０．３／０．７となるように調製
した。

【０１２１】以下、実施例８の不揮発性メモリの製造方
法を説明する。

【０１２２】［工程−８００］先ず、実施例１の［工程
−１００］〜［工程−１３０］と同様の工程を実行す
る。

【０１２３】［工程−８１０］その後、種結晶層形成工
程を実行する。即ち、上述した混合液を、窒素ガスを用
いたスプレー塗布法にて全面に塗布した後、混合液塗布
層に１８５ｎｍの紫外線を０．５〜１分、照射する。混
合液塗布層においては、紫外線の照射によって、図３に
示す反応が進行する。その後、表９に示した条件にて乾
燥、仮焼成を行い、種結晶層を形成する。

【０１２４】次いで、水蒸気を含む酸素ガス雰囲気中で
のＲＴＯ処理（熱処理）を施し、微細な強誘電体結晶粒
から成る種結晶層（厚さ：約４０ｎｍ）を形成する。強
誘電体結晶粒は、ＰＺＴから成る。ＲＴＯ処理における
昇温速度を充分に早くすれば（例えば１００゜Ｃ／秒以
上）、充分に微細な強誘電体結晶粒（種結晶）を得るこ
とができる。ＲＴＯ処理の条件は、表１０に例示した条
件と同様とすればよい。

【０１２５】［工程−８２０］その後、強誘電体薄膜形
成工程を実行する。具体的には、上述した混合液を、窒
素ガスを用いたスプレー塗布法にて種結晶層上に（より
具体的には全面に）塗布した後、混合液塗布層に１８５
ｎｍの紫外線を０．５〜１分、照射する。混合液塗布層
においては、紫外線の照射によって、図３に示す反応が
進行する。その後、表１１に示した条件にて乾燥、仮焼
成、ＲＴＯ処理（熱処理）を行い、強誘電体薄膜を形成
する。尚、この工程を、３回繰り返し、合計厚さ１６０
ｎｍの強誘電体薄膜を得る。ＲＴＯ処理における昇温速
度を充分に早くすれば（例えば１００゜Ｃ／秒以上）、
充分に微細な強誘電体結晶粒を得ることができる。

【０１２６】［工程−８３０］その後、必要に応じて、
実施例５の［工程−５３０］と同様にして、種結晶層及
び強誘電体薄膜にアニール処理を施し、結晶化、均質化
を促して、強誘電体層２２を得る。尚、場合によって
は、上述のＲＴＯ処理にて、強誘電体層２２を得ること
もできる。その後、実施例１の［工程−１７０］と同様
の工程を実行する。

【０１２７】尚、［工程−８１０］や［工程−８２０］
において、スプレー塗布法の代わりにスピンコート法を
採用することもできる。

【０１２８】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらに限定されるものではない。
実施例にて説明した不揮発性メモリの構造は例示であ
り、適宜、変更することができる。

【０１２９】例えば、メモリユニットＭＵ₁を構成する
メモリセルＭＣ_1Mを２以上の複数のグループに分け、各
グループを層間絶縁層を介して積層してもよい。これに
よって、半導体記憶装置の一層の高集積化を図ることが
できる。このような構造の例（２層構造の例）を図４に
示す。不揮発性メモリＭ₁を構成するメモリユニットＭ
Ｕ₁の内のメモリセルＭＣ₁₁、ＭＣ₁₂、ＭＣ₁₃、ＭＣ₁₄
は絶縁層１６の上に形成され、これらのメモリセルの上
に層間絶縁層２６が形成され、層間絶縁層２６の上にメ
モリセルＭＣ₁₅、ＭＣ₁₆、ＭＣ₁₇、ＭＣ₁₈が形成されて
いる。メモリセルＭＣ₁₅、ＭＣ₁₆、ＭＣ₁₇、ＭＣ₁₈は絶
縁膜３６Ａによって覆われている。メモリセルＭＣ₁₁、
ＭＣ₁₂、ＭＣ₁₃、ＭＣ₁₄は、第１の電極２１と強誘電体
層２２と第２の電極２３とから構成されている。第１の
電極２１と絶縁層１６との間には密着層２０が形成され
ている。選択用トランジスタＴＲ₁の他方のソース／ド
レイン領域１４は、絶縁層１６に形成された開口部１７
中に設けられた接続孔（コンタクトプラグ）１８を介し
て共通ノードである第１の電極２１に接続されている。
一方、メモリセルＭＣ₁₅、ＭＣ₁₆、ＭＣ₁₇、ＭＣ₁₈は、
第１の電極３１と強誘電体層３２と第２の電極３３とか
ら構成されている。第１の電極３１と層間絶縁層２６と
の間には密着層３０が形成されている。また、選択用ト
ランジスタＴＲ₁の他方のソース／ドレイン領域１４
は、接続孔１８、層間絶縁層２６に形成された開口部２
７中に設けられた接続孔（コンタクトプラグ）２８を介
して共通ノードである第１の電極３１に接続されてい
る。

【０１３０】あるいは又、不揮発性メモリＭ₁を構成す
るメモリユニットＭＵ₁と不揮発性メモリＭ₂を構成する
メモリユニットＭＵ₂とを、層間絶縁層を介して積層し
てもよい。２つの不揮発性メモリが積層された構造の模
式的な一部断面図を図５に示す。尚、参照番号２５は接
続用パッドである。図５においては、密着層の図示を省
略した。

【０１３１】また、選択用トランジスタＴＲ₁をワード
線ＷＬ₁によって制御し、選択用トランジスタＴＲ₂をワ
ード線ＷＬ₂によって制御する構造としてもよく、この
ような構造の回路図を図６に示す。このような構成を採
用し、対となったビット線ＢＬ ₁，ＢＬ₂の一方に参照電
圧を印加することによって、メモリセルＭＣ_1m，ＭＣ_2m
のそれぞれからデータを読み出すことができる。即ち、
各メモリセルＭＣ_1m，ＭＣ_2m（ｍ＝１，２，３，４）の
それぞれに１ビットがデータとして記憶される。

【０１３２】更には、図７に示す構造のように変形する
こともできる。図７に示す構造の２つの不揮発性メモリ
においては、第２の電極２３が共通化されている。即
ち、不揮発性メモリＭ₁を構成するメモリユニットＭＵ₁
の各メモリセルＭＣ_1mは、第１の電極２１Ａと強誘電体
層２２Ａと第２の電極２３とから成り、不揮発性メモリ
Ｍ₂を構成するメモリユニットＭＵ₂の各メモリセルＭＣ
_2mは、第１の電極２１Ｂと強誘電体層２２Ｂと第２の電
極２３とから成る。そして、不揮発性メモリＭ_nにおい
て、メモリセルの第１の電極２１Ａ，２１Ｂは共通であ
る。この共通の第１の電極２１Ａ，２１Ｂを、便宜上、
共通ノードＣＮ₁，ＣＮ₂と呼ぶ。

【０１３３】ここで、不揮発性メモリＭ₁における共通
の第１の電極２１Ａ（第１の共通ノードＣＮ₁）は、選
択用トランジスタＴＲ₁を介してビット線ＢＬ₁に接続さ
れている。また、不揮発性メモリＭ₂における共通の第
１の電極２１Ｂ（第２の共通ノードＣＮ₂）は、選択用
トランジスタ（図示せず）を介してビット線ＢＬ₂（図
示せず）に接続されている。更には、不揮発性メモリＭ
₁を構成するメモリセルＭＣ_1mと、不揮発性メモリＭ₂を
構成するメモリセルＭＣ_2mは、第２の電極２３を共有し
ており、この共有された第ｍ番目の第２の電極２３はプ
レート線ＰＬ_mに接続されている。

【０１３４】また、不揮発性メモリを、所謂ゲインセル
型とすることもできる。このような不揮発性メモリの回
路図を図８に示し、不揮発性メモリを構成する各種のト
ランジスタの模式的なレイアウトを図９に示し、不揮発
性メモリの模式的な一部断面図を図１０及び図１１に示
す。尚、図９において、各種のトランジスタの領域を点
線で囲み、活性領域及び配線を実線で示し、ゲート電極
あるいはワード線を一点鎖線で示した。また、図１０に
示す不揮発性メモリの模式的な一部断面図は、図９の線
Ａ−Ａに沿った模式的な一部断面図であり、図１１に示
す不揮発性メモリの模式的な一部断面図は、図９の線Ｂ
−Ｂに沿った模式的な一部断面図である。

【０１３５】この不揮発性メモリは、ビット線ＢＬと、
書込用トランジスタ（本発明の第２の態様あるいは第４
の態様に係る不揮発性メモリの製造方法、あるいは、本
発明の第２の態様に係る不揮発性メモリにおける選択用
トランジスタである）ＴＲ_Wと、Ｍ個（但し、Ｍ≧２で
あり、例えば、Ｍ＝８）のメモリセルＭＣ_Mから構成さ
れたメモリユニットＭＵと、Ｍ本のプレート線ＰＬ_Mか
ら成るメモリユニットＭＵから構成されている。そし
て、各メモリセルＭＣ_Mは、第１の電極２１と強誘電体
層２２と第２の電極２３とから成り、メモリユニットＭ
Ｕを構成するメモリセルＭＣ_Mの第１の電極２１は、メ
モリユニットＭＵにおいて共通であり、この共通の第１
の電極（共通ノードＣＮ）は、書込用トランジスタＴＲ
_Wを介してビット線ＢＬに接続され、各メモリセルＭＣ_m
を構成する第２の電極２３はプレート線ＰＬ_mに接続さ
れている。メモリセルＭＣ_Mは絶縁膜２６Ａによって被
覆されている。尚、不揮発性メモリのメモリユニットＭ
Ｕを構成するメモリセルの数（Ｍ）は８個に限定され
ず、一般には、Ｍ≧２を満足すればよく、２のべき数
（Ｍ＝２，４，８，１６・・・）とすることが好まし
い。

【０１３６】更には、共通の第１の電極の電位変化を検
出し、該検出結果をビット線に電流又は電圧として伝達
する信号検出回路を備えている。言い換えれば、検出用
トランジスタＴＲ_S、及び、読出用トランジスタＴＲ_Rを
備えている。信号検出回路は、検出用トランジスタＴＲ
_S及び読出用トランジスタＴＲ_Rから構成されている。そ
して、検出用トランジスタＴＲ_Sの一端は所定の電位Ｖ
_ccを有する配線（例えば、不純物層から構成された電源
線）に接続され、他端は読出用トランジスタＴＲ_Rを介
してビット線ＢＬに接続され、各メモリセルＭＣ_mに記
憶されたデータの読み出し時、読出用トランジスタＴＲ
_Rが導通状態とされ、各メモリセルＭＣ_mに記憶されたデ
ータに基づき共通の第１の電極（共通ノードＣＮ）に生
じた電位により、検出用トランジスタＴＲ_Sの動作が制
御される。

【０１３７】具体的には、各種のトランジスタはＭＯＳ
型ＦＥＴから構成されており、書込用トランジスタ（選
択用トランジスタ）ＴＲ_Wの一方のソース／ドレイン領
域は絶縁層１６に形成されたコンタクトホール１５を介
してビット線ＢＬに接続され、他方のソース／ドレイン
領域は、絶縁層１６に形成された開口部１７中に設けら
れた接続孔１８を介して共通の第１の電極（共通ノード
ＣＮ）に接続されている。また、検出用トランジスタＴ
Ｒ_Sの一方のソース／ドレイン領域は、所定の電位Ｖ_cc
を有する配線に接続され、他方のソース／ドレイン領域
は、読出用トランジスタＴＲ_Rの一方のソース／ドレイ
ン領域に接続されている。より具体的には、検出用トラ
ンジスタＴＲ_Sの他方のソース／ドレイン領域と読出用
トランジスタＴＲ_Rの一方のソース／ドレイン領域と
は、１つのソース／ドレイン領域を占めている。更に
は、読出用トランジスタＴＲ_Rの他方のソース／ドレイ
ン領域はコンタクトホール１５を介してビット線ＢＬに
接続され、更に、共通の第１の電極（共通ノードＣＮ、
あるいは、書込用トランジスタＴＲ_Wの他方のソース／
ドレイン領域）は、開口部１７Ａ中に設けられた接続孔
１８Ａ、ワード線ＷＬ_Sを介して検出用トランジスタＴ
Ｒ_Sのゲート電極に接続されている。また、書込用トラ
ンジスタＴＲ_Wのゲート電極に接続されたワード線ＷＬ_W
及び読出用トランジスタＴＲ_Rのゲート電極に接続され
たワード線ＷＬ_Rは、ワード線デコーダ／ドライバＷＤ
に接続されている。一方、各プレート線ＰＬ_mは、プレ
ート線デコーダ／ドライバＰＤに接続されている。更に
は、ビット線ＢＬはセンスアンプＳＡに接続されてい
る。

【０１３８】この不揮発性メモリからのデータを読み出
し時、選択プレート線ＰＬ₁にＶ_ccを印加する。このと
き、選択メモリセルＭＣ₁にデータ「１」が記憶されて
いれば、強誘電体層に分極反転が生じ、蓄積電荷量が増
加し、共通ノードＣＮの電位が上昇する。一方、選択メ
モリセルＭＣ₁にデータ「０」が記憶されていれば、強
誘電体層に分極反転が生ぜず、共通ノードＣＮの電位は
殆ど上昇しない。即ち、共通ノードＣＮは、非選択メモ
リセルの強誘電体層を介して複数の非選択プレート線Ｐ
Ｌ_kにカップリングされているので、共通ノードＣＮの
電位は０ボルトに比較的近いレベルに保たれる。このよ
うにして、選択メモリセルＭＣ₁に記憶されたデータに
依存して共通ノードＣＮの電位に変化が生じる。従っ
て、選択メモリセルの強誘電体層には、分極反転に十分
な電界を与えることができる。そして、ビット線ＢＬを
浮遊状態とし、読出用トランジスタＴＲ_Rをオン状態と
する。一方、選択メモリセルＭＣ₁に記憶されたデータ
に基づき共通の第１の電極（共通ノードＣＮ）に生じた
電位により、検出用トランジスタＴＲ_Sの動作が制御さ
れる。具体的には、選択メモリセルＭＣ₁に記憶された
データに基づき共通の第１の電極（共通ノードＣＮ）に
高い電位が生じれば、検出用トランジスタＴＲ _Sは導通
状態となり、検出用トランジスタＴＲ_Sの一方のソース
／ドレイン領域は所定の電位Ｖ_ccを有する配線に接続さ
れているので、かかる配線から、検出用トランジスタＴ
Ｒ_S及び読出用トランジスタＴＲ_Rを介してビット線ＢＬ
に電流が流れ、ビット線ＢＬの電位が上昇する。即ち、
信号検出回路によって共通の第１の電極（共通ノードＣ
Ｎ）の電位変化が検出され、この検出結果がビット線Ｂ
Ｌに電圧（電位）として伝達される。ここで、検出用ト
ランジスタＴＲ_Sの閾値をＶ_t _h、検出用トランジスタＴ
Ｒ_Sのゲート電極の電位（即ち、共通ノードＣＮの電
位）をＶ_gとすれば、ビット線ＢＬの電位は概ね（Ｖ_g−
Ｖ_th）となる。尚、検出用トランジスタＴＲ_Sをディプ
レッション型のＮＭＯＳＦＥＴとすれば、閾値Ｖ_thは負
の値をとる。これにより、ビット線ＢＬの負荷の大小に
拘わらず、安定したセンス信号量を確保できる。尚、検
出用トランジスタＴＲ_SをＰＭＯＳＦＥＴから構成する
こともできる。

【０１３９】尚、検出用トランジスタの一端が接続され
た配線の所定の電位はＶ_ccに限定されず、例えば、接地
されていてもよい。即ち、検出用トランジスタの一端が
接続された配線の所定の電位を０ボルトとしてもよい。
但し、この場合には、選択メモリセルにおけるデータの
読み出し時に電位（Ｖ_cc）がビット線に現れた場合、再
書き込み時には、ビット線の電位を０ボルトとし、選択
メモリセルにおけるデータの読み出し時に０ボルトがビ
ット線に現れた場合、再書き込み時には、ビット線の電
位をＶ_ccとする必要がある。そのためには、図１２に例
示するような、トランジスタＴＲ_IV-1，ＴＲ_IV-2，ＴＲ
_IV-3，ＴＲ_IV-4から構成された一種のスイッチ回路（反
転回路）をビット線間に配設し、データの読み出し時に
は、トランジスタＴＲ_IV-2，ＴＲ_IV-4をオン状態とし，
データの再書き込み時には、トランジスタＴＲ_IV-1，Ｔ
Ｒ_IV-3をオン状態とすればよい。

【０１４０】更には、図１５に回路図を示した米国特許
第４８７３６６４号に開示された不揮発性メモリの模式
的な一部断面図を図１３に示すが、かかる不揮発性メモ
リにも本発明を適用することができる。このような構造
の不揮発性メモリは、本発明の第１の態様に係る不揮発
性メモリに該当し、実質的に、実施例１にて説明した方
法で製造することができる。図１３中、参照番号２４は
プレート線である。尚、不揮発性メモリの構造は、スタ
ック型に限定されるものではなく、プレーナ型とするこ
ともできる。

【０１４１】スプレー塗布法やスピンコート法を採用す
る場合、混合液の調製装置を塗布装置の前段に設け、塗
布装置に混合液の調製装置を組み込んだ構成としてもよ
い。

【０１４２】例えば、実施例３における［工程−３１
０］を実行した後、実施例１における［工程−１５０］
や実施例２における［工程−２１０］を実行して、種結
晶層形成工程における成膜方法と、強誘電体薄膜形成工
程における成膜方法とを異ならせてもよい。ＭＯＣＶＤ
法にて種結晶層を形成することは、配向性を有する種結
晶層の形成に特に有効である。これによって、（１１
１）配向の金属下地層（例えば第１の電極）や（１１
０）配向したＩｒＯ_x下地層（例えば第１の電極）上
に、優先配向を有するＢｉ系層状構造の強誘電体結晶粒
を効果的に形成することができる。

【０１４３】本発明の不揮発性メモリのキャパシタ構造
を、強誘電体層を用いた不揮発性メモリ（所謂ＦＥＲＡ
Ｍ）のみならず、ＤＲＡＭに適用することもできる。こ
の場合には、強誘電体層の常誘電的な電気応答のみを利
用する。

【０１４４】

【発明の効果】本発明の不揮発性メモリの製造方法によ
れば、微細な結晶粒から構成された強誘電体層を得るこ
とができる結果、微小サイズのメモリセルを作製するこ
とができ、メモリセルの高集積化を達成することが可能
となる。特に、図１３に示した構成の不揮発性メモリと
比較して、メモリセルのサイズを０．１倍程度とし得る
図１に示した構成の不揮発性メモリに好適である。しか
も、スプレー塗布法やスピンコート法といった溶液化学
法（ゾル−ゲル法）を採用すれば、成膜コストの面から
極めて有利である。更には、スプレー塗布法を採用すれ
ば、塗布時の混合液のロスを低減することができる。ま
た、ＭＯＣＶＤ法を採用した場合にあっては、強誘電体
層における結晶粒の配向性の制御が可能であり、しか
も、段差被覆性に優れ、結晶粒径の微細化も可能であ
る。更には、ＭＯＣＶＤ法の実行時、有機金属材料の溶
液の気化効率の向上を図ることができるが故に、気化装
置内部で有機金属材料の「焦げ付き」現象が発生し難
い。それ故、ＭＯＣＶＤ装置を長時間に亙って連続的に
操業することが可能となり、製造コストの上昇を招くと
いった問題を解決することができる。

【図面の簡単な説明】

【図１】実施例１の強誘電体型不揮発性半導体メモリの
模式的な一部断面図である。

【図２】実施例１の強誘電体型不揮発性半導体メモリの
回路図である。

【図３】直鎖系の構造を有する有機金属原料と溶媒と紫
外線照射による反応を示す化学式である。

【図４】実施例１の強誘電体型不揮発性半導体メモリの
変形例の模式的な一部断面図である。

【図５】実施例１の強誘電体型不揮発性半導体メモリの
別の変形例の模式的な一部断面図である。

【図６】実施例１の強誘電体型不揮発性半導体メモリの
更に別の変形例の回路図である。

【図７】実施例１の強誘電体型不揮発性半導体メモリの
更に別の変形例の模式的な一部断面図である。

【図８】ゲインセル型の強誘電体型不揮発性半導体メモ
リの回路図である。

【図９】図８に示したの強誘電体型不揮発性半導体メモ
リにおけるレイアウト図である。

【図１０】図８に示した強誘電体型不揮発性半導体メモ
リの模式的な一部断面図である。

【図１１】図８に示した強誘電体型不揮発性半導体メモ
リの、図１０とは異なる断面で見たときの模式的な一部
断面図である。

【図１２】検出用トランジスタの一端が接続された配線
の所定の電位を０ボルトとした場合の、ビット線間に配
設された一種のスイッチ回路を示す回路図である。

【図１３】図１５に示した強誘電体型不揮発性半導体メ
モリの模式的な一部断面図である。

【図１４】強誘電体のＰ−Ｅヒステリシスループ図であ
る。

【図１５】米国特許第４８７３６６４号に開示された強
誘電体型不揮発性半導体メモリの回路図である。

【符号の説明】

Ｍ・・・不揮発性メモリ、ＭＵ・・・メモリユニット、
ＴＲ・・・選択用トランジスタ、ＭＵ・・・メモリユニ
ット、ＭＣ・・・メモリセル、ＢＬ・・・ビット線、Ｗ
Ｌ・・・ワード線、ＰＬ・・・プレート線、ＷＤ・・・
ワード線デコーダ／ドライバ、ＰＤ・・・プレート線デ
コーダ／ドライバ、ＳＡ・・・センスアンプ、ＴＲ_S・
・・検出用トランジスタ、ＴＲ_R・・・読出用トランジ
スタ、ＴＲ_W・・・書込用トランジスタ（選択用トラン
ジスタ）、１０・・・半導体基板、１１・・・素子分離
領域、１２・・・ゲート絶縁膜、１３・・・ゲート電
極、１４・・・ソース／ドレイン領域、１５・・・コン
タクトプラグ、１６・・・絶縁層、１７，１７Ａ，２７
・・・開口部、１８，１８Ａ，２８・・・接続孔（コン
タクトプラグ）、２０，３０・・・密着層、２１，２１
Ａ，２１Ｂ，３１・・・第１の電極、２２，２２Ａ，２
２Ｂ，３２・・・強誘電体層、２３，３３・・・第２の
電極、２４・・・プレート線、２５・・・接続用パッ
ド、２６・・・層間絶縁層、２６Ａ，３６Ａ・・・絶縁
膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者横山誠一東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5F058 BA11 BD02 BD04 BD05 BD07 BD10 BF02 BF06 BF27 BF29 BF46 BF52 BH03 BH12 5F083 FR01 FR02 FR10 JA17 JA37 JA38 JA39 JA40 JA43 JA53 MA06 MA17 NA08 PR21 PR23 PR34

Claims

【特許請求の範囲】

【請求項１】第１の電極と強誘電体層と第２の電極とか
ら成るメモリセルを有する強誘電体型不揮発性半導体メ
モリの製造方法であって、直鎖系の構造を有する有機金属原料と溶媒との混合液を
用いて、スプレー塗布法、スピンコート法又はＭＯＣＶ
Ｄ法にて強誘電体前駆体層を形成した後、該強誘電体前
駆体層に熱処理を施すことによって、強誘電体層を得る
工程を備え、前記混合液を、直鎖系の構造を有する有機金属原料と溶
媒との混合、及び、紫外線照射によって調製することを
特徴とする強誘電体型不揮発性半導体メモリの製造方
法。
【請求項２】（Ａ）ビット線と、（Ｂ）選択用トランジスタと、（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルから構成され
たメモリユニットと、（Ｄ）Ｍ本のプレート線、から成り、各メモリセルは、第１の電極と強誘電体層と第２の電極
とから成り、メモリユニットにおいて、メモリセルの第１の電極は共
通であり、該共通の第１の電極は、選択用トランジスタ
を介してビット線に接続され、メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
・・・Ｍ）のメモリセルの第２の電極は、第ｍ番目のプ
レート線に接続されている強誘電体型不揮発性半導体メ
モリの製造方法であって、直鎖系の構造を有する有機金属原料と溶媒との混合液を
用いて、スプレー塗布法、スピンコート法又はＭＯＣＶ
Ｄ法にて強誘電体前駆体層を形成した後、該強誘電体前
駆体層に熱処理を施すことによって、強誘電体層を得る
工程を備え、前記混合液を、直鎖系の構造を有する有機金属原料と溶
媒との混合、及び、紫外線照射によって調製することを
特徴とする強誘電体型不揮発性半導体メモリの製造方
法。
【請求項３】第１の電極と強誘電体層と第２の電極とか
ら成るメモリセルを有する強誘電体型不揮発性半導体メ
モリの製造方法であって、直鎖系の構造を有する有機金属原料と溶媒との混合液を
用いて、スプレー塗布法又はスピンコート法にて強誘電
体前駆体層を形成した後、該強誘電体前駆体層に紫外線
を照射し、その後、該強誘電体前駆体層に熱処理を施す
ことによって、強誘電体層を得る工程を備えることを特
徴とする強誘電体型不揮発性半導体メモリの製造方法。
【請求項４】（Ａ）ビット線と、（Ｂ）選択用トランジスタと、（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルから構成され
たメモリユニットと、（Ｄ）Ｍ本のプレート線、から成り、各メモリセルは、第１の電極と強誘電体層と第２の電極
とから成り、メモリユニットにおいて、メモリセルの第１の電極は共
通であり、該共通の第１の電極は、選択用トランジスタ
を介してビット線に接続され、メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
・・・Ｍ）のメモリセルの第２の電極は、第ｍ番目のプ
レート線に接続されている強誘電体型不揮発性半導体メ
モリの製造方法であって、直鎖系の構造を有する有機金属原料と溶媒との混合液を
用いて、スプレー塗布法又はスピンコート法にて強誘電
体前駆体層を形成した後、該強誘電体前駆体層に紫外線
を照射し、その後、該強誘電体前駆体層に熱処理を施す
ことによって、強誘電体層を得る工程を備えることを特
徴とする強誘電体型不揮発性半導体メモリの製造方法。
【請求項５】紫外線の波長は３００ｎｍ以下であること
を特徴とする請求項１乃至請求項４のいずれか１項に記
載の強誘電体型不揮発性半導体メモリの製造方法。
【請求項６】熱処理は、水蒸気を含む酸素ガス雰囲気中
での、昇温速度１００゜Ｃ／秒以上の急速加熱酸化処理
であることを特徴とする請求項１乃至請求項４のいずれ
か１項に記載の強誘電体型不揮発性半導体メモリの製造
方法。
【請求項７】強誘電体層は、平均粒径が２０ｎｍ乃至５
０ｎｍの結晶粒から構成されていることを特徴とする請
求項１乃至請求項４のいずれか１項に記載の強誘電体型
不揮発性半導体メモリの製造方法。
【請求項８】強誘電体層は、Ｂｉ系層状構造を有する強
誘電体結晶粒、又は、ＰＺＴ系強誘電体結晶粒から成る
ことを特徴とする請求項１乃至請求項４のいずれか１項
に記載の強誘電体型不揮発性半導体メモリの製造方法。
【請求項９】第１の電極と強誘電体層と第２の電極とか
ら成るメモリセルを有する強誘電体型不揮発性半導体メ
モリであって、該強誘電体層は、平均粒径が２０ｎｍ乃至５０ｎｍの結
晶粒から構成されていることを特徴とする強誘電体型不
揮発性半導体メモリ。
【請求項１０】（Ａ）ビット線と、（Ｂ）選択用トランジスタと、（Ｃ）Ｍ個（但し、Ｍ≧２）のメモリセルから構成され
たメモリユニットと、（Ｄ）Ｍ本のプレート線、から成り、各メモリセルは、第１の電極と強誘電体層と第２の電極
とから成り、メモリユニットにおいて、メモリセルの第１の電極は共
通であり、該共通の第１の電極は、選択用トランジスタ
を介してビット線に接続され、メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
・・・Ｍ）のメモリセルの第２の電極は、第ｍ番目のプ
レート線に接続されている強誘電体型不揮発性半導体メ
モリであって、該強誘電体層は、平均粒径が２０ｎｍ乃至５０ｎｍの結
晶粒から構成されていることを特徴とする強誘電体型不
揮発性半導体メモリ。
【請求項１１】強誘電体層は、Ｂｉ系層状構造を有する
強誘電体結晶粒、又は、ＰＺＴ系強誘電体結晶粒から成
ることを特徴とする請求項９又は請求項１０に記載の強
誘電体型不揮発性半導体メモリ。