JP2003045798A

JP2003045798A - 多孔質膜を用いた半導体基板の作製法および半導体装置

Info

Publication number: JP2003045798A
Application number: JP2001228215A
Authority: JP
Inventors: Seiichi Miyazawa; 誠一宮澤; Masahiro Okuda; 昌宏奥田; Migaku Ezaki; 琢江崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-07-27
Filing date: 2001-07-27
Publication date: 2003-02-14

Abstract

(57)【要約】【課題】本発明は、これまでに量産されている基板、
Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰなどと格子定数が異な
っている半導体膜でも、欠陥の少ない良質の半導体材料
を形成する方法、および構成を提供するものである。【解決手段】本発明は、基板上に基板とは格子定数の
異なる層を含んだ第一の半導体層を作製する工程と、該
第一の半導体層の表面に多孔質層を形成する工程と、該
多孔質上に多孔質化する前の該第一の半導体層表面の格
子定数と同じ第二の半導体層を積層する工程を含むこと
を特徴とする。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は、化合物半導体材料
を利用した半導体デバイスの構成に関する発明である。

【従来技術】ＧａＡｓ，ＩｎＰ系に代表される単結晶化
合物半導体材料は、高速トランジスタ、フォトディテク
タ、半導体レーザ、発光ダイオード等に広く用いられ重
要な材料となっている。さらに近年、ＭＯＣＶＤ法、Ｍ
ＢＥ法，ＣＢＥ法などによる結晶成長法の改善により、
超薄膜構成が実現され、これまでにない優れた特性のデ
バイスを実現させている。しかし、この様な優れた特性
を有する材料でありながら、多くの化合物半導体材料は
まだ末開発の状況にある。その要因は、化合物半導体を
成長する為の基板が限られている事にある。特に、優れ
た特性を有する化合物半導体デバイスを作製しようとし
た場合、欠陥の少ない半導体材料を成長する必要があ
る。基板の格子定数と成長する化合物半導体材料の格子
定数がずれていると、成長した化合物半導体材料に欠陥
が入り所望の特性が得られない事になる。現在実用化さ
れている基板としては、Ｓｉ，ＧａＡｓ，ＩｎＰ，Ｉｎ
Ａｓ，ＩｎＳｂ等があげられるが、これらの基板により
使用可能な化合物半導体材料は化合物半導体全体から見
ればわずかであり、任意の格子定数を有する化合物半導
体材料を成長する技術は、今後の化合物半導体材料技術
の発展に大きな影響力を及ぼすと考えられる。基板の格
子定数と異なった材料を成長する検討例としては、Ｓｉ
基板上にＧａＡｓデバイスを形成したものがあげられ
る。Ｓｉ基板上に欠陥の少ないＧａＡｓを成長する為に
ＳｉとＧａＡｓ膜の界面に、これら２つの材料の中間の
格子定数を持つ層を形成する手法や、貫通転移を低減す
る為に超格子構造を入れる手法、また、一旦低温でＧａ
Ａｓを形成した後温度を上げ結晶化し、結晶の欠陥を低
温層に閉じ込める２段階成長法など、いくつかの格子緩
和法、および欠陥低減法が提案されている。これらの検
討の結果、Ｓｉ基板の上に室温連続発振するＧａＡｓ半
導体レーザを実現するまでに至っている。しかし、残念
ながら寿命が短く、また特性的にもＧａＡｓ基板上に作
製したレーザとは大きな差があり実用化には至っていな
い。この根本的原因は、格子定数の違いにより発生した
欠陥を低減出来ていないことにある。また最近、別の手
法として、シリコン基板上に多孔質シリコンを挟んで化
合物半導体膜を形成する方法が提案されている（特開平
１０−３２１５３５号公報）。この方法では、多孔質領
域を有するシリコン基板をこの多孔質領域の表面の孔を
封止する為に熱処理し、この基板の上部に化合物半導体
層を積層している。この様にして化合物半導体層を作製
すれば、シリコン基板とその格子整合や、成膜温度から
室温へ降温する際に生じる熱膨張率差に基づいて生じる
格子欠陥やひずみは、多孔質シリコンの孔を封止する極
薄のシリコン層のみに導入され、化合物半導体層には導
入されない。これは、バルクのシリコンに比較して脆弱
な多孔質層上に形成された極薄のシリコン層の方が、成
長した化合物半導体層と比較して遥かに脆弱であるため
である。この様にして、欠陥が導入される層が、化合物
半導体層ではなく、極薄のシリコン層にのみに優先的に
導入されるため、欠陥の非常に少ない化合物半導体層が
形成できる。しかしながら、この手法によっても十分な
欠陥の低減が出来ていない。より高品質な膜を提供する
ためにはシリコンと化合物半導体膜との格子不整合によ
り発生する欠陥や熱膨張係数差による欠陥の導入をさら
に低減する必要がある。

【発明が解決しようとする課題】本発明は、これまでに
量産されている基板、Ｓｉ、ＧａＡｓ、ＧａＰ、ＩｎＰ
などと格子定数が異なっている半導体膜でも、欠陥の少
ない良質の半導体材料を形成する方法、および構成を提
供するものである。

【課題を解決するための手段】本発明の半導体基板の作
製法は、基板上に基板とは格子定数の異なる層を含んだ
第一の半導体層を作製する工程と、該第一の半導体層の
表面に多孔質層を形成する工程と、該多孔質上に多孔質
化する前の該第一の半導体層表面の格子定数と同じ第二
の半導体層を積層する工程を含むことを特徴とする。上
記発明において、前記第二の半導体層を積層した後、該
第二の半導体層を別の基板に貼り付ける工程と第二の基
板を貼り付けた後、多孔質層を選択的にエッチングする
ことにより第二の半導体層を第一の半導体層から分離す
る工程を含むことが好ましい。また、前記第一の半導体
膜中に組成の異なる層が含まれることが好ましい。さら
に、前記第一の半導体層中に超格子を含むことが好まし
い。また、前記第一の半導体層に不純物が１０^２０ｃｍ
^−３以上ドーピングされていることが好ましい。さら
に、前記第一の半導体層を成膜した後、成膜温度よりも
高い温度に上げられる熱処理が施されたことが好まし
い。また、前記第二の半導体層上に半導体装置を形成す
ることが好ましい。本発明の半導体装置は、基板上に基
板と異なる格子定数を持った複数の層を有する半導体装
置において、該複数の層の一部に多孔質層が形成された
ことを特徴とする。上記発明において、前記複数の層の
一部に組成が緩やかに変化している領域を有することが
好ましい。また、前記複数の層の一部に超格子を含むこ
とが好ましい。さらに、前記複数の層の一部に１０^２０
ｃｍ^−３以上の不純物が含まれていることが好ましい。

【発明の実施の形態】本発明の第一の形態としては、Ｇ
ａＡｓ基板上にＧａＡｓとは格子整合していない半導体
膜を徐々に細成を変化させることにより、十分に厚く形
成した後、該半導体膜の表面を多孔質化する工程と、該
多孔質化した半導体表面に該半導体と同じ組成の半導体
膜を形成する工程を含むことにより、欠陥を低減し格子
定数の異なる良質の膜を形成する手法を提供するもので
ある。本発明の第二の形態としては、Ｓｉ基板上にＳｉ
とは格子整合していない半導体膜の超格子を含んだ層を
有することにより、欠陥密度を低減した膜を形成する工
程と、該Ｓｉとは整合していない半導体膜の表面を多孔
質化する工程と、該多孔質化した半導体表面に該半導体
と同じ組成の半導体膜を形成する工程を含むことによ
り、欠陥を低減し格子定数の異なる良質の膜を形成する
手法を提供するものである。本発明の第三の形態として
は、第二の形態において作製した基板の応用例として半
導体レーザを作製した例を示す。本発明の第四の形態と
しては、ＩｎＰ基板上にＩｎＰとは格子整合していない
半導体膜をドーピングしながら十分に厚く形成した後、
該半導体膜の表面を多孔質化する工程と、該多孔質化し
た半導体表面に該半導体と同じ組成の半導体膜を形成す
る工程を含むことにより、欠陥を低減し格子定数の異な
る良質の膜を形成する手法を提供するものである。本発
明の第五の形態としては、上記の様に形成した、半導体
薄膜を多孔質層から剥離し、転写する工程を示すもので
ある。この工程により、基板と格子整合しない良質の膜
を得ることが出来る。本発明の第六の形態としては、Ｇ
ａＡｓ基板上にＧａＡｓとは格子整合していない半導体
膜を成長し熱処理を加えることにより結晶成長を回復さ
せた後、十分に厚く形成した後、該半導体膜の表面を多
孔質化する工程と、該多孔質化した半導体表面に該半導
体と同じ組成の半導体膜を形成する工程を含むことによ
り、欠陥を低減し格子定数の異なる良質の膜を形成する
手法を提供するものである。

【実施例】（実施例１）本発明の第１の実施例を図１を
もって説明する。図１（ａ）において、１０１はｐ型Ｇ
ａＡｓ基板を示す。この基板は（１００）面を有してい
る。この上にChemical Beam Epitaxy（ＣＢＥ）法によ
るＩｎＧａＡｓを成長する。１０１に示すＧａＡｓ基板
はＡｓを照射しながら基板温度を上げ酸化膜を除去した
後、基板温度を４９０℃とし、最初は１０１のＧａＡｓ
基板上にＧａＡｓ膜を形成し徐々にＩｎ組成を増やして
成長する。組成を変化させているＩｎＧａＡｓの膜厚は
５μｍで、この間にＩｎの組成を０．３にする。さら
に、Ｉｎ組成０．３のＩｎＧａＡｓを５μｍ厚で形成し
ている。これが図１（ａ）の１０２に示した層で、Ｂｅ
をドーピングしている。この様に形成したＩｎＧａＡｓ
膜は格子不整合による欠陥が入り、このままではデバイ
スを作成するのには不十分な膜質である。そこで、この
膜質を改善する為に次の様な工程を行う。まず、図１
（ｂ）の１０３に示した多孔質ＩｎＧａＡｓ層を形成す
る。多孔質ＩｎＧａＡｓは、ＩｎＧａＡｓをＨＣｌ中で
陽極化成することにより形成できる。多孔質形成条件
は、電流を５ｍＡ／ｃｍ^２流して５分間陽極化成してい
る。この結果形成された多孔質の厚さは７μｍ、空孔率
は２５％となる。この陽極化成により選択的に欠陥に対
応した部分がエッチングされる傾向を示す。この結果、
陽極化成により残った領域は欠陥が少なく良好な膜が形
成される。この多孔質ＩｎＧａＡｓ表面にまず薄いＩｎ
ＧａＡｓ膜を形成する。この形成方法としては、ＣＢＥ
法を用いＩｎＧａＡｓの成長速度を０．１μｍとして表
面に薄い膜を形成する。この形成したＩｎＧａＡｓ中の
欠陥は、エッチングにより欠陥が除去された事と多孔質
の効果によりエッチング前の欠陥密度より低い値を示
す。この後、同じ組成を有したＩｎＧａＡｓ膜を５μｍ
形成したのが図１（ｃ）１０４に示すものである。この
様に作成した１０４のＩｎＧａＡｓ表面の欠陥密度は〜
１０^５ｃｍ^−２を示し従来より低い欠陥密度を示す。従
来基板と化合物層の歪みの緩和は、基板をエッチングし
形成した多孔質層で行っていた（特開平５−２１３６１
号公報）。この結果、基板に形成した多孔質層だけでひ
ずみ量が緩和されなかった為に、その上に形成した化合
物層に欠陥が伝搬していた。本発明では、多孔質層を形
成する前に所望の格子定数を有する化合物を形成する。
この結果、従来の様に多孔質層のみでひずみを緩和する
のではなく、陽極化成により欠陥部を除去することが出
来る。この結果、効率良く欠陥の低減が出来ており、直
接ＧａＡｓ上にＩｎＧａＡｓを成長した場合よりも良好
な膜質を示している。以上説明した様に、多孔質層を形
成する前に所望の格子定数にすることにより、多孔質層
に歪み緩和の役割だけではなく、欠陥低減の効果を得る
ことができる。また、この多孔質層がエッチングされや
すい特徴を利用して、多孔質上に形成した膜を剥離、転
写することが可能で、一度良好な膜を形成しておけば、
同じ工程を行うことなく基板とは格子定数が異なる良好
な膜を得ることが出来る。転写に関しては、あとの実施
例で説明する。なお、多孔質を形成する前に所望の格子
定数を有する良好な半導体膜を形成する手法として、第
一層を形成する際に熱サイクルを加え、成長途中に欠陥
の伝搬方向を変える手法もある。（実施例２）第二の実施例を図２をもって説明する。本
発明は、基板上に形成する半導体層中に超格子を含むこ
とにより歪みにより生ずる欠陥の密度を低減することを
考慮したものである。図２（ａ）において、２０１は基
板であるところのｎ型Ｓｉである。このＳｉは（１０
０）面から４°傾いた面を有している。この上にＩｎＧ
ａＡｓとＩｎＰの超格子２０５を形成する。この超格子
の構成は、格子定数０．５８ｎｍのＩｎＧａＰ膜を１９
層分とＩｎＰ膜を２０層分、ＩｎＧａＰを挟む形で多層
構造を作製し、ＩｎＧａＰの厚さを１０ｎｍから２０ｎ
ｍづつ徐々に厚くしている。続いて２０６に示す８μｍ
のＩｎＧａＰを形成する。続いて、図２（ｂ）の２０７
に示す様に、ＩｎＧａＰの多孔質層を形成する。形成条
件は、ＩｎＧａＰ膜をＨＣｌ溶液の中で陽極化成処理を
行い、ＩｎＧａＰ表面に多孔質層を５μｍ厚に形成す
る。この様に多孔質層が形成されたＩｎＧａＰをChemic
al Beam Epitaxy（ＣＢＥ）装置内に入れる。ＰＨ_３ガ
スを４ｓｃｃｍ照射しながら基板温度を５００℃まで上
げる。この過程により多孔質ＩｎＧａＰの表面では凹凸
を平滑化し表面エネルギーを下げる方向にＩｎおよびＧ
ａのマイグレーションが生ずる。この結果多孔質層の表
面は平坦化し薄いＩｎＧａＰ膜が形成される。尚、この
際、少量のＩｎ、Ｇａビームを照射し孔の封止を促進さ
せることが可能である。この例では、ＩｎとＧａの供給
にトリメチルインジウム（ＴＭＩ）、トリエチルガリウ
ム（ＴＥＧ）を使用している。また、Ｐの供給源として
ＰＨ_３を使用したが、特にガス系にかぎられるものでは
ない。ＰやＩｎ，Ｇａの固体ソースを用いた分子線エピ
タキシー法でもよい。また、成長法としてはＭＯＣＶＤ
法などを使用しても可能である。つづいて、図２（ｃ）
の２０８に示すＩｎＧａＰ層を成長させて膜の形成が終
了する。尚、２０８の厚みは３μｍとし、組成は２０
６、２０７と同様としている。２０７に示した多孔質層
の役目は、２０６の膜中に形成された欠陥を陽極化成中
に選択的にエッチングし孔を形成し、この孔を平坦化す
る時点で欠陥による影響を低減することにある。つまり
欠陥により緩和されていたストレスを多孔質層が吸収す
る形となる。この結果、２０８のＩｎＧａＰ層は低欠陥
密度のものを得ることが出来る。以上説明した様に、基
板と異なる組成を持つ化合物半導体を最初に作製し超格
子を用いて緩和させある程度欠陥を低減した後の膜に多
孔質層を形成し欠陥形成部を選択的に孔とする。この孔
を埋めることにより欠陥により形成される歪み量を多孔
質層で吸収し、多孔質層上に形成される膜に欠陥が導入
されない様にすることができ、欠陥の低減が実現でき
る。（実施例３）実施例３は実施例２で作製した基板上に半
導体デバイスを作製した例である。図３を持って説明す
る。３０１は図２（ｃ）の基板全体を示し、最表面は図
２（ｃ）の２０８に示したＩｎＧａＰで、格子定数は
０．５８ｎｍである。この上に３０２のクラッド層であ
るｎ−Ｉｎ０．３５Ａｌ０．６５Ａｓを形成している。
この上に３０３に示す光閉じ込め層ｎ−Ｉｎ０．４８Ｇ
ａ０．３８Ａｌ０．１６Ａｓを形成する。３０４は活性
領域でこの領域に活性層とバリア層が含まれる。活性層
である３０８はｎ−Ｉｎ０．５３Ｇａ０．１７Ａｓを含
んでおり、圧縮歪みが１．２％にしている。この活性層
を挟むように３０９に示すバリア層を２層構成で形成し
ている。このバリア層は３０３に示した光閉じ込め層と
構成は同じでドーピングしていない。この上に３０５に
示す上部北閉じ込め層であるｐ−Ｉｎ０．４８Ｇａ０．
３８Ａｌ０．１６Ａｓを形成した後、３０６に示す上部
クラッド層である−Ｉｎ０．３５Ａｌ０．６５Ａｓを形
成する。最後に３０７に示すｐ−Ｉｎ０．３８Ｇａ０．
６２Ａｓを形成した構成となっている。この構成のメリ
ットは、任意の格子定数を設定できる基板を用いて０．
５８ｎｍの格子定数が得られた為、クラッドにバンドギ
ャップの大きなＩｎＡｌＡｓを使用でき、伝導帯の活性
層とバリア層のエネルギー差△Ｅｃを０．５４ｅＶと大
きく取れた結果、既存のＩｎＰ基板上に形成したレーザ
に比較して、電子の閉じ込めが良く、高温時におけるキ
ャリアの漏れが少なく、安定動作が可能なレーザが実現
できる。尚、一般的に用いられているＩｎＧａＡｓＰバ
リアの伝導帯の活性層とバリア層のエネルギー差は０．
１５ｅｖと小さく温度特性が悪い。この様に、既存の基
板とは異なる格子定数を実現できれば、従来にない優れ
たレーザを開発することが可能となる。本発明において
説明した多孔質を用いた手法は基板作製の有望な方法で
ある。たとえば、半導体レーザの応用としては通信デバ
イス、レーザビームプリンターなどがあげられる。尚、
ここでは、半導体レーザについて記述したが、かならず
しも半導体レーザにかぎられたものではなく、トランジ
スタなどの電子デバイスを作製してもよい。この応用と
しては、化合物半導体を用いて高速デバイスを用いた高
周波デバイスなどへの応用可能である。（実施例４）本発明の第４の実施例を図４をもって説明
する。図４（ａ）において、４０１はｎ型ＩｎＰ基板を
示す。この基板は（１００）面を有している。この上に
Chemical Beam Epitaxy（ＣＢＥ）法によるＩｎＧａＡ
ｓを成長する。４０１に示すＩｎＰ基板はＰを照射しな
がら基板温度を上げ酸化膜を除去した後、基板温度を６
００℃とし、４０１のＩｎＰ基板上にＩｎＧａＡｓ膜を
８μｍ形成する。このときこのＩｎＧａＡｓ膜中にはＳ
ｅを１ｘ１０^２０ｃｍ^−３ドーピングしている。この高
濃度のＳｅのドーピングにより欠陥が低減され、ＩｎＧ
ａＡｓ膜中の欠陥が低減した。このままでも従来に比べ
優れたデバイスを作製することは出来るが更に欠陥を低
減する検討を行う。まず、図４（ｂ）の４０３に示した
多孔質ＩｎＧａＡｓ層を陽極化成により形成する。多孔
質ＩｎＧａＡｓは、ＩｎＧａＡｓをＨＣｌ中で陽極化成
することにより形成できる。多孔質の厚さは７μｍとす
る。この陽極化成により選択的に欠陥に対応した部分が
エッチングされる傾向を示している。この結果、陽極化
成により残った領域は欠陥が少なく良好な膜が残る。こ
の多孔質ＩｎＧａＡｓ表面にまず薄いＩｎＧａＡｓ膜を
形成する。この形成方法としては、ＣＢＥ法を用いＩｎ
ＧａＡｓの成長速度を０．０５μｍとして表面の多孔質
層を埋め、薄い膜を形成する。この形成したＩｎＧａＡ
ｓ中の欠陥は、エッチングによる欠陥の除去と多孔質の
効果によりエッチング前のＩｎＧａＡｓの欠陥密度より
低い値を示している。この後、同じ組成を有したＩｎＧ
ａＡｓ膜を４μｍ形成したのが図４（ｃ）４０４に示す
ものである。この様に作成した４０４のＩｎＧａＡｓ表
面の欠陥密度は〜１０^５ｃｍ^−２を示し従来より低い欠
陥密度を示している。本発明では、多孔質層を形成する
前に高濃度のドーピングによりひずみの緩和を行い、欠
陥の低減をおこなっている。さらに、陽極化成による欠
陥の低減も実現できている。以上の工程により、効率良
く欠陥の低減が出来ており、直接ＩｎＰ上にＩｎＰとは
格子整合していないＩｎＧａＡｓを形成した場合より、
良質の膜が形成できている。（実施例５）本発明の第５の実施例は、実施例４で作製
した欠陥を低減したＩｎＧａＡｓ層を他の基板に転写す
る工程を示すものである。図５をもって説明する。図５
（ａ）において、５０１はｎ型ＩｎＰ基板を示す。５０
２はＩｎＧａＡｓ膜である。５０３は多孔質層である。
５０４はＩｎＧａＡｓである。この作製工程は実施例４
において説明した。この様に形成した層を図５（ｂ）に
示す様に５０４のＩｎＧａＡｓ層を下にして、他の基板
５０５に張り合わせる。続いて図５（ｃ）に示す様に多
孔質５０３の部分から剥離する。剥離する方法としては
多孔質５０３の部分をエッチングして行う。エッチング
液としては硫酸・過酸化水素系のエッチング液を用いて
行う。多孔質層のエッチング速度は速いために５０４の
みが分離して５０５上に形成される。この５０４層は欠
陥密度が低く良質の膜であり、この上に実施例３で示し
たレーザ構造を作製してもよい。５０５の基板としては
今回、電極コンタクトを考慮してＳｉを用いたが特に半
導体に限るのもではない。金属やガラスなどの絶縁物で
もよい。尚、５０４が剥離された元基板は途中まで作製
されており欠陥が低減されていることから再度使用する
ことが可能である。これを用いることにより工程を省く
ことが可能となる。（実施例６）本発明の第６の実施例を図６をもって説明
する。図６（ａ）において、６０１はｎ型ＧａＡｓ基板
を示す。この基板は（１００）面を有している。この上
にChemical Beam Epitaxy（ＣＢＥ）法によるＩｎＧａ
Ａｓを成長する。６０１に示すＧａＡｓ基板はＡｓを照
射しながら基板温度を上げ酸化膜を除去した後、基板温
度を４００℃とし、６０１のＧａＡｓ基板上にＩｎＧａ
Ａｓ膜を３０ｎｍの厚みで形成した後、成長を止めＡｓ
を照射しながら基板温度を４００℃から６００℃まで上
げ、また元に戻し、再度基板温度を６００℃に上げる熱
サイクルを５度繰り返す。この後、Ｉｎ組成０．３のＩ
ｎＧａＡｓを５μｍ厚で形成している。これが図６
（ａ）の６０２に示した層で、Ｓｉをドーピングしてい
る。この様に形成したＩｎＧａＡｓ膜は格子不整合によ
る欠陥が入り、この上にデバイスを作製した場合この欠
陥が寿命に大きく影響する。そこで、この欠陥を低減す
るために、図６（ｂ）の６０３に示した多孔質ＩｎＧａ
Ａｓ層を形成する。多孔質ＩｎＧａＡｓは、ＩｎＧａＡ
ｓをＨＣｌ中で陽極化成することにより形成でき、多孔
質の厚さは７μｍである。この陽極化成により選択的に
欠陥に対応した部分がエッチングされる傾向を示してい
る。この結果、陽極化成により残った領域は欠陥が少な
くなる。この後、この基板を再度蒸着装置の中に入れ、
Ａｓを照射しながら基板温度を上げて行く、この行為に
より多孔質表面の孔が埋まり、薄い膜が形成される。こ
の多孔質表面の孔を埋める時にＩｎ、Ｇａを供給しても
よい。この後、同じ組成を有したＩｎＧａＡｓ膜を５μ
ｍ形成したのが図６（ｃ）６０４に示すものである。こ
の様に作成した６０４のＩｎＧａＡｓ表面の欠陥密度は
〜１０^５ｃｍ^−２を示し従来より低い欠陥密度を示して
いる。本発明では、多孔質層を形成する前に所望の格子
定数を有する化合物を形成し、熱処理により結晶性を回
復させる。この後、多孔質化し欠陥を除去した後、再度
多孔質化した孔を埋め込むことにより、効率良く欠陥の
低減が出来ており、直接ＧａＡｓ上にＩｎＧａＡｓを成
長した場合よりも良好な膜質を示している。

【発明の効果】以上説明した様に、基板とは異なる膜を
幾つかの手法により、ある程度欠陥を低減した後、該膜
に多孔質層を形成することにより、欠陥を低減したの
ち、再度成長することにより良質の半導体膜が形成され
る。本発明の第一の形態により、基板とは格子定数の異
なる半導体膜を組成を徐々に変えながら形成することに
より、多孔質を形成する前に低欠陥密度の半導体層が形
成でき、かつ多孔質層により、さらなる欠陥の低減が可
能となる。本発明の第二の形態により、基板とは格子定
数の異なる半導体膜を超格子を挟んで形成することによ
り、多孔質を形成する前に低欠陥密度の半導体層が形成
でき、かつ多孔質層により、さらなる欠陥の低減が可能
となる。本発明の第三の形態により、第一、第二の形態
で作製した基板上に半導体レーザを作製することによ
り、従来にはない特性のレーザを作製することが出来
る。本発明の第四の形態により、基板とは格子定数異な
る半導体膜をドーパントを高濃度に入れることにより、
多孔質を形成する前に低欠陥密度の半導体層が形成で
き、かつ多孔質層により、さらなる欠陥の低減が可能と
なる。本発明の第五の形態により、第１，２及び第４の
形態のように作製した低欠陥密度の半導体層を別の基板
に転写することにより、任意の基板上に半導体デバイス
を作製することが出来るようになる。また、転写した後
の基板を再度利用することにより量産化が可能となる。
本発明の第六の形態により、基板とは格子定数の異なる
半導体膜を熱処理することにより、多孔質を形成する前
に低欠陥密度の半導体層が形成でき、かつ多孔質層によ
りさらなる欠陥の低減が可能となる。

【図面の簡単な説明】

【図１】図１は、本発明の第一の実施例を示す図であ
る。

【図２】図２は、本発明の第二の実施例を示す図であ
る。

【図３】図３は、本発明の第三の実施例を示す図であ
る。

【図４】図４は、本発明の第四の実施例を示す図であ
る。

【図５】図５は、本発明の第五の実施例を示す図であ
る。

【図６】図６は、本発明の第六の実施例を示す図であ
る。

【符号の説明】

１０１ｐ型ＧａＡｓ基板、１０２ＩｎＧａＡｓ、１０３多孔質ＩｎＧａＡｓ層、１０４ＩｎＧａＡｓ膜、２０１ｎ型Ｓｉ基板、２０５超格子、２０７多孔質層、２０８ＩｎＧａＰ層、３０１図２（ｃ）の基板全体、３０２クラッド層、３０３光閉じ込め層、３０４活性領域、３０８活性層、３０９バリア層、４０１ｎ型ＩｎＰ基板、４０３多孔質ＩｎＧａＡｓ層、４０４ＩｎＧａＡｓ膜、５０１ｎ型ＩｎＰ基板、５０２ＩｎＧａＡｓ膜、５０３多孔質層、５０４ＩｎＧａＡｓ層、５０５他の基板、６０１ｎ型ＧａＡｓ基板、６０２ＩｎＧａＡｓ層、６０３多孔質ＩｎＧａＡｓ層、６０４ＩｎＧａＡｓ膜。

フロントページの続き (72)発明者江崎琢東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 4G077 AA03 BE47 DA05 FJ03 HA12 SC12 5F043 AA16 DD14 GG10 5F045 AA04 AA05 AB12 AB17 AB18 AC01 AC08 AD08 AD10 AF03 AF04 AF19 BB12 CA12 DA54 DA58 DA60 EB15 HA04 5F052 HA01 JA07 KA01 5F103 AA05 DD01 DD11 GG01 HH03 PP06 RR06

Claims

【特許請求の範囲】

【請求項１】基板上に基板とは格子定数の異なる層を
含んだ第一の半導体層を作製する工程と、該第一の半導
体層の表面に多孔質層を形成する工程と、該多孔質上に
多孔質化する前の該第一の半導体層表面の格子定数と同
じ第二の半導体層を積層する工程を含むことを特徴とす
る半導体基板の作製法。
【請求項２】前記第二の半導体層を積層した後、該第
二の半導体層を別の基板に貼り付ける工程と第二の基板
を貼り付けた後、多孔質層を選択的にエッチングするこ
とにより第二の半導体層を第一の半導体層から分離する
工程を含むことを特徴とする請求項１に記載の半導体基
板の作製法。
【請求項３】前記第一の半導体膜中に組成の異なる層
が含まれることを特徴とする請求項１または２に記載の
半導体基板の作製法。
【請求項４】前記第一の半導体層中に超格子を含むこ
とを特徴とする請求項１または２に記載の半導体基板の
作製法。
【請求項５】前記第一の半導体層に不純物が１０^２０
ｃｍ^−３以上ドーピングされていることを特徴とする請
求項１または２に記載の半導体基板の作製法。
【請求項６】前記第一の半導体層を成膜した後、成膜
温度よりも高い温度に上げられる熱処理が施されたこと
を特徴とする請求項１または２に記載の半導体基板の作
製法。
【請求項７】前記第二の半導体層上に半導体装置を形
成することを特徴とする請求項１乃至６のいずれか１項
に記載の半導体基板の作製法。
【請求項８】基板上に基板と異なる格子定数を持った
複数の層を有する半導体装置において、該複数の層の一
部に多孔質層が形成されたことを特徴とする半導体装
置。
【請求項９】前記複数の層の一部に組成が緩やかに変
化している領域を有することを特徴とする請求項８に記
載の半導体装置。
【請求項１０】前記複数の層の一部に超格子を含むこ
とを特徴とする請求項８に記載の半導体装置。
【請求項１１】前記複数の層の一部に１０^２０ｃｍ
^−３以上の不純物が含まれていることを特徴とする請求
項８に記載の半導体装置。
【請求項１２】請求項８乃至１１のいずれか１項に記
載の半導体装置を用いた装置。
【請求項１３】請求項１乃至７のいずれか１項の半導
体基板作製法を利用した装置。