JP2003037531A5 - - Google Patents

Download PDF

Info

Publication number
JP2003037531A5
JP2003037531A5 JP2002131405A JP2002131405A JP2003037531A5 JP 2003037531 A5 JP2003037531 A5 JP 2003037531A5 JP 2002131405 A JP2002131405 A JP 2002131405A JP 2002131405 A JP2002131405 A JP 2002131405A JP 2003037531 A5 JP2003037531 A5 JP 2003037531A5
Authority
JP
Japan
Prior art keywords
series
signals
signal
control
dither
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002131405A
Other languages
English (en)
Other versions
JP4163896B2 (ja
JP2003037531A (ja
Filing date
Publication date
Priority claimed from US09/849,852 external-priority patent/US6901108B2/en
Application filed filed Critical
Publication of JP2003037531A publication Critical patent/JP2003037531A/ja
Publication of JP2003037531A5 publication Critical patent/JP2003037531A5/ja
Application granted granted Critical
Publication of JP4163896B2 publication Critical patent/JP4163896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Claims (11)

  1. 複数の制御信号の各々のための一連の非相関ディザ信号を発生し、そして、該ディザ信号を並列に全ての制御信号に適用するために形成されたディザ信号発生器と、
    前記各並列適用制御信号に対応する性能評価尺度を前記ディザシーケンスにより測定し、そして、得られた一連の性能測定値を記憶するために形成された性能測定装置と、
    前記一連の性能測定値を前記各ディザシーケンスと相関させて各制御信号に関する一連の相関出力を生成するために形成された相関器と、
    各一連の相関器出力シーケンスを積分するために形成された積分器と、
    前記制御信号値にこれらの対応するディザ信号の値を加算するか、又は前記制御信号値からこれらの対応するディザ信号の値を減算するために形成された制御信号更新デバイスとからなり、
    前記加算又は減算は対応する積分された相関器出力の値による、
    ことを特徴とする適応コントローラ。
  2. 前記性能測定装置は順方向エラー訂正装置である、
    ことを特徴とする請求項1に記載の適応コントローラ。
  3. 前記性能測定装置はスペクトル形状測定装置である、
    ことを特徴とする請求項1に記載の適応コントローラ。
  4. 前記性能測定装置はベースバンドアイパターン測定装置である、
    ことを特徴とする請求項1に記載の適応コントローラ。
  5. 通信信号を受信し、該信号を複数の部分に分割するために接続された分波器と、
    前記信号の分割部分のうちの一つを受信し、増幅するためにそれぞれ接続された複数の利得制御増幅器と、
    前記信号の増幅分割部分を結合するために接続された結合器と、
    前記結合信号を受信し、そして、エラー信号を生成するために接続された決定及びアイモニター回路と、
    前記決定及びアイモニター回路から前記エラー信号を受信し、そして、前記利得制御増幅器の利得を制御する制御信号を生成するために形成された適応コントローラとからなり、
    前記適応コントローラは、
    複数の制御信号の各々のための一連の非相関ディザ信号を発生し、そして、該ディザ信号を並列に全ての制御信号に適用するために形成されたディザ信号発生器と、
    前記各並列適用制御信号に対応する性能評価尺度を前記ディザシーケンスにより測定し、そして、得られた一連の性能測定値を記憶するために形成された性能測定装置と、
    前記一連の性能測定値を前記各ディザシーケンスと相関させて各制御信号に関する一連の相関出力を生成するために形成された相関器と、
    各一連の相関器出力シーケンスを積分するために形成された積分器と、
    前記制御信号値にこれらの対応するディザ信号の値を加算するか、又は前記制御信号値からこれらの対応するディザ信号の値を減算するために形成された制御信号更新デバイスとからなり、
    前記加算又は減算は対応する積分された相関器出力の値による、
    ことを特徴とする適応等化器。
  6. 前記性能測定装置は順方向エラー訂正装置である、ことを特徴とする請求項5に記載の適応等化器。
  7. 前記性能測定装置はスペクトル形状測定装置である、ことを特徴とする請求項5に記載の適応等化器。
  8. 前記性能測定装置はベースバンドアイパターン測定装置である、ことを特徴とする請求項5に記載の適応等化器。
  9. (A)対応する一連の非相関ディザ信号を複数の制御信号に同時に適用するステップと、
    (B)ディザ化制御信号の同時適用にそれぞれ対応するプロセスの性能を測定し、そして、前記制御信号の連続的な並列適用による性能測定を反復するステップと、
    (C)得られた一連の性能測定値を記憶するステップと、
    (D)各制御信号に関する一連の相関器出力を生成するために、前記一連の性能測定値を各ディザシーケンスと相関させるステップと、
    (E)各一連の相関器出力シーケンスを積分するステップと、
    (F)前記制御信号値にこれらの対応するディザ信号を加算するか、又は前記制御信号値からこれらの対応するディザ信号を減算するステップとからなり、
    前記加算又は減算は対応する積分された相関器出力の値による、
    ことを特徴とするプロセスの適応制御方法。
  10. 前記(B)ステップは、(B1)順方向エラー訂正装置をモニターするステップからなる、ことを特徴とする請求項9に記載の適応等化方法。
  11. (A)通信信号を受信し、該信号を複数の部分に分割するステップと、
    (B)前記信号の分割部分の各々を利得制御増幅器で増幅するステップと、
    (C)前記信号の増幅分割部分を結合するステップと、
    (D)前記結合信号を受信し、そして、エラー信号を生成するステップと、
    (E)前記利得制御増幅器を制御する制御信号を適応的に制御するステップとからなり、
    前記利得制御増幅器を制御する制御信号の適応制御は、
    (F)対応する一連の非相関ディザ信号を複数の制御信号に同時に適用するステップと、
    (G)ディザ化制御信号の同時適用にそれぞれ対応するプロセスの性能を測定し、そして、前記制御信号の連続的な並列適用による性能測定を反復するステップと、
    (H)得られた一連の性能測定値を記憶するステップと、
    (I)各制御信号に関する一連の相関器出力を生成するために、前記一連の性能測定値を各ディザシーケンスと相関させるステップと、
    (J)各一連の相関器出力シーケンスを積分するステップと、
    (K)前記制御信号値にこれらの対応するディザ信号を加算するか、又は前記制御信号値からこれらの対応するディザ信号を減算し、前記加算又は減算は対応する積分された相関器出力の値によるステップとにより行われる、
    ことを特徴とする適応等化方法。
JP2002131405A 2001-05-04 2002-05-07 適応コントローラ Expired - Fee Related JP4163896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/849,852 US6901108B2 (en) 2001-05-04 2001-05-04 Apparatus and method for adaptive control
US09/849852 2001-05-04

Publications (3)

Publication Number Publication Date
JP2003037531A JP2003037531A (ja) 2003-02-07
JP2003037531A5 true JP2003037531A5 (ja) 2005-08-04
JP4163896B2 JP4163896B2 (ja) 2008-10-08

Family

ID=25306674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002131405A Expired - Fee Related JP4163896B2 (ja) 2001-05-04 2002-05-07 適応コントローラ

Country Status (5)

Country Link
US (1) US6901108B2 (ja)
EP (1) EP1255389B1 (ja)
JP (1) JP4163896B2 (ja)
CA (1) CA2378810C (ja)
DE (1) DE60200017T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614298B2 (en) * 2001-08-13 2003-09-02 Soma Networks, Inc. Apparatus and method for controlling adaptive circuits
US7809275B2 (en) 2002-06-25 2010-10-05 Finisar Corporation XFP transceiver with 8.5G CDR bypass
US7437079B1 (en) 2002-06-25 2008-10-14 Finisar Corporation Automatic selection of data rate for optoelectronic devices
US7486894B2 (en) 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US7664401B2 (en) 2002-06-25 2010-02-16 Finisar Corporation Apparatus, system and methods for modifying operating characteristics of optoelectronic devices
GB2397982B (en) * 2003-01-28 2005-11-23 Phyworks Ltd Receiver
US7702053B2 (en) * 2005-05-05 2010-04-20 Broadcom Corporation State based algorithm to minimize mean squared error
US7609981B2 (en) * 2005-09-07 2009-10-27 Alcatel-Lucent Usa Inc. Deliberate signal degradation for optimizing receiver control loops
JP2010278720A (ja) * 2009-05-28 2010-12-09 Renesas Electronics Corp 信号処理装置、信号処理方法、及び信号処理プログラム
US8471741B2 (en) * 2011-11-14 2013-06-25 Analog Devices, Inc. Method and device for reducing inter-channel coupling in interleaved and multi-channel ADCs
US9001943B2 (en) 2013-03-14 2015-04-07 Altera Corporation Digital equalizer adaptation using on-die instrument
DE102014206092B4 (de) * 2014-03-31 2019-06-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur Entzerrung eines empfangenen Datensignals
US9362710B1 (en) * 2015-07-01 2016-06-07 Northrop Grumman Systems Corporation Multichannel controller

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1257779A (ja) 1967-12-21 1971-12-22
US4279018A (en) * 1979-03-06 1981-07-14 Nasa PN Lock indicator for dithered PN code tracking loop
US4616308A (en) 1983-11-15 1986-10-07 Shell Oil Company Dynamic process control
US5283531A (en) * 1989-12-06 1994-02-01 Kabushiki Kaisha Toshiba Demodulation apparatus incorporating adaptive equalizer for digital communication
US5179575A (en) * 1990-04-04 1993-01-12 Sundstrand Corporation Tracking algorithm for equalizers following variable gain circuitry
US6473019B1 (en) * 2001-06-21 2002-10-29 Nokia Corporation Low capacitance, low kickback noise input stage of a multi-level quantizer with dithering and multi-threshold generation for a multi-bit sigma-delta modulator

Similar Documents

Publication Publication Date Title
JP2003037531A5 (ja)
JP5157479B2 (ja) 歪補償装置及びこれを備えた電力増幅装置
CA2386477C (en) Feedback compensation detector for a direct conversion transmitter
US8542766B2 (en) Time alignment algorithm for transmitters with EER/ET amplifiers and others
US20120249238A1 (en) Envelope Path Processing for Envelope Tracking Amplification Stage
JP2012520031A (ja) 拡大の作業範囲を有するデジタルプリディストーション回路及びその方法
JP2002111362A (ja) 複数のアンテナを有する通信システムにおける信号処理方法及び信号処理装置
WO2001082538A3 (en) Signal amplitude restoration apparatus and method, especially for chaotic signals
US7496152B2 (en) Adaptive control apparatus
MXPA04001433A (es) Aparato y metodo para controlar circuitos adaptativos .
CN103891135B (zh) 包络跟踪放大级中的时间和振幅调整
JP2005500738A5 (ja)
JP4163896B2 (ja) 適応コントローラ
JP2002168691A (ja) 雑音指数測定装置、及び、雑音指数測定方法
JP5160344B2 (ja) プリディストータ
JP5228723B2 (ja) 歪補償装置及び方法
TW201717547A (zh) 自動校正動態範圍之低功耗三角積分調變器架構及其低功耗電路實現方法與自動校正且延伸三角積分調變器動態範圍之方法
JP2004015660A (ja) 歪補償器
JP3936958B2 (ja) 増幅媒体性能シミュレーションの装置および方法並びに光増幅器
KR20070111333A (ko) 혈압 측정 장치 및 방법
TWI842454B (zh) 具有動態增益補償機制的類比至數位轉換裝置及方法
US7561639B2 (en) Method and device for estimating channel properties of a transmission channel
JP4527463B2 (ja) 自動パルス波形整形方式
JP7021497B2 (ja) 生体信号測定装置、生体信号測定方法
JP2005341117A (ja) 非線形歪補償装置