JP4163896B2 - 適応コントローラ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は可変制御に関する。更に詳細には、本発明は高速適応制御に関する。
【０００２】
【従来の技術】
通信システムなどのような多くのシステムは、システムの環境の変化に適応させるために、可変制御を用いてシステムパラメータを調整する。このような適応制御は、時間の経過につれて制御パラメータが変化し、これらの変化を適応させるために、調整を行って変数（例えば、デジタル制御システムにおけるタップ重量など）を制御する、プロセスフロー、製造、通信又はその他の様々な分野で使用される。
【０００３】
例えば、１０Ｇｂｐｓ光通信システム用の受信機は、偏光モード分散、非補正色彩分散及び不完全チャネルフィルタリングに対処しなければならない。これらは全て符号間干渉を生じる。偏光モード分散に帰することができる符号間干渉の大きさは有意に変化させることができ、しかも、変動の時間尺度は一度に、ミリ秒から時間までに及ぶ。このような時間依存性の符号間干渉を上手く補正するために、受信機は、歪みの大きさ及び歪みの変動速度の両方を適応させるような方法で、歪みを適応的に補正しなければならない。このような補正を行わないと、受信機は電力損失と対応するスパン長さの減少を被る。このような非補正受信機を使用する電気通信システムは、短い間隔で通信信号を再生成しなければならず、これは付随的な固定費及び反復コストの増大と、システム信頼性の低下を伴う。
【０００４】
符号間干渉を生じる状態を補正するために、データ伝送システムにおいて、電子的等価器が広範囲に使用されている。リアルタイム適応形等価器を使用し、偏光モード分散のような、時間で変動する歪み、すなわち時変歪みを補正し、受信機をペイロード信号伝送中に、この伝送を中断することなく、収束へ導く。通信システムで使用される通常の適応コントローラは一般的に、ペイロード信号のデジタル化及び／又はペイロード信号の伝送速度で大量の信号処理を必要とする。しかし、これらの複雑性のために、例えば、無強制又は最小平均平方アルゴリズムを使用する通常のアプローチでは、高速信号における時変歪みを補正することができない。すなわち、現在及び予測できる将来には、コントローラは１０Ｇｂｐｓのような速度で前記のようなアルゴリズムを使用するために、十分な速度で動作できない。更に、等価器がこのような速度で動作する信号について前記のようなアルゴリズムを使用することができるように、回路速度が十分に増大したとしても、一層高い速度における動作要求は、将来のリアルタイム適応等価器における前記のような複雑なアルゴリズムの使用を排除するであろう。
【０００５】
【発明が解決しようとする課題】
高速通信ばかりでなく、制御パラメータ値の高速収束を利用することができるであろう全ての適応制御システムにおいても、効率的な比較的簡単な適応制御のシステム及び方法が強く求められている。
【０００６】
【課題を解決するための手段】
適応コントローラは複数の制御パラメータの各々について一連のディザ信号を生成する。各ディザ信号シーケンスは他の全てのディザ信号シーケンスと相関関係が無い。各公称制御信号は、同時にディザ信号値と合計される、各ディザ信号値の最初の値を有し、コントローラにより使用される制御パラメータ値を生成する。更新制御信号はコントローラ出力に適用され、性能評価尺度が獲得され、そして記憶される。更新制御信号は、複数の制御信号が適用された後に性能評価尺度が獲得され、そして性能評価尺度が複数の更新制御信号を反映するという意味において、更新制御信号は並列に適用される。ディザ制御シーケンスにおける第２の信号は次いで、これらの各公称制御信号と合計され、そして、コントローラに並列に適用され、第２の性能評価尺度が獲得され、そして記憶される。この方法はディザ制御信号シーケンスの長さについて反復され、一連の性能測定値をもたらす。一連の性能測定値は各ディザシーケンスと相関され、各制御信号に関する一つである一連の相関器出力を生成する。各相関器出力シーケンスは積分され、そして、相関器の積分出力の値に応じて、対応する公称信号は、それに加算されるか又はそれから減算されるそのディザ値を有し、各更新制御値を生成する。公称制御値は更新され、これらの効果が並列に測定されるので、本発明による適応コントローラは高速処理を制御するために申し分なく適応することができる。
【０００７】
通信アプリケーションでは、このような性能評価尺度は、順方向エラー訂正によりもたらされるエラー率、スペクトル形状の尺度又はベースバンド眼パターンの尺度などのような事項を含むことができる。制御パラメータは例えば、タップ重量である。ディザ信号は公称制御信号に対して小さい。例えば、例証的な実施態様では、ディザ信号は公称制御信号値の１％〜１０％の範囲内に含まれる。高速光通信アプリケーションに関する例証的な実施態様では、本発明による適応コントローラは、光受信機内の適応等価器を制御するために動作する。適応コントローラは受信機の眼パターンをモニターし、そして、受け入れ可能なビットエラー率を維持するために等価器タップを調整する。このようなタップ調整は、偏光モード分散による符号間干渉のような、通信システムの伝送路における時変劣化（時間で変動する劣化）を補正する。
【０００８】
特に、各タップには、タップの公称制御値又は重量と合計されるディザ信号が供給される。各ディザ信号は別の相関器にも供給される。この相関器では、ディザ信号が、受信機の眼パターンに基づく性能評価尺度と相関される。各相関器出力は積分され、各タップの各々について、公称制御値又はタップ重量を生成する。公称制御信号値に対して小さいことの他に、ディザ信号は概ねランダムであり、互いに相関関係を殆ど有しない。従って、或るタップに提供されるディザ信号の効果は別のタップには殆ど影響を与えず、その結果、タップは並列にディザ化され、そして、性能評価尺度に対するそれらの効果が並列に評価される。演算では、相関器出力は積分され、更なる改善が不可能であることを示す、その他のディザ信号による相関器出力における平均値がゼロにされるまで、制御値を駆使する。このようにして、全ての制御値は同時に調整され、制御プロセスにおける変動に対して更なる適応が必要になるまで、安定な状態を維持する制御状態への同時収束を可能にする。
【０００９】
ディザ信号を生成するために様々な符号を使用することができる。例えば、疑似雑音シーケンスの時間シフトサンプルを使用し、ディザ信号を生成することができる。このようなシーケンスは生成するために比較的簡単であると言う利点を有し、また、このシーケンスが十分に長い場合、これらのシーケンスは概ね直交している。すなわち、各ディザ信号は、このようにして生成された他のディザ信号と殆ど相関関係を有しない。しかし、このようなディザ信号を使用する場合、相関器の出力は、その他のディザ信号の効果をゼロにまで平均するために、比較的長い期間にわたって積分されなければならない。高速アプリケーションでは、ウォルシュ(Walsh)符号のようなその他の有限長の直交符号を使用し、ディザ信号を生成することができる。このような各有限長符号では、シリーズ内の任意の符号とシリーズ内に任意の他の符号との相関関係は、符号の全長にわたって、皆無である。
【００１０】
【発明の実施の形態】
図１は、本発明による適応コントローラ１００のコンポーネントを示す概念的ブロック図である。ディザ発生器１０２は、複数の公称制御パラメータＣＮ_１〜ＣＮ_Ｎに関連するディザ信号Ｄ_１〜Ｄ_Ｎを発生する。例証的な実施態様では、公称制御パラメータ値は校正処理中に発生される。例えば、コントローラの製造中に起こすこともあり得る。この処理中に、コントローラは“既知優良”信号に適応させることができる。この適応から生じるパラメータ値は記憶され、そして、初期状態に対するパワーのための制御値として使用される。加算機１１０は各公称制御パラメータＣＮ_１〜ＣＮ_Ｎとディザ信号Ｄ_１〜Ｄ_Ｎを加算し、出力制御信号ＣＯ_１〜ＣＯ_Ｎを生成する。相関器１１６は、各ディザ信号Ｄ_１〜Ｄ_Ｎを同時にシステム性能評価尺度ＰＭと相関させ、相関器出力ＣＯＲ_１〜ＣＯＲ_Ｎを生成する。例えば、通信アプリケーションにおいて、性能評価尺度ＰＭは、順方向エラー訂正誘導エラー率、スペクトル形状の尺度又はベースバンド眼パターンの尺度などである。積分器１２０は相関器１１６の相関器出力ＣＯＲ_１〜ＣＯＲ_Ｎを積分し、各公称制御信号ＣＮ_１〜ＣＮ_Ｎを生成する。出力制御信号ＣＯＲ_１〜ＣＯＲ_Ｎは例えば、タップ重量であることができる。各ディザ信号Ｄ_１〜Ｄ_Ｎはその各公称制御パラメータＣＮ_１〜ＣＮ_Ｎに対して小さい。例えば、例証的な実施態様では、ディザ信号は公称制御値の１％〜１０％の範囲内に包含される。公称制御信号の値に比べて小さいことの他、ディザ信号Ｄ_１〜Ｄ_Ｎは概ねランダムであり、互いに相関関係を殆ど有しない。従って、或るタップに提供されるディザ信号の効果は別のタップには殆ど影響を与えない。
【００１１】
演算では、相関器出力ＣＯＲ_１〜ＣＯＲ_Ｎは積分され、更なる改善が不可能であることを示す、その他のディザ信号による相関器出力における平均値がゼロにされるまで、制御値を駆使する。すなわち、適応が殆ど不要である安定状態では、制御信号は、これらの信号が安定状態値付近の＋１／−１に連続的にディザされるポイントにまで安定される。従って、平均相関器出力はゼロにまで追い詰められる。このようにして、全ての制御信号ＣＯ_１〜ＣＯ_Ｎは同時に調整され、“トラッキング”制御状態への連続的な収束が可能になる。
【００１２】
ディザ信号を生成するために様々な符号を使用することができる。例えば、疑似雑音シーケンスの時間シフトサンプルを使用し、ディザ信号を生成することができる。このようなシーケンスは生成するために比較的簡単であると言う利点を有する。このシーケンスが十分に長い場合、これらのシーケンスは概ね直交している。すなわち、各シーケンスが十分に長い場合、各ディザ信号は、このようにして生成された他のディザ信号と殆ど相関関係を有しない。しかし、このようなディザ信号を使用する場合、相関器の出力は、その他のディザ信号の効果をゼロにまで平均するために、比較的長い期間にわたって積分されなければならない。高速アプリケーションでは、ウォルシュ(Walsh)符号のようなその他の有限長の直交符号を使用し、ディザ信号を生成することができる。このような方法は図４に関連する論述において更に詳細に説明される。
【００１３】
例証的な実施態様では、本発明による適応コントローラは、図２の概念的ブロック図に示されるような光受信機２００と併用することができる。光受信機２００は例えば、１０Ｇｂｐｓ伝送システムで動作する。このようなシステムでは、第１及び第２順序の偏光モード分散の両方とも、有意な符号間干渉源である。第１順序の偏光モード分散は２つの変数により記載される。２つの変数は、差分群遅延(Differential Group Delay, DGD)と高速主状態におけるパワーの小数部（γ）である。伝送システムでは、ＤＧＤ及びγの両方とも、動的に変化する。下記の図４に関連して詳細に説明するように、適応コントローラ１００はＤＧＤ及びγを軽減するために使用される。
【００１４】
アバランシュ・フォトダイオード（ＡＰＤ）モジュール２０４は、光入力２０６で受信された入力光信号を電気信号に変換する。この例証的実施態様では、アバランシュ・フォトダイオードモジュール２０４は、直線領域で動作される。アバランシュ・フォトダイオードモジュール２０４からの電気信号は利得制御増幅器２１０を介して、トランスバーサル・フィルタ（ＴＦ）２０８に伝送される。増幅器２１０はＮ本の経路のレジスティブ分波器２１２に送る。分波器の各分岐は伝送ライン２１４，２１６，２１８，２２０及び２２２を介して、各利得制御タップ重量増幅器Ａ_１，Ａ_２，Ａ_３，Ａ_４及びＡ_Ｎに接続される。伝送ラインは５０ｐｓの増分で長さが変化する。増幅器Ａ_１，Ａ_２，Ａ_３，Ａ_４及びＡ_Ｎの出力は、各伝送ライン２２４，２２６，２２８，２３０及び２３２を介して、５本経路のレジスティブ結合器２３４に接続される。伝送ライン２２４，２２６，２２８，２３０及び２３２は５０ｐｓの増分で変化する。例えば、５番目の増幅器への信号は１番目の増幅器に対して２００ｐｓだけ遅延し、５番目の増幅器から結合器への信号は１番目の増幅器から結合器への信号に対して４００ｐｓだけ遅延する。結合器２３４からの出力は増幅器２３６へ送信される。タイミング回復ユニット２３８はデータ決定及び眼モニター２０２に必要なタイミング信号を抽出する。
【００１５】
各増幅器Ａ_１，Ａ_２，Ａ_３，Ａ_４及びＡ_Ｎは、前記の図１に関する説明で記載したように、各制御出力ＣＯ_１〜ＣＯ_Ｎにより制御される。この例証的実施態様では、コントローラ１００は、４０ｄＢの利得範囲及び０゜又は１８０゜の位相シフトにより、制御出力ＣＯ_１〜ＣＯ_Ｎを介して、タップ重量増幅器Ａ_１，Ａ_２，Ａ_３，Ａ_４及びＡ_Ｎを変化させることができる。決定及び眼モニター回路２０２はデータ決定を行い、かつ、眼開放の尺度を提供する。図３に関連する論述で詳細に説明されるように、コントローラ１００は、決定及び眼モニター回路２０２からの眼開放測定値を使用して、タップ重量増幅器Ａ_１，Ａ_２，Ａ_３，Ａ_４及びＡ_Ｎの利得を調整し、入力２０６で受信された光信号内の符号間干渉を最小にする。また、コントローラ１００は主決定閾値を設定するために眼モニター出力を使用する。この例証的実施態様では、眼モニターは主閾値検出器と２個のオフセット閾値検出器を使用する。システム・ビット・エラー率は、主閾値検出器により決定され、オフセット検出器は、（追加ディザ信号に帰し得る）疑似エラーを発生する。
【００１６】
コントローラはオフセット閾値を調整して所定の疑似エラー率を生成し、これら閾値を固定し、制御信号をディザし、疑似エラーを計数し、制御パラメータを調整し、次いで、オフセット閾値を調整して所定の疑似エラー率を再度精製する。この例証的実施態様では、オフセット閾値は１０^−４疑似エラー率を生成するように設定される。このようにして、オフセット閾値は１０^−４疑似エラー率で校正され、主閾値レベル調整、タイミング位相調整及び等価器タップ調整用の制御情報を導出するために、疑似エラーが計数される。図１に関する説明で述べたように、適応コントローラ１００は、受信機の眼サイズをモニターし、そして、可能な最大眼開放を生成するために、等価器タップＡ_１，Ａ_２，Ａ_３，Ａ_４及びＡ_Ｎを調整する。これは、現存のチャネル条件下で達成可能な最良のビットエラー率に対応する。このようなタップ調整は、偏光モード分散による符号間干渉のような、通信システムの伝送路における時変劣化を補正する。
【００１７】
図３の流れ図は、有限長直交符号を用いて４個の制御パラメータがディザ化されるアプリケーションに関連して、本発明による適応制御の方法を説明するものである。このようなディザ化は、制御パラメータを、制御されているプロセス内の変動に調整する。この例証的実施態様では、４個の制御パラメータは、図２に関連した説明において記載されたような適応受信機におけるタップ重量である。この例証的実施態様では、処理はステップ３００で開始され、４個のタップ値が初期化されるステップ３０２に進む。初期タップ値は履歴データを用いて選定することができる。これらの値は例えば、その他の受信機の性能から導き出すこともでき、また、様々な受信機の全てにわたって安定な結果を生成する。下記で説明するように、これらの初期値を用いた後、コントローラは、各個別受信機の動作にとって適当な制御パラメータを生成するように適応される。この例証的実施態様では、これらのパラメータ値は、受信機が将来の或る時点で起動された時に使用するために、不揮発性記憶媒体に記憶される。ステップ３０２から、処理はステップ３０３へ進む。ステップ３０３において、オフセット閾値は所定の疑似エラー率を生成するように設定される。
【００１８】
ステップ３０３から、処理はステップ３０４へ進む。ステップ３０４において、コントローラは各タップについて一連のディザ値を生成する。各一連のディザ値はその他の制御パラメータディザシーケンスと直交している。ディザ値の符号は直交符号値（１＝正，０＝負）により決定される。ディザ値の大きさは、各制御パラメータ更新について望まれる調整の度合いに関連して、設計事項である。図４に関連する説明で詳細に述べるように、ウォルシュ符号のような有限長直交符号を用いて、前記のようなシーケンスを生成することができる。ステップ３０４から、処理はステップ３０６へ進む。ステップ３０６において、４個のディザシーケンスの各々のディザ値をそれぞれの現行公称タップ値に加算することにより、４個の公称タップ値を更新する。４個のタップ値が並列に更新されたら、処理はステップ３０８に進む。ステップ３０８において、ディザシーケンスのｉ個のディザ値に対応するシーケンスの性能評価尺度を生成するために、性能測定値を獲得し、記憶する。その後、処理はステップ３１０へ進む。ステップ３１０において、コントローラは、ｊ個のディザシーケンス内の全てのディザ信号が制御信号及びこれらのディザ信号値に対応して獲得された性能測定値に適用されたか否かを決定する。更に適用すべきディザ信号が存在する場合、処理はステップ３０６へ戻り、前記のようにこのステップ３０６から処理を進める。
【００１９】
制御パラメータシーケンス内の最終ディザ値が適用され、かつ対応する性能測定値が獲得され、記憶された場合、処理はステップ３１２へ進む。ステップ３１２において、コントローラは一連の性能測定値を各ディザシーケンスと相関させ、その結果を合計し、ｊ個の各制御パラメータに関する相関和を生成する。ステップ３１２から、処理はステップ３１４へ進む。ステップ３１４において、各ディザ値を対応するタップ値に加算又は減算することにより、制御パラメータ値を更新する。すなわち、各ディザ値は、ステップ３１２で計算された負の相関和に対応するこれらのタップ値に関する公称タップ値へ加算され、そして、各ディザ値は、ステップ３１２で計算された正の相関和に対応するこれらのタップ値に関する公称タップ値から減算される。ステップ３１４から処理はステップ３０４へ戻り、このステップから前記のようにして処理が進行する。
【００２０】
図４（Ａ）は、前記の図３に関する説明で詳細に述べたように、ディザシーケンスを生成し、公称タップ値を更新し、そして性能シーケンスを記憶することに関する本発明の制御方法を更に詳細に説明する流れ図である。この処理はステップ４００で開始され、そしてステップ４０２へ進む。ステップ４０２において、デルタ（Δ）又はディザのテーブルを生成する。正及び負のデルタ値はｊ個の各タップ又は制御出力について記憶される。デルタテーブルは図６（Ａ）に概念的に図示されている。例証的な４個のタップの実施例では、正及び負のデルタ値は４個の各タップについて記憶され、タップ値ＴＡＰ１，ＴＡＰ２，ＴＡＰ３及びＴＡＰ４のそれぞれ対応するエントリ＋Δ_１，−Δ_１；＋Δ_２，−Δ_２；＋Δ_３，−Δ_３；及び＋Δ_４，−Δ_４を有するテーブルを生成する。各デルタ値（Δ_ｊ）の大きさは、その他のデルタ値と無関係であり、一般的に、対応する公称タップ値（ＴＡＰ_ｊ）の大きさの１％〜１０％の範囲内であり、タップ値を各更新値に調整することが望まれる度合いに関連した設計事項として決定される。ステップ４０２でデルタテーブルを生成した後、処理はステップ４０４及び４０６へ進む。これらのステップにおいて、Ｉ及びｊの各インデックスを、直交符号内のビット数及び制御されているタップ値の数に設定する。図６（Ｂ）のテーブルは、例証的な４タップ、１６ビットのウォルシュ符号実施態様に関する符号値（ＣＶ_ｉｊ）の１６×４（ｉ×ｊ）アレイを示す。
【００２１】
ステップ４０４及び４０６で、直交符号内のビット数及び制御されているタップ数に関連するインデックスをそれぞれ設定した後、処理はステップ４０８へ進む。ステップ４０８において、対応する符号値に応じて、デルタ値を選定する。この例証的実施態様では、
ＣＶ_ｉｊ＝１の場合、Δ_ｉｊ＝＋Δ_ｊ、
ＣＶ_ｉｊ＝０の場合、Δ_ｉｊ＝−Δ_ｊ
である。ｊが１〜４の場合、ステップ４１０は処理をステップ４０８へ戻す。従って、例えば、ステップ４０６，４０８及び４１０への最初の通過では、デルタ値は＋Δ_１；＋Δ_２；＋Δ_３及び＋Δ_４が選定される。なぜなら、ＣＶ_１１，ＣＶ_１２，ＣＶ_１３及びＣＶ_１４が１，１，１及び１の値を有するからである。ステップ４０６，４０８及び４１０への２回目の通過では、デルタ値は−Δ_１；−Δ_２；−Δ_３及び−Δ_４が選定される。なぜなら、ＣＶ_２１，ＣＶ_２２，ＣＶ_２３及びＣＶ_２４が０，０，０及び０の値を有するからである。
【００２２】
ステップ４０６からステップ４１０のループにおいて４個のデルタ値を選定した後、処理はステップ４１２へ進む。ステップ４１２において、ループを４回通過することにより選定されたデルタ値を公称タップ値へ加算することにより、４個のタップ全てを更新する。これらのデルタ値は比較的小さいので、更新された公称タップ値は少しだけ変化される。公称タップ値を更新した後、処理はステップ４１４へ進む。ステップ４１４において、疑似エラー値を測定する。すなわち、この例証的実施態様では、眼パターンは、性能評価尺度を提供する。コントローラ１００はこの性能評価尺度を使用し、制御パラメータ（この実施態様では例えば、タップ重量）を調整する。眼モニター回路は、システムのビットエラー率を決定する主閾値検出器を含む。更に、高及び低閾値検出器は疑似エラーを生成する。オフセット閾値検出器（すなわち、高及び低閾値検出器）は現在の眼開放の尺度を提供する。検出器は所定の受け入れ可能なビットエラー率の範囲内の性能を確保するように調整される。前記のように、受信機のビットエラー率が過度に増大しないようにするが、疑似エラー率に影響を及ぼすには十分に大きいものとするため、ディザ信号は比較的小さい（一般的に、各タップ値の１％〜１０％）値であるように選定される。更に、この例証的実施態様では、高及び低オフセット閾値検出器は、ディザ信号に対して十分な感度を生じる値（１０^−４ＰＥＲ）に設定される。
【００２３】
ステップ４１４から、処理はステップ４１６へ進む。ステップ４１６において、デルタ値のｉ番目のセットにより更新されたタップ値に関連する性能評価尺度は、図５（Ｃ）のテーブルに図示されているように、疑似エラー率テーブルのｉ番目の位置（ＰＥＲ_ｉ）に記憶される。処理はステップ４１８へ進む。このステップ４１８において、タップデルタ値のｉ個のセット全てがタップに並列に適用され、そして、疑似エラー値が獲得され、記憶されるまで、この処理はステップ４０６へ戻される。この時点で、この処理部分は完了され、コネクタ（Ａ）によりステップ４２０から図４（Ｂ）のステップ４２２へ処理を進める。ステップ４１２におけるように、タップ値を更新し、並列に適用し、そして、ステップ４１４において、更新効果を並列に決定することにより、本発明によるコントローラは、各制御パラメータが更新され、続いて性能評価尺度が記憶され、続いて別のタップ値が更新され、続いて別の性能評価尺度が記憶されるような場合よりも、高速制御プロセスで動作させることができる。
【００２４】
図４（Ｂ）の流れ図に沿って説明する。処理はコネクタ（Ａ）のステップ４２２からステップ４２４へ進む。ステップ４２４において、タップの個数（この実施態様では４）に関するインデックスｊを設定する。ステップ４２４からステップ４２６に進む。ステップ４２６において、ｊ番目の符号語（例えば、図５（Ｂ）の符号テーブルの値ＣＶ_ｉｊを含有する第１行）を選定する。ステップ４２６からステップ４２８へ進む。ステップ４２８において、可変和（ＳＵＭ）がゼロに初期化される。ステップ４２８からステップ４３０へ進む。ステップ４３０において、各符号語におけるビット数に関するインッデクスｉ（この実施態様では、１６）を設定する。処理は、ステップ４３０からステップ４３２の決定ブロックへ進む。この決定ブロック４３２において、符号値（ＣＶ_ｉｊ）が１であるか否か決定し、１である場合、処理はステップ４３６へ進む。ステップ４３６において、ステップ４１６において記憶された疑似エラー値ＰＥＲ_ｉを可変和へ加算する。一方、ステップ４３２において、符号値（ＣＶ_ｉｊ）が１でないと決定された場合、処理はステップ４３４へ進む。ステップ４３４において、ステップ４１８で記憶された疑似エラー値ＰＥＲ_ｉを可変和から減算する。処理はステップ４３６又はステップ４３４の何れかからステップ４３８へ進む。ステップ４３８において、疑似エラーテーブルに記憶されたｉ個の疑似エラー値ＰＥＲ_ｉの各々がｊ番目のタップに対応する各符号値ＣＶ_ｉｊと、このようにして相関されるまで、ステップ４３２へ戻され、そして、この相関が完了すると、処理はステップ４４０へ進む。ステップ４４０において、ｊ番目のタップに関する相関値（ＣＯＲＲＳＵＭ_ｊ）はステップ４３２，４３４，４３６及び４３８を含むループの結果の和（ＳＵＭ）と同等に設定される。
【００２５】
ステップ４４２において、コントローラは相関和（ＣＯＲＲＳＵＭ_ｊ）がｊ個のＴＡＰの全てについて計算されたか否か決定する。答がＮＯの場合、ステップ４２６へ戻り、このステップ４２６から前記のように同じ処理が行われる。相関和（ＣＯＲＲＳＵＭ_ｊ）がｊ個のＴＡＰの全てについて計算された場合、処理はステップ４４２からステップ４４４へ進む。ステップ４４４において、４個のＴＡＰ値の各々を通じてインデックスｊを初期化し、ステップ４５２から処理を繰り返す。処理はステップ４４４からステップ４４６へ進み、ステップ４４６において、コントローラはＣＯＲＲＳＵＭ_ｊの値が負であるか否か決定する。ＣＯＲＲＳＵＭ_ｊの値が負である場合、処理はステップ４４８へ進み、ステップ４４８において、現在のタップ値ＴＡＰ_ｊから対応するタップデルタ値を減算することにより、対応するタップ値ＴＡＰ_ｊを更新する。他方、ステップ４１６において、コントローラが、ＣＯＲＲＳＵＭ_ｊの値がゼロ又はこれよりも大きい値であることを決定すると、処理はステップ４５０へ進み、ステップ４５０において、対応するタップデルタ値を現在のタップ値ＴＡＰ_ｊに加算することにより対応するタップ値ＴＡＰ_ｊを更新する。処理は、ステップ４５２からステップ４５４へ進み、ステップ４５４において、実際の出力制御値、タップ値の全てを、ステップ４４４からステップ４５２のループ内で生成された値に更新する。処理は、ステップ４５４から、図４（Ｂ）のコネクタ（Ｂ）のステップ４５６及び図４（Ａ）のコネクタ（Ｂ）のステップ４５８からステップ４０２へ戻る。
【００２６】
【発明の効果】
以上説明したように、本発明によれば、高速通信ばかりでなく、制御パラメータ値の高速収束を利用することができるであろう全ての適応制御システムにおいても、効率的な比較的簡単な適応制御のシステム及び方法が得られる。
【００２７】
特許請求の範囲の発明の要件の後に括弧で記載した番号がある場合は、本発明の一実施例の対応関係を示すものであって、本発明の範囲を限定するものと解釈すべきではない。
【図面の簡単な説明】
【図１】本発明による適応コントローラの概念的なブロック図である。
【図２】高速光受信機内で使用される、本発明による適応コントローラの概念的なブロック図である。
【図３】本発明による適応制御が行われるプロセスの高レベル流れ図である。
【図４】（Ａ）及び（Ｂ）は本発明による適応制御が行われるプロセスの更に詳細な流れ図である。
【図５】（Ａ）、（Ｂ）及び（Ｃ）は、図３及び図４の流れ図に関連する説明において記載されたプロセスで使用するために創出されるような例証的テーブルの表図である。
【符号の説明】
１００ 適応コントローラ
１０２ ディザ発生器
１１０ 加算機
１１６ 相関器
１２０ 積分器
２００ 光受信機
２０２ 決定及び眼モニター
２０４ アバランシュ・フォトダイオード（ＡＰＤ）
２０６ 入力
２０８ トランスバーサル・フィルタ（ＴＦ）
２１０ 増幅器
２１２ レジスティブ分波器
２１４，２１６，２１８，２２０，２２０ 伝送ライン
２２４，２２６，２２８，２３０，２３２ 伝送ライン
２３４ 結合器
２３６ 増幅器
２３８ タイミング回復器

Claims (11)

1. 複数の制御信号の各々のための一連のディザ信号であって、各制御信号に対する一連のディザ信号が、他の制御信号に対する一連のディザ信号と非相関であるような一連のディザ信号を発生し、そして、該ディザ信号を並列に全ての制御信号に加算することにより適用するために形成されたディザ信号発生器と、
   前記各並列適用制御信号に対応する性能評価尺度を前記一連のディザ信号のそれぞれに対して測定し、そして、得られた一連の性能測定値を記憶するために形成された性能測定装置と、
   前記一連の性能測定値を、各々の制御信号に対する一連のディザ信号のそれぞれと相関させて、各制御信号に関連する一連の相関出力を生成するために形成された相関器と、
   各一連の相関器出力を積分するために形成された積分器と、
   前記制御信号値にこれらの対応するディザ信号の値を加算するか、又は前記制御信号値からこれらの対応するディザ信号の値を減算するために形成された制御信号更新デバイスとからなり、
   前記加算又は減算は対応する積分された相関器出力の値による、
   ことを特徴とする適応コントローラ。
2. 前記性能測定装置は順方向エラー訂正装置である、
   ことを特徴とする請求項１に記載の適応コントローラ。
3. 前記性能測定装置はスペクトル形状測定装置である、
   ことを特徴とする請求項１に記載の適応コントローラ。
4. 前記性能測定装置はベースバンドアイパターン測定装置である、
   ことを特徴とする請求項１に記載の適応コントローラ。
5. 通信信号を受信し、該信号を複数の部分に分割するために接続された分波器と、
   前記信号の分割部分のうちの一つを受信し、増幅するためにそれぞれ接続された複数の利得制御増幅器と、
   前記信号の増幅分割部分を結合するために接続された結合器と、
   前記結合信号を受信し、そして、エラー信号を生成するために接続された決定及びアイモニター回路と、
   前記決定及びアイモニター回路から前記エラー信号を受信し、そして、前記利得制御増幅器の利得を制御する制御信号を生成するために形成された適応コントローラとからなり、
   前記適応コントローラは、
   複数の制御信号の各々のための一連のディザ信号であって、各制御信号に対する一連のディザ信号が、他の制御信号に対する一連のディザ信号と非相関であるような一連のディザ信号を発生し、そして、該ディザ信号を並列に全ての制御信号に加算することにより適用するために形成されたディザ信号発生器と、
   前記各並列適用制御信号に対応する性能評価尺度を前記一連のディザ信号のそれぞれに対して測定し、そして、得られた一連の性能測定値を記憶するために形成された性能測定装置と、
   前記一連の性能測定値を一連のディザ信号の各々の制御信号に対する一連のディザ信号のそれぞれと相関させて、各制御信号に関する一連の相関出力を生成するために形成された相関器と、
   各一連の相関器出力を積分するために形成された積分器と、
   前記制御信号値にこれらの対応するディザ信号の値を加算するか、又は前記制御信号値からこれらの対応するディザ信号の値を減算するために形成された制御信号更新デバイスとからなり、
   前記加算又は減算は対応する積分された相関器出力の値による、
   ことを特徴とする適応等化器。
6. 前記性能測定装置は順方向エラー訂正装置である、ことを特徴とする請求項５に記載の適応等化器。
7. 前記性能測定装置はスペクトル形状測定装置である、ことを特徴とする請求項５に記載の適応等化器。
8. 前記性能測定装置はベースバンドアイパターン測定装置である、ことを特徴とする請求項５に記載の適応等化器。
9. (A)対応する一連のディザ信号であって、各制御信号に対する一連のディザ信号が、他の制御信号に対する一連のディザ信号と非相関であるような一連のディザ信号を複数の制御信号に同時に加算することにより適用するステップと、
   (B)ディザ化制御信号の同時適用にそれぞれ対応するプロセスの性能を測定し、そして、前記制御信号の連続的な並列適用による性能測定を反復するステップと、
   (C)得られた一連の性能測定値を記憶するステップと、
   (D)前記一連の性能測定値を、各々の制御信号に対する一連のディザ信号のそれぞれと相関させて、各制御信号に関する一連の相関出力を生成するステップと、
   (E)各一連の相関器出力を積分するステップと、
   (F)前記制御信号値にこれらの対応するディザ信号を加算するか、又は前記制御信号値からこれらの対応するディザ信号を減算するステップとからなり、
   前記加算又は減算は対応する積分された相関器出力の値による、
   ことを特徴とするプロセスの適応制御方法。
10. 前記（Ｂ）ステップは、（Ｂ１）順方向エラー訂正装置をモニターするステップからなる、ことを特徴とする請求項９に記載の適応等化方法。
11. (A)通信信号を受信し、該信号を複数の部分に分割するステップと、
    (B)前記信号の分割部分の各々を利得制御増幅器で増幅するステップと、
    (C)前記信号の増幅分割部分を結合するステップと、
    (D)前記結合信号を受信し、そして、エラー信号を生成するステップと、
    (E)前記利得制御増幅器を制御する制御信号を適応的に制御するステップとからなり、
    前記利得制御増幅器を制御する制御信号の適応制御は、
    (F)対応する一連のディザ信号であって、各制御信号に対する一連のディザ信号が、他の制御信号に対する一連のディザ信号と非相関であるような一連のディザ信号を複数の制御信号に同時に加算することにより適用するステップと、
    (G)ディザ化制御信号の同時適用にそれぞれ対応するプロセスの性能を測定し、そして、前記制御信号の連続的な並列適用による性能測定を反復するステップと、
    (H)得られた一連の性能測定値を記憶するステップと、
    (I)前記一連の性能測定値を、各々の制御信号に対する一連のディザ信号のそれぞれと相関させて、各制御信号に関する一連の相関出力を生成するステップと、
    (J)各一連の相関器出力を積分するステップと、
    (K)前記制御信号値にこれらの対応するディザ信号を加算するか、又は前記制御信号値からこれらの対応するディザ信号を減算し、前記加算又は減算は対応する積分された相関器出力の値によるステップとにより行われる、
    ことを特徴とする適応等化方法。

Images