JP2012520031A - 拡大の作業範囲を有するデジタルプリディストーション回路及びその方法 - Google Patents

拡大の作業範囲を有するデジタルプリディストーション回路及びその方法 Download PDF

Info

Publication number
JP2012520031A
JP2012520031A JP2011553247A JP2011553247A JP2012520031A JP 2012520031 A JP2012520031 A JP 2012520031A JP 2011553247 A JP2011553247 A JP 2011553247A JP 2011553247 A JP2011553247 A JP 2011553247A JP 2012520031 A JP2012520031 A JP 2012520031A
Authority
JP
Japan
Prior art keywords
gain
predistortion
power amplifier
function
estimated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011553247A
Other languages
English (en)
Other versions
JP5357983B2 (ja
Inventor
ペローラス，ジェームズ
ダイ，ヂェンジエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Wistron Telecom AB
Original Assignee
ZTE Wistron Telecom AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Wistron Telecom AB filed Critical ZTE Wistron Telecom AB
Publication of JP2012520031A publication Critical patent/JP2012520031A/ja
Application granted granted Critical
Publication of JP5357983B2 publication Critical patent/JP5357983B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本発明は拡大の作業範囲を有するデジタルプリディストーション回路を提供し、プリディストーション関数、D/A変換器、周波数の変換を実施する乗算器、およびパワー増幅器を含み、前記デジタルプリディストーション回路は、さらに、送信待ちシグナル及びゲイン校正要素を受信し、前記送信待ちシグナルを前記ゲイン校正要素にかけて、且つかけた結果を前記プリディストーション関数にアウトプットするための乗算器、及び、予定の参考ゲイン及び前記パワー増幅器の推定ゲインを使用することによって、前記ゲイン校正要素を計算し、且つ計算した前記ゲイン校正要素を前記乗算器にアウトプットするための設備を含み、これにより、前記パワー増幅器のゲインが快速的に校正される。それに関する方法も提供する。前記デジタルプリディストーション回路及びその方法は、さらに拡大の範囲の送信パワーレベルに対して受けることができる結果を生成する。

Description

本発明は、通信システムに関し、特に通信システムに使用したデジタルプリディストーション技術に関する。
デジタルプリディストーション( DPD)は、通信システムに使用したパワー増幅器( PA)に対して効率を高めるし、コストを下げて、且つ伝送品質を高める技術である。ある典型的なDPD構造が図1に示し、そのうち、インプットシグナル[3]がプリディストーション関数[1]によって伝達し、これにより、ディジタルアナログ変換器(D／A)[5]に送信されたシグナルを生成する。D/A[5]のアウトプットがミキサー[9]によって送信し、該ミキサー[9]が周波数変換を行って、これにより、シグナルを希望の周波数までアップコンバートし、且つ次に、シグナルがPA[2]によって拡大する。一般の概念は、プリディストーション回路が非線形PAの非線形逆モデルを含み、これにより、二つの非線形モデルが図面に示すようにともに直列する時、完備の直列が線形システムと考えられることである。このため、ある性能標準、例えばエラー・ベクトル振幅( EVM)又は隣接チャネル漏洩電力比( ACIR)によって測定する時、PAのアウトプット[4]がプリディストーション回路までのインプットの拡大形式である。
プリディストーション関数[1]がPAメーカよって提供することができ、又はPAを適当に計算したプリディストーション関数の測定装置に放置することにより測定されて得られる。
このような設計の問題は、PA特性が時間に変化し、且つPA特性の小さい変化も悪い総体性能を有するシステムを生成する可能になる。プリディストーション関数をPA特性の広い変化範囲内に使用することができる方法があれば、利益がある。
あるPA特性変化をトラッキングする方法は、そのPA特性が連続的にモニターされ、これによって、図2（従来の技術）下半部に見えた類似の構成を使用して、絶えずプリディストーション関数を更新する。PA[2]のアウトプット部にあるカプラー[7]がPA[2]アウトプットのパワーの小部分を抽出し、且つこの部分のパワーをダウンコンバータ[IO]に送信する。該ダウンコンバータ[IO]のアウトプットがアナログディジタル変換器A/D[6]によってサンプリングされ、アナログディジタル変換器A/D[6]がDPDに適用する自己適応モジュール[8]のシグナルを生成する。DPD自己適応モジュール[8]の任務は、前記PA[2]の特性を観測し、且つ絶えずプリディストーション関数[1]を更新し、これにより、前記プリディストーション関数[1]及び前記PA[2]の直列を総体的に線形になる。
DPD自己適応モジュール[8]は、多くの既知技術におけるいずれを使用することによってプリディストーション関数を更新することができる。1種の技術は、即ちメモリレス多項式間接学習アーキテクチャであり、これによりキャプチャーされたデータが第1次校正され、これにより、システムにおけるいずれの遅延を除去する。このような時間校正が交差する関係操作の使用によって実施し、該操作がキャプチャーされたD/Aデータを時間的に変位させ、これにより、キャプチャーのD/AデータとキャプチャーされたA/Dデータの間の関係性を最大化する。本討論の目的のため、時間校正のD/Aデータがpa_in(n)と称し、且つ時間校正のA/Dデータがpa_out(n)と称すると、pa_in(n)とpa_out(n)は、すべて長さNのシーケンスである。時間校正のデータがマトリックスの形で以下のように配列し、
Figure 2012520031
その中、
Figure 2012520031
その中、Mが使用された多項式モデルの階数であり、且つ一般にMが5と15の間の値を有する。
係数hが以下数式を使用して解を求め、
Figure 2012520031
このため、プリディストーション関数が以下のように計算され、
Figure 2012520031
以上のパラグラフはDPD自己適応モジュールによって使用できる1つの特定の方法を述べた、しかし、他の方法を使用できる。
図2に示したDPDが実現する1つの主な問題は、PA[2]特性変化の時間とプリディストーションモジュールが更新され、これによりPA[2]の新特性の時間を反映するの間に非ゼロ遅延が存在することである。典型的なDPD自己適応アルゴリズムが大量のD/Aデータ及びA/Dデータをキャプチャーして且つバッチ処理して、これによりプリディストーションモジュールが使用した新しいプリディストーション情報を計算することによって、機械操作をする。各のこのような計算が数秒をかかって完成する可能性があって、このため、PA特性変化の時間とプリディストーション関数[1]が新しい新鮮情報で更新された時間の間に長いタイムラグ又は時間遅延がある。
PA特性が変化する可能性がある原因は数種がある。PAの環境温度が変化する可能性があり、又はさらに環境湿度が時間に従って少し変化する。上記効果は、数分間を続ける非常に長い時間常数を有し、このため、典型的なDPD自己適応アルゴリズムが易しくこれらの変化を処理及びトラッキングすることができる。ただし、PA特性が、PAを通過するシグナルの平均パワーが変化する際に変化する可能性がある。PAを通過するシグナルの平均パワーが非常に速く変化する可能性があるので、PAの特性も非常に速く変化する可能性があり、且つDPD自己適応アルゴリズムの自己適応速率よりも非常に速い速率で変化する。
よく用いれる解決方案は、プリディストーションモジュールが複数の異なるプリディストーション関数を実現し、そのうち、各の関数が特定の送信パワーレベルに対して最適化する。例えば、PAがその最大の規定パワー（以下でPmaxと称する）で送信する際、1つの関数を使用でき、PAがPmax-IdBで送信する際、1つの異なる関数を使用でき、PAがPmax-2dBで送信する際、もう1つの異なる関数を使用できるなど。図3（従来の技術）にしめすように、入ったシグナルのパワーを推定するパワー推定モジュール[11]を導入することができる。推定されたパワーレベルに基づき、ただ1つのプリディストーション関数のアウトプットが選択され、且つD/A変換器に伝送される。
パワー推定モジュール[11]と複数のプリディストーション関数の増加は、PA特性をトラッキングする快速変化の能力を高めたが、完璧な解決方案ではない。例えば、複数のプリディストーション関数がプリディストーションモジュールに記憶され且つ維持される必要がある。各の関数がリアルタイム更新される必要があり、このため、すべてのプリディストーション関数を更新する前に長い時間がかかる可能性がある。すべてのプリディストーション関数を更新することにかかるこの時間に、PAが悪い品質のシグナルを送信する可能性がある。且つ、パワー推定の誤差が存在する可能性があり、このため、間違いプリディストーション関数を選択する可能性がある。これにより、また、PAに悪い品質のシグナルを送信させる。
単一のプリディストーション関数が広い範囲の平均パワーレベルに適用することができると、非常に役に立つ。その利益は、複数のプリディストーション関数を記憶し更新する必要がなく、または、記憶の必要があるプリディストーション関数の数量を減らすことである。且つ、完全に複数のプリディストーション関数に対するニーズを除去することができなくても、必要のプリディストーション関数の数量を減らすことは、相変わらず、システムにより少なくパワー推定における誤差の影響を受けさせて、且つ実現の費用をより少なくする。
本発明の目的は、より範囲を拡大した送信パワーレベルに対して受信可能な結果を生成する拡大の作業範囲を有するデジタルプリディストーション回路を提供することである。前記デジタルプリディストーション回路は、プリディストーション関数、D/A変換器、周波数の変換を実施する乗算器、およびパワー増幅器を含み、前記デジタルプリディストーション回路は、さらに、送信待ちシグナル及びゲイン校正要素を受信し、前記送信待ちシグナルを前記ゲイン校正要素に掛けさせて、且つ積の結果を前記プリディストーション関数にアウトプットするための乗算器、及び、予定の参考ゲイン及び前記パワー増幅器の推定ゲインを使用することによって、前記ゲイン校正要素を計算し、且つ計算した前記ゲイン校正要素を前記乗算器にアウトプットするための設備を含み、これにより、前記パワー増幅器のゲインが快速的に校正される。
本発明のある実施方案を従って、前記設備は、さらに、前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインで割って、前記ゲイン校正要素を計算するための除算器を含む。
本発明のさらの実施方案を従って、前記パワー増幅器の前記推定ゲインが前記D/A変換器にインプットしたデータ及び前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータによって得られる。
本発明のさらの実施方案を従って、前記予定の参考ゲインが前記プリディストーション関数に対応する前記パワー増幅器のゲインである。
本発明のさらの実施方案を従って、前記予定の参考ゲインは、前記パワー増幅器のメーカが指定した前記パワー増幅器のゲインであり、且つ前記プリディストーション関数は前記パワー増幅器の前記メーカが指定した対応のプリディストーション関数である。
本発明のさらの実施方案を従って、前記プリディストーション関数が前記パワー増幅器のインプットとアウトプット応答によって導き出して、且つ前記予定の参考ゲインが前記パワー増幅器の対応のゲインである。
本発明のさらの実施方案を従って、前記デジタルプリディストーション回路は、さらに、前記D/A変換器にインプットされたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び、前記パワー増幅器の前記推定ゲインを受信し、デジタルプリディストーション自己適応アルゴリズムを実施し、新しいプリディストーション関数を計算し、且つ前記プリディストーション関数を計算された前記新しいプリディストーション関数と等しくするように更新し、及び前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインと等しくするように更新するためのゲイントラッキングデジタルプリディストーション自己適応モジュールを含み、これにより更新された前記予定の参考ゲインが前記ゲイン校正要素を計算することに用いられる。
本発明のさらの実施方案を従って、前記デジタルプリディストーション回路は、さらに、各のプリディストーション関数が1つの送信パワーレベルに適当する複数のプリディストーション関数と、それぞれが送信待ちシグナル及び複数のゲイン校正要素の1つを受信し、前記送信待ちシグナルを前記複数のゲイン校正要素の1つに掛けさせて、且つ積の結果を前記複数のプリディストーション関数の1つにアウトプットするように配置された複数の乗算器と、それぞれが複数の予定の参考ゲインの1つ及び前記パワー増幅器の前記推定ゲインを使用することによって前記複数のゲイン校正要素の1つを計算し、且つ対応の計算されたゲイン校正要素を前記複数の乗算器の1つにアウトプットするように設置された複数の設備と、前記送信待ちシグナルを受信し且つ前記送信パワーレベルを推定し、これにより、推定された前記送信パワーレベルに対応する前記複数のプリディストーション関数の1つを選択するように配置されたパワー推定器とを含む。
本発明のさらの実施方案を従って、各の設備は、さらに、対応の前記複数の予定の参考ゲインの1つを前記パワー増幅器の前記推定ゲインで割って対応の前記複数のゲイン校正要素の1つを計算するための除算器を含む。
本発明のさらの実施方案を従って、前記複数の予定の参考ゲインにおける各1つは、前記複数のプリディストーション関数の1つに対応する前記パワー増幅器のゲインである。
本発明のさらの実施方案を従って、前記デジタルプリディストーション回路は、さらに、前記D/A変換器にインプットされたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び前記パワー増幅器の前記推定ゲインを受信し、且つデジタルプリディストーション自己適応アルゴリズムを実施し、新しいプリディストーション関数を計算し、且つ前記複数のプリディストーション関数に選択されたプリディストーション関数を計算した前記新しいプリディストーション関数と等しくするように更新し、及び前記複数のプリディストーション関数から選択されたプリディストーション関数に対応する前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインに更新するためのゲイントラッキングデジタルプリディストーション自己適応モジュールを含み、これにより、更新された予定の参考ゲインが対応のゲイン校正要素を計算することに用いられる。
本発明の目的は、デジタルプリディストーション回路の作業範囲を拡大するための方法を提供し、該デジタルプリディストーション回路がより拡大した範囲の送信パワーレベルに対して受信可能な結果を生成する。該方法は、予定の参考ゲイン及び前記デジタルプリディストーション回路におけるパワー増幅器の推定ゲインを使用することによって、ゲイン校正要素を計算するステップと、送信待ちシグナルを計算した前記ゲイン校正要素に掛けさせて、且つ積の結果を前記デジタルプリディストーション回路におけるプリディストーション関数にアウトプットするステップとを含み、これにより、前記パワー増幅器のゲインが快速に校正される。
本発明のある実施方案を従って、前記計算ステップにおいて、前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインで割ることによって、前記ゲイン校正要素を計算する。
本発明のさらの実施方案を従って、前記パワー増幅器の前記推定ゲインが前記デジタルプリディストーション回路におけるD/A変換器にインプットしたデータ及び前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータによって得られる。
本発明のさらの実施方案を従って、そのうち、前記予定の参考ゲインは、前記プリディストーション関数に対応する前記パワー増幅器のゲインである。
本発明のさらの実施方案を従って、前記予定の参考ゲインは、前記パワー増幅器のメーカが指定した前記パワー増幅器のゲインであり、且つ前記プリディストーション関数は前記パワー増幅器的メーカが指定した対応のプリディストーション関数である。
本発明のさらの実施方案を従って、前記プリディストーション関数は、前記パワー増幅器のインプットとアウトプット応答によって導き出され、且つ前記予定の参考ゲインは前記パワー増幅器の対応のゲインである。
本発明のさらの実施方案を従って、前記方法は、さらに、前記デジタルプリディストーション回路D/A変換器にインプットしたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び前記パワー増幅器の前記推定ゲインを受信することと、デジタルプリディストーション自己適応アルゴリズムを実施し、新しいプリディストーション関数を計算することと、前記プリディストーション関数を計算した前記新しいプリディストーション関数と等しくするように更新し、且つ前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインに更新することを含み、これにより、更新された前記予定の参考ゲインが前記ゲイン校正要素を計算することに用いられる。
本発明のさらの実施方案を従って、前記方法は、さらに、複数の予定の参考ゲイン及び前記パワー増幅器の前記推定ゲインを使用することによって、複数のゲイン校正要素を計算することと、前記複数のゲイン校正要素における各1つを前記送信待ちシグナルに掛けさせることと、積の結果の1つを前記デジタルプリディストーション回路における複数のプリディストーション関数の相応の1つにアウトプットし、そのうち、各のプリディストーション関数が1つの送信パワーレベルに適当することと、また、前記送信待ちシグナルのパワーを推定し、且つ前記送信待ちシグナルの前記推定パワーに相応する前記複数のプリディストーション関数の1つを選択することを含む。
本発明のさらの実施方案を従って、前記計算ステップにおいて、対応の前記複数の予定の参考ゲインの1つを前記パワー増幅器の前記推定ゲインで割ることによって、前記複数のゲイン校正要素における各1つを計算する。
本発明のさらの実施方案を従って、前記複数の予定の参考ゲインにおける各1つは、前記複数のプリディストーション関数に相応する1つの前記パワー増幅器のゲインである。
本発明のさらの実施方案を従って、前記方法は、さらに、前記デジタルプリディストーション回路におけるD/A変換器にインプットしたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び前記パワー増幅器の前記推定ゲインを受信することと、デジタルプリディストーション自己適応アルゴリズムを実施し、新しいプリディストーション関数を計算することと、また、前記複数のプリディストーション関数に選択されたプリディストーション関数を計算した前記新しいプリディストーション関数と等しくするように更新し、且つ前記複数のプリディストーション関数から選択されたプリディストーション関数に対応する前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインに更新することを含み、これにより、更新された前記予定の参考ゲインが対応のゲイン校正要素を計算することに用いられる。
典型的なDPD構成を示す。 DPDの単一のプリディストーション関数の実現である。 DPDの複数のプリディストーション関数の実現である。 本発明の単一のプリディストーション関数の実施方案である。 ゲイントラッキングプリディストーションモジュールの細部である。 本発明の最適化する単一のプリディストーション関数の実施方案である。 本発明の複数のプリディストーション関数の実施方案である。 本発明の最適化する複数のプリディストーション関数の実施方案である。
図4は、本発明の1つの実施方案を示す。送信待ちシグナル[3]は、インプットとしてゲイントラッキングプリディストーション関数[13]まで送信され、該関数がパワー増幅器に関する現在のゲイン[15]のリアルタイム情報を使用して、これにより、D/A変換器[5]に送信されたプリディストーションシグナルを生成する。パワー増幅器の現在のゲイン[15]がPAゲイン推定器[12]から来た。D/A変換器[5]のアウトプットは、周波数変換器[9]によってアップコンバートされ、そして、PA[2]のインプットに提供される。
カプラー[7]がPAアウトプットパワーの1つの小部分を抽出し、且つこのシグナルをダウンコンバータ[IO]に転送する。ダウンコンバータ[IO]のアウトプットがA/D[6]にサンプリングされる。PAゲイン推定器[12]は、PA[2]に入るシグナル及びPA[2]からのシグナルを観測することによって操作し、これにより、PA[2]のリアルタイムゲインを推定する。PA[2]のゲインを推定することに用いられる1つの基本方法は、ゲイン推定器[12]が(1) D/A[5]に入ったシグナルを観測することによってPA[2]に入ったシグナルのパワーを推定すること、(2)A/D[6]からアウトプットしたシグナルを観測することによってPA[2]からアウトプットしたシグナルのパワーを推定すること、且つ次に、(3)簡単にこの二つのパワー値の比の平方根を計算することを行うことができることである。パワー推定を行う方法が多いである。例えば、複数のサンプルの絶対値が平方数を求めされ、そして平均され、これにより、推定値を生成する。選択的に、サンプルの絶対値の平方数がalphaフィルターによって送信することができる。
図5に示すように、除算器[17]を使用して、ゲイントラッキングプリディストーション関数[13]が連続的にPA[2]の現在のゲイン[15]と参考ゲイン[16]を比較して、且つgain_correction_ factor[20]を計算し、それが簡単にreference_gain/pa_gainである。このため、現在の測定したPAのゲイン[15]が参考ゲイン[16]に等しいであれば、gain_correction-factor[20]が1.0である。現在の測定したPAのゲイン[15]が参考ゲイン[16]よりも小さいであれば、この指示ゲイン校正要素が1.０よりも大きい。
例えば、観察されたPA[2]のゲインが0.3 dB下がると、gain_correctionfactor[20]が補償ゲインの該損失相応の+0.3dBに設置される。このため、pa_out_desired[3]シグナルが乗算器[14]を通過して、乗算器[14]がgain_correction factor[20]を使用することによってゲイン校正を応用する。乗算器[14]のアウトプットがプリディストーション関数[1]に達し、プリディストーション関数[1]のアウトプットがD/A変換器[5]まで転送する。
PA[2]のゲインが0.3 dB下がることは、ただ、前の段落に適用した1つの例だけであることを注意すべきである、PA[2]のゲインがいずれの数量のdBに変化ことができる。例えば、PAの実際ゲインに関わらず、PAゲイン推定関数が測定したgain_correction_ factor[20]がすべて自動的にいずれのゲイン変化の対応のdB数量に補償するように設置される。
プリディストーション関数及び参考ゲインが時間的に同時に導き出し又は測定して得られる。例えば、プリディストーション関数がPAのメーカ説明書からのものの可能性があって、その規定により、PAのゲインがある現在値G1に等しいである時、使用された適当なプリディストーション関数がfG1()である。このため、この場合には、参考ゲインがG1に設置され、且つプリディストーション関数がfG1()に設置される。選択的に、実験室計器を使用してPAのインプットとアウトプット応答を測定することができ、これにより、適当なプリディストーション関数fG2()を導き出すことができる。これらの測定の間に、PAのゲインが記録すべき、且つ値G2を有する。この場合には、参考ゲインがG2に設置され、且つプリディストーション関数がfG2()に設置される。
プリディストーション関数及び参考ゲインが計算されて得られた2つの具体的な方法を述べたが、プリディストーション関数を計算するいずれの方法を使用することができ、前記いずれの方法がプリディストーション関数を計算する際に有効的なPAゲインも記録することを注意すべきである。
実施方案は、図1における従来の技術より優れた利点を有し、従来の技術が小範囲の送信パワーレベルに対して受け入れ出来る結果を有することができるが、参考図4の回路は、プリディストーション関数[1]がより拡大した範囲の送信パワーレベルに対して受け入れ出来る結果を生成することを許可する。例えば、図1（従来の技術）に示した回路において、プリディストーション関数が最適化され、これにより、パワーレベルPmaxで送信することに適用し、該パワーレベルがPAの最大規定パワーに定義される。このパワーレベルにおいて、DPDシステムが十分な品質のシグナルを生成し、これにより、通信システムのEVM及びACLR要求が満たされ且つ余地を残す。ところで、送信パワーが、例えば、PA[2]の最大規定パワーよりも1 dB低いPmax-1dBに変化すると、システムの現在は、多分ほとんどEVM及びACLR要求を満たすことができなくなる。このため、提供された例に、従来の技術の構成はプリディストーション関数が計算されたパワーレベルの1 dB左右の範囲内のみに満足できる結果を提供することができる。本段落内に検討された1dBの数字がただ1つの例だけであり、且つ異なるPA及び異なるプリディストーション関数が異なる良好的な性能の範囲を有する。
図4に述べた回路を使用して、送信品質結果（例えば、EVM及びACLRによって測定されるもの）が満足できる送信パワー値である範囲が増大する。1 dBの良好的な性能範囲から2 dBの良好的な性能範囲までの向上がみえることが合理である。ところで、この数字がただ現実の世界PAに測定された1つの例だけである。幾つのPAが良好的な性能を取得できるが、幾つのPAが多分悪い性能に達する。例えば、あるPAは存在する可能性があり、このようなPAにとってプリディストーションが0.3 dBのある送信パワーレベルの範囲内の送信パワーレベルに対して正確的に作業する。本発明を使用して、プリディストーション関数が現在0と1 dBの間の送信パワーレベルに対して満足できる結果を生成できる。
参考図6のもう1つの実施方案に、自己適応を行うために、ゲイントラッキングDPD自己適応モジュール[21]がD/A[5]に入ったシグナル、A/D[6]からのシグナル、及びPA[2]のリアルタイムゲインの推定を観測する。ゲイントラッキングDPD自己適応モジュール[21]がD/A変換器及びA/D変換器から数千個サンプルをキャプチャーし、且つデータをキャプチャーする際に測定したPAの推定ゲインを記録する。キャプチャーされたデータがいずれの数量を使用する既知の技術に用いられ、前記の従来の技術に述べたメモリレス間接学習技術のように、新しいプリディストーション関数を計算する。従来の技術の記載は、メモリレス多項式間接学習アーキテクチャのDPD自己適応モジュールに集中するが、本発明も、同様に新しいプリディストーション関数を計算するいずれの方法に適用し、これにより、新しいプリディストーション関数を計算することにかかる時間量が推定PAゲインにかかる時間量よりも多い。
ゲイントラッキングDPD自己適応モジュールが新しいプリディストーション関数の計算を完成する際、プリディストーション関数[1]を最新に計算したプリディストーション関数に等しくするように更新するとともに、参考ゲイン[16]をA/D及びD/Aデータをキャプチャーする際記録したPAの推定ゲインに等しくするように更新する。図5を参考して、プリディストーション関数[1]及び参考ゲイン[16]がともにゲイントラッキングプリディストーション関数[13]にある。
大体の考えは、データがD/A及びA/D変換器からキャプチャーされる際、ゲイントラッキングDPD自己適応モジュール[21]はPA[2]のゲインがどのようなものを記録することである。ゲイントラッキングDPD自己適応モジュール[21]が更新を実施する際、同時にプリディストーション関数[1]及び参考ゲイン[16]を更新する。更新した後のある時間に、PA[2]のゲインが変化することを観察されると、図4に示すように、gain_correction_factor[20]は、該ゲイン変化を補償するように設置される。このため、pa_out_desired[3]シグナルが乗算器[14]を通過して、乗算器[14]がgain_correction factor[20]を使用することによってゲイン校正を応用する。乗算器[14]のアウトプットがプリディストーション関数[1]に達し、プリディストーション関数[1]のアウトプットがD/A変換器[5]まで転送される。
最初の参考ゲインをPAの一般ゲインの大ざっぱ推定に等しくするように設置すると、十分である。且つ、最初のプリディストーション関数を理想的なプリディストーション関数の大ざっぱ推定に等しくするように設置すると、十分である。プリディストーション関数及び参考ゲインが更新されるまで、悪いPA性能を招くが、多くの場合には、はじめの送信器の作業期間に悪い性能を普通に受けることができる。選択的に、システムが起動する時、参考ゲイン及びプリディストーション関数をちょうど近いうちにシステムを閉める前に使用した参考ゲイン及びプリディストーション関数に等しくするように初期化する。
該実施方案において、ゲイン校正要素がリアルタイムに更新される。毎次にPAゲインの新しい推定が使用できると、ゲイン校正要素を更新する。これは、一般にとても頻繁的に発生し、1KHzの速率で発生し又はより頻繁的に発生するかもしれない。参考ゲインは、ただプリディストーション関数が更新する際だけに変化する。この発生が非常に緩慢し、大体何秒ごとに一回更新する。このため、従来の技術が何秒ごとにPA特性の変化を補償しかできないが、該実施方案がより速い速率で複数の変化を補償する。
以上の実施方案は、以下の利点を有し、PAの平均送信パワーの非常に快速の変動によって、PA特性も速く変化し、以上の回路がこれらの変化における一部をトラッキングすることができ、そのトラッキング速度は、従来の技術のDPD自己適応モジュールが生成するプリディストーション関数に対する更新速度よりも複数の桁速い。該回路がより速くこれらの変化をトラッキングする原因は、PAゲイン推定器、除算器[17]及び乗算器[14]の処理が一般にDPD自己適応アルゴリズムの実施よりも多く速いものである。
注意すべきであることは、本発明のゲイントラッキング面で完全にDPD自己適応を切り替えないことである。DPD自己適応が適当にPA特性の大きい又は小さい変化を観測及び補償することができるが、とても緩慢的な速率で行う。本発明がPA特性の小さい変化をトラッキングしかできないだが、とても速い速率で行う。本発明は、パワー推定モジュールがPAゲインの推定を生成する同じ速率で変化をトラッキングする。
それに、従来の技術が小範囲の送信パワーレベルに受け入れ出来る結果を生成することができるが、参考図6の回路は、プリディストーション関数[1]がより拡大した範囲の送信パワーレベルに対して受け入れ出来る結果を生成することを許可する。例えば、図2（従来の技術）に示した回路において、PA[2]がPmaxの送信パワーで送信する時、プリディストーション関数がDPD自己適応モジュール[8]で計算され、そのうち、PmaxがPA[2]の最大規定パワーである。このパワーレベルの箇所に、DPDシステムが十分な品質のシグナルを生成し、これにより、通信システムのEVM及びACLR要求を満たすし且つ余地を残す。ところで、送信パワーは、例えばPA[2]の最大規定パワーよりも1 dB低いPmax-1dBに変化すると、プリディストーション関数が更新することができる前に、システム現在は多分ほとんどEVM及びACLR要求を満たすことができなくなる。このため、提供した例において、従来の技術の構造がプリディストーション関数を計算する際に、1 dB範囲内のみの送信パワーに満足できる結果を提供することができる。本段落に検討した1 dBの数字がただ1つの例だけであり、且つ異なるPA及び異なるプリディストーション関数が異なる良好的な性能の範囲を有することを注意すべきである。
図6に示した回路を使用すると、送信品質結果が満足できる送信パワー値である範囲が増大する。1 dBの良好的な性能範囲から2 dBの良好的な性能範囲までの向上がみえることが合理である。ところで、この数字がただ現実の世界PAの1つの実例だけである。一部のPAがより良好的な性能を達することができるが、一部のPAが多分悪い性能に達する可能性がある。例えば、1種のPAがある可能性があって、このようなPAにとってプリディストーションが０dBと0.3 dBの間の送信パワーレベルに正確的に作業する。本発明を使用すると、プリディストーションが0と1dBの間の送信パワーレベルに対して有効的になることができる。
参考図7は、前の図4に記載の実施方案に基づく本発明のもう１つの実施方案である。図7に示した実施方案において、複数のゲイントラッキングプリディストーション関数が並行に例示され、且つ複数のゲイントラッキングプリディストーション関数におけるいずれの構成が図5に示したゲイントラッキングプリディストーション関数[13]の構成と同じである。PAゲイン推定器[12]がすべての的複数のゲイントラッキングプリディストーション関数に接続する。pa_out_desired[3]シグナルがすべての複数のゲイントラッキングプリディストーション関数に接続する。パワー推定モジュール[11]は、PAの希望送信パワーを推定することに用いられる。推定された希望送信パワーに基づき、ただ1つのゲイントラッキングプリディストーション関数[13]のアウトプットが選択され、且つPA[2]に転送する。例えば、推定した送信パワーがPA[2]にPmaxのパワーで送信するように指示すると、特定のゲイントラッキングプリディストーション関数[13]が選択されることができる。推定した送信パワーがPA[2]にPmax-3dBで送信するように指示すると、異なるゲイントラッキングプリディストーション関数[13]が選択されることができる。
各1つのゲイントラッキングプリディストーション関数がそれぞれ各自の参考ゲインを有する。例えば、PAがPmaxで送信する際、1つのゲイントラッキングプリディストーション関数を使用することができ、そのうち、PmaxがPAの最大規定送信パワーである。このゲイントラッキングプリディストーション関数が特定の参考ゲインを有する。PAがPmax-3 dBで送信する際、もう1つのゲイントラッキングプリディストーション関数を使用することができる。該第2ゲイントラッキングプリディストーション関数が自己の参考ゲインを有し、この参考ゲインは、PAがPmaxで送信することに用いられる際の有効的なゲイントラッキングプリディストーション関数の参考ゲインと異なる可能性が高い。
プリディストーション関数及び参考ゲインが時間的に同時に導き出され又は測定されて得られる。例えば、プリディストーション関数がPAのメーカ説明書からのものの可能性があって、その規定によって、PAがPmaxで送信する際、使用した適当なプリディストーション関数がfG3()であり、且つ使用した適当な参考ゲインがG3であり、G3がfG3()が計算される際、メーカが観測されたPAゲインである。このため、PAがPmaxで送信する際の有効的なゲイントラッキングプリディストーション関数にとって、参考ゲインがG3に設置され且つプリディストーション関数がfG3()に設置される。さらに、メーカがもう1種の説明書を提供でき、規定により、PAがPmax-3dBで送信する際、使用した適当なプリディストーション関数がfG4()であり、且つ使用した適当な参考ゲインがG4であり、G4は、fG4()が計算される際、メーカが観測されたPAゲインである。このため、PAがPmax-3dBで送信する際、有効的なゲイントラッキングプリディストーション関数にとって、参考ゲインがG4に設置され且つプリディストーション関数がfG4()に設置される。
選択的に、PAがPmaxで送信する際、実験室計器によってPAのインプットとアウトプット応答を測定することができ、これにより、適当なプリディストーション関数fG5()を導き出す。これらの測定期間に、PAのゲインが記録すべきであり、且つ値G5を有することができる。この場合には、Pmax際の有効的なゲイントラッキングプリディストーション関数に用いられる参考ゲインがG5に設置され、且つプリディストーション関数がfG5()に設置される。さらに、PAがPmax-3dBで送信する際、実験室計器を使用してPAのインプットとアウトプット応答を測定することができ、これにより、適当なプリディストーション関数fG6()を導き出す。これらの測定期間に、PAのゲインが記録すべき、且つ値G6を有することができる。この場合には、Pmax-3dB際の有効的なゲイントラッキングプリディストーション関数に用いられる参考ゲインがG6に設置され、且つプリディストーション関数がfG6()に設置される。
プリディストーション関数及び参考ゲインが計算されることによって得られる二つの具体的な方法を記載したが、プリディストーション関数を計算するいずれの方法を使用することができ、前記いずれの方法は、プリディストーション関数を計算する際有効的なPAのゲインも記録することを注意すべきである。それに、この二つの方法が生成したプリディストーション関数がPmax及びPmax-3dBで有効であるが、注意すべきであることは、いずれの数量の異なる送信パワーレベルの箇所にいずれの数量のプリディストーション関数を生成することができる。
本実施方案の利点は、必要なプリディストーション関数の数量を減らすことである。例えば、図3に示した従来の技術の記載に、必ず10個のプリディストーション関数を維持しなければならない可能性がある。図7に公開された本発明の実施方案を使用して、少ないプリディストーション関数を維持する必要があり、5個に低下する可能性もある。これはすべてのプリディストーション関数を更新することにかかる総時間量を減らす利点を有し、回路全体がパワー推定モジュール[11]で行うパワー推定誤差に対して敏感ではないようにする利点を有する。
参考図8は、前の図6に示した実施方案に基づく本発明の最適化実施方案である。図8に示した実施方案に、ゲイントラッキングDPD自己適応モジュール[21]がすべての複数のゲイントラッキングプリディストーション関数に接続する。
図8におけるゲイントラッキングDPD自己適応モジュール[21]と図6におけるゲイントラッキングDPD自己適応モジュール[21]の効果が同じであり、例外のことは、新しいプリディストーション関数の更新が利用できる時、ただ1つのゲイントラッキングプリディストーション関数だけが更新されることを注意すべきである。例えば、PAがPmaxで送信する際、D/A及びA/Dデータをキャプチャーすると、一旦、新しいプリディストーション関数が利用されることができると、PAがPmaxで送信する際、有効的なゲイントラッキングプリディストーション関数の参考ゲイン及びプリディストーション関数だけが更新される。他のゲイントラッキングプリディストーション関数が更新されない。
システムの最初の初期化際に、すべての異なるゲイントラッキングプリディストーション関数におけるプリディストーション関数及び参考ゲインの大ざっぱ推定を使用すると多分十分である。普通にシステムが第1次の作業に最良の性能に劣る性能を生成するが、DPD自己適応モジュールが異なるゲイントラッキングプリディストーション関数を更新はじめる後、最良の性能が回復される。
選択的に、ちょうどシステムが最後に閉める前に有効であるプリディストーション関数及び参考ゲインを導入することによってシステムを初期化する。
本実施方案の利点は、必要のプリディストーション関数の数量を減らすことである。例えば、図3（従来の技術）に示した従来の技術の記載に、必ず10個のプリディストーション関数を維持しなければならない。図8に公開された本発明の実施方案を使用して、少ないプリディストーション関数を維持する必要があり、5個までに低下する必要がある。これは、すべてのプリディストーション関数を更新することにかかる総時間量を減少する利点を有し、同時に回路全体がパワー推定モジュール[11]で行うパワー推定誤差に対して敏感ではないようにする利点を有する。
本発明の複数の実施方案を例示及び記載するが、その目的はこれらの実施方案に例示及び記載した本発明のすべての可能形式ではない。正確的には、本説明書に用いられる言葉は記載性の言葉で、制限性の言葉ではなく、且つ本発明の精神及び範囲の状況に、各種の変化及び変更を行うことができる。

Claims (22)

  1. 拡大の作業範囲を有するデジタルプリディストーション回路であって、プリディストーション関数、D/A変換器、周波数の変換を実施する乗算器、およびパワー増幅器を含み、前記デジタルプリディストーション回路は、
    送信待ちシグナル及びゲイン校正要素を受信し、前記送信待ちシグナルを前記ゲイン校正要素に掛けさせて、且つ積の結果を前記プリディストーション関数にアウトプットするための乗算器と、
    及び、予定の参考ゲイン及び前記パワー増幅器の推定ゲインを使用することによって、前記ゲイン校正要素を計算し、且つ計算した前記ゲイン校正要素を前記乗算器にアウトプットするための設備とをさらに含み、
    これにより、前記パワー増幅器のゲインが快速的に校正される。
  2. 前記設備は、前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインで割ることによって、前記ゲイン校正要素を計算するための除算器をさらに含む請求項１に記載のデジタルプリディストーション回路。
  3. 前記パワー増幅器の前記推定ゲインは前記D/A変換器にインプットしたデータ及び前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータによって得られる請求項１に記載のデジタルプリディストーション回路。
  4. 前記予定の参考ゲインが前記プリディストーション関数に対応する前記パワー増幅器のゲインである請求項１に記載のデジタルプリディストーション回路。
  5. 前記予定の参考ゲインは、前記パワー増幅器のメーカが指定した前記パワー増幅器のゲインであり、且つ前記プリディストーション関数は前記パワー増幅器の前記メーカが指定した対応のプリディストーション関数である請求項４に記載のデジタルプリディストーション回路。
  6. 前記プリディストーション関数が前記パワー増幅器のインプットとアウトプット応答によって導き出され、且つ前記予定の参考ゲインが前記パワー増幅器の対応のゲインである請求項４に記載のデジタルプリディストーション回路。
  7. 前記D/A変換器にインプットされたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び、前記パワー増幅器の前記推定ゲインを受信し、デジタルプリディストーション自己適応アルゴリズムを実施することで新しいプリディストーション関数を計算し、且つ前記プリディストーション関数を、計算された前記新しいプリディストーション関数と等しくするように更新し、及び前記予定の参考ゲインを、前記パワー増幅器の前記推定ゲインと等しくするように更新するためのゲイントラッキングデジタルプリディストーション自己適応モジュールをさらに含み、これにより更新された前記予定の参考ゲインが前記ゲイン校正要素を計算することに用いられる請求項１に記載のデジタルプリディストーション回路。
  8. 各のプリディストーション関数が1つの送信パワーレベルに適当する複数のプリディストーション関数と、
    それぞれが送信待ちシグナル及び複数のゲイン校正要素の1つを受信し、前記送信待ちシグナルを前記複数のゲイン校正要素の1つに掛けさせて、且つ積の結果を前記複数のプリディストーション関数の1つにアウトプットするように配置された複数の乗算器と、
    それぞれが複数の予定の参考ゲインの1つ及び前記パワー増幅器の前記推定ゲインを使用することによって前記複数のゲイン校正要素の1つを計算し、且つ対応の計算されたゲイン校正要素を前記複数の乗算器の1つにアウトプットするように設置された複数の設備と、
    前記送信待ちシグナルを受信し且つ前記送信パワーレベルを推定し、これにより、推定された前記送信パワーレベルに対応する前記複数のプリディストーション関数の1つを選択するように配置されたパワー推定器とをさらに含む請求項１に記載のデジタルプリディストーション回路。
  9. 各の設備は、対応の前記複数の予定の参考ゲインの1つを前記パワー増幅器の前記推定ゲインで割ることによって対応の前記複数のゲイン校正要素の1つを計算するための除算器をさらに含む請求項８に記載のデジタルプリディストーション回路。
  10. 前記複数の予定の参考ゲインにおける1つ毎は、前記複数のプリディストーション関数の1つに対応する前記パワー増幅器のゲインである請求項８に記載のデジタルプリディストーション回路。
  11. 前記D/A変換器にインプットされたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び前記パワー増幅器の前記推定ゲインを受信し、且つデジタルプリディストーション自己適応アルゴリズムを実施することで新しいプリディストーション関数を計算し、且つ前記複数のプリディストーション関数から選択されたプリディストーション関数を、計算した前記新しいプリディストーション関数と等しくするように更新し、及び前記複数のプリディストーション関数から選択されたプリディストーション関数に対応する前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインに更新するためのゲイントラッキングデジタルプリディストーション自己適応モジュールをさらに含み、これにより、更新された予定の参考ゲインが対応のゲイン校正要素を計算することに用いられる請求項８に記載のデジタルプリディストーション回路。
  12. デジタルプリディストーション回路の作業範囲を拡大するための方法であって、
    予定の参考ゲイン及び前記デジタルプリディストーション回路におけるパワー増幅器の推定ゲインを使用することによって、ゲイン校正要素を計算するステップと、
    送信待ちシグナルを、計算した前記ゲイン校正要素に掛けさせて、且つ積の結果を前記デジタルプリディストーション回路におけるプリディストーション関数にアウトプットするステップとを含み、
    これにより、前記パワー増幅器のゲインが快速に校正される。
  13. 前記計算ステップにおいて、前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインで割ることによって、前記ゲイン校正要素を計算する請求項１２に記載の方法。
  14. 前記パワー増幅器の前記推定ゲインが前記デジタルプリディストーション回路におけるD/A変換器にインプットしたデータ及び前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータによって得られる請求項１２に記載の方法。
  15. 前記予定の参考ゲインは、前記プリディストーション関数に対応する前記パワー増幅器のゲインである請求項１２に記載の方法。
  16. 前記予定の参考ゲインは、前記パワー増幅器のメーカが指定した前記パワー増幅器のゲインであり、且つ前記プリディストーション関数は前記パワー増幅器的メーカが指定した対応のプリディストーション関数である請求項１５に記載の方法。
  17. 前記プリディストーション関数は、前記パワー増幅器のインプットとアウトプット応答によって導き出され、且つ前記予定の参考ゲインは前記パワー増幅器の対応のゲインである請求項１５に記載の方法。
  18. 前記デジタルプリディストーション回路におけるD/A変換器にインプットしたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び前記パワー増幅器の前記推定ゲインを受信することと、
    デジタルプリディストーション自己適応アルゴリズムを実施し、新しいプリディストーション関数を計算することと、
    前記プリディストーション関数を、計算した前記新しいプリディストーション関数と等しくするように更新し、且つ前記予定の参考ゲインを前記パワー増幅器の前記推定ゲインに更新することとをさらに含み、
    これにより、更新された前記予定の参考ゲインが前記ゲイン校正要素を計算することに用いられる請求項１２に記載の方法。
  19. 複数の予定の参考ゲイン及び前記パワー増幅器の前記推定ゲインを使用することによって、複数のゲイン校正要素を計算することと、
    前記複数のゲイン校正要素における1つ毎にを前記送信待ちシグナルに掛けさせることと、
    積の結果の1つを前記デジタルプリディストーション回路における複数のプリディストーション関数の相応の1つにアウトプットし、そのうち、各のプリディストーション関数が1つの送信パワーレベルに適当することと、
    前記送信待ちシグナルのパワーを推定し、且つ前記送信待ちシグナルの前記推定パワーに相応する前記複数のプリディストーション関数の1つを選択することとをさらに含む請求項１２に記載の方法。
  20. 前記計算ステップにおいて、対応の前記複数の予定の参考ゲインの1つを前記パワー増幅器の前記推定ゲインで割ることによって、前記複数のゲイン校正要素における1つ毎を計算する請求項１９に記載の方法。
  21. 前記複数の予定の参考ゲインにおける1つ毎は、前記複数のプリディストーション関数の1つに相応する前記パワー増幅器のゲインである請求項１９に記載の方法。
  22. 前記デジタルプリディストーション回路におけるD/A変換器にインプットしたデータ、前記デジタルプリディストーション回路におけるA/D変換器からアウトプットしたデータ、及び前記パワー増幅器の前記推定ゲインを受信することと、
    デジタルプリディストーション自己適応アルゴリズムを実施することで、新しいプリディストーション関数を計算することと、
    前記複数のプリディストーション関数から選択されたプリディストーション関数を、計算した前記新しいプリディストーション関数と等しくするように更新し、且つ前記複数のプリディストーション関数から選択されたプリディストーション関数に対応する前記予定の参考ゲインを、前記パワー増幅器の前記推定ゲインと等しくするように更新することとをさらに含み、
    これにより、更新された前記予定の参考ゲインが、対応の前記ゲイン校正要素を計算することに用いられる請求項１９に記載の方法。
JP2011553247A 2009-03-09 2009-03-09 拡大の作業範囲を有するデジタルプリディストーション回路及びその方法 Expired - Fee Related JP5357983B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2009/070696 WO2010102439A1 (en) 2009-03-09 2009-03-09 A digital predistortion circuit with extended operating range and a method thereof

Publications (2)

Publication Number Publication Date
JP2012520031A true JP2012520031A (ja) 2012-08-30
JP5357983B2 JP5357983B2 (ja) 2013-12-04

Family

ID=42049549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011553247A Expired - Fee Related JP5357983B2 (ja) 2009-03-09 2009-03-09 拡大の作業範囲を有するデジタルプリディストーション回路及びその方法

Country Status (6)

Country Link
US (1) US20120032739A1 (ja)
EP (1) EP2406927A1 (ja)
JP (1) JP5357983B2 (ja)
CN (1) CN101689839B (ja)
BR (1) BRPI0924413A2 (ja)
WO (1) WO2010102439A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225832A (ja) * 2013-05-17 2014-12-04 日本電気株式会社 信号増幅装置と歪み補償方法及び無線送信装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9287833B2 (en) 2010-04-21 2016-03-15 Zte Corporation Capture buffer of digital predistortion systems
CN104300919B (zh) * 2013-07-19 2017-06-16 瑞昱半导体股份有限公司 预失真方法以及预失真装置
US9036734B1 (en) * 2013-07-22 2015-05-19 Altera Corporation Methods and apparatus for performing digital predistortion using time domain and frequency domain alignment
US9374112B2 (en) * 2014-09-02 2016-06-21 Texas Instruments Incorporated Capture selection for digital pre-distortion adaptation and capture concatenation for frequency hopping pre-distortion adaptation
US9979421B2 (en) * 2015-03-02 2018-05-22 Eta Devices, Inc. Digital pre-distortion (DPD) training and calibration system and related techniques
JP6845774B2 (ja) * 2017-09-15 2021-03-24 株式会社東芝 距離計測装置
US11949446B2 (en) * 2020-06-26 2024-04-02 Intel Corporation Transformer, transmitter circuit, semiconductor chip, semiconductor package, base station, mobile device, and method for a radio frequency transmitter
CN117938096B (zh) * 2024-03-25 2024-05-28 成都市卫莱科技有限公司 一种针对线性功率放大器的高效自适应控制系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025808A1 (fr) * 2000-09-19 2002-03-28 Japan Science And Technology Corporation Amplificateur de puissance a compensation de distorsion non lineaire
JP2004320295A (ja) * 2003-04-15 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償装置
JP2006270797A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018650A (en) * 1996-12-18 2000-01-25 Aironet Wireless Communications, Inc. Cellular communication devices with automated power level adjust
US6275685B1 (en) * 1998-12-10 2001-08-14 Nortel Networks Limited Linear amplifier arrangement
US20040057533A1 (en) * 2002-09-23 2004-03-25 Kermalli Munawar Hussein System and method for performing predistortion at intermediate frequency
JP2004135407A (ja) * 2002-10-09 2004-04-30 Mitsubishi Electric Corp 交流電動機の制御装置
WO2004098045A1 (en) * 2003-04-30 2004-11-11 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for power amplifier with high accuracy of an output signal
US7599432B2 (en) * 2003-12-08 2009-10-06 Freescale Semiconductor, Inc. Method and apparatus for dynamically inserting gain in an adaptive filter system
US7378999B1 (en) * 2007-03-06 2008-05-27 Xilinx, Inc. Method and apparatus for digital calibration of an analog-to-digital converter
CN100511976C (zh) * 2007-08-30 2009-07-08 京信通信系统（中国）有限公司 数字预失真功率放大器及其实现方法
US7825838B1 (en) * 2008-09-05 2010-11-02 National Semiconductor Corporation Capacitor rotation method for removing gain error in sigma-delta analog-to-digital converters
US8330631B2 (en) * 2009-03-06 2012-12-11 National Semiconductor Corporation Background calibration method for fixed gain amplifiers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002025808A1 (fr) * 2000-09-19 2002-03-28 Japan Science And Technology Corporation Amplificateur de puissance a compensation de distorsion non lineaire
JP2004320295A (ja) * 2003-04-15 2004-11-11 Nippon Telegr & Teleph Corp <Ntt> 非線形歪補償装置
JP2006270797A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 歪み補償装置及び歪み補償方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225832A (ja) * 2013-05-17 2014-12-04 日本電気株式会社 信号増幅装置と歪み補償方法及び無線送信装置

Also Published As

Publication number Publication date
EP2406927A1 (en) 2012-01-18
US20120032739A1 (en) 2012-02-09
JP5357983B2 (ja) 2013-12-04
CN101689839B (zh) 2013-04-17
WO2010102439A1 (en) 2010-09-16
BRPI0924413A2 (pt) 2016-01-26
CN101689839A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
JP5357983B2 (ja) 拡大の作業範囲を有するデジタルプリディストーション回路及びその方法
EP2641326B1 (en) Configurable basis-function generation for nonlinear modeling
EP2641325B1 (en) Orthogonal basis function set for ditigal predistorter
CN101056288B (zh) 预失真模型装置和信号的预失真处理装置、系统及方法
US8649743B2 (en) Transmitter linearized using inversing and non-inversing transform processing sections and method therefor
JP5753272B2 (ja) タップ出力の正規化を伴う非線形モデル
US7151405B2 (en) Estimating power amplifier non-linearity in accordance with memory depth
US7113037B2 (en) Performing remote power amplifier linearization
CN101330481B (zh) 预失真模型装置和信号的预失真处理装置、系统及方法
US20060133536A1 (en) Power amplifier pre-distortion
CN102143108A (zh) 一种改进的自适应预失真技术
CN110765720B (zh) 一种复值流水线递归神经网络模型的功放预失真方法
CN111245375B (zh) 一种复值全连接递归神经网络模型的功放数字预失真方法
WO2020220715A1 (zh) 信号失真预校正方法、装置、系统及复合系统
CN108833318B (zh) 一种大规模mimo通信系统中基于空间耦合的预失真校准方法
JP5160344B2 (ja) プリディストータ
JP2010130666A (ja) プリディストータ
Santucci et al. Design of limiting amplifier models for nonlinear amplify-and-forward distributed estimation
JP5238461B2 (ja) プリディストータ
WO2014169774A1 (zh) 非线性补偿装置及其方法、发射机和通信系统
CN115913140B (zh) 运算精度控制的分段多项式数字预失真装置和方法
Santucci et al. Block adaptive and neural network based digital predistortion and power amplifier performance
JP5290698B2 (ja) プリディストータ
CN114584081A (zh) 数字预畸变处理方法、wifi宽带系统和计算机存储介质
JP5221260B2 (ja) プリディストータ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees