JP2003037243A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003037243A JP2003037243A JP2001221125A JP2001221125A JP2003037243A JP 2003037243 A JP2003037243 A JP 2003037243A JP 2001221125 A JP2001221125 A JP 2001221125A JP 2001221125 A JP2001221125 A JP 2001221125A JP 2003037243 A JP2003037243 A JP 2003037243A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- electrodes
- bumps
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 第１の半導体チップの各電極の裏面側に形成
された配線層数が異なるために、各電極の上面に形成さ
れたバンプの高さも異なる。したがって、第２の半導体
チップの電極に形成された半田バンプに対して第１のバ
ンプが食い込む量が異なり、半田バンプと第１のバンプ
との接合面積が十分に確保できずに接合強度が不足す
る。 【解決手段】 第１の半導体チップ１６の内部電極２０
の裏面側にダミー配線２３が形成され、内部電極２０の
表面の高さを一定にすることで、第１のバンプ２１と第
２のバンプ２６との接合面積を確保することができ、接
合信頼性が向上する。
された配線層数が異なるために、各電極の上面に形成さ
れたバンプの高さも異なる。したがって、第２の半導体
チップの電極に形成された半田バンプに対して第１のバ
ンプが食い込む量が異なり、半田バンプと第１のバンプ
との接合面積が十分に確保できずに接合強度が不足す
る。 【解決手段】 第１の半導体チップ１６の内部電極２０
の裏面側にダミー配線２３が形成され、内部電極２０の
表面の高さを一定にすることで、第１のバンプ２１と第
２のバンプ２６との接合面積を確保することができ、接
合信頼性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、２つの半導体チッ
プを対向させてそれぞれの半導体チップの電極をバンプ
により接続した半導体装置に関するものであり、特に、
バンプが形成される電極の裏面側に形成される配線層数
を考慮した半導体装置に関するものである。
プを対向させてそれぞれの半導体チップの電極をバンプ
により接続した半導体装置に関するものであり、特に、
バンプが形成される電極の裏面側に形成される配線層数
を考慮した半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体装置の低コスト化および小
型化を図るために、互いに異なる機能を有するＬＳＩ又
は互いに異なるプロセスにより形成されたＬＳＩを有す
る半導体チップどうしがフェースダウン方式で接合され
てなる半導体装置が提案されている。
型化を図るために、互いに異なる機能を有するＬＳＩ又
は互いに異なるプロセスにより形成されたＬＳＩを有す
る半導体チップどうしがフェースダウン方式で接合され
てなる半導体装置が提案されている。
【０００３】以下、従来の半導体装置について説明す
る。
る。
【０００４】図３は、従来の半導体装置を示す断面図で
ある。
ある。
【０００５】図３に示すように、第１の半導体チップ１
の上に内部電極２および外部電極３が、また第１の半導
体チップ１の内部電極２に無電解ＮｉめっきによりＮｉ
よりなる第１のバンプ４が形成されている。また、第２
の半導体チップ５の内部電極６と第２の半導体チップ５
の内部電極６上に形成されたバリヤメタル７の上面には
んだよりなる第２のバンプ８が形成され、第１のバンプ
４と第２のバンプ８とが接続されている。
の上に内部電極２および外部電極３が、また第１の半導
体チップ１の内部電極２に無電解ＮｉめっきによりＮｉ
よりなる第１のバンプ４が形成されている。また、第２
の半導体チップ５の内部電極６と第２の半導体チップ５
の内部電極６上に形成されたバリヤメタル７の上面には
んだよりなる第２のバンプ８が形成され、第１のバンプ
４と第２のバンプ８とが接続されている。
【０００６】また、第１の半導体チップ１と第２の半導
体チップ５との間には絶縁性樹脂９が充填されており、
第１の半導体チップ１と第２の半導体チップ５とはバン
プおよび絶縁性樹脂９によって一体化されている。な
お、第１の半導体チップ１内には内部配線１０が形成さ
れているため、第１の半導体チップ１の内部配線１０が
形成された部分と形成されていない部分で、第１の半導
体チップ１の内部配線１０の厚み分だけ第１の半導体チ
ップ１の内部電極２間で表面の高さに段差が生じ、この
ため第１の半導体チップ１の第１のバンプ４と第２の半
導体チップ５の第２のバンプ８との接合部において、第
１の半導体チップ１の内部配線１０がない部分の第１の
半導体チップ１の内部電極２上に形成された第１のバン
プ４は第２の半導体チップ５の第２のバンプ８との接続
面積が小さくなっている。
体チップ５との間には絶縁性樹脂９が充填されており、
第１の半導体チップ１と第２の半導体チップ５とはバン
プおよび絶縁性樹脂９によって一体化されている。な
お、第１の半導体チップ１内には内部配線１０が形成さ
れているため、第１の半導体チップ１の内部配線１０が
形成された部分と形成されていない部分で、第１の半導
体チップ１の内部配線１０の厚み分だけ第１の半導体チ
ップ１の内部電極２間で表面の高さに段差が生じ、この
ため第１の半導体チップ１の第１のバンプ４と第２の半
導体チップ５の第２のバンプ８との接合部において、第
１の半導体チップ１の内部配線１０がない部分の第１の
半導体チップ１の内部電極２上に形成された第１のバン
プ４は第２の半導体チップ５の第２のバンプ８との接続
面積が小さくなっている。
【０００７】また、第１の半導体チップ１はリードフレ
ームのダイパッド１１にダイボンド樹脂１２により固定
されているとともに、第１の半導体チップ１の外部電極
３とリードフレームの外部リード１３とは金属細線１４
を介して電気的に接続されている。第１の半導体チップ
１、第２の半導体チップ５、金属細線１４、ダイパッド
１１および外部リード１３の一部は封止樹脂１５によっ
て封止されている。
ームのダイパッド１１にダイボンド樹脂１２により固定
されているとともに、第１の半導体チップ１の外部電極
３とリードフレームの外部リード１３とは金属細線１４
を介して電気的に接続されている。第１の半導体チップ
１、第２の半導体チップ５、金属細線１４、ダイパッド
１１および外部リード１３の一部は封止樹脂１５によっ
て封止されている。
【０００８】次に、従来の半導体装置の製造方法につい
て説明する。
て説明する。
【０００９】図４は、従来の半導体装置の製造方法の各
工程を示す断面図である。
工程を示す断面図である。
【００１０】まず、図４（ａ）に示すように、第１の半
導体チップ１の内部電極２に無電解めっき法によりＮｉ
よりなる第１のバンプ４を形成する。また、第２の半導
体チップ５の内部電極６上の第２のバンプ８の形成につ
いては、第２の半導体チップ５のウェハー上に蒸着によ
り、バリヤメタル７を形成した後、レジストによりバン
プパターンを形成し電解はんだめっきによりはんだより
なる第２のバンプ８を形成する。そして、はんだよりな
る第２のバンプ８をマスクにして第２のバリヤメタル７
をウエットエッチングにより溶解除去した後、はんだよ
りなる第２のバンプ８をリフローして半球状にする。
導体チップ１の内部電極２に無電解めっき法によりＮｉ
よりなる第１のバンプ４を形成する。また、第２の半導
体チップ５の内部電極６上の第２のバンプ８の形成につ
いては、第２の半導体チップ５のウェハー上に蒸着によ
り、バリヤメタル７を形成した後、レジストによりバン
プパターンを形成し電解はんだめっきによりはんだより
なる第２のバンプ８を形成する。そして、はんだよりな
る第２のバンプ８をマスクにして第２のバリヤメタル７
をウエットエッチングにより溶解除去した後、はんだよ
りなる第２のバンプ８をリフローして半球状にする。
【００１１】次に、図４（ｂ）に示すように、第１の半
導体チップ１上に封止樹脂１５を塗布し、接続用ツール
３４に真空吸着した第２の半導体チップ５のはんだより
なる第２のバンプ８と第１の半導体チップ１の内部電極
２とＮｉよりなる第１のバンプ４を一致させる。
導体チップ１上に封止樹脂１５を塗布し、接続用ツール
３４に真空吸着した第２の半導体チップ５のはんだより
なる第２のバンプ８と第１の半導体チップ１の内部電極
２とＮｉよりなる第１のバンプ４を一致させる。
【００１２】次に、図４（ｃ）に示すように、第２の半
導体チップ５を第１の半導体チップ１に設置し、加熱に
よりはんだよりなる第２のバンプ８を溶融させ第２の半
導体チップ５の内部電極６に形成された第２のバンプ８
と、第１の半導体チップ１の内部電極２に形成された第
１のバンプ４とをはんだづけにより接合する。ここで、
第２の半導体チップ５の上面からツール３４により押圧
する。
導体チップ５を第１の半導体チップ１に設置し、加熱に
よりはんだよりなる第２のバンプ８を溶融させ第２の半
導体チップ５の内部電極６に形成された第２のバンプ８
と、第１の半導体チップ１の内部電極２に形成された第
１のバンプ４とをはんだづけにより接合する。ここで、
第２の半導体チップ５の上面からツール３４により押圧
する。
【００１３】最後に、図４（ｄ）に示すように、第１の
半導体チップ１をリードフレームのダイパッド１１にダ
イボンドし、第１の半導体チップ１の外部電極３とリー
ドフレームの外部リード１３を金属細線１４により接続
し、封止樹脂１５によって封止する。
半導体チップ１をリードフレームのダイパッド１１にダ
イボンドし、第１の半導体チップ１の外部電極３とリー
ドフレームの外部リード１３を金属細線１４により接続
し、封止樹脂１５によって封止する。
【００１４】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置は、第１の半導体チップの各電極の裏面
側に形成された配線層数が異なる場合、各電極の上面に
形成されたバンプの高さも異なる。したがって、第２の
半導体チップの電極に形成された第２のバンプに対して
第１のバンプが食い込む量にバラツキが生じ、第２のバ
ンプと第１のバンプとの接合面積が十分に確保できずに
接合強度が不足するという課題が発生する。
来の半導体装置は、第１の半導体チップの各電極の裏面
側に形成された配線層数が異なる場合、各電極の上面に
形成されたバンプの高さも異なる。したがって、第２の
半導体チップの電極に形成された第２のバンプに対して
第１のバンプが食い込む量にバラツキが生じ、第２のバ
ンプと第１のバンプとの接合面積が十分に確保できずに
接合強度が不足するという課題が発生する。
【００１５】本発明は、電極の裏面側に形成される配線
層数を同一にすることで、電極に形成されるバンプの高
さを揃え、２つの相対する半導体素子の電極どうしのバ
ンプを介した接合部の接合強度を安定して確保する半導
体装置およびその製造方法を提供するものである。
層数を同一にすることで、電極に形成されるバンプの高
さを揃え、２つの相対する半導体素子の電極どうしのバ
ンプを介した接合部の接合強度を安定して確保する半導
体装置およびその製造方法を提供するものである。
【００１６】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、第１の半導体チップ
の内部電極と第２の半導体チップの電極とが接続部材を
介して接続され、前記第１の半導体チップの複数の内部
電極各々の裏面側に形成された配線層数が同一であり、
前記第２の半導体チップの電極各々の裏面側に形成され
た配線層数が同一である。
るために、本発明の半導体装置は、第１の半導体チップ
の内部電極と第２の半導体チップの電極とが接続部材を
介して接続され、前記第１の半導体チップの複数の内部
電極各々の裏面側に形成された配線層数が同一であり、
前記第２の半導体チップの電極各々の裏面側に形成され
た配線層数が同一である。
【００１７】また、第１の半導体チップの内部電極と第
２の半導体チップの電極とが接続部材を介して接続さ
れ、前記第１の半導体チップの内部電極の全ての高さが
揃うように、選択された前記内部電極の裏面側に第１の
配線が形成され、前記第２の半導体チップの電極の全て
の高さが揃うように、選択された前記電極の裏面側に第
２の配線が形成されている。
２の半導体チップの電極とが接続部材を介して接続さ
れ、前記第１の半導体チップの内部電極の全ての高さが
揃うように、選択された前記内部電極の裏面側に第１の
配線が形成され、前記第２の半導体チップの電極の全て
の高さが揃うように、選択された前記電極の裏面側に第
２の配線が形成されている。
【００１８】また、接続部材はバンプである。
【００１９】また、接続部材は、第１の半導体チップの
内部電極に形成された第１のバンプと、第２の半導体チ
ップの電極に形成された第２のバンプとからなる。
内部電極に形成された第１のバンプと、第２の半導体チ
ップの電極に形成された第２のバンプとからなる。
【００２０】したがって、第１のバンプと第２のバンプ
との各々の接合部分において接合面積が同一となるの
で、全ての接合部で接合強度を安定して確保することが
できる。
との各々の接合部分において接合面積が同一となるの
で、全ての接合部で接合強度を安定して確保することが
できる。
【００２１】また、第１のバンプは半田バンプであり、
前記第１のバンプに第２のバンプが食い込んでいる。
前記第１のバンプに第２のバンプが食い込んでいる。
【００２２】このように、第１のバンプを半田バンプに
より形成することで、第２のバンプが半田バンプよりな
る第１のバンプに食い込みやすくなる。
より形成することで、第２のバンプが半田バンプよりな
る第１のバンプに食い込みやすくなる。
【００２３】また、第１の半導体チップの裏面がダイパ
ッドの上面に接着され、前記第１の半導体チップの上面
で、第２の半導体チップが搭載された部分を除く部分に
形成された外部電極とリードとが金属細線で電気的に接
続され、前記第１の半導体チップ、前記第２の半導体チ
ップおよび前記金属細線が封止樹脂により封止されてい
る。
ッドの上面に接着され、前記第１の半導体チップの上面
で、第２の半導体チップが搭載された部分を除く部分に
形成された外部電極とリードとが金属細線で電気的に接
続され、前記第１の半導体チップ、前記第２の半導体チ
ップおよび前記金属細線が封止樹脂により封止されてい
る。
【００２４】これにより、２つの半導体チップが相対し
て接合された半導体装置が封止樹脂で封止された樹脂封
止型半導体装置の実現が可能となり、外部端子としてリ
ードが突出している。
て接合された半導体装置が封止樹脂で封止された樹脂封
止型半導体装置の実現が可能となり、外部端子としてリ
ードが突出している。
【００２５】以上、本発明の半導体装置は、それぞれの
半導体チップの電極の裏面側に選択的にダミーの配線を
形成することで、それぞれの半導体チップの電極の裏面
側の配線層数を同一にして、半導体チップの電極の表面
の高さを一定とすることにより、２つの半導体チップそ
れぞれに形成されたバンプどうしの接合面積を一定にす
ることにより、接続信頼性が向上した高性能な半導体装
置を得る。
半導体チップの電極の裏面側に選択的にダミーの配線を
形成することで、それぞれの半導体チップの電極の裏面
側の配線層数を同一にして、半導体チップの電極の表面
の高さを一定とすることにより、２つの半導体チップそ
れぞれに形成されたバンプどうしの接合面積を一定にす
ることにより、接続信頼性が向上した高性能な半導体装
置を得る。
【００２６】
【発明の実施の形態】以下、本発明の一実施形態の半導
体装置およびその製造方法について図面を参照しながら
説明する。
体装置およびその製造方法について図面を参照しながら
説明する。
【００２７】まず、本実施形態の半導体装置について説
明する。
明する。
【００２８】図１は、本実施形態の半導体装置を示す断
面図である。
面図である。
【００２９】図１に示すように、１６は第１の半導体チ
ップ、１７は第２の半導体チップ、１８は第２の半導体
チップ１７の保護膜、１９は第１の半導体チップの外部
電極、２０は第１の半導体チップの内部電極、２１は第
１のバンプ、２２は第１の半導体チップの内部配線、２
３はダミー配線、２４は第２の半導体チップの内部電
極、２５は第２の半導体チップのバリヤメタル、２６は
第２のバンプ、２７は封止樹脂、２８はダイボンド樹
脂、２９はリードフレームの外部リード、３０はリード
フレームのダイパッド、３１は金属細線、３２は封止樹
脂を示している。
ップ、１７は第２の半導体チップ、１８は第２の半導体
チップ１７の保護膜、１９は第１の半導体チップの外部
電極、２０は第１の半導体チップの内部電極、２１は第
１のバンプ、２２は第１の半導体チップの内部配線、２
３はダミー配線、２４は第２の半導体チップの内部電
極、２５は第２の半導体チップのバリヤメタル、２６は
第２のバンプ、２７は封止樹脂、２８はダイボンド樹
脂、２９はリードフレームの外部リード、３０はリード
フレームのダイパッド、３１は金属細線、３２は封止樹
脂を示している。
【００３０】そして、第１の半導体チップ１６と第２の
半導体チップ１７は間隙を有した状態で、第１の半導体
チップ１６の内部電極２０に無電解めっき法により形成
し、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりな
る第１のバンプ２１と、第２の半導体チップ１７の内部
電極２４上にＴｉ／Ｃｕ／Ｎｉの順序で膜厚が０．２／
０．５／３[μｍ]の厚みで形成されたバリヤメタル２５
の上面に電解はんだめっきにより成され、直径が５０
[μｍ]で高さが４０[μｍ]のＳｎ−３．５Ａｇはんだよ
りなる第２のバンプ２６とが電気的に接合されている。
また、すべての接合に用いる第１の半導体チップ１６の
内部電極２０の裏面側にはダミー配線２３が形成され、
配線層数が同一になっており、第１の半導体チップ１６
上の内部電極２０の表面高さが一定になっている。ま
た、第１の半導体チップ１６をリードフレームのダイパ
ッド３０にダイボンド樹脂２８により接着し、第１の半
導体チップ１６の外部電極１９とリードフレームの外部
リード２９を金属細線３１にて接続した状態で、封止樹
脂３２にて封止されている。
半導体チップ１７は間隙を有した状態で、第１の半導体
チップ１６の内部電極２０に無電解めっき法により形成
し、直径が３０[μｍ]で高さが１０[μｍ]のＮｉよりな
る第１のバンプ２１と、第２の半導体チップ１７の内部
電極２４上にＴｉ／Ｃｕ／Ｎｉの順序で膜厚が０．２／
０．５／３[μｍ]の厚みで形成されたバリヤメタル２５
の上面に電解はんだめっきにより成され、直径が５０
[μｍ]で高さが４０[μｍ]のＳｎ−３．５Ａｇはんだよ
りなる第２のバンプ２６とが電気的に接合されている。
また、すべての接合に用いる第１の半導体チップ１６の
内部電極２０の裏面側にはダミー配線２３が形成され、
配線層数が同一になっており、第１の半導体チップ１６
上の内部電極２０の表面高さが一定になっている。ま
た、第１の半導体チップ１６をリードフレームのダイパ
ッド３０にダイボンド樹脂２８により接着し、第１の半
導体チップ１６の外部電極１９とリードフレームの外部
リード２９を金属細線３１にて接続した状態で、封止樹
脂３２にて封止されている。
【００３１】以上、本実施形態の半導体装置は、第１の
半導体素子の内部電極の裏面側に選択的にダミー配線が
形成されることで、全ての内部電極の高さが同一になる
ので、内部電極各々の上面に形成される全ての第１のバ
ンプの高さを同一にすることが可能となる。すなわち、
内部電極の裏面側に形成される内部配線層数が、各々の
内部電極の裏面側で異なっても、裏面側に内部配線が形
成されていない内部電極の裏面側にダミー配線を形成す
ることで、全ての内部電極の高さを、裏面側に内部配線
が形成された内部電極の高さに揃えることができる。
半導体素子の内部電極の裏面側に選択的にダミー配線が
形成されることで、全ての内部電極の高さが同一になる
ので、内部電極各々の上面に形成される全ての第１のバ
ンプの高さを同一にすることが可能となる。すなわち、
内部電極の裏面側に形成される内部配線層数が、各々の
内部電極の裏面側で異なっても、裏面側に内部配線が形
成されていない内部電極の裏面側にダミー配線を形成す
ることで、全ての内部電極の高さを、裏面側に内部配線
が形成された内部電極の高さに揃えることができる。
【００３２】したがって、内部電極の高さが揃った状態
でバンプが形成されるので、第２の半導体チップの内部
電極に形成された第２のバンプに対する第１のバンプの
食い込み量が一定となり、接合強度を確保することがで
きる。
でバンプが形成されるので、第２の半導体チップの内部
電極に形成された第２のバンプに対する第１のバンプの
食い込み量が一定となり、接合強度を確保することがで
きる。
【００３３】次に、本実施形態の半導体装置の製造方法
について説明する。
について説明する。
【００３４】図２は、本実施形態の半導体装置の製造方
法の各工程を示した断面図である。
法の各工程を示した断面図である。
【００３５】図２（ａ）に示すように、第１の半導体チ
ップ１６においては第１の半導体チップ１６の内部電極
２０の下層には内部配線２２とダミー配線２３を形成
し、内部配線２２の層数を統一することで、第１の半導
体チップ１６の内部電極２０の表面高さを一定にしてい
る。また、第１の半導体チップ１６の内部電極２０上に
無電解めっき法によって第１のバンプ２１が形成され
る。無電解めっき法においては、無電解Ｎｉめっき前処
理を行った第１の半導体チップ１６を９０[℃]に加温し
た無電解Ｎｉめっき液が浸漬することによって、直径が
３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバ
ンプ２１を形成する。
ップ１６においては第１の半導体チップ１６の内部電極
２０の下層には内部配線２２とダミー配線２３を形成
し、内部配線２２の層数を統一することで、第１の半導
体チップ１６の内部電極２０の表面高さを一定にしてい
る。また、第１の半導体チップ１６の内部電極２０上に
無電解めっき法によって第１のバンプ２１が形成され
る。無電解めっき法においては、無電解Ｎｉめっき前処
理を行った第１の半導体チップ１６を９０[℃]に加温し
た無電解Ｎｉめっき液が浸漬することによって、直径が
３０[μｍ]で高さが１０[μｍ]のＮｉよりなる第１のバ
ンプ２１を形成する。
【００３６】また、第２の半導体チップ１７の内部電極
２４に電解めっき法により第２のバンプ２６を形成す
る。第２のバンプ２６の形成については、第２の半導体
チップ１７のウェハー上に蒸着によりＴｉ／Ｃｕの第２
のバリヤメタル２５を膜厚０．２／０．５[μｍ]で形成
した後、２０[μｍ]厚程度のレジストにより、直径が５
０[μｍ]のバンプパターンを形成し、バンプパターンの
上面に電解Ｎｉめっきにより３[μｍ]のＮｉをめっきし
その上に、電解はんだめっきによって直径が５０[μｍ]
で高さが３０[μｍ]のＳｎ−３．５Ａｇよりなる第２の
バンプ２６を形成する。そして、ＮｉとＳｎ−３．５Ａ
ｇで形成した第２のバンプ２６をマスクにしてＴｉ／Ｃ
ｕで形成された第２のバリヤメタル２５をＴｉは過酸化
水素水、Ｃｕは硫酸でウエットエッチングにより溶解除
去し、Ｓｎ−３．５Ａｇのめっき層をリフローして半球
状にする。
２４に電解めっき法により第２のバンプ２６を形成す
る。第２のバンプ２６の形成については、第２の半導体
チップ１７のウェハー上に蒸着によりＴｉ／Ｃｕの第２
のバリヤメタル２５を膜厚０．２／０．５[μｍ]で形成
した後、２０[μｍ]厚程度のレジストにより、直径が５
０[μｍ]のバンプパターンを形成し、バンプパターンの
上面に電解Ｎｉめっきにより３[μｍ]のＮｉをめっきし
その上に、電解はんだめっきによって直径が５０[μｍ]
で高さが３０[μｍ]のＳｎ−３．５Ａｇよりなる第２の
バンプ２６を形成する。そして、ＮｉとＳｎ−３．５Ａ
ｇで形成した第２のバンプ２６をマスクにしてＴｉ／Ｃ
ｕで形成された第２のバリヤメタル２５をＴｉは過酸化
水素水、Ｃｕは硫酸でウエットエッチングにより溶解除
去し、Ｓｎ−３．５Ａｇのめっき層をリフローして半球
状にする。
【００３７】次に、図２（ｂ）に示すように、第１の半
導体チップ１６上の第２の半導体チップ１７を搭載する
位置に第１の半導体チップ１６の外部電極１９を塞がな
いようにエポキシ、ポリイミド、アクリル等の封止樹脂
２７を塗布し、接合用ツール３３に真空吸着した第２の
半導体チップ１７の第２のバンプ２６と第１の半導体チ
ップ１６の第１のバンプ２１を一致させる。
導体チップ１６上の第２の半導体チップ１７を搭載する
位置に第１の半導体チップ１６の外部電極１９を塞がな
いようにエポキシ、ポリイミド、アクリル等の封止樹脂
２７を塗布し、接合用ツール３３に真空吸着した第２の
半導体チップ１７の第２のバンプ２６と第１の半導体チ
ップ１６の第１のバンプ２１を一致させる。
【００３８】次に、図２（ｃ）に示すように、接合用ツ
ール３３を介して加熱することにより第１のバンプ２１
と第２のバンプ２６により第２の半導体チップ１７と第
１の半導体チップ１６を接合する。その後、２００[℃]
から２７０[℃]に加熱によりＳｎ−３．５Ａｇはんだよ
りなる第２のバンプ２６を溶融させＮｉよりなる第１の
バンプ２１をはんだづけにより接合し、さらに封止樹脂
２７を硬化させる。また、この時、第１の半導体チップ
１６と第２の半導体チップ１７の表面間の間隙は、２〜
３０[μｍ]である。
ール３３を介して加熱することにより第１のバンプ２１
と第２のバンプ２６により第２の半導体チップ１７と第
１の半導体チップ１６を接合する。その後、２００[℃]
から２７０[℃]に加熱によりＳｎ−３．５Ａｇはんだよ
りなる第２のバンプ２６を溶融させＮｉよりなる第１の
バンプ２１をはんだづけにより接合し、さらに封止樹脂
２７を硬化させる。また、この時、第１の半導体チップ
１６と第２の半導体チップ１７の表面間の間隙は、２〜
３０[μｍ]である。
【００３９】次に、図２（ｄ）に示すように、第２の半
導体チップ１７が接合された第１の半導体チップ１６を
リードフレームのダイパッド３０にダイボンド樹脂２８
により接着し、第１の半導体チップ１６の外部電極１９
とリードフレームの外部リード２９を金属細線３１にて
接続し、最後に封止樹脂３２にて封止する。
導体チップ１７が接合された第１の半導体チップ１６を
リードフレームのダイパッド３０にダイボンド樹脂２８
により接着し、第１の半導体チップ１６の外部電極１９
とリードフレームの外部リード２９を金属細線３１にて
接続し、最後に封止樹脂３２にて封止する。
【００４０】
【発明の効果】本発明の半導体装置は、半導体チップの
内部電極の裏面側にダミー配線を形成することで、半導
体チップの内部配線層数を同一にして、半導体チップの
内部電極表面の高さを一定にすることにより、内部電極
上に形成したバンプどうしの接合面積を一定にすること
で、接合信頼性が向上した高性能な半導体装置を得るも
のとなっている。
内部電極の裏面側にダミー配線を形成することで、半導
体チップの内部配線層数を同一にして、半導体チップの
内部電極表面の高さを一定にすることにより、内部電極
上に形成したバンプどうしの接合面積を一定にすること
で、接合信頼性が向上した高性能な半導体装置を得るも
のとなっている。
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す断面図
【図３】従来の半導体装置の断面図
【図４】従来の半導体装置の製造方法の各工程を示す断
面図
面図
１ 第１の半導体チップ
２ 内部電極
３ 外部電極
４ 第１のバンプ
５ 第２の半導体チップ
６ 内部電極
７ バリヤメタル
８ 第２のバンプ
９ 絶縁性樹脂
１０ 内部配線
１１ ダイパッド
１２ ダイボンド樹脂
１３ 外部リード
１４ 金属細線
１５ 封止樹脂
１６ 第１の半導体チップ
１７ 第２の半導体チップ
１８ 保護膜
１９ 外部電極
２０ 内部電極
２１ 第１のバンプ
２２ 内部配線
２３ ダミー配線
２４ 内部電極
２５ バリヤメタル
２６ 第２のバンプ
２７ 封止樹脂
２８ ダイボンド樹脂
２９ 外部リード
３０ ダイパッド
３１ 金属細線
３２ 封止樹脂
３３ 接合用ツール
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 金子 英之
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 中岡 由起子
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 藤本 博昭
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Claims (6)
- 【請求項１】 第１の半導体チップの内部電極と第２の
半導体チップの電極とが接続部材を介して接続され、前
記第１の半導体チップの複数の内部電極各々の裏面側に
形成された配線層数が同一であり、前記第２の半導体チ
ップの電極各々の裏面側に形成された配線層数が同一で
あることを特徴とする半導体装置。 - 【請求項２】 第１の半導体チップの内部電極と第２の
半導体チップの電極とが接続部材を介して接続され、前
記第１の半導体チップの内部電極の全ての高さが揃うよ
うに、選択された前記内部電極の裏面側に第１の配線が
形成され、前記第２の半導体チップの電極の全ての高さ
が揃うように、選択された前記電極の裏面側に第２の配
線が形成されていることを特徴とする半導体装置。 - 【請求項３】 接続部材はバンプであることを特徴とす
る請求項１または請求項２に記載の半導体装置。 - 【請求項４】 接続部材は、第１の半導体チップの内部
電極に形成された第１のバンプと、第２の半導体チップ
の電極に形成された第２のバンプとからなることを特徴
とする請求項１または請求項２に記載の半導体装置。 - 【請求項５】 第１のバンプは半田バンプであり、前記
第１のバンプに第２のバンプが食い込んでいることを特
徴とする請求項４に記載の半導体装置。 - 【請求項６】 第１の半導体チップの裏面がダイパッド
の上面に接着され、前記第１の半導体チップの上面で、
第２の半導体チップが搭載された部分を除く部分に形成
された外部電極とリードとが金属細線で電気的に接続さ
れ、前記第１の半導体チップ、前記第２の半導体チップ
および前記金属細線が封止樹脂により封止されているこ
とを特徴とする請求項１または請求項２に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221125A JP3674550B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221125A JP3674550B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037243A true JP2003037243A (ja) | 2003-02-07 |
| JP3674550B2 JP3674550B2 (ja) | 2005-07-20 |
Family
ID=19054843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221125A Expired - Fee Related JP3674550B2 (ja) | 2001-07-23 | 2001-07-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3674550B2 (ja) |
-
2001
- 2001-07-23 JP JP2001221125A patent/JP3674550B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3674550B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP4074862B2 (ja) | 半導体装置の製造方法、半導体装置、および半導体チップ | |
| JP5435849B2 (ja) | 基板に取り付けられたスタッドバンプを伴う、フリップチップパッケージング用の可融性入出力相互接続システムおよび方法 | |
| US7420814B2 (en) | Package stack and manufacturing method thereof | |
| JPH08510358A (ja) | 集積回路チップと基板との相互接続 | |
| JP4245754B2 (ja) | 半導体装置 | |
| WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
| JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003017531A (ja) | 半導体装置 | |
| KR100533847B1 (ko) | 캐리어 테이프를 이용한 적층형 플립 칩 패키지 | |
| US9601374B2 (en) | Semiconductor die assembly | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP3674550B2 (ja) | 半導体装置 | |
| JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JP3649165B2 (ja) | 半導体装置 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JP3675374B2 (ja) | 半導体装置 | |
| JP2006253360A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3643760B2 (ja) | 半導体装置の製造方法 | |
| JP4597183B2 (ja) | 半導体装置の製造方法 | |
| US7759791B2 (en) | High density IC module | |
| JP2003298007A (ja) | 半導体装置およびその製造方法 | |
| JP2003115572A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050418 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |