JP2003037213A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法

Info

Publication number
JP2003037213A
JP2003037213A JP2001225074A JP2001225074A JP2003037213A JP 2003037213 A JP2003037213 A JP 2003037213A JP 2001225074 A JP2001225074 A JP 2001225074A JP 2001225074 A JP2001225074 A JP 2001225074A JP 2003037213 A JP2003037213 A JP 2003037213A
Authority
JP
Japan
Prior art keywords
conductive pattern
resin layer
conductive
thermosetting resin
separation groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001225074A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Yuusuke Igarashi
優助 五十嵐
Takeshi Nakamura
岳史 中村
Yoshiyuki Kobayashi
義幸 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001225074A priority Critical patent/JP2003037213A/ja
Publication of JP2003037213A publication Critical patent/JP2003037213A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 セラミック基板、フレキシブルシート等を支
持基板として回路素子が実装された回路装置がある。し
かし、回路装置の小型薄型化した場合に量産性の高い製
造方法が確立されていない問題があった。 【解決手段】 分離溝６１により電気的に分離された各
搭載部の複数の導電パターン５１と、分離溝６１を埋め
て導電パターン５１表面を覆う熱硬化性樹脂層５０Ａ
と、回路素子５２を被覆し熱硬化性樹脂層５０Ａと結合
した絶縁性樹脂５０Ｂとを備え、分離溝６１と熱硬化性
樹脂層５０Ａおよび絶縁性樹脂５０Ｂとの接着強度を向
上した回路装置を実現する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路装置およびそ
の製造方法に関し、特に支持基板を不要にし且つ封止す
る絶縁樹脂層との接着強度を強化した薄型の回路装置お
よびその製造方法に関するものである。
【０００２】
【従来の技術】従来、電子機器にセットされる回路装置
は、携帯電話、携帯用のコンピューター等に採用される
ため、小型化、薄型化、軽量化が求められている。
【０００３】例えば、回路装置として半導体装置を例に
して述べると、一般的な半導体装置として、従来通常の
トランスファーモールドで封止されたパッケージ型半導
体装置がある。この半導体装置は、図１４のように、プ
リント基板ＰＳに実装される。
【０００４】またこのパッケージ型半導体装置は、半導
体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の
側部から外部接続用のリード端子４が導出されたもので
ある。
【０００５】しかしこのパッケージ型半導体装置１は、
リード端子４が樹脂層３から外に出ており、全体のサイ
ズが大きく、小型化、薄型化および軽量化を満足するも
のではなかった。
【０００６】そのため、各社が競って小型化、薄型化お
よび軽量化を実現すべく、色々な構造を開発し、最近で
はＣＳＰ（チップサイズパッケージ）と呼ばれる、チッ
プのサイズと同等のウェハスケールＣＳＰ、またはチッ
プサイズよりも若干大きいサイズのＣＳＰが開発されて
いる。
【０００７】図１５は、支持基板としてガラスエポキシ
基板５を採用した、チップサイズよりも若干大きいＣＳ
Ｐ６を示すものである。ここではガラスエポキシ基板５
にトランジスタチップＴが実装されたものとして説明し
ていく。
【０００８】このガラスエポキシ基板５の表面には、第
１の電極７、第２の電極８およびダイパッド９が形成さ
れ、裏面には第１の裏面電極１０と第２の裏面電極１１
が形成されている。そしてスルーホールＴＨを介して、
前記第１の電極７と第１の裏面電極１０が、第２の電極
８と第２の裏面電極１１が電気的に接続されている。ま
たダイパッド９には前記ベアのトランジスタチップＴが
固着され、トランジスタのエミッタ電極と第１の電極７
がボンディングワイヤー１２を介して接続され、トラン
ジスタのベース電極と第２の電極８がボンディングワイ
ヤー１２を介して接続されている。更にトランジスタチ
ップＴを覆うようにガラスエポキシ基板５に樹脂層１３
が設けられている。
【０００９】前記ＣＳＰ６は、ガラスエポキシ基板５を
採用するが、ウェハスケールＣＳＰと違い、チップＴか
ら外部接続用の裏面電極１０、１１までの延在構造が簡
単であり、安価に製造できるメリットを有する。
【００１０】また前記ＣＳＰ６は、図１４のように、プ
リント基板ＰＳに実装される。プリント基板ＰＳには、
電気回路を構成する電極、配線が設けられ、前記ＣＳＰ
６、パッケージ型半導体装置１、チップ抵抗ＣＲまたは
チップコンデンサＣＣ等が電気的に接続されて固着され
る。
【００１１】そしてこのプリント基板で構成された回路
は、色々なセットの中に取り付けられる。
【００１２】つぎに、このＣＳＰの製造方法を図１６お
よび図１７を参照しながら説明する。
【００１３】まず基材（支持基板）としてガラスエポキ
シ基板５を用意し、この両面に絶縁性接着剤を介してＣ
ｕ箔２０、２１を圧着する。（以上図１６Ａを参照） 続いて、第１の電極７，第２の電極８、ダイパッド９、
第１の裏面電極１０および第２の裏面電極１１に対応す
るＣｕ箔２０、２１に耐エッチング性のレジスト２２を
被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パ
ターニングは、表と裏で別々にしても良い。（以上図１
６Ｂを参照） 続いて、ドリルやレーザを利用してスルーホールＴＨの
ための孔を前記ガラスエポキシ基板に形成し、この孔に
メッキを施し、スルーホールＴＨを形成する。このスル
ーホールＴＨにより第１の電極７と第１の裏面電極１
０、第２の電極８と第２の裏面電極１０が電気的に接続
される。（以上図１６Ｃを参照） 更に、図面では省略をしたが、ボンデイングポストと成
る第１の電極７，第２の電極８にＮｉメッキを施すと共
に、ダイボンディングポストとなるダイパッド９にＡｕ
メッキを施し、トランジスタチップＴをダイボンディン
グする。
【００１４】最後に、トランジスタチップＴのエミッタ
電極と第１の電極７、トランジスタチップＴのベース電
極と第２の電極８をボンディングワイヤー１２を介して
接続し、樹脂層１３で被覆している。（以上図１６Ｄを
参照） 以上の製造方法により、支持基板５を採用したＣＳＰ型
の電気素子が完成する。この製造方法は、支持基板とし
てフレキシブルシートを採用しても同様である。
【００１５】一方、セラミック基板を採用した製造方法
を図１７のフローに示す。支持基板であるセラミック基
板を用意した後、スルーホールを形成し、その後、導電
ペーストを使い、表と裏の電極を印刷し、焼結してい
る。その後、前製造方法の樹脂層を被覆するまでは図１
６の製造方法と同じであるが、セラミック基板は、非常
にもろく、フレキシブルシートやガラスエポキシ基板と
異なり、直ぐに欠けてしまうため金型を用いたモールド
ができない問題がある。そのため、封止樹脂をポッティ
ングし、硬化した後、封止樹脂を平らにする研磨を施
し、最後にダイシング装置を使って個別分離している。
【００１６】
【発明が解決しようとする課題】図１５に於いて、トラ
ンジスタチップＴ、接続手段７〜１２および樹脂層１３
は、外部との電気的接続、トランジスタの保護をする上
で、必要な構成要素であるが、これだけの構成要素で小
型化、薄型化、軽量化を実現する回路素子を提供するの
は難しかった。
【００１７】また、支持基板となるガラスエポキシ基板
５は、前述したように本来不要なものである。しかし製
造方法上、電極を貼り合わせるため、支持基板として採
用しており、このガラスエポキシ基板５を無くすことが
できなかった。
【００１８】そのため、このガラスエポキシ基板５を採
用することによって、コストが上昇し、更にはガラスエ
ポキシ基板５が厚いために、回路素子として厚くなり、
小型化、薄型化、軽量化に限界があった。
【００１９】更に、ガラスエポキシ基板やセラミック基
板では必ず両面の電極を接続するスルーホール形成工程
が不可欠であり、製造工程も長くなり量産に向かない問
題もあった。
【００２０】
【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、分離溝により電気的に分離され
た各搭載部の複数の導電パターンと、前記分離溝を埋め
て前記導電パターン表面を覆う熱硬化性樹脂層と、前記
熱硬化性樹脂層から露出された所望の前記導電パターン
上に固着された回路素子と、該回路素子を被覆し前記熱
硬化性樹脂層と結合した前記導電パターンを一体に支持
する絶縁性樹脂とを備えたことを特徴とする。
【００２１】本発明では、分離溝を埋めて導電パターン
表面を覆う熱硬化性樹脂層を設けることにより、回路素
子を被覆する絶縁性樹脂との結合が強化され良好な封止
構造の小型化、薄型化、軽量化の回路装置が実現でき、
従来の課題を解決することができる。
【００２２】また本発明の製造方法では、導電箔を用意
し、少なくとも導電パターンと成る領域を除いた前記導
電箔に、前記導電箔の厚みよりも浅い分離溝を形成して
導電パターンを形成する工程と、前記分離溝を埋めて前
記導電パターン表面を熱硬化性樹脂層で覆う工程と、前
記導電パターン上の前記回路素子を固着する部分の前記
熱硬化性樹脂層を選択的に除去する工程と、所望の前記
導電パターン上に回路素子を固着する工程と、前記回路
素子の電極と所望の前記導電パターンとを電気的に接続
する接続手段を形成する工程と、前記回路素子を被覆
し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモール
ドする工程と、前記分離溝を設けていない厚み部分の前
記導電箔を除去する工程とを具備することを特徴とす
る。
【００２３】この製造方法では、分離溝に半硬化された
熱硬化性樹脂層を埋め込み且つ絶縁性樹脂と結合させる
ので、絶縁性樹脂と導電パターンの接着強度が増して良
好な封止構造を得られ、従来の課題を解決することがで
きる。
【００２４】更に本発明の製造方法では、導電箔を用意
し、少なくとも回路素子の搭載部を多数個形成する導電
パターンを除く領域の前記導電箔に前記導電箔の厚みよ
りも浅い分離溝を形成してブロック毎の導電パターンを
形成する工程と、前記分離溝を埋めて前記導電パターン
表面を熱硬化性樹脂層で覆う工程と、前記配線パターン
上の前記各搭載部の前記回路素子を固着する部分の前記
熱硬化性樹脂層を選択的に除去する工程と、所望の前記
導電パターンの前記各搭載部に回路素子を固着する工程
と、各搭載部の前記回路素子を一括して被覆し、前記熱
硬化性樹脂層と結合して絶縁性樹脂で共通モールドする
工程と、前記分離溝を設けていない厚み部分の前記導電
箔を除去する工程とを具備することを特徴とする。
【００２５】この製造方法では、回路素子の搭載部を含
む導電パターンを多数個ブロック毎に形成することによ
り、多量製造工程を提供できる。
【００２６】
【発明の実施の形態】本発明の回路装置の実施の形態 本発明の回路装置について図１を参照して説明する。
【００２７】本発明に依る回路装置は、分離溝により電
気的に分離された各搭載部の複数の導電パターンと、前
記分離溝を埋めて前記導電パターン表面を覆う熱硬化性
樹脂層と、前記熱硬化性樹脂層から露出された所望の前
記導電パターン上に固着された回路素子と、該回路素子
を被覆し前記熱硬化性樹脂層と結合した前記導電パター
ンを一体に支持する絶縁性樹脂とから構成されている。
【００２８】図１には、熱硬化性樹脂層５０Ａに埋め込
まれた導電パターン５１を有し、前記導電パターン５１
上には回路素子５２が固着され、前記熱硬化性樹脂層５
０Ａと結合した絶縁性樹脂５０Ｂで導電パターン５１を
支持して成る回路装置５３が示されている。
【００２９】本構造は、回路素子５２Ａ、５２Ｂ、複数
の導電パターン５１Ａ、５１Ｂ、５１Ｃと、この導電パ
ターン５１Ａ、５１Ｂ、５１Ｃを埋め込む熱硬化性樹脂
層５０Ａおよびそれと結合する絶縁性樹脂５０Ｂの4つ
の材料で構成され、導電パターン５１間には、この熱硬
化性樹脂層５０Ａで充填された分離溝６１が設けられ
る。そして熱硬化性樹脂層５０Ａおよび絶縁性樹脂５０
Ｂにより前記導電パターン５１が支持されている。
【００３０】本発明の特徴である熱硬化性樹脂層５０Ａ
としては、エポキシ樹脂等の熱硬化性樹脂が用いられ、
分離溝６１を埋め込み且つ導電パターン５１Ａ、５１
Ｂ、５１Ｃの表面を被覆するように設けられる。この熱
硬化性樹脂層５０Ａは熱硬化性樹脂を有機溶剤に溶かし
た液状の材料をキャスティングして分離溝６１および導
電パターン５１Ａ、５１Ｂ、５１Ｃ表面に塗布し、半硬
化して有機溶剤を飛ばした後に本硬化して形成される。
また熱硬化性樹脂層５０Ａにはシリカ、アルミナ等のフ
ィラーを混入して導電パターン５１Ａ、５１Ｂ、５１Ｃ
との熱膨張係数を緩和すると良い。一般的にエポキシ樹
脂の熱膨張係数は５０ｐｐｍ／℃であり、上記したフィ
ラー入りのエポキシ樹脂の熱膨張係数は１５〜３０ｐｐ
ｍ／℃であり、導電パターン５１Ａ、５１Ｂ、５１Ｃを
形成する銅の熱膨張係数は１８ｐｐｍ／℃であるので、
エポキシ樹脂と銅との熱膨張係数のミスマッチを改善で
きる。なお、ヤング率の小さい樹脂、例えばシリコーン
変性樹脂を用いても、樹脂と銅との熱膨張係数のミスマ
ッチを改善できる。
【００３１】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。
【００３２】更に熱硬化性樹脂層５０Ａは予め半硬化し
たシート状のフィルムを加熱圧着して本硬化して、溶融
したエポキシ樹脂で分離溝６１および導電パターン５１
Ａ、５１Ｂ、５１Ｃ表面に付着する方法も採用できる。
【００３３】絶縁性樹脂５０Ｂとしては、エポキシ樹脂
等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサ
ルファイド等の熱可塑性樹脂を用いることができる。ま
た絶縁性樹脂は、金型を用いて固める樹脂、ディップ、
塗布をして被覆できる樹脂であれば、全ての樹脂が採用
できる。しかし、熱硬化性樹脂層５０Ａとの結合強度を
考慮すると、同種の樹脂が好ましいので絶縁性樹脂５０
Ｂとしてはエポキシ樹脂等の熱硬化性樹脂を用いる。
【００３４】導電パターン５１としては、Ｃｕを主材料
とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ
−Ｎｉ等の合金から成る導電箔等を用いることができ
る。もちろん、他の導電材料でも可能であり、特にエッ
チングできる導電材、レーザで蒸発する導電材が好まし
い。
【００３５】回路素子５２の接続手段は、ボンディング
ワイヤー５５Ａ、ロウ材から成る導電ボール、扁平する
導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の
導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂
等である。これら接続手段は、回路素子５２の種類、回
路素子５２の実装形態で選択される。例えば、ベアの半
導体素子であれば、表面の電極と導電パターン５１との
接続は、ボンディングワイヤーが選択され、ＣＳＰであ
れば半田ボールや半田バンプが選択される。またチップ
抵抗、チップコンデンサは、半田５５Ｂが選択される。
またパッケージされた回路素子、例えばＢＧＡ等を導電
パターン５１に実装しても問題はなく、これを採用する
場合、接続手段は半田が選択される。
【００３６】また回路素子と導電パターン５１Ａとの固
着は、電気的接続が不要であれば、絶縁性接着剤が選択
され、また電気的接続が必要な場合は、導電被膜が採用
される。ここでこの導電被膜は、少なくとも一層あれば
よい。
【００３７】この導電被膜として考えられる材料は、Ａ
ｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリ
ング、ＣＶＤ等の低真空、または高真空下の被着、メッ
キまたは焼結等により被覆される。
【００３８】例えばＡｇは、Ａｕと接着するし、ロウ材
とも接着する。よってチップ裏面にＡｕ被膜が被覆され
ていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導
電路５１Ａに被覆することによってチップを熱圧着で
き、また半田等のロウ材を介してチップを固着できる。
ここで、前記導電被膜は複数層に積層された導電被膜の
最上層に形成されても良い。例えば、Ｃｕの導電パター
ン５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被
着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が
順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に
被覆されたものが形成できる。尚、これら導電被膜の種
類、積層構造は、これ以外にも多数あるが、ここでは省
略をする。
【００３９】裏面電極５６Ａ、５６Ｂ、５６Ｃは予定の
導電パターン５１を選択的に露出して他の部分をレジス
ト層５７で被覆し、半田等の導電材を付着して形成さ
れ、突起電極として設けられる。
【００４０】本回路装置は、導電パターン５１は熱硬化
性樹脂層５０Ａおよび絶縁性樹脂５０Ｂで支持している
ため、支持基板が不要となる。この構成は、本発明の特
徴である。従来の技術の欄でも説明したように、従来の
回路装置の導電路は、支持基板で支持されていたり、リ
ードフレームで支持されているため、本来不要にしても
良い構成が付加されている。しかし、本回路装置は、必
要最小限の構成要素で構成され、支持基板を不要として
いるため、薄型で安価となる特徴を有する。
【００４１】また、回路素子５２を被覆し且つ導電パタ
ーン５１間の分離溝６１に充填された熱硬化性樹脂層５
０Ａを有し、お互いの絶縁がはかれるメリットを有す
る。
【００４２】また、回路素子５２を被覆し且つ導電パタ
ーン５１間の分離溝６１に充填され導電パターン５１の
裏面のみを露出して一体に支持する熱硬化性樹脂層５０
Ａおよび絶縁性樹脂５０Ｂを有している。
【００４３】この導電路の裏面を露出する点は、本発明
の特徴の一つである。導電路の裏面が外部との接続に供
することができ、図１６の如き従来構造のスルーホール
ＴＨを不要にできる特徴を有する。
【００４４】しかも回路素子がロウ材、Ａｕ、Ａｇ等の
導電被膜を介して直接固着されている場合、導電パター
ン５１の裏面が露出されてため、回路素子５２Ａから発
生する熱を導電パターン５１Ａを介して実装基板に伝え
ることができる。特に放熱により、駆動電流の上昇等の
特性改善が可能となる半導体チップに有効である。
【００４５】また本回路装置は、分離溝６１の表面と導
電パターン５１の表面は、実質一致している構造となっ
ている。本構造は、本発明の特徴であり、図１６に示す
裏面電極１０、１１の段差が設けられないため、回路装
置５３をそのまま水平に移動できる特徴を有する。
【００４６】なお、他の実施例として熱硬化性樹脂層５
０Ａの代わりにＵＶ硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにＵＶ
硬化樹脂を形成することができる。ＵＶ硬化樹脂もエポ
キシ樹脂系であり、熱硬化性樹脂層５０Ａと同様の効果
が得られる。 本発明の回路装置の製造方法の実施の形態 まず本発明の回路装置の製造方法について図２を参照し
ながら説明する。
【００４７】本発明は、導電箔を用意し、少なくとも回
路素子の搭載部を多数個形成する導電パターンを除く領
域の前記導電箔に前記導電箔の厚みよりも浅い分離溝を
形成して導電パターンを形成する工程と、熱硬化性樹脂
で分離溝および導電パターンを被覆する工程と、所定の
導電パターン表面をレーザーエッチングで露出する工程
と、露出された導電パターンに選択的に導電被膜を形成
する工程と、所望の導電パターンの前記各搭載部に回路
素子を固着する工程と、回路素子の電極と導電パターン
の導電被膜とをワイヤーボンディングする工程と、各搭
載部の前記回路素子を一括して被覆し、前記分離溝に充
填されるように絶縁性樹脂で共通モールドする工程と、
前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、複数個の前記ブロックを前記絶縁性樹脂を
当接させて粘着シートに貼り付ける工程と、前記粘着シ
ートに貼り付けられた状態で前記ブロックの各搭載部の
前記回路素子の特性の測定を行う工程と、前記粘着シー
トに貼り付けられた状態で前記ブロックの前記絶縁性樹
脂を各搭載部毎にダイシングにより分離する工程とから
構成されている。
【００４８】図２に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、ハーフエッチングの２つのフロ
ーで導電パターンの形成が行われる。熱硬化性樹脂のフ
ローで分離溝および導電パターン表面を熱硬化性樹脂で
覆う。ダイボンドおよびワイヤーボンディングの２つの
フローで各搭載部への回路素子の固着と回路素子の電極
と導電パターンの接続が行われる。トランスファーモー
ルドのフローでは絶縁性樹脂による共通モールドが行わ
れる。裏面Ｃｕ箔除去のフローでは分離溝のない厚み部
分の導電箔のエッチングが行われる。裏面処理のフロー
では裏面に露出した導電パターンの電極処理が行われ
る。粘着シートのフローでは粘着シートに複数個のブロ
ックが貼り付けられる。測定のフローでは各搭載部に組
み込まれた回路素子の良品判別や特性ランク分けが行わ
れる。ダイシングのフローでは絶縁性樹脂からダイシン
グで個別の回路素子への分離が行われる。
【００４９】以下に、本発明の各工程を図１および図３
〜図１３を参照して説明する。
【００５０】本発明の第１の工程は、図３から図５に示
すように、導電箔６０を用意し、少なくとも回路素子５
２の搭載部を多数個形成する導電パターン５１を除く領
域の導電箔６０に導電箔６０の厚みよりも浅い分離溝６
１を形成してブロック毎の導電パターン５１を形成する
ことにある。
【００５１】本工程では、まず図３Ａの如く、シート状
の導電箔６０を用意する。この導電箔６０は、ロウ材の
付着性、ボンディング性、メッキ性が考慮されてその材
料が選択され、材料としては、Ｃｕを主材料とした導電
箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合
金から成る導電箔等が採用される。
【００５２】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは１
２５μｍの銅箔を採用した。しかし３００μｍ以上でも
１０μｍ以下でも基本的には良い。後述するように、導
電箔６０の厚みよりも浅い分離溝６１が形成できればよ
い。
【００５３】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。
【００５４】具体的には、図３Ｂに示す如く、短冊状の
導電箔６０に多数の搭載部が形成されるブロック６２が
４〜５個離間して並べられる。各ブロック６２間にはス
リット６３が設けられ、モールド工程等での加熱処理で
発生する導電箔６０の応力を吸収する。また導電箔６０
の上下周端にはインデックス孔６４が一定の間隔で設け
られ、各工程での位置決めに用いられる。
【００５５】続いて、ブロック毎の導電パターン５１を
形成する。
【００５６】まず、図４に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図５Ａに示す如く、ホトレジストＰＲを介して
導電箔６０を選択的にエッチングする。
【００５７】エッチングにより形成された分離溝６１の
深さは、例えば２０〜３０μｍであり、その側面は、酸
化処理や化学研磨処理されて粗面化され、熱硬化性樹脂
層５０Ａとの接着強度が向上される。
【００５８】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。
【００５９】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。
【００６０】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。
【００６１】図５Ｂに具体的な導電パターン５１を示
す。本図は図３Ｂで示したブロック６２の１個を拡大し
たものに対応する。黒く塗られた部分の１個が１つの搭
載部６５であり、導電パターン５１を構成し、１つのブ
ロック６２には５行１０列のマトリックス状に多数の搭
載部６５が配列され、各搭載部６５毎に同一の導電パタ
ーン５１が設けられている。各ブロックの周辺には枠状
のパターン６６が設けられ、それと少し離間してその内
側にダイシング時の位置合わせマーク６７が設けられて
いる。枠状のパターン６６はモールド金型との嵌合に使
用され、また導電箔６０の裏面エッチング後には絶縁性
樹脂５０の補強をする働きを有する。
【００６２】本発明の第２の工程は、図６に示す如く、
分離溝６１および導電パターン５１の表面を被覆するよ
うに熱硬化性樹脂層５０Ａを形成することにある。
【００６３】本工程は本発明の特徴とする工程であり、
熱硬化性樹脂層５０Ａとしては、エポキシ樹脂等の熱硬
化性樹脂が用いられ、分離溝６１を埋め込み且つ導電パ
ターン５１Ａ、５１Ｂ、５１Ｃの表面を被覆するように
設けられる。この熱硬化性樹脂層５０Ａは熱硬化性樹脂
を有機溶剤に溶かした液状の材料をキャスティングして
分離溝６１および導電パターン５１Ａ、５１Ｂ、５１Ｃ
表面に塗布し、８０℃から１００℃の加熱をして半硬化
させ有機溶剤を飛ばした後に、１５０℃から１７０℃で
１．５時間程度加熱して本硬化して形成される。従っ
て、半硬化の状態では熱硬化性樹脂はＢステージの状態
であり、熱硬化されていない。
【００６４】また熱硬化性樹脂層５０Ａにはシリカ、ア
ルミナ等のフィラーを混入して導電パターン５１Ａ、５
１Ｂ、５１Ｃとの熱膨張係数を緩和すると良い。一般的
にエポキシ樹脂の熱膨張係数は５０ｐｐｍ／℃であり、
上記したフィラー入りのエポキシ樹脂の熱膨張係数は１
５〜３０ｐｐｍ／℃であり、導電パターン５１Ａ、５１
Ｂ、５１Ｃを形成する銅の熱膨張係数は１８ｐｐｍ／℃
であるので、エポキシ樹脂と銅との熱膨張係数のミスマ
ッチを改善できる。
【００６５】また熱硬化性樹脂層５０Ａは液状の状態で
分離溝６１に充填されるので、トランスファーモールド
されるエポキシ樹脂に比較して低粘度のため分離溝６１
の内壁に密着でき、両者の接着強度が大幅に増加でき
る。この結果、今まででは約６０μｍの分離溝６１で接
着強度を確保していたが、接着強度の向上により分離溝
６１は２０〜３０μｍと半分の深さで済み、導電パター
ン５１Ａ、５１Ｂ、５１Ｃをよりファインパターンに形
成できる利点が得られる。
【００６６】他の方法として、熱硬化性樹脂層５０Ａは
予め半硬化したシート状の熱硬化性樹脂フィルムを加熱
圧着して本硬化して、溶融したエポキシ樹脂で分離溝６
１および導電パターン５１Ａ、５１Ｂ、５１Ｃ表面に付
着する方法も採用できる。熱硬化性樹脂フィルムをその
表面をクッション紙で覆い、１ｃｍ2当たり１００ｋｇ
で圧着して１５０℃から１７０℃で加熱して溶融したエ
ポキシ樹脂で分離溝６１および導電パターン５１Ａ、５
１Ｂ、５１Ｃ表面を被覆した状態で本硬化させる。
【００６７】なお、本工程では分離溝６１と熱硬化性樹
脂層５０Ａとの接着強度を高めるために分離溝６１の内
壁を酸化処理するか、有機酸系のエッチング処理液を用
いて分離溝６１の壁面を化学研磨して粗面化すると良
い。有機酸系のエッチング液としては、メック（株）製
ＣＺ−８１００を用い、このエッチング液に数分間浸漬
して表面に１〜２μｍ程度の凹凸を形成する。これによ
り分離溝６１の内壁表面が粗面化されるので、分離溝６
１と熱硬化性樹脂層５０Ａとの接着強度を高めることが
できる。
【００６８】また本工程では、他の実施例として熱硬化
性樹脂の代わりにUV硬化樹脂を用いることもできる。す
なわち、ＵＶ硬化樹脂を真空ラミネータで塗膜した後
に、ＵＶ照射、現像して本硬化すると、分離溝６１およ
び導電パターン５１の所望の表面を被覆するようにUV硬
化樹脂層を形成することができる。この場合は、次の第
３の工程を一緒に行うので、工程が簡単になる。
【００６９】本発明の第３の工程は、図７に示す如く、
所望の導電パターン５１表面の熱硬化性樹脂層５０Ａを
レーザーエッチングで除去して露出することにある。
【００７０】本工程では、直接描画でレーザーエッチン
グにより熱硬化性樹脂層５０Ａを選択的に取り除き、導
電パターン５１を露出させる。レーザーとしては、炭酸
ガスレーザーが好ましいが、エキシマレーザーやＹＡＧ
レ−ザーも利用できる。またレーザーで絶縁樹脂を蒸発
させた後、開口部の底部に残査がある場合は、過マンガ
ン酸ソーダまたは過硫酸アンモニウム等でウェットエッ
チングするかエキシマレーザー等でドライエッチング
し、この残査を取り除く。
【００７１】本発明の第４の工程は、図８に示す如く、
露出された導電パターン５１に導電被膜５４を形成す
る。
【００７２】この導電被膜５４は残された熱硬化性樹脂
層５０Ａをマスクとして用い、金、銀あるいはパラジュ
ームを電界あるいは無電界メッキで付着され、ダイパッ
ド、ボンディングパッドとして活用される。
【００７３】例えば銀被膜は、金線と接着するし、ロウ
材とも接着する。よってチップ裏面に金被膜が被覆され
ていれば、そのまま導電パターン５１上の銀被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。また銀の導電被膜にはＡｕ細線が接着でき
るため、ワイヤーボンディングも可能となる。従ってこ
れらの導電被膜５４をそのままダイパッド、ボンディン
グパッドとして活用できるメリットを有する。
【００７４】本発明の第５の工程は、図９に示す如く、
所望の導電パターン５１の各搭載部６５に回路素子５２
を固着し、各搭載部６５の回路素子５２の電極と所望の
導電パターン５１とを電気的に接続する接続手段を形成
することにある。
【００７５】回路素子５２としては、トランジスタ、ダ
イオード、ＩＣチップ等の半導体素子、チップコンデン
サ、チップ抵抗等の受動素子である。また厚みが厚くは
なるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素
子も実装できる。
【００７６】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａの導電被膜５４にダイボンディ
ングされ、エミッタ電極と導電パターン５１Ｂ上の導電
被膜５４、ベース電極と導電パターン５１Ｂ上の導電被
膜５４が、熱圧着によるボールボンディングあるいは超
音波によるウェッヂボンディング等で固着されたボンデ
ィングワイヤー５５Ａを介して接続される。また５２Ｂ
は、チップコンデンサまたは受動素子であり、半田等の
ロウ材または導電ペースト５５Ｂで固着される。
【００７７】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、回路素子５２の固
着およびワイヤーボンディングが極めて効率的に行える
利点がある。
【００７８】本発明の第６の工程は、図１０に示す如
く、各搭載部６３の回路素子５２を一括して被覆し、分
離溝６１に充填された熱硬化性樹脂層５０Ａと結合する
ように絶縁性樹脂５０Ｂで共通モールドすることにあ
る。
【００７９】本工程では、図１０Ａに示す如く、既に前
の工程で分離溝６１および複数の導電パターン５１Ａ、
５１Ｂ、５１Ｃは熱硬化性樹脂層５０Ａで被覆されてい
るので、絶縁性樹脂５０Ｂは回路素子５２を被覆し、分
離溝６１および導電パターン５１表面に残された熱硬化
性樹脂層５０Ａと結合される。特に、熱硬化性樹脂層５
０Ａと絶縁性樹脂５０Ｂとは同種のエポキシ樹脂等の熱
硬化性樹脂を用いればお互いに馴染みが良いのでより強
力な接着強度を得られる。更に強い接着強度を実現する
には絶縁性樹脂５０Ｂでモールドする前に、熱硬化性樹
脂層５０Ａの表面をＵＶ照射もしくはプラズマ照射して
熱硬化性樹脂層５０Ａ表面の樹脂の極性基を活性化する
と良い。そして熱硬化性樹脂層５０Ａと絶縁性樹脂５０
Ｂとで一体となりより導電パターン５１が支持されてい
る。
【００８０】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。
【００８１】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図１０Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂
５０で共通にモールドを行う。このために従来のトラン
スファーモールド等の様に各搭載部を個別にモールドす
る方法に比べて、大幅な樹脂量の削減が図れ、モールド
金型の共通化も図れる。
【００８２】導電箔６０表面に被覆された絶縁性樹脂５
０Ｂの厚さは、回路素子５２の最頂部から約１００μｍ
程度が被覆されるように調整されている。この厚みは、
強度を考慮して厚くすることも、薄くすることも可能で
ある。
【００８３】本工程の特徴は、絶縁性樹脂５０Ｂを被覆
するまでは、導電パターン５１となる導電箔６０が支持
基板となることである。従来では、図１５の様に、本来
必要としない支持基板５を採用して導電路７〜１１を形
成しているが、本発明では、支持基板となる導電箔６０
は、電極材料として必要な材料である。そのため、構成
材料を極力省いて作業できるメリットを有し、コストの
低下も実現できる。
【００８４】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０Ｂをモー
ルドする際、金型への搬送、金型への実装の作業が非常
に楽になる特徴を有する。
【００８５】本発明の第7の工程は、同様に図１０Ａに
示す如く、分離溝６１を設けていない厚み部分の導電箔
６０を除去することにある。
【００８６】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００８７】実験では研磨装置または研削装置により全
面を約１００μｍ程度削り、分離溝６１から熱硬化性樹
脂層５０Ａを露出させている。この露出される面を図１
０Ａでは点線で示している。その結果、約３０μｍの厚
さの導電パターン５１となって分離される。また、熱硬
化性樹脂層５０Ａが露出する手前まで、導電箔６０を全
面ウェトエッチングし、その後、研磨または研削装置に
より全面を削り、熱硬化性樹脂層５０Ａを露出させても
良い。更に、導電箔６０を点線まで全面ウェトエッチン
グして熱硬化性樹脂層５０Ａを露出させても良い。
【００８８】この結果、熱硬化性樹脂層５０Ａに導電パ
ターン５１の裏面が露出する構造となる。すなわち、分
離溝６１に充填された熱硬化性樹脂層５０Ａの表面と導
電パターン５１の表面は、実質的に一致する構造となっ
ている。従って、本発明の回路装置５３は図１６に示し
た従来の裏面電極１０、１１のように段差が設けられな
いため、マウント時に半田等の表面張力でそのまま水平
に移動してセルフアラインできる特徴を有する。
【００８９】更に、導電パターン５１の裏面処理を行
い、図1に示す最終構造を得る。すなわち、電極を形成
する導電パターン５１を選択的に露出して他の部分をレ
ジスト層５７で被覆し、半田等の導電材を被着して裏面
電極５６Ａ、５６Ｂ、５６Ｃを形成し、回路装置として
完成する。
【００９０】本発明の第８の工程は、図１１に示す如
く、複数個のブロック６２を絶縁性樹脂５０Ｂを当接さ
せて粘着シート８０に貼り付けることにある。
【００９１】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は熱硬化性樹脂層５０Ａと絶縁性
樹脂５０Ｂで導電箔６０の残余部と連結されているの
で、切断金型を用いず機械的に導電箔６０の残余部から
剥がすことで達成できる。
【００９２】本工程では、ステンレス製のリング状の金
属枠８１に粘着シート８０の周辺を貼り付け、粘着シー
ト８０の中央部分には４個のブロック６２をダイシング
時のブレードが当たらないような間隔を設けて絶縁性樹
脂５０Ｂを当接させて貼り付けられる。粘着シート８０
としてはＵＶシート（リンテック社製）が用いられる
が、各ブロック６２は絶縁性樹脂５０Ｂで機械的強度が
あるので、安価なダイシングシートでも使用できる。
【００９３】本発明の第９の工程は、図１２に示す如
く、粘着シート８０に貼り付けられた状態で熱硬化性樹
脂層５０Ａと絶縁性樹脂５０Ｂで一括してモールドされ
た各ブロック６２の各搭載部６５の回路素子５２の特性
の測定を行うことにある。
【００９４】各ブロック６２の裏面には図１に示すよう
に、裏面電極５６Ａ、５６Ｂ、５６Ｃが露出されてお
り、各搭載部６５が導電パターン５１形成時と全く同一
にマトリックス状に配列されている。この導電パターン
５１の絶縁性樹脂５０Ｂから露出した裏面電極５６Ａ、
５６Ｂ、５６Ｃにプローブ６８を当てて、各搭載部６５
の回路素子５２の特性パラメータ等を個別に測定して良
不良の判定を行い、不良品には磁気インク等でマーキン
グを行う。
【００９５】本工程では、各搭載部６５の回路装置５３
は絶縁性樹脂５０Ｂでブロック６２毎に一体で支持され
ているので、個別にバラバラに分離されていない。従っ
て、粘着シート８０に貼り付けられた複数個のブロック
６２をテスターの載置台に真空で吸着させ、ブロック６
２毎に搭載部６５のサイズ分だけ矢印のように縦方向お
よび横方向にピッチ送りをすることで、極めて早く大量
にブロック６２の各搭載部６５の回路装置５３の測定を
行える。すなわち、従来必要であった回路装置の表裏の
判別、電極の位置の認識等が不要にでき、更に複数個の
ブロック６２を同時に処理するので、測定時間の大幅な
短縮を図れる。
【００９６】本発明の第１０の工程は、図１３に示す如
く、粘着シート８０に貼り付けられた状態でブロック６
２の熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂを各搭載
部６５毎にダイシングにより分離することにある。
【００９７】本工程では、粘着シート８０に貼り付けら
れた複数個のブロック６２をダイシング装置の載置台に
真空で吸着させ、ダイシングブレード６９で各搭載部６
５間のダイシングライン７０に沿って分離溝６１上の熱
硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂをダイシング
し、個別の回路装置５３に分離する。
【００９８】本工程で、ダイシングブレード６９は完全
に熱硬化性樹脂層５０Ａと絶縁性樹脂５０Ｂを切断し粘
着シートの表面に達する切削深さでダイシングを行い、
完全に各搭載部６５毎に分離する。ダイシング時は予め
前述した第１の工程で設けた各ブロックの周辺の枠状の
パターン６６の内側に設けた位置合わせマーク６７を認
識して、これを基準としてダイシングを行う。周知では
あるが、ダイシングは縦方向にすべてのダイシングライ
ン７０をダイシングをした後、載置台を９０度回転させ
て横方向のダイシングライン７０に従ってダイシングを
行う。
【００９９】また本工程では、ダイシングライン７０に
は分離溝６１に充填された熱硬化性樹脂層５０Ａとその
上に結合された絶縁性樹脂５０Ｂしか存在しないので、
ダイシングブレード６９の摩耗は少なく、金属バリも発
生せず極めて正確な外形にダイシングできる特徴があ
る。
【０１００】更に本工程後でも、ダイシング後も粘着シ
ート８０の働きで個別の回路装置にバラバラにならず、
その後のテーピング工程でも効率よく作業できる。すな
わち、粘着シート８０に一体に支持された回路装置は良
品のみを識別してキャリアテープの収納孔に吸着コレッ
トで粘着シート８０から離脱させて収納できる。このた
めに微小な回路装置であっても、テーピングまで一度も
バラバラに分離されない特徴がある。
【０１０１】以上に本発明の製造方法を詳述したが、測
定工程とダイシング工程を逆にしても粘着シート８０で
一体に支持されているので、問題なく測定をテスターで
行えることは言うまでもない。ただダイシング後は粘着
シート８０での支持のために測定時に粘着シート８０が
撓むことを配慮すれば足りる。
【０１０２】
【発明の効果】本発明では、導電パターンの材料となる
導電箔自体を支持基板として機能させ、分離溝の形成時
あるいは回路素子の実装、絶縁性樹脂の被着時までは導
電箔で全体を支持し、また導電箔を各導電パターンとし
て分離する時は、絶縁性樹脂を支持基板にして機能させ
ている。従って、回路素子、導電箔、絶縁性樹脂の必要
最小限で製造できる。従来例で説明した如く、本来回路
装置を構成する上で支持基板が要らなくなり、コスト的
にも安価にできる。また支持基板が不要であること、導
電パターンが絶縁性樹脂に埋め込まれていること、更に
は絶縁性樹脂と導電箔の厚みの調整が可能であることに
より、非常に薄い回路装置が形成できるメリットもあ
る。
【０１０３】また、熱硬化性樹脂で分離溝および導電パ
ターンを覆うので、熱硬化性樹脂が低粘度で分離溝との
接着強度を増加できる利点がある。更に、熱硬化性樹脂
と絶縁性樹脂との結合が樹脂同士であり馴染み易く、両
者が一体となってより封止性の高い実装構造を実現でき
る。従って、導電パターンの片面モールドの構造であり
ながら、分離溝からの熱硬化性樹脂層と絶縁性樹脂とが
剥がれやすい欠点を十分に克服できる。また接着強度の
向上により分離溝は２０〜３０μｍと半分の深さで済
み、導電パターンをよりファインパターンに形成できる
利点が得られる。
【０１０４】更に、導電パターンは熱硬化性樹脂層と導
電被膜で覆われているので表面の酸化が防止でき、特に
銅箔を用いた場合の銅箔表面の酸化防止を実現する構造
となる利点がある。
【０１０５】本発明の製造方法では、導電パターン形成
後にすぐに半硬化した熱硬化性樹脂層で被覆するので、
液状の低粘度の熱硬化性樹脂で分離溝を完全に充填で
き、両者の接着強度を著しく向上できる利点がある。ま
た熱硬化性樹脂層は導電パターン形成後すぐに導電パタ
ーンを覆うので、導電パターン表面がその後のダイボン
ドやワイヤーボンディング等の加熱工程で酸化されず信
頼性の向上に寄与できる。
【０１０６】また、熱硬化性樹脂層はレーザーエッチン
グにより容易に選択的に除去することができ、残された
熱硬化性樹脂層をマスクとして導電被膜をメッキで形成
でき、工程をシンプル化できる。
【０１０７】更に、従来の分離溝にトランスファーモー
ルドで絶縁性樹脂を充填する場合、絶縁性樹脂の粘度が
高いために分離溝に絶縁性樹脂を十分に充填できないた
め、分離溝と絶縁性樹脂の接着強度は十分に得られず絶
縁性樹脂が導電パターンから剥がれる問題があった。本
発明では分離溝と熱硬化性樹脂層との接着強度は低粘度
の半硬化した熱硬化性樹脂を用いることで解決し、熱硬
化性樹脂層と絶縁性樹脂は樹脂同士で馴染みが良いの
で、導電パターンと熱硬化性樹脂層および絶縁性樹脂と
の接着強度はより大幅に向上できる。
【０１０８】更に、粘着シート８０に複数個のブロック
を貼り付けることで、微小な回路装置を最後までバラバ
ラにすることなく処理でき、極めて量産効果が高い製造
方法を実現できる。
【０１０９】更に、測定工程およびダイシング工程で粘
着シートに貼り付けられた複数個のブロックで処理を行
える利点を有する。従って、測定工程では極めて早く大
量にブロックの各搭載部の回路装置の測定を行え、従来
必要であった回路装置の表裏の判別、電極の位置の認識
等が不要にでき、複数個のブロックを一括で処理できる
ので、測定時間の大幅な短縮を図れる。またダイシング
工程では位置合わせマークを用いてダイシングラインの
認識が早く確実に行われる利点を有する。更にダイシン
グは絶縁性樹脂層のみの切断でよく、導電箔を切断しな
いことによりダイシングブレードの寿命も長くでき、導
電箔を切断する場合に発生する金属バリの発生もない。
【０１１０】また図１７から明白なように、スルーホー
ルの形成工程、導体の印刷工程（セラミック基板の場
合）等を省略できるので、従来より従来より製造工程を
大幅に短縮でき、全行程を内作できる利点を有する。ま
たフレーム金型も一切不要であり、極めて短納期となる
製造方法である。
【図面の簡単な説明】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の製造フローを説明する図である。
【図３】本発明の回路装置の製造方法を説明する図であ
る。
【図４】本発明の回路装置の製造方法を説明する図であ
る。
【図５】本発明の回路装置の製造方法を説明する図であ
る。
【図６】本発明の回路装置の製造方法を説明する図であ
る。
【図７】本発明の回路装置の製造方法を説明する図であ
る。
【図８】本発明の回路装置の製造方法を説明する図であ
る。
【図９】本発明の回路装置の製造方法を説明する図であ
る。
【図１０】本発明の回路装置の製造方法を説明する図で
ある。
【図１１】本発明の回路装置の製造方法を説明する図で
ある。
【図１２】本発明の回路装置の製造方法を説明する図で
ある。
【図１３】本発明の回路装置の製造方法を説明する図で
ある。
【図１４】従来の回路装置の実装構造を説明する図であ
る。
【図１５】従来の回路装置を説明する図である。
【図１６】従来の回路装置の製造方法を説明する図であ
る。
【図１７】従来の回路装置の製造方法を説明する図であ
る。
【符号の説明】
５０Ａ 熱硬化性樹脂層 ５０Ｂ 絶縁性樹脂 ５１ 導電パターン ５２ 回路素子 ５３ 回路装置 ６１ 分離溝 ６２ ブロック ８０ 粘着シート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 岳史 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 小林 義幸 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F061 AA01 BA04 CA21 CB13

Claims (37)

    【特許請求の範囲】
  1. 【請求項１】 分離溝により電気的に分離された各搭載
    部の複数の導電パターンと、前記分離溝を埋めて前記導
    電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性
    樹脂層から露出された所望の前記導電パターン上に固着
    された回路素子と、該回路素子を被覆し前記熱硬化性樹
    脂層と結合した前記導電パターンを一体に支持する絶縁
    性樹脂とを備えたことを特徴とする回路装置。
  2. 【請求項２】 分離溝により電気的に分離された各搭載
    部の複数の導電パターンと、前記分離溝を埋めて前記導
    電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性
    樹脂層から露出された所望の前記導電パターン上に固着
    された回路素子と、該回路素子を被覆し前記熱硬化性樹
    脂層と結合し且つ前記導電パターンの裏面のみを露出し
    て前記導電パターンを一体に支持する絶縁性樹脂とを備
    えたことを特徴とする回路装置。
  3. 【請求項３】 分離溝により電気的に分離された各搭載
    部の複数の導電パターンと、前記分離溝を埋めて前記導
    電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性
    樹脂層から露出された所望の前記導電パターン上に固着
    された回路素子と、該回路素子の電極と他の前記導電パ
    ターンとを接続する接続手段と、前記回路素子を被覆し
    前記熱硬化性樹脂層と結合した前記導電パターンを一体
    に支持する絶縁性樹脂とを備えたことを特徴とする回路
    装置。
  4. 【請求項４】 分離溝により電気的に分離された各搭載
    部の複数の導電パターンと、前記分離溝を埋めて前記導
    電パターン表面を覆う熱硬化性樹脂層と、前記熱硬化性
    樹脂層から露出された所望の前記導電パターン上に固着
    された回路素子と、該回路素子の所望の電極と他の前記
    導電パターンとを接続する接続手段と、前記回路素子を
    被覆し前記熱硬化性樹脂層と結合し且つ前記導電パター
    ンの裏面のみを露出して前記導電パターンを一体に支持
    する絶縁性樹脂とを備えたことを特徴とする回路装置。
  5. 【請求項５】 前記導電パターンは銅、アルミニウム、
    鉄−ニッケルのいずれかの導電箔で構成されることを特
    徴とする請求項１から請求項４のいずれかに記載された
    回路装置。
  6. 【請求項６】 前記熱硬化性樹脂層から露出された所望
    の前記導電パターン上には前記導電パターンとは異なる
    金属材料より成る導電被膜を設けることを特徴とする請
    求項１から請求項４のいずれかに記載された回路装置。
  7. 【請求項７】 前記導電被膜は金、銀あるいはパラジウ
    ムメッキで構成されることを特徴とする請求項６に記載
    された回路装置。
  8. 【請求項８】 前記回路素子は半導体ベアチップ、チッ
    プ回路部品のいずれかあるいは両方で構成されることを
    特徴とする請求項１から請求項４のいずれかに記載され
    た回路装置。
  9. 【請求項９】 前記接続手段はボンディングワイヤーで
    構成されることを特徴とする請求項３または請求項４に
    記載された回路装置。
  10. 【請求項１０】 前記導電パターンの裏面と前記分離溝
    を埋めた前記熱硬化性樹脂層の裏面とを実質的に平坦に
    することを特徴とする請求項１または請求項４に記載さ
    れた回路装置。
  11. 【請求項１１】 前記導電パターンは電極、ボンディン
    グパッドまたはダイパッド領域として用いられることを
    特徴とした請求項１から請求項４のいずれかに記載され
    た回路装置。
  12. 【請求項１２】 導電箔を用意し、少なくとも導電パタ
    ーンと成る領域を除いた前記導電箔に、前記導電箔の厚
    みよりも浅い分離溝を形成して導電パターンを形成する
    工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記導電パターン上の前記回路素子を固着する部分の前
    記熱硬化性樹脂層を選択的に除去する工程と、 所望の前記導電パターン上に回路素子を固着する工程
    と、 前記回路素子の電極と所望の前記導電パターンとを電気
    的に接続する接続手段を形成する工程と前記回路素子を
    被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモ
    ールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程とを具備することを特徴とする回路装置の製造
    方法。
  13. 【請求項１３】 導電箔を用意し、少なくとも導電パタ
    ーンと成る領域を除いた前記導電箔に、前記導電箔の厚
    みよりも浅い分離溝を形成して導電パターンを形成する
    工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記導電パターン上の回路素子を固着する部分の前記熱
    硬化性樹脂層を選択的に除去する工程と、 所望の前記導電パターン上に前記回路素子を固着する工
    程と、 前記回路素子の電極と所望の前記導電パターンとを電気
    的に接続する接続手段を形成する工程と前記回路素子を
    被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモ
    ールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
    程とを具備することを特徴とする回路装置の製造方法。
  14. 【請求項１４】 導電箔を用意し、少なくとも導電パタ
    ーンと成る領域を除いた前記導電箔に、前記導電箔の厚
    みよりも浅い分離溝を形成して導電パターンを形成する
    工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記導電パターン上の複数の回路素子を固着する部分の
    前記熱硬化性樹脂層を選択的に除去する工程と、 所望の前記導電パターン上に前記複数の回路素子を固着
    する工程と、 前記回路素子の電極と所望の前記導電パターンとを電気
    的に接続する接続手段を形成する工程と、 前記複数の回路素子を被覆し、前記熱硬化性樹脂層と結
    合して絶縁性樹脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程とを具備することを特徴とする回路装置の製造
    方法。
  15. 【請求項１５】 導電箔を用意し、少なくとも導電パタ
    ーンと成る領域を除いた前記導電箔に、前記導電箔の厚
    みよりも浅い分離溝を形成して導電パターンを形成する
    工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記導電パターン上の前記回路素子を固着する部分の前
    記熱硬化性樹脂層を選択的に除去する工程と、 所望の前記導電パターン上に回路素子を固着する工程
    と、 前記回路素子の電極と所望の前記導電パターンとを電気
    的に接続する接続手段を形成する工程と前記回路素子を
    被覆し、前記熱硬化性樹脂層と結合して絶縁性樹脂でモ
    ールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を裏面
    より一様に除去し前記導電パターンの裏面と前記分離溝
    を埋める前記熱硬化性樹脂層とを実質的に平坦面にする
    工程とを具備することを特徴とする回路装置の製造方
    法。
  16. 【請求項１６】 導電箔を用意し、少なくとも導電パタ
    ーンと成る領域を除いた前記導電箔に、前記導電箔の厚
    みよりも浅い分離溝を形成して導電パターンを形成する
    工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記導電パターン上の前記回路素子を固着する部分の前
    記熱硬化性樹脂層を選択的に除去する工程と、 所望の前記導電パターン上に回路素子を固着する工程
    と、 前記回路素子の電極と所望の前記導電パターンとを電気
    的に接続する接続手段を形成する工程と、 前記回路素子を被覆し、前記熱硬化性樹脂層と結合して
    絶縁性樹脂でモールドする工程と、 前記分離溝を設けていない厚み部分の前記導電箔を裏面
    より一様に除去し前記導電パターンの裏面と前記分離溝
    を埋める前記熱硬化性樹脂層とを実質的に平坦面にする
    工程と、 前記絶縁性樹脂を切断して個別の回路装置に分離する工
    程とを具備することを特徴とする回路装置の製造方法。
  17. 【請求項１７】 前記導電箔は銅、アルミニウム、鉄−
    ニッケルのいずれかで構成されることを特徴とする請求
    項１２から請求項１６のいずれかに記載された回路装置
    の製造方法。
  18. 【請求項１８】 前記導電箔に選択的に形成される前記
    分離溝は化学的あるいは物理的エッチングにより形成さ
    れることを特徴とする請求項１２から請求項１６のいず
    れかに記載された回路装置の製造方法。
  19. 【請求項１９】 前記回路素子は半導体ベアチップ、チ
    ップ回路部品のいずれかあるいは両方を固着されること
    を特徴とする請求項１２から請求項１６のいずれかに記
    載された回路装置の製造方法。
  20. 【請求項２０】 前記熱硬化性樹脂層から露出された所
    望の前記導電パターン上には前記熱硬化性樹脂層をマス
    クとして用い、前記導電パターンとは異なる金属材料よ
    り成る導電被膜を設けることを特徴とする請求項１２か
    ら請求項１６のいずれかに記載された回路装置の製造方
    法。
  21. 【請求項２１】 前記導電被膜は金、銀あるいはパラジ
    ウムメッキで形成されることを特徴とする請求項２０に
    記載された回路装置の製造方法。
  22. 【請求項２２】 前記接続手段はワイヤーボンディング
    で形成されることを特徴とする請求項１２から請求項１
    ６のいずれかに記載された回路装置の製造方法。
  23. 【請求項２３】 前記絶縁性樹脂はトランスファーモー
    ルドで付着され、前記熱硬化性樹脂層はトランスファー
    モールド時に前記絶縁性樹脂と結合されることを特徴と
    する請求項１２から請求項１６のいずれかに記載された
    回路装置の製造方法。
  24. 【請求項２４】 前記絶縁性樹脂はダイシングにより個
    別の回路装置に分離することを特徴とする請求項１３ま
    たは請求項１６に記載された回路装置の製造方法。
  25. 【請求項２５】 導電箔を用意し、少なくとも回路素子
    の搭載部を多数個形成する導電パターンを除く領域の前
    記導電箔に前記導電箔の厚みよりも浅い分離溝を形成し
    てブロック毎の導電パターンを形成する工程と、前記分
    離溝を埋めて前記導電パターン表面を熱硬化性樹脂層で
    覆う工程と、前記配線パターン上の前記各搭載部の前記
    回路素子を固着する部分の前記熱硬化性樹脂層を選択的
    に除去する工程と、 所望の前記導電パターンの前記各搭載部に回路素子を固
    着する工程と、 各搭載部の前記回路素子を一括して被覆し、前記熱硬化
    性樹脂層と結合して絶縁性樹脂で共通モールドする工程
    と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程とを具備することを特徴とする回路装置の製造
    方法。
  26. 【請求項２６】 導電箔を用意し、少なくとも回路素子
    の搭載部を多数個形成する導電パターンを除く領域の前
    記導電箔に前記導電箔の厚みよりも浅い分離溝を形成し
    てブロック毎の導電パターンを形成する工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記配線パターン上の前記各搭載部の前記回路素子を固
    着する部分の前記熱硬化性樹脂層を選択的に除去する工
    程と、 所望の前記導電パターンの前記各搭載部に回路素子を固
    着する工程と、 各搭載部の前記回路素子を一括して被覆し、前記熱硬化
    性樹脂層と結合して絶縁性樹脂で共通モールドする工程
    と、 前記分離溝を設けていない厚み部分の前記導電箔を除去
    する工程と、 前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシン
    グにより分離する工程とを具備することを特徴とする回
    路装置の製造方法。
  27. 【請求項２７】 導電箔を用意し、少なくとも回路素子
    の搭載部を多数個形成する導電パターンを除く領域の前
    記導電箔に前記導電箔の厚みよりも浅い分離溝を形成し
    てブロック毎の導電パターンを形成する工程と、 前記分離溝を埋めて前記導電パターン表面を熱硬化性樹
    脂層で覆う工程と、 前記配線パターン上の前記各搭載部の前記回路素子を固
    着する部分の前記熱硬化性樹脂層を選択的に除去する工
    程と、 所望の前記導電パターンの前記各搭載部に回路素子を固
    着する工程と、 各搭載部の前記回路素子を一括して被覆し、前記熱硬化
    性樹脂層と結合して絶縁性樹脂で共通モールドする工程
    と、 前記分離溝を設けていない厚み部分の前記導電箔を裏面
    より一様に除去し前記導電パターンの裏面と前記分離溝
    を埋める前記熱硬化性樹脂層とを実質的に平坦面にする
    工程と、 前記ブロックの前記絶縁性樹脂を各搭載部毎にダイシン
    グにより分離する工程とを具備することを特徴とする回
    路装置の製造方法。
  28. 【請求項２８】 前記導電箔は銅、アルミニウム、鉄−
    ニッケルのいずれかで構成されることを特徴とする請求
    項２５から請求項２７のいずれかに記載された回路装置
    の製造方法。
  29. 【請求項２９】 前記導電箔に選択的に形成される前記
    分離溝は化学的あるいは物理的エッチングにより形成さ
    れることを特徴とする請求項２５から請求項２７のいず
    れかに記載された回路装置の製造方法。
  30. 【請求項３０】 前記回路素子は半導体ベアチップ、チ
    ップ回路部品のいずれかあるいは両方を固着されること
    を特徴とする請求項２５から請求項２７のいずれかに記
    載された回路装置の製造方法。
  31. 【請求項３１】 前記熱硬化性樹脂層から露出された所
    望の前記導電パターン上には前記熱硬化性樹脂層をマス
    クとして用い、前記導電パターンとは異なる金属材料よ
    り成る導電被膜を設けることを特徴とする請求項２５か
    ら請求項２７のいずれかに記載された回路装置の製造方
    法。
  32. 【請求項３２】 前記導電被膜は金、銀あるいはパラジ
    ウムメッキで形成されることを特徴とする請求項３１に
    記載された回路装置の製造方法。
  33. 【請求項３３】 前記接続手段はワイヤーボンディング
    で形成されることを特徴とする請求項２５から請求項２
    ７のいずれかに記載された回路装置の製造方法。
  34. 【請求項３４】 前記絶縁性樹脂はトランスファーモー
    ルドで付着され、前記熱硬化性樹脂層はトランスファー
    モールド時に前記絶縁性樹脂と結合されることを特徴と
    する請求項２５から請求項２７のいずれかに記載された
    回路装置の製造方法。
  35. 【請求項３５】 前記絶縁性樹脂はダイシングにより個
    別の回路装置に分離することを特徴とする請求項１３ま
    たは請求項１６に記載された回路装置の製造方法。
  36. 【請求項３６】 前記熱硬化性樹脂層の代わりにＵＶ硬
    化樹脂を用いることを特徴とする請求項１から請求項４
    のいずれかに記載の回路装置。
  37. 【請求項３７】 前記熱硬化性樹脂層の代わりにＵＶ硬
    化樹脂を用いることを特徴とする請求項１３から請求項
    １６のいずれかに記載の回路装置の製造方法。
JP2001225074A 2001-07-25 2001-07-25 回路装置およびその製造方法 Pending JP2003037213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001225074A JP2003037213A (ja) 2001-07-25 2001-07-25 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001225074A JP2003037213A (ja) 2001-07-25 2001-07-25 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003037213A true JP2003037213A (ja) 2003-02-07

Family

ID=19058127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001225074A Pending JP2003037213A (ja) 2001-07-25 2001-07-25 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003037213A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056165A (ja) * 2016-09-26 2018-04-05 株式会社ジェイデバイス 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056165A (ja) * 2016-09-26 2018-04-05 株式会社ジェイデバイス 半導体装置及び半導体装置の製造方法
JP2021170679A (ja) * 2016-09-26 2021-10-28 株式会社アムコー・テクノロジー・ジャパン 半導体装置

Similar Documents

Publication Publication Date Title
JP3609737B2 (ja) 回路装置の製造方法
US6909178B2 (en) Semiconductor device and method of manufacturing the same
JP3963655B2 (ja) 回路装置の製造方法
JP4761662B2 (ja) 回路装置の製造方法
JP2003037239A (ja) 半導体装置およびその製造方法
JP2002110717A (ja) 回路装置の製造方法
JP3600131B2 (ja) 回路装置の製造方法
JP2003037344A (ja) 回路装置およびその製造方法
JP2002076182A (ja) 回路装置の製造方法
JP2003046054A (ja) 板状体、リードフレームおよび半導体装置の製造方法
JP4698080B2 (ja) 回路装置の製造方法
JP4663172B2 (ja) 半導体装置の製造方法
JP2003037345A (ja) 回路装置およびその製造方法
JP2003037213A (ja) 回路装置およびその製造方法
JP4803931B2 (ja) 回路モジュール
JP4748892B2 (ja) 回路装置の製造方法
JP3600130B2 (ja) 回路装置の製造方法
JP3600132B2 (ja) 回路装置の製造方法
JP3600135B2 (ja) 回路装置の製造方法
JP4393038B2 (ja) 回路装置の製造方法
JP3643764B2 (ja) 回路装置の製造方法
JP3600133B2 (ja) 回路装置の製造方法
JP2002076174A (ja) 回路装置の製造方法
JP4334187B2 (ja) 回路装置の製造方法
JP4471559B2 (ja) 回路装置の製造方法