JP2003033534A - パチンコ機 - Google Patents
パチンコ機Info
- Publication number
- JP2003033534A JP2003033534A JP2001223460A JP2001223460A JP2003033534A JP 2003033534 A JP2003033534 A JP 2003033534A JP 2001223460 A JP2001223460 A JP 2001223460A JP 2001223460 A JP2001223460 A JP 2001223460A JP 2003033534 A JP2003033534 A JP 2003033534A
- Authority
- JP
- Japan
- Prior art keywords
- winning
- winning ball
- output
- signal
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 始動入賞口への入賞球の入賞を確実に検出す
る。 【解決手段】 遊技球ｂが入賞球センサ５０１を通過す
ると、入賞球センサ５０１から、遊技球ｂの入賞球セン
サ通過時間に応じたパルス幅を有する入賞球検知パルス
信号がインタフェース回路５０２を介してＤフリップフ
ロップ１０１に供給され、Ｄフリップフロップ１０１に
よりハイレベルに相当する電圧レベルがラッチされる。
他方、ＣＰＵ１０５は、デコード回路１０４を介して入
力ポート１０２に定期的にイネーブル信号を出力して、
Ｄフリップフロップ１０１の出力を取り込み、この出力
取り込みに応答して生成されたローアクティブのクリア
信号によりＤフリップフロップ１０１をクリアする。
る。 【解決手段】 遊技球ｂが入賞球センサ５０１を通過す
ると、入賞球センサ５０１から、遊技球ｂの入賞球セン
サ通過時間に応じたパルス幅を有する入賞球検知パルス
信号がインタフェース回路５０２を介してＤフリップフ
ロップ１０１に供給され、Ｄフリップフロップ１０１に
よりハイレベルに相当する電圧レベルがラッチされる。
他方、ＣＰＵ１０５は、デコード回路１０４を介して入
力ポート１０２に定期的にイネーブル信号を出力して、
Ｄフリップフロップ１０１の出力を取り込み、この出力
取り込みに応答して生成されたローアクティブのクリア
信号によりＤフリップフロップ１０１をクリアする。
Description
【０００１】
【発明の属する技術分野】本発明は、パチンコ機に関す
るものである。
るものである。
【０００２】
【従来の技術】パチンコ機においては、遊技盤に設けた
始動入賞口に遊技球が入賞する度に、特別図柄表示装置
における複数の特別図柄の可変表示が開始されるように
なっており、この始動入賞口への遊技球の入賞の検出
は、図５に示すような装置により行われている。
始動入賞口に遊技球が入賞する度に、特別図柄表示装置
における複数の特別図柄の可変表示が開始されるように
なっており、この始動入賞口への遊技球の入賞の検出
は、図５に示すような装置により行われている。
【０００３】このような装置では、遊技球が始動入賞口
に設けた入賞球センサ５０１を通過すると、入賞球セン
サ５０１から、当該遊技球が入賞球センサを通過する通
過時間に応じたパルス幅を有する入賞球検知パルス信号
が出力され図６（ａ））、この出力された入賞球検知パ
ルス信号はインタフェース回路５０２により所定の電圧
レベルにシフトされる（図６（ｂ））。
に設けた入賞球センサ５０１を通過すると、入賞球セン
サ５０１から、当該遊技球が入賞球センサを通過する通
過時間に応じたパルス幅を有する入賞球検知パルス信号
が出力され図６（ａ））、この出力された入賞球検知パ
ルス信号はインタフェース回路５０２により所定の電圧
レベルにシフトされる（図６（ｂ））。
【０００４】他方、インタフェース回路５０２に接続さ
れている入力ポート５０３がＣＰＵ（central processi
ng unit）５０５により定期的にアクセスされ、インタ
フェース回路５０２の出力が取り込まれる。例えば、図
６において、入賞球検知パルス信号Ｓ１は取り込みタイ
ミングｔ２で取り込まれることになる。
れている入力ポート５０３がＣＰＵ（central processi
ng unit）５０５により定期的にアクセスされ、インタ
フェース回路５０２の出力が取り込まれる。例えば、図
６において、入賞球検知パルス信号Ｓ１は取り込みタイ
ミングｔ２で取り込まれることになる。
【０００５】
【発明が解決しようとする課題】しかし、入賞球検知パ
ルス信号Ｓ１よりパルス幅が小さい入賞球検知パルス信
号Ｓ２（図６）は、図６（ｃ）に示す取り込みタイミン
グｔ４においても、取り込みタイミングｔ５において
も、ＣＰＵ５０５により取り込まれず、したがって、遊
技球の始動入賞口への入賞が検出されず、当該遊技球に
よっては、特別図柄表示装置における複数の特別図柄の
可変表示は開始されない。
ルス信号Ｓ１よりパルス幅が小さい入賞球検知パルス信
号Ｓ２（図６）は、図６（ｃ）に示す取り込みタイミン
グｔ４においても、取り込みタイミングｔ５において
も、ＣＰＵ５０５により取り込まれず、したがって、遊
技球の始動入賞口への入賞が検出されず、当該遊技球に
よっては、特別図柄表示装置における複数の特別図柄の
可変表示は開始されない。
【０００６】本発明の目的は、上記のような問題点を解
決し、始動入賞口への入賞球の入賞を確実に検出するこ
とができるパチンコ機を提供することにある。
決し、始動入賞口への入賞球の入賞を確実に検出するこ
とができるパチンコ機を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明は、遊技
球の始動入賞口への入賞を検知する入賞球センサと、該
入賞球センサにより遊技球の入賞が検知された場合に所
定の論理レベルをラッチするラッチ手段と、該ラッチ手
段によりラッチされている論理レベルを定期的に取り込
む取込手段と、該取込手段による取り込みに応答して前
記ラッチ手段をクリアするクリア手段とを備えたことを
特徴とする。
球の始動入賞口への入賞を検知する入賞球センサと、該
入賞球センサにより遊技球の入賞が検知された場合に所
定の論理レベルをラッチするラッチ手段と、該ラッチ手
段によりラッチされている論理レベルを定期的に取り込
む取込手段と、該取込手段による取り込みに応答して前
記ラッチ手段をクリアするクリア手段とを備えたことを
特徴とする。
【０００８】請求項１において、クリア手段は、取込手
段をアクティブにするためのローアクティブのパルス信
号を微分する微分回路と、該微分回路の出力信号の立ち
上がりに同期して立ち下がるローアクティブのクリア信
号としてのパルス信号を生成するシュミットトリガイン
バータとを有することができる。
段をアクティブにするためのローアクティブのパルス信
号を微分する微分回路と、該微分回路の出力信号の立ち
上がりに同期して立ち下がるローアクティブのクリア信
号としてのパルス信号を生成するシュミットトリガイン
バータとを有することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。
を参照して詳細に説明する。
【００１０】＜第１の実施の形態＞図１は本発明の第１
の実施の形態を示す。図１において、５０１，５０２は
図５と同一部分を示す。１０１はＤフリップフロップで
あり、インタフェース回路５０２からの入賞球検知パル
ス信号によりハイレベルに相当する電圧レベルをラッチ
するものである。１０２は入力ポートであって、Ｄフリ
ップフロップ１０１の出力端子Ｑに接続してある。１０
５はＣＰＵであり、定期的にデコード回路１０４を介し
て入力ポート１０２にアクセスして、Ｄフリップフロッ
プ１０１の出力を取り込み、この出力取り込みに応答し
てクリア信号を生成し、このクリア信号をデコード回路
１０４と協働して、出力ポート１０３を介してＤフリッ
プフロップ１０１に供給することにより、Ｄフリップフ
ロップ１０１をクリアしラッチを解除するものである。
の実施の形態を示す。図１において、５０１，５０２は
図５と同一部分を示す。１０１はＤフリップフロップで
あり、インタフェース回路５０２からの入賞球検知パル
ス信号によりハイレベルに相当する電圧レベルをラッチ
するものである。１０２は入力ポートであって、Ｄフリ
ップフロップ１０１の出力端子Ｑに接続してある。１０
５はＣＰＵであり、定期的にデコード回路１０４を介し
て入力ポート１０２にアクセスして、Ｄフリップフロッ
プ１０１の出力を取り込み、この出力取り込みに応答し
てクリア信号を生成し、このクリア信号をデコード回路
１０４と協働して、出力ポート１０３を介してＤフリッ
プフロップ１０１に供給することにより、Ｄフリップフ
ロップ１０１をクリアしラッチを解除するものである。
【００１１】このように構成したので、遊技球ｂが入賞
球センサ５０１を通過すると、入賞球センサ５０１か
ら、遊技球ｂが入賞球センサを通過する通過時間に応じ
たパルス幅を有する入賞球検知パルス信号が出力され、
インタフェース回路５０２により所定の電圧レベルにシ
フトされる（図２（ａ）参照）。そして、インタフェー
ス回路５０２からの入賞球検知パルス信号に同期して、
Ｄフリップフロップ１０１によりハイレベルに相当する
電圧レベルがラッチされる。
球センサ５０１を通過すると、入賞球センサ５０１か
ら、遊技球ｂが入賞球センサを通過する通過時間に応じ
たパルス幅を有する入賞球検知パルス信号が出力され、
インタフェース回路５０２により所定の電圧レベルにシ
フトされる（図２（ａ）参照）。そして、インタフェー
ス回路５０２からの入賞球検知パルス信号に同期して、
Ｄフリップフロップ１０１によりハイレベルに相当する
電圧レベルがラッチされる。
【００１２】他方、ＣＰＵ１０５は、デコード回路１０
４を介して入力ポート１０２に定期的にイネーブル信号
を出力して、Ｄフリップフロップ１０１の出力を取り込
み、この出力取り込みに応答してローアクティブのクリ
ア信号を生成し、このクリア信号をデコード回路１０４
と協働して、出力ポート１０３を介してＤフリップフロ
ップ１０１に供給することにより、Ｄフリップフロップ
１０１をクリアしラッチを解除する。
４を介して入力ポート１０２に定期的にイネーブル信号
を出力して、Ｄフリップフロップ１０１の出力を取り込
み、この出力取り込みに応答してローアクティブのクリ
ア信号を生成し、このクリア信号をデコード回路１０４
と協働して、出力ポート１０３を介してＤフリップフロ
ップ１０１に供給することにより、Ｄフリップフロップ
１０１をクリアしラッチを解除する。
【００１３】このように、Ｄフリップフロップ１０１
は、その出力（上記所定の電圧レベル）がＣＰＵ１０５
により取り込まれるとともに、この取り込みに応答して
ＣＰＵ１０５により生成されるクリア信号によりクリア
すなわちラッチ解除されるので、遊技球ｂの始動入賞口
への入賞が確実に検出されることになる（図２（ｂ），
（ｃ），（ｄ）参照）。
は、その出力（上記所定の電圧レベル）がＣＰＵ１０５
により取り込まれるとともに、この取り込みに応答して
ＣＰＵ１０５により生成されるクリア信号によりクリア
すなわちラッチ解除されるので、遊技球ｂの始動入賞口
への入賞が確実に検出されることになる（図２（ｂ），
（ｃ），（ｄ）参照）。
【００１４】＜第２の実施の形態＞図３は本発明の第２
の実施の形態を示す。本実施の形態は第１の実施の形態
との比較でいえば、Ｄフリップフロップ１０１をクリア
する方法が異なる。すなわち、第１の実施の形態では、
Ｄフリップフロップ１０１の出力をＣＰＵ１０５に取り
込んだのに応答してＣＰＵ１０５により生成されたクリ
ア信号により、Ｄフリップフロップ１０１をクリアする
ようにした。
の実施の形態を示す。本実施の形態は第１の実施の形態
との比較でいえば、Ｄフリップフロップ１０１をクリア
する方法が異なる。すなわち、第１の実施の形態では、
Ｄフリップフロップ１０１の出力をＣＰＵ１０５に取り
込んだのに応答してＣＰＵ１０５により生成されたクリ
ア信号により、Ｄフリップフロップ１０１をクリアする
ようにした。
【００１５】これに対して、本実施の形態では、ＣＰＵ
３０５は、デコード回路３０４を介して入力ポート１０
２にイネーブル信号を出力して、Ｄフリップフロップ１
０１の出力（図４（ｂ）参照）を取り込み、このイネー
ブル信号を微分回路３０６およびシュミットトリガイン
バータ３０７を介してＤフリップフロップ１０１に供給
し、Ｄフリップフロップ１０１をクリアするようにし
た。
３０５は、デコード回路３０４を介して入力ポート１０
２にイネーブル信号を出力して、Ｄフリップフロップ１
０１の出力（図４（ｂ）参照）を取り込み、このイネー
ブル信号を微分回路３０６およびシュミットトリガイン
バータ３０７を介してＤフリップフロップ１０１に供給
し、Ｄフリップフロップ１０１をクリアするようにし
た。
【００１６】すなわち、デコード回路３０４から出力さ
れるローアクティブのイネーブル信号（図４（ｃ）参
照）は、まず、微分回路３０６により微分される。微分
回路３０６の出力波形の一例を図４（ｄ）に示す。つい
で、微分回路３０６の出力信号はシュミットトリガイン
バータ３０７によりレベルが反転され、微分回路３０６
の出力信号の立ち上がりに同期して立ち下がるローアク
ティブのクリア信号が生成され、このクリア信号がＤフ
リップフロップ１０１に供給される。クリア信号の一例
を図４（ｅ）に示す。
れるローアクティブのイネーブル信号（図４（ｃ）参
照）は、まず、微分回路３０６により微分される。微分
回路３０６の出力波形の一例を図４（ｄ）に示す。つい
で、微分回路３０６の出力信号はシュミットトリガイン
バータ３０７によりレベルが反転され、微分回路３０６
の出力信号の立ち上がりに同期して立ち下がるローアク
ティブのクリア信号が生成され、このクリア信号がＤフ
リップフロップ１０１に供給される。クリア信号の一例
を図４（ｅ）に示す。
【００１７】このように、Ｄフリップフロップ１０１
は、その出力（上記所定の電圧レベル）がイネーブル信
号に同期してＣＰＵ３０５により取り込まれるととも
に、このイネーブル信号が微分回路３０６およびシュミ
ットトリガインバータ３０７を介してＤフリップフロッ
プ１０１に供給されて、Ｄフリップフロップ１０１がク
リアすなわちラッチ解除されるので、遊技球ｂの始動入
賞口への入賞が確実に検出されることになる。
は、その出力（上記所定の電圧レベル）がイネーブル信
号に同期してＣＰＵ３０５により取り込まれるととも
に、このイネーブル信号が微分回路３０６およびシュミ
ットトリガインバータ３０７を介してＤフリップフロッ
プ１０１に供給されて、Ｄフリップフロップ１０１がク
リアすなわちラッチ解除されるので、遊技球ｂの始動入
賞口への入賞が確実に検出されることになる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、始動入賞口への入賞球の入
賞を確実に検出することができる。
上記のように構成したので、始動入賞口への入賞球の入
賞を確実に検出することができる。
【図１】本発明の第１の実施の形態を示すブロック図で
ある。
ある。
【図２】図１の各部のタイミングの一例を示すタイミン
グ図である。
グ図である。
【図３】本発明の第２の実施の形態を示すブロック図で
ある。
ある。
【図４】図３の各部のタイミングの一例を示すタイミン
グ図である。
グ図である。
【図５】従来例を説明するためのブロック図である。
【図６】図５の各部のタイミングの一例を示すタイミン
グ図である。
グ図である。
１０１ Ｄフリップフロップ
１０２ 入力ポート
１０３ 出力ポート
１０４，３０４ デコード回路
１０５，３０５ ＣＰＵ
３０６ 微分回路
３０７ シュミットトリガインバータ
５０１ 入賞球センサ
５０２ インタフェース回路
Claims (2)
- 【請求項１】 遊技球の始動入賞口への入賞を検知する
入賞球センサと、 該入賞球センサにより遊技球の入賞が検知された場合に
所定の論理レベルをラッチするラッチ手段と、 該ラッチ手段によりラッチされている論理レベルを定期
的に取り込む取込手段と、 該取込手段による取り込みに応答して前記ラッチ手段を
クリアするクリア手段とを備えたことを特徴とするパチ
ンコ機。 - 【請求項２】 請求項１において、前記クリア手段は、 前記取込手段をアクティブにするためのローアクティブ
のパルス信号を微分する微分回路と、 該微分回路の出力信号の立ち上がりに同期して立ち下が
るローアクティブのクリア信号としてのパルス信号を生
成するシュミットトリガインバータとを有することを特
徴とするパチンコ機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223460A JP2003033534A (ja) | 2001-07-24 | 2001-07-24 | パチンコ機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001223460A JP2003033534A (ja) | 2001-07-24 | 2001-07-24 | パチンコ機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003033534A true JP2003033534A (ja) | 2003-02-04 |
Family
ID=19056799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001223460A Pending JP2003033534A (ja) | 2001-07-24 | 2001-07-24 | パチンコ機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003033534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141460A (ja) * | 2004-11-16 | 2006-06-08 | Sanyo Product Co Ltd | 遊技機 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127308A (ja) * | 1990-09-19 | 1992-04-28 | Sharp Corp | 電子装置の自動リセット回路 |
| JPH0671017A (ja) * | 1992-06-09 | 1994-03-15 | Takasago Denki Sangyo Kk | パチンコ遊戯機 |
-
2001
- 2001-07-24 JP JP2001223460A patent/JP2003033534A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04127308A (ja) * | 1990-09-19 | 1992-04-28 | Sharp Corp | 電子装置の自動リセット回路 |
| JPH0671017A (ja) * | 1992-06-09 | 1994-03-15 | Takasago Denki Sangyo Kk | パチンコ遊戯機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006141460A (ja) * | 2004-11-16 | 2006-06-08 | Sanyo Product Co Ltd | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3449411B2 (ja) | パチンコ遊技機用試験装置 | |
| JP2006296672A (ja) | 遊技機および遊技用情報の認証取込装置並びに遊技用情報の取込装置 | |
| JP2000061087A5 (ja) | ||
| JP2003033534A (ja) | パチンコ機 | |
| JP4711670B2 (ja) | 遊技機 | |
| JP2006043176A (ja) | 一方向通信方法、シリアル通信装置及び遊技機 | |
| JP2001142733A (ja) | 内部信号観測装置 | |
| JP4353351B2 (ja) | 遊技機試験システム | |
| JP2006271448A (ja) | 遊技機の扉開放検知装置 | |
| JP2003263404A (ja) | シリアル通信方式とそれを用いたマイクロコンピュータ | |
| JP5841377B2 (ja) | パチンコ機の制御装置 | |
| JP4620712B2 (ja) | 遊技機 | |
| JP3934465B2 (ja) | インタフェース変換装置 | |
| JP2001224808A5 (ja) | ||
| JP2000061120A5 (ja) | ||
| JP2003205075A (ja) | 遊技機 | |
| JP4481350B2 (ja) | 遊技機 | |
| JP4585619B2 (ja) | 遊技機 | |
| JP3633747B2 (ja) | マイクロプロセッサのプログラムデバッグ装置 | |
| JP4585620B2 (ja) | 遊技機 | |
| JP4481349B2 (ja) | 遊技機 | |
| JP4585622B2 (ja) | 遊技機 | |
| JP4585625B2 (ja) | 遊技機 | |
| JP4585618B2 (ja) | 遊技機 | |
| JP3523059B2 (ja) | 水平同期信号周波数検出方法および水平同期信号周波数検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080424 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110310 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110715 |