JP2003032231A - 位相調整回路の動作確認試験方法および装置、並びに通信装置 - Google Patents

位相調整回路の動作確認試験方法および装置、並びに通信装置

Info

Publication number
JP2003032231A
JP2003032231A JP2001210423A JP2001210423A JP2003032231A JP 2003032231 A JP2003032231 A JP 2003032231A JP 2001210423 A JP2001210423 A JP 2001210423A JP 2001210423 A JP2001210423 A JP 2001210423A JP 2003032231 A JP2003032231 A JP 2003032231A
Authority
JP
Japan
Prior art keywords
phase
test data
input
output
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001210423A
Other languages
English (en)
Inventor
Koji Kishi
功次 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu I Network Systems Ltd
Original Assignee
Fujitsu I Network Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu I Network Systems Ltd filed Critical Fujitsu I Network Systems Ltd
Priority to JP2001210423A priority Critical patent/JP2003032231A/ja
Publication of JP2003032231A publication Critical patent/JP2003032231A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 位相調整回路の動作確認試験を、簡単にしか
も無段階の入出力位相差で行なうことができる位相調整
回路の動作確認試験方法および装置を提供する。 【解決手段】 入力データの位相を出力データの位相に
対して調整する通信装置1の位相調整回路2を試験する
動作確認試験装置であって、試験データ送出手段3、試
験データ確認手段4およびクロック/フレーム位相生成
手段5を有し、クロック/フレーム位相生成手段5から
試験データ送出手段3に供給する入力クロックと、位相
調整回路2および試験データ確認手段4に供給する出力
クロックとを非同期とて、試験データ確認手段4によ
り、位相調整回路2から出力される出力試験データと試
験データ送出手段3からの入力試験データとを比較し
て、位相調整回路2の動作確認試験を行なう。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、通信装置に搭載さ
れた位相調整回路の動作確認試験方法および装置、並び
に通信装置に関するものである。
【0002】
【従来の技術】例えば、同期したクロックで動作する通
信装置システムでは、装置間などをケーブルで接続する
ことが多いため、ケーブル長による伝送遅延等によって
入力データの位相が異なることがある。このため、出力
データの位相が規定されている通信装置では、入力デー
タをメモリに格納し、その読み出しを制御することで出
力データに対する入力データの位相差を調整する位相調
整回路を搭載している。また、入力データの位相が規定
できない通信装置では、入力データの全ての位相に対し
て対応が必要となることから、位相調整回路に遅延挿脱
回路を搭載して動作不安定となる禁止帯の位相差を回避
するようにしている。
【0003】このような通信装置の設置あるいはメンテ
ナンスにあたっては、種々の位相の入力データに対して
位相調整回路が確実に動作するか否かの動作確認試験が
必要となる。
【0004】そこで、従来は、図2に示すように、クロ
ック/フレーム位相生成装置11、試験データ送出装置
12および試験データ確認装置13を用い、クロック/
フレーム位相生成装置11から被試験装置である通信装
置15に搭載された位相調整回路16と試験データ送出
装置12および試験データ確認装置13とにシステムク
ロックを供給してこれらを同期して動作させると共に、
クロック/フレーム位相生成装置11から試験データ送
出装置12に入力フレーム信号を、位相調整回路16に
は出力フレーム信号をそれぞれ供給し、試験データ送出
装置12から入力フレーム信号に同期した入力試験デー
タを、システムクロックに対して順次位相を異ならせな
がら位相調整回路16に供給し、ここで位相調整されて
出力フレーム信号に同期して出力される出力試験データ
を試験データ確認装置13に供給している。
【0005】また、試験データ送出装置12から出力さ
れる入力試験データは試験データ確認装置13にも供給
し、試験データ確認装置13において、試験データ送出
装置12からの入力試験データと位相調整回路16から
出力される出力試験データとを比較して、位相調整回路
16の動作を確認するようにしている。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来の動作確認試験方法にあっては、試験データ送出
装置12および位相調整回路16を同一のシステムクロ
ックで動作させているため、出力試験データに対する入
力試験データの位相差の最低変動単位がシステムクロッ
クの1クロック分、すなわちシステムクロックに同期し
た位相変動しか設定できない。このため、伝送遅延等に
よりシステムクロックに同期しない位相変動での動作確
認試験ができないという問題がある。
【0007】また、システムクロックに同期した位相差
しか与えられないため、位相調整回路16が動作可能な
位相差に応じて試験位相差の設定操作を繰り返す必要が
あり、試験操作が煩雑になるという問題がある。特に、
位相調整装置16が遅延挿脱回路を有する場合には、遅
延挿脱を行う禁止帯に対して試験位相差を双方向から接
近させて動作確認試験を行なう必要があるため、試験位
相差の設定回数が増え、試験操作がより煩雑になる。
【0008】したがって、かかる点に鑑みてなされた本
発明の第1の目的は、位相調整回路の動作確認試験を、
簡単にしかも無段階の入出力位相差で行なうことができ
る位相調整回路の動作確認試験方法を提供することにあ
る。
【0009】さらに、本発明の第2の目的は、上記の動
作確認試験方法を簡単な構成で実施できる位相調整回路
の動作確認試験装置、並びに通信装置を提供することに
ある。
【0010】
【課題を解決するための手段】上記第1の目的を達成す
る請求項1に係る位相調整回路の動作確認試験方法の発
明は、入力データを所定の位相に調整して出力する通信
装置の位相調整回路に入力試験データを供給し、該位相
調整回路から出力される出力試験データを読み取って上
記位相調整回路の動作の確認試験を行なうにあたり、上
記入力試験データに同期する入力クロックの周波数を、
上記出力試験データに同期する出力クロックの周波数に
対して異ならせて、上記入力試験データと上記出力試験
データとの位相差を変動させることを特徴とするもので
ある。
【0011】請求項1の発明によると、入力クロックと
出力クロックとの周波数を異ならせて両者を非同期とし
たので、入力試験データを繰り返し送出すると入力試験
データと出力試験データとの位相差が自動的に変動する
ことになる。したがって、試験位相差を設定することな
く、位相調整回路の動作確認試験を簡単にしかも無段階
で実施することが可能となる。
【0012】請求項2に係る発明は、請求項1に記載の
位相調整回路の動作確認試験方法において、上記入力試
験データの入力フレーム信号と上記出力試験データの出
力フレーム信号との位相差を検出することを特徴とする
ものである。
【0013】請求項2の発明によると、位相調整回路に
おける入出力位相差を検出するので、位相調整回路の動
作保証範囲のみの正常性を容易に確認でき、動作確認試
験を効率良く迅速に実施することが可能となる。
【0014】請求項3に係る発明は、請求項1または2
に記載の位相調整回路の動作確認試験方法において、上
記位相調整回路は、動作不安定となる禁止帯の位相差を
回避する遅延挿脱回路を有し、上記入力クロックとし
て、上記出力クロックよりも周波数が高い第1入力クロ
ックと、上記出力クロックよりも周波数が低い第2入力
クロックとを設定したことを特徴とするものである。
【0015】請求項3の発明によると、出力クロックと
非同期で、出力クロックよりも周波数が高い第1入力ク
ロックと、周波数が低い第2入力クロックとを設定する
ので、位相調整回路の禁止帯に対して入出力位相差を双
方向から無段階で接近させて動作確認試験を実施するこ
とが可能となると共に、位相調整回路における入出力位
相差を検出すれば、禁止帯での遅延挿脱回路の動作も確
認することが可能となる。
【0016】さらに、上記第2の目的を達成する請求項
4に係る位相調整回路の動作確認試験装置の発明は、入
力データの位相を出力データの位相に対して調整する通
信装置の位相調整回路を試験する動作確認試験装置であ
って、試験データ送出手段、試験データ確認手段および
クロック/フレーム位相生成手段を有し、上記クロック
/フレーム位相生成手段から、上記位相調整回路および
試験データ確認手段に、上記位相調整回路における出力
クロックを送出してこれら位相調整回路および試験デー
タ確認手段を同期して動作させると共に、上記位相調整
回路に上記出力クロックに同期した出力フレーム信号を
供給し、上記試験データ送出手段には上記出力クロック
とは異なる周波数の入力クロックおよび該入力クロック
に同期した入力フレーム信号を供給し、上記試験データ
送出手段から、上記入力クロックおよび入力フレーム信
号に基づいて生成した入力試験データを上記位相調整回
路および試験データ確認手段に供給し、上記試験データ
確認手段により、上記位相調整回路から出力される出力
試験データと上記試験データ送出手段からの上記入力試
験データとを比較して、上記位相調整回路の動作確認試
験を行なうよう構成したことを特徴とするものである。
【0017】請求項4の発明によると、試験データ送出
手段、試験データ確認手段およびクロック/フレーム位
相生成手段を有し、クロック/フレーム位相生成手段か
ら試験データ送出手段に供給する入力クロックの周波数
を、位相調整回路および試験データ確認手段に供給する
出力クロックの周波数と異ならせて、出力クロックと非
同期とする簡単な構成で、試験位相差を設定することな
く、入力試験データと出力試験データとの位相差を自動
的に無段階で変動させて位相調整回路の動作確認試験を
実施することが可能となる。
【0018】請求項5に係る発明は、請求項4に記載の
位相調整回路の動作確認試験装置において、上記入力試
験データの入力フレーム信号と上記出力試験データの出
力フレーム信号との位相を比較する位相比較手段を有
し、該位相比較手段の出力を上記試験データ確認手段に
供給するよう構成したことを特徴とするものである。
【0019】請求項5の発明によると、位相比較手段に
より入力フレーム信号と出力フレーム信号との位相を比
較して、その出力を試験データ確認手段に供給するよう
にしたので、試験データ確認手段において位相調整回路
の動作保証範囲のみの正常性を確認でき、動作確認試験
を効率良く迅速に行なうことが可能となる。
【0020】請求項6に係る発明は、請求項4または5
に記載の位相調整回路の動作確認試験装置において、上
記位相調整回路は、動作不安定となる禁止帯の位相差を
回避する遅延挿脱回路を有し、上記クロック/フレーム
位相生成手段は、上記入力クロックとして、上記出力ク
ロックよりも周波数が高い第1入力クロックと、上記出
力クロックよりも周波数が低い第2入力クロックとを選
択的に供給するよう構成したことを特徴とするものであ
る。
【0021】請求項6の発明によると、試験データ送出
手段に出力クロックと非同期で、出力クロックよりも周
波数が高い第1入力クロックと、周波数が低い第2入力
クロックとを選択的に供給するようにしたので、位相調
整回路の禁止帯に対して入出力位相差を双方向から無段
階で接近させて動作確認試験を行なうことが可能となる
と共に、位相調整回路における入出力位相差を検出すれ
ば、禁止帯での遅延挿脱回路の動作も確認することが可
能となる。
【0022】さらに、請求項7に係る通信装置の発明
は、上記位相調整回路を有する通信装置内に、請求項4
〜6のいずれか一項に記載の動作確認試験装置を搭載し
たことを特徴とするものである。
【0023】請求項7の発明によると、通信装置内に動
作確認試験装置が搭載されているので、通信装置自体で
内蔵する位相調整回路の動作確認試験を容易に行なうこ
とが可能となる。
【0024】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【0025】図1は、本発明による位相調整回路の動作
確認試験装置の一実施の形態の構成を示すブロック図で
ある。本実施の形態は、通信装置1に搭載された位相調
整回路2の動作確認試験を行なうもので、試験データ送
出手段3、試験データ確認手段4、クロック/フレーム
位相生成手段5および位相比較手段6を有している。
【0026】位相調整回路2および試験データ確認手段
4には、クロック/フレーム位相生成手段5から位相調
整回路2における出力クロックであるシステムクロック
を送出して、これら位相調整回路2および試験データ確
認手段4を同期して動作させるようにする。また、位相
調整回路2および位相比較手段6には、クロック/フレ
ーム位相生成手段5からシステムクロックに同期した出
力フレーム信号を供給する。
【0027】試験データ送出手段3には、クロック/フ
レーム位相生成手段5からシステムクロックと非同期で
周波数が異なる入力クロックおよび該入力クロックに同
期した入力フレーム信号を供給し、該試験データ送出手
段3で入力クロックおよび入力フレーム信号に基づいて
入力試験データを生成して、その生成した入力試験デー
タを位相調整回路2および試験データ確認手段4に供給
すると共に、入力フレーム信号を位相調整回路2および
位相比較手段6に供給する。
【0028】位相比較手段6では、試験データ送出手段
3からの入力フレーム信号と、クロック/フレーム位相
生成手段5からの出力フレーム信号との位相差を検出
し、その検出結果を試験データ確認手段4に供給して、
位相調整回路2の動作保証範囲や試験終了を確認するよ
うにする。また、試験データ確認手段4には、位相調整
回路2から出力される出力試験データおよび出力フレー
ム信号を供給する。
【0029】本実施の形態では、位相調整回路2が遅延
挿脱回路を搭載する場合には、入力クロックとしてシス
テムクロックと非同期で、システムクロックよりも周波
数が高い第1入力クロックと、周波数が低い第2入力ク
ロックとを設定し、位相調整回路2が遅延挿脱回路を搭
載しない場合には、システムクロックと非同期でシステ
ムクロックよりも周波数が高いまたは低い入力クロック
を設定する。
【0030】このように、試験データ送出手段3に供給
する入力クロックの周波数を、システムクロックの周波
数と異なる非同期として、試験データ送出手段3から位
相調整回路2へ入力試験データを送出すると、入力試験
データと出力試験データとの位相差は自動的に無段階で
変動することになる。したがって、試験データ確認手段
4において、位相比較手段6での入力フレーム信号と出
力フレーム信号との位相差に基づいて位相調整回路2の
動作保証範囲を確認しながら、試験データ送出手段3か
らの入力試験データと、位相調整回路2からの出力試験
データとを比較することで、動作確認試験を行なうこと
ができる。
【0031】また、位相調整回路2に遅延挿脱回路が搭
載されている場合には、先ず試験データ送出手段3から
例えば第1入力クロックに同期して入力試験データを生
成して送出することにより、禁止帯に対して入力試験デ
ータと出力試験データとの位相差を一方向から無段階に
近づけて動作確認試験を行なうことができ、次に第2入
力クロックに同期して入力試験データを生成して送出す
ることにより、禁止帯に対して位相差を他方向から無段
階に近づけて動作確認試験を行なうことができる。さら
に、禁止帯に対する上記の双方向からの動作確認試験に
加えて、位相比較手段6からの位相差に基づいて遅延挿
脱回路による位相回避が正常に行なわれているか否かの
遅延挿脱回路の動作も確認することができる。
【0032】なお、本発明は上記実施の形態にのみ限定
されるものではなく、幾多の変更または変形が可能であ
る。例えば、試験データ送出手段3、試験データ確認手
段4、クロック/フレーム位相生成手段5、および位相
比較手段6は、位相調整回路2を搭載した通信装置1に
予め搭載することもできる。このようにすれば、通信装
置1自体で内蔵する位相調整回路2の動作確認試験や、
位相調整回路2が遅延挿脱回路を内蔵する場合にはその
動作確認試験を容易に行なうことができる。また、入力
フレーム信号と出力フレーム信号との位相差を検出する
位相比較手段6は省略することもできる。
【0033】
【発明の効果】以上のように、本発明による位相調整回
路の動作確認試験方法によると、位相調整回路に供給す
る入力試験データの入力クロックと、位相調整回路から
の出力試験データの出力クロックとを非同期としたの
で、試験位相差を設定することなく、入力試験データと
出力試験データとの位相差を自動的に変動させることが
でき、位相調整回路の動作確認試験を簡単にしかも無段
階で実施することができる。
【0034】また、本発明による位相調整回路の動作確
認試験装置によると、クロック/フレーム位相生成手段
から試験データ送出手段に供給する入力クロックと、位
相調整回路および試験データ確認手段に供給する出力ク
ロックとを非同期とする簡単な構成で、試験位相差を設
定することなく、入力試験データと出力試験データとの
位相差を自動的に無段階で変動させて位相調整回路の動
作確認試験を実施することができる。
【0035】さらに、本発明による通信装置によると、
位相調整回路と共に、少なくとも試験データ送出手段、
試験データ確認手段およびクロック/フレーム位相生成
手段を有する上記の動作確認試験装置を搭載したので、
通信装置自体で内蔵する位相調整回路の動作確認試験を
容易に行なうことができる。
【図面の簡単な説明】
【図1】 本発明による位相調整回路の動作確認試験装
置の一実施の形態の構成を示すブロック図である。
【図2】 従来の動作確認試験方式を説明するためのブ
ロック図である。
【符号の説明】
1 通信装置 2 位相調整回路 3 試験データ送出手段 4 試験データ確認手段 5 クロック/フレーム位相生成手段 6 位相比較手段

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 入力データを所定の位相に調整して出力
    する通信装置の位相調整回路に入力試験データを供給
    し、該位相調整回路から出力される出力試験データを読
    み取って上記位相調整回路の動作の確認試験を行なうに
    あたり、 上記入力試験データに同期する入力クロックの周波数
    を、上記出力試験データに同期する出力クロックの周波
    数に対して異ならせて、上記入力試験データと上記出力
    試験データとの位相差を変動させることを特徴とする位
    相調整回路の動作確認試験方法。
  2. 【請求項2】 上記入力試験データの入力フレーム信号
    と上記出力試験データの出力フレーム信号との位相差を
    検出することを特徴とする請求項1に記載の位相調整回
    路の動作確認試験方法。
  3. 【請求項3】 上記位相調整回路は、動作不安定となる
    禁止帯の位相差を回避する遅延挿脱回路を有し、 上記入力クロックとして、上記出力クロックよりも周波
    数が高い第1入力クロックと、上記出力クロックよりも
    周波数が低い第2入力クロックとを設定したことを特徴
    とする請求項1または2に記載の位相調整回路の動作確
    認試験方法。
  4. 【請求項4】 入力データの位相を出力データの位相に
    対して調整する通信装置の位相調整回路を試験する動作
    確認試験装置であって、 試験データ送出手段、試験データ確認手段およびクロッ
    ク/フレーム位相生成手段を有し、 上記クロック/フレーム位相生成手段から、上記位相調
    整回路および試験データ確認手段に、上記位相調整回路
    における出力クロックを送出してこれら位相調整回路お
    よび試験データ確認手段を同期して動作させると共に、
    上記位相調整回路に上記出力クロックに同期した出力フ
    レーム信号を供給し、上記試験データ送出手段には上記
    出力クロックとは異なる周波数の入力クロックおよび該
    入力クロックに同期した入力フレーム信号を供給し、 上記試験データ送出手段から、上記入力クロックおよび
    入力フレーム信号に基づいて生成した入力試験データを
    上記位相調整回路および試験データ確認手段に供給し、 上記試験データ確認手段により、上記位相調整回路から
    出力される出力試験データと上記試験データ送出手段か
    らの上記入力試験データとを比較して、上記位相調整回
    路の動作確認試験を行なうよう構成したことを特徴とす
    る位相調整回路の動作確認試験装置。
  5. 【請求項5】 上記入力試験データの入力フレーム信号
    と上記出力試験データの出力フレーム信号との位相を比
    較する位相比較手段を有し、該位相比較手段の出力を上
    記試験データ確認手段に供給するよう構成したことを特
    徴とする請求項4に記載の位相調整回路の動作確認試験
    装置。
  6. 【請求項6】 上記位相調整回路は、動作不安定となる
    禁止帯の位相差を回避する遅延挿脱回路を有し、 上記クロック/フレーム位相生成手段は、上記入力クロ
    ックとして、上記出力クロックよりも周波数が高い第1
    入力クロックと、上記出力クロックよりも周波数が低い
    第2入力クロックとを選択的に供給するよう構成したこ
    とを特徴とする請求項4に記載の位相調整回路の動作確
    認試験装置。
  7. 【請求項7】 上記位相調整回路を有する通信装置内
    に、請求項4〜6のいずれか一項に記載の動作確認試験
    装置を搭載したことを特徴とする通信装置。
JP2001210423A 2001-07-11 2001-07-11 位相調整回路の動作確認試験方法および装置、並びに通信装置 Pending JP2003032231A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001210423A JP2003032231A (ja) 2001-07-11 2001-07-11 位相調整回路の動作確認試験方法および装置、並びに通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001210423A JP2003032231A (ja) 2001-07-11 2001-07-11 位相調整回路の動作確認試験方法および装置、並びに通信装置

Publications (1)

Publication Number Publication Date
JP2003032231A true JP2003032231A (ja) 2003-01-31

Family

ID=19045897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001210423A Pending JP2003032231A (ja) 2001-07-11 2001-07-11 位相調整回路の動作確認試験方法および装置、並びに通信装置

Country Status (1)

Country Link
JP (1) JP2003032231A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011128984A1 (ja) * 2010-04-13 2011-10-20 富士通株式会社 動作確認試験方法、動作確認試験プログラム、及びクロック分配回路
CN104360203A (zh) * 2014-11-26 2015-02-18 南京国睿微波器件有限公司 一种铁氧体移相器的测试系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011128984A1 (ja) * 2010-04-13 2011-10-20 富士通株式会社 動作確認試験方法、動作確認試験プログラム、及びクロック分配回路
JP5422736B2 (ja) * 2010-04-13 2014-02-19 富士通株式会社 動作確認試験方法、動作確認試験プログラム、及びクロック分配回路
CN104360203A (zh) * 2014-11-26 2015-02-18 南京国睿微波器件有限公司 一种铁氧体移相器的测试系统

Similar Documents

Publication Publication Date Title
KR101050942B1 (ko) 위상 편이 방법 및 회로
JP3862240B2 (ja) 同期論理回路用信号デスキュー・システム
US20080218225A1 (en) Semiconductor Device and Communication Control Method
JPH098796A (ja) データ転送装置
JP2004145999A (ja) タイミング調整回路及びそれを備えた半導体装置
WO1997025797A1 (en) Signal distribution system
KR20030048042A (ko) 회로 기판상의 지연을 조정하는 디지탈 시스템
EP1746428B1 (en) Timing generator and semiconductor testing apparatus
JP2006195602A (ja) システムクロック分配装置、システムクロック分配方法
JP2001326626A (ja) 同期のための方法、モジュール、およびプログラムモジュール
CN108614206B (zh) 一种芯片测试装置、测试方法及测试板
US20020180499A1 (en) Method for generating internal clock of semiconductor memory device and circuit thereof
US8531739B2 (en) Reading apparatus
JP2003032231A (ja) 位相調整回路の動作確認試験方法および装置、並びに通信装置
US6646937B2 (en) Integrated clock generator, particularly for driving a semiconductor memory with a test signal
TWI427999B (zh) 時脈產生電路、收發器以及其相關方法
US20110248733A1 (en) Test apparatus and test method
JP2009014363A (ja) 半導体試験装置
JP2004208004A (ja) 差動シリアル通信装置
JP2005512439A (ja) クロックドインターフェイスを有するシステム
KR960009775A (ko) 국설교환기의 기준클럭선택 장치 및 그 제어방법
KR100456116B1 (ko) 버스클럭 전송지연 보상장치와 그 방법
WO2015132866A1 (ja) 同期機能付き装置及び通信システム及び同期方法
US20110239034A1 (en) Transmission apparatus and control method
JP2008064467A (ja) 装置および試験装置