WO2015132866A1 - 同期機能付き装置及び通信システム及び同期方法 - Google Patents

同期機能付き装置及び通信システム及び同期方法 Download PDF

Info

Publication number
WO2015132866A1
WO2015132866A1 PCT/JP2014/055358 JP2014055358W WO2015132866A1 WO 2015132866 A1 WO2015132866 A1 WO 2015132866A1 JP 2014055358 W JP2014055358 W JP 2014055358W WO 2015132866 A1 WO2015132866 A1 WO 2015132866A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
network
phase
adjustment value
phase adjustment
Prior art date
Application number
PCT/JP2014/055358
Other languages
English (en)
French (fr)
Inventor
清史 竹内
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2014/055358 priority Critical patent/WO2015132866A1/ja
Priority to TW103117854A priority patent/TW201536016A/zh
Publication of WO2015132866A1 publication Critical patent/WO2015132866A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Definitions

  • Patent Document 2 There is a method disclosed in Patent Document 2 as a method for adjusting the clock phases of a plurality of slave devices.
  • the phase shift adjustment circuit 264 determines the phase shift value based on the phase difference notified from the phase comparison circuit 263.
  • the phase shift adjustment circuit 264 transmits the phase shift value to the PLL 261.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

 スレーブ装置(102)は、ネットワークを介してマスタ装置(101)のクロックであるネットワーククロックを受信する。スレーブ装置(102)は、調整部と決定部とを有するクロックコントローラを備える。クロックコントローラの調整部は、位相調整値の入力を受け、位相調整値に応じて、スレーブ装置(102)内部の発振器により生成された原クロックの位相を調整し、位相を調整したクロックをスレーブ装置(102)の内部クロックとしてスレーブ装置(102)内部の回路に入力する。クロックコントローラの決定部は、一定期間ごとに、スレーブ装置(102)の内部クロックとネットワーククロックとを比較し、両クロックの位相差に基づいて位相調整値を決定し、位相調整値をクロックコントローラの調整部に入力する。

Description

同期機能付き装置及び通信システム及び同期方法
 本発明は、同期機能付き装置及び通信システム及び同期方法に関するものである。本発明は、例えば、複数の装置が同期して動作する技術に関するものである。
 FA(Factory・Automation)システムでは、1台のマスタ装置と複数台のスレーブ装置で制御システムを構成するケースが多い。一般的に、マスタ装置と各スレーブ装置は、FA向けの制御ネットワークを介して通信する。マスタ装置は、各スレーブ装置に指令を与える。スレーブ装置は、指令に従って動作する。
 スレーブ装置は、指令で動作する周期を有している。複数のスレーブ装置が同期して動作する制御システムでは、スレーブ装置同士が指令で動作するタイミング(即ち、周期の開始タイミング)を合わせる必要がある。
 複数のスレーブ装置の時刻を合わせる方法として、特許文献1に開示された方法がある。
 複数のスレーブ装置のクロックの位相を合わせる方法として、特許文献2に開示された方法がある。
特開2011-211673号公報 特開2012-217120号公報
 特許文献1に開示された方法では、マスタ装置とスレーブ装置との間の伝播遅延が計測される。計測された伝搬遅延に基づいて、各スレーブ装置の時刻が補正される。これにより、マスタ装置と各スレーブ装置とが同期する。
 特許文献1では、マスタ装置から送信される同期フレームの送信時刻から所定時間後の時点を、複数のスレーブ装置で時刻を同期させる時刻(以下、「同期ポイント」という)とし、その同期ポイントを各スレーブ装置が認識するための方法が説明されている。しかし、同期フレームの受信時刻から同期ポイントまでの時間(特許文献1では、「オフセット時間」といっている)が経過したときの各スレーブ装置の動作は説明されていない。
 各スレーブ装置の内部クロック信号の立ち上がりで1ずつ加算されるカウンタを使用して時間を計測し、同期ポイントに近づいたタイミングでスレーブ装置内部の時刻をリセットすることが考えられる。しかし、各スレーブ装置の内部クロック信号は、物理的に異なる発振器から供給されるため、立ち上がりのタイミング(以下、「位相」という)が異なる可能性が高い。よって、内部クロックの駆動周期以上の精度で各スレーブ装置の同期ポイントを合わせることは難しい。
 クロック信号の周波数が低いほど、同期ポイントに対する振れ幅が大きく、同期精度が低い。FAシステムの機器では、熱及びノイズの影響を考慮して高周波のクロックを採用しないケースが多い。
 加えて、スレーブ装置ごとに異なる発振器のクロック偏差により、時間の経過に伴ってカウンタのずれが大きくなる。このずれを抑制するため、一定時間ごとに、補正のための通信フレームをマスタ装置とスレーブ装置との間で送受信する必要がある。
 特許文献2に開示された方法では、イーサネット(登録商標)を介して複数の装置間でクロック信号を共有するSync-Eが採用されている。しかし、マスタ装置とスレーブ装置とを接続する通常のネットワークケーブルのほかに、スレーブ装置の間でクロック中継部を接続するための特別な結線が必要になる。
 また、特許文献2に開示された方法において、スレーブ装置間で伝播するクロックによって動作する回路は、クロックが共有されるまで動作できない。
 本発明は、例えば、内部クロックの位相を効率よく高精度に調整することを目的とする。
 本発明の一の態様に係る、内部クロックを他の装置のクロックと同期させる同期機能付き装置は、
 前記内部クロックの入力を受け、前記内部クロックによって駆動される回路と、
 前記他の装置のクロックとは独立した原クロックを生成する発振器と、
 ネットワークを介して前記他の装置のクロックであるネットワーククロックを受信するネットワークインタフェース部と、
 位相調整値の入力を受け、前記位相調整値に応じて、前記発振器により生成された原クロックの位相を調整し、位相を調整したクロックを前記内部クロックとして前記回路に入力する調整部と、一定期間ごとに、前記内部クロックと前記ネットワークインタフェース部により受信されたネットワーククロックとを比較し、両クロックの位相差に基づいて前記位相調整値を決定し、前記位相調整値を前記調整部に入力する決定部とを有するクロックコントローラとを備える。
 本発明では、位相調整値に応じて、発振器からの原クロックの位相が調整される。位相が調整されたクロックは、内部クロックとして回路に入力される。位相調整値は、一定期間ごとに、内部クロックと他の装置からのネットワーククロックとの位相差に基づいて決定される。このため、本発明によれば、内部クロックの位相を効率よく高精度に調整することが可能となる。
実施の形態1に係る通信システムの構成を示すブロック図。 実施の形態1に係るスレーブ装置の構成を示すブロック図。 実施の形態1に係るスレーブ装置のクロックコントローラの構成を示すブロック図。 実施の形態1に係るスレーブ装置のクロックコントローラにより実行される位相シフトの処理を示すフローチャート。 実施の形態1に係るスレーブ装置のハードウェア構成の一例を示す図。
 以下、本発明の実施の形態について、図を用いて説明する。
 実施の形態1.
 図1は、本実施の形態に係る通信システム100の構成を示すブロック図である。
 図1において、通信システム100は、1つのマスタ装置101と、複数のスレーブ装置102,103,・・・とを備える。スレーブ装置の数は、任意の数でよい。
 マスタ装置101とスレーブ装置102と他のスレーブ装置103との接続には、デイジーチェーンの構成が用いられている。マスタ装置101は、ネットワークを介してスレーブ装置102に通信フレームを送信したり、スレーブ装置102から通信フレームを受信したりする。スレーブ装置102は、ネットワークを介してマスタ装置101に通信フレームを送信したり、マスタ装置101から通信フレームを受信したりする。また、スレーブ装置102は、ネットワークを介して他のスレーブ装置103に通信フレームを送信したり、他のスレーブ装置103から通信フレームを受信したりする。ネットワークとしては、イーサネット(登録商標)等、様々な種類のネットワークを用いることができる。
 スレーブ装置102は、内部クロックをマスタ装置101から送信されるネットワーククロックと同期させる。同期のための動作(即ち、本実施の形態に係る同期方法)については後述する。他のスレーブ装置103も、スレーブ装置102と同様の動作により、内部クロックをスレーブ装置102から送信されるネットワーククロックと同期させる。通信システム100が3つ以上のスレーブ装置を備える場合、スレーブ装置102及び他のスレーブ装置103以外のスレーブ装置も、同様の動作により、内部クロックをネットワーククロックと同期させる。通信システム100が備えるスレーブ装置(例えば、スレーブ装置102及び他のスレーブ装置103)は、いずれも内部クロックを他の装置のクロックと同期させる同期機能付き装置の例である。
 図2は、スレーブ装置102の構成を示すブロック図である。図中、1本線の矢印はクロック信号の流れ、2本線の矢印は通信フレームの流れを表している。
 図2において、スレーブ装置102は、通信制御回路201、ネットワークポート203,205、発振器207、マイクロプロセッサ209、他の制御回路210を備える。
 ネットワークポート203は、ネットワークケーブル231によってマスタ装置101側のネットワークと接続されている。同様に、ネットワークポート205は、ネットワークケーブル251によって非マスタ装置側(即ち、他のスレーブ装置103側)のネットワークと接続されている。
 発振器207は、マスタ装置101のクロック及び他のスレーブ装置103のクロックとは独立した原クロックを生成する。
 マイクロプロセッサ209及び他の制御回路210は、内部クロックの入力を受け、内部クロックによって駆動される回路の例である。マイクロプロセッサ209は、スレーブ装置102の主要な機能(即ち、同期機能以外の機能)を実現する処理を行う。他の制御回路210は、スレーブ装置102の内部で、通信制御回路201により行われる制御とは別の各種制御を行う。
 通信制御回路201は、ネットワークインタフェース部202,204、クロックコントローラ206、通信フレーム処理部208を備える。
 ネットワークインタフェース部202は、ネットワークポート203を介してマスタ装置101側のネットワークに通信フレームを送信したり、マスタ装置101側のネットワークから通信フレームを受信したりする。マスタ装置101から受信する通信フレームの中には、マスタ装置101のクロックであるネットワーククロックを含む通信フレームがある。即ち、ネットワークインタフェース部202は、ネットワークを介してネットワーククロックを受信する。ネットワークインタフェース部202は、イーサネット(登録商標)物理層の処理を行うPHY221、データリンク層の処理を行うMAC222、ネットワーク経由で伝送されたクロックを抽出するクロック処理部223を有する。
 同様に、ネットワークインタフェース部204は、ネットワークポート205を介して非マスタ装置側のネットワークに通信フレームを送信したり、非マスタ装置側のネットワークから通信フレームを受信したりする。他のスレーブ装置103に送信する通信フレームの中には、スレーブ装置102のクロック(即ち、内部クロック)を含む通信フレームがある。即ち、ネットワークインタフェース部204は、ネットワークを介してスレーブ装置102のクロックを送信する。スレーブ装置102のクロックは、他のスレーブ装置103にとってはネットワーククロックとなる。ネットワークインタフェース部204は、イーサネット(登録商標)物理層の処理を行うPHY241、データリンク層の処理を行うMAC242、ネットワーク経由で伝送されたクロックを抽出するクロック処理部243を有する。
 ネットワークインタフェース部202,204は、ネットワークがイーサネット(登録商標)でなくても、上記と類似の構成で実装することができる。
 クロックコントローラ206は、発振器207から原クロックを受信する。クロックコントローラ206は、ネットワークインタフェース部202からネットワーククロックを受信する。クロックコントローラ206は、原クロックとネットワーククロックとの位相差を検出する。クロックコントローラ206は、その位相差に遅延補正値を適用する。クロックコントローラ206は、原クロックに対し、遅延補正値を適用した位相差に応じた位相シフトを行う。クロックコントローラ206は、位相シフト後のクロック信号を内部クロックとして出力する。位相シフトの具体的な方法については後述する。
 内部クロックは、通信制御回路201内の各種制御用回路の動作クロックとして使用される。前述したように、内部クロックは、通信制御回路201外のマイクロプロセッサ209及び他の制御回路210の動作クロックとしても使用される。
 通信フレーム処理部208は、マスタ装置101側のネットワーク及び非マスタ装置側のネットワークから受信した通信フレームから、スレーブ装置102の主要な機能のために必要な情報を抽出する。通信フレーム処理部208は、抽出した情報をマイクロプロセッサ209へ送信する。通信フレームの中継が必要な場合、通信フレーム処理部208は、ネットワークインタフェース部202,204の一方から他方に通信フレームを転送する。スレーブ装置102が生成元となっている情報がある場合、通信フレーム処理部208は、その情報をマイクロプロセッサ209から受信し、受信した情報を含む通信フレームをネットワークインタフェース部202,204のいずれかへ送信する。
 図3は、クロックコントローラ206の構成を示すブロック図である。
 図3において、クロックコントローラ206は、PLL261(Phase・Locked・Loop)、位相シフト部262を備える。
 PLL261は、発振器207から原クロックの供給を受ける。PLL261は、発振器207から入力された原クロックをベースクロックとし、位相シフト部262から受信する位相シフト値に応じた位相シフトを行う。PLL261は、位相シフト後のクロックを内部クロックとして出力する。
 位相シフト部262は、位相比較回路263と位相シフト調整回路264とを有する。
 位相比較回路263は、PLL261から出力された内部クロックを受信する。位相比較回路263は、ネットワークインタフェース部202からネットワーククロックを受信する。位相比較回路263は、内部クロックとネットワーククロックとを比較し、内部クロックとネットワーククロックとの位相差を位相シフト調整回路264に通知する。
 位相差は、クロックの立ち上がり周期を360°としたとき、0°~359°の度数で通知される。位相差「1°」は、ネットワーククロックに対して原クロックが1°遅れていることを意味する。「90°」は、1/4周期の遅れを意味する。「180°」は、1/2周期の遅れを意味する。
 なお、位相差は、度数ではなく、時間或いはその他の単位で通知されてもよい。
 位相シフト調整回路264は、位相比較回路263から通知された位相差を基に、位相シフト値を決定する。位相シフト調整回路264は、位相シフト値をPLL261に送信する。
 位相シフト調整回路264は、位相シフト値を決定する際に、遅延補正値に応じた補正も行う。遅延補正値は、例えば、特許文献1に記載されている伝播遅延計測によって得ることができる。その場合、遅延補正値は、マスタ装置101から与えられる。若しくは、遅延補正値は、ネットワークケーブル231,251の長さと光の伝播速度とから算出することができる。その場合、遅延補正値は、事前にスレーブ装置102に設定される。
 なお、位相シフト値は、位相差と同様に、度数や時間等で表される。
 本実施の形態において、位相比較回路263は、クロックコントローラ206の決定部の例である。位相シフト調整回路264は、クロックコントローラ206の調整部の例である。位相比較回路263から位相シフト調整回路264に通知される位相差(例えば、度数)は、位相調整値の例である。
 クロックコントローラ206の調整部は、位相調整値の入力を受ける。クロックコントローラ206の調整部は、位相調整値に応じて、発振器207により生成された原クロックの位相を調整する。クロックコントローラ206の調整部は、位相を調整したクロックを内部クロックとして各種回路に入力する。
 クロックコントローラ206の決定部は、一定期間ごとに、内部クロックとネットワークインタフェース部202により受信されたネットワーククロックとを比較する。クロックコントローラ206の決定部は、両クロックの位相差に基づいて位相調整値を決定する。クロックコントローラ206の決定部は、位相調整値をクロックコントローラ206の調整部に入力する。
 上記のように、本実施の形態では、ネットワーククロックに合わせて内部クロックの位相が一定時間ごとに調整される。このため、一定時間ごとに補正のための通信フレームをマスタ装置101からスレーブ装置102に送信する必要がない。よって、マスタ装置101とスレーブ装置102との間の通信の周期を短くすることができる。即ち、本実施の形態によれば、内部クロックの位相を効率よく高精度に調整することが可能となる。例えば、本実施の形態をFAシステムに適用すれば、従来よりも制御通信の周期を短くすることによって、きめ細かな制御が実現できる。
 また、本実施の形態において、通信システム100の各スレーブ装置(例えば、スレーブ装置102及び他のスレーブ装置103)は、マスタ装置101側又は非マスタ装置側のネットワークと通常のネットワークケーブルによって接続されていれば、内部クロックの位相を調整することができる。即ち、スレーブ装置の間で特別な結線は不要である。
 クロックコントローラ206の決定部は、内部クロックとネットワークインタフェース部202により受信されたネットワーククロックとの位相差だけでなく、ネットワークの遅延にも基づいて位相調整値を決定する。
 上記のように、本実施の形態では、ネットワーククロックと通信システム100の各スレーブ装置内の発振器からの原クロックとの位相差、及び、ネットワークケーブルの伝播遅延を考慮した補正値を基に、各スレーブ装置の内部クロックの位相が調整される。これにより、内部クロックの駆動周期以上の精度で各スレーブ装置の同期ポイントを合わせることができる。
 位相シフト調整回路264からPLL261に渡される位相シフト値は、発振器207からPLL261に入力されるクロック信号(即ち、原クロック)をどれだけ遅延させて出力するかを指定する値である。
 内部クロックで各種回路(例えば、マイクロプロセッサ209及び他の制御回路210)が動作している際に、クロックコントローラ206が位相シフトを行っても、各種回路が動作し続けられる必要がある。よって、内部クロックの位相が大きく変動しないことが望ましい。本実施の形態では、各種回路で使用されているフリップフロップのセットアップ時間及びホールド時間に影響がない範囲で、クロック1サイクルあたりの位相シフト値が変更される。
 即ち、クロックコントローラ206の決定部は、位相調整値を変更する場合、1期間あたりの制限範囲内で位相調整値を増減させる。1期間あたりの制限範囲は、各種回路が有するフリップフロップのセットアップ時間とホールド時間とを満たす範囲である。
 したがって、本実施の形態では、内部クロックで動作している回路に影響を与えずに内部クロックの位相を調整することができる。
 以下では、クロックコントローラ206により実行される位相シフトの処理の詳細について説明する。
 図4は、位相シフトの処理を示すフローチャートである。
 S11において、位相シフト調整回路264は、遅延補正値を適用した位相差を算出する。例えば、位相比較回路263から通知された位相差が「+1°」であるとき、発振器207からの原クロックがネットワーククロックに対して1°だけ遅れていることになる。しかし、遅延補正値が「-1°」である場合は、「+1°」と相殺されて位相差は「0°」となる。
 S11で算出された位相差が「0°」である場合、フローはS12に進む。位相差「0°」は、現在の内部クロックの位相に問題がないことを意味する。即ち、マスタ装置101若しくはマスタ装置101側ネットワークの前段のスレーブ装置(もしあれば)との同期が成立していることになる。そのため、S12において、クロックコントローラ206(例えば、位相シフト調整回路264)は、次の位相差のチェックまで一定時間待機する。そして、フローは再度S11に戻る。
 S11で算出された位相差が「0°」でない場合、位相差が「1°」~「180°」の範囲内であれば、フローはS13に進み、そうでなければ、フローはS14に進む。
 S13において、位相シフト調整回路264は、内部クロックの位相をマイナス方向(即ち、クロックの立ち上がりタイミングを早くする方向)に1°シフトして、位相差を0°に近づける。即ち、位相シフト調整回路264は、現在の位相シフト値から1°減算した値を新たな位相シフト値としてPLL261に入力する。
 S14において、位相シフト調整回路264は、内部クロックの位相をプラス方向(即ち、クロックの立ち上がりタイミングを遅くする方向)に1°シフトして、位相差を0°に近づける。即ち、位相シフト調整回路264は、現在の位相シフト値に1°加算した値を新たな位相シフト値としてPLL261に入力する。
 なお、S13及びS14において、位相シフト調整回路264は、内部クロックの位相を1°より大きい度数でシフトしてもよい。ただし、その度数は、各種回路で使用されているフリップフロップのセットアップ時間及びホールド時間に影響しない範囲内とする。
 S13の後、或いは、S14の後、フローはS12に進む。S12において、クロックコントローラ206(例えば、位相シフト調整回路264)は、位相シフト値が変更されてから、内部クロックに反映され、再度位相比較回路263を経由して位相シフト調整回路264に位相差が入力されるまでの時間に合わせて一定時間待機する。そして、フローは再度S11に戻る。
 上記のように、クロックコントローラ206の決定部は、内部クロックとネットワークインタフェース部202により受信されたネットワーククロックとの位相差がある場合、両クロックの位相差がクロック周期の2分の1(即ち、「180°」)以下であるかどうかに応じて、位相調整値を増やすのか、それとも減らすのかを決定する。
 クロックコントローラ206の決定部は、位相調整値を増やす場合、1期間あたりの固定値を位相調整値に加算する。一方、クロックコントローラ206の決定部は、位相調整値を減らす場合、1期間あたりの固定値を位相調整値から減算する。例えば、1期間あたりの固定値は、クロック周期の360分の1に相当する値(即ち、「1°」)である。
 上記の動作により、内部クロックで動作している回路に影響を与えずに内部クロックの位相を調整することができる。
 本実施の形態では、あるスレーブ装置102において位相シフトにより内部クロックの位相を補正すると、ネットワークインタフェース部204を経由して後段のスレーブ装置103にも補正されたクロック信号が伝播する。したがって、後段のスレーブ装置103も同様の位相シフトを実施することで、通信システム100全体でクロックの駆動タイミングを合わせることが可能となる。
 図5は、スレーブ装置102のハードウェア構成の一例を示す図である。
 図5において、スレーブ装置102は、コンピュータであり、出力装置910、入力装置920、記憶装置930、処理装置940といったハードウェアを備える。ハードウェアは、スレーブ装置102の各部(本発明の実施の形態の説明において「部」として説明するもの)によって利用される。
 出力装置910は、例えば、LCD(Liquid・Crystal・Display)等の表示装置、プリンタ、通信モジュール(通信回路等)である。出力装置910は、本発明の実施の形態の説明において「部」として説明するものによってデータ、情報、信号の出力(送信)のために利用される。
 入力装置920は、例えば、キーボード、マウス、タッチパネル、通信モジュール(通信回路等)である。入力装置920は、本発明の実施の形態の説明において「部」として説明するものによってデータ、情報、信号の入力(受信)のために利用される。
 記憶装置930は、例えば、ROM(Read・Only・Memory)、RAM(Random・Access・Memory)、HDD(Hard・Disk・Drive)、SSD(Solid・State・Drive)である。記憶装置930には、プログラム931、ファイル932が記憶される。プログラム931には、本発明の実施の形態の説明において「部」として説明するものの処理(機能)を実行するプログラムが含まれる。ファイル932には、本発明の実施の形態の説明において「部」として説明するものによって演算、加工、読み取り、書き込み、利用、入力、出力等が行われるデータ、情報、信号(値)等が含まれる。
 処理装置940は、例えば、マイクロプロセッサ209、CPU(Central・Processing・Unit)である。処理装置940は、バス等を介して他のハードウェアデバイスと接続され、それらのハードウェアデバイスを制御する。処理装置940は、記憶装置930からプログラム931を読み出し、プログラム931を実行する。処理装置940は、本発明の実施の形態の説明において「部」として説明するものによって演算、加工、読み取り、書き込み、利用、入力、出力等を行うために利用される。
 本発明の実施の形態の説明において「部」として説明するものは、「部」を「回路」、「装置」、「機器」に読み替えたものであってもよい。また、本発明の実施の形態の説明において「部」として説明するものは、「部」を「工程」、「手順」、「処理」に読み替えたものであってもよい。即ち、本発明の実施の形態の説明において「部」として説明するものは、ソフトウェアのみ、ハードウェアのみ、或いは、ソフトウェアとハードウェアとの組み合わせで実現される。ソフトウェアは、プログラム931として、記憶装置930に記憶される。プログラム931は、本発明の実施の形態の説明において「部」として説明するものとしてコンピュータを機能させるものである。或いは、プログラム931は、本発明の実施の形態の説明において「部」として説明するものの処理をコンピュータに実行させるものである。
 上記のハードウェア構成は、マスタ装置101或いは他のスレーブ装置103にも適用することができる。
 以上、本発明の実施の形態について説明したが、この実施の形態を部分的に実施しても構わない。例えば、この実施の形態の説明において「部」として説明するもののうち、いずれか1つのみを採用してもよいし、いくつかの任意の組み合わせを採用してもよい。なお、本発明は、この実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
 100 通信システム、101 マスタ装置、102 スレーブ装置、103 スレーブ装置、201 通信制御回路、202 ネットワークインタフェース部、203 ネットワークポート、204 ネットワークインタフェース部、205 ネットワークポート、206 クロックコントローラ、207 発振器、208 通信フレーム処理部、209 マイクロプロセッサ、210 他の制御回路、221 PHY、222 MAC、223 クロック処理部、231 ネットワークケーブル、241 PHY、242 MAC、243 クロック処理部、251 ネットワークケーブル、261 PLL、262 位相シフト部、263 位相比較回路、264 位相シフト調整回路、910 出力装置、920 入力装置、930 記憶装置、931 プログラム、932 ファイル、940 処理装置。

Claims (9)

  1.  内部クロックを他の装置のクロックと同期させる同期機能付き装置であって、
     前記内部クロックの入力を受け、前記内部クロックによって駆動される回路と、
     前記他の装置のクロックとは独立した原クロックを生成する発振器と、
     ネットワークを介して前記他の装置のクロックであるネットワーククロックを受信するネットワークインタフェース部と、
     位相調整値の入力を受け、前記位相調整値に応じて、前記発振器により生成された原クロックの位相を調整し、位相を調整したクロックを前記内部クロックとして前記回路に入力する調整部と、一定期間ごとに、前記内部クロックと前記ネットワークインタフェース部により受信されたネットワーククロックとを比較し、両クロックの位相差に基づいて前記位相調整値を決定し、前記位相調整値を前記調整部に入力する決定部とを有するクロックコントローラと
    を備えることを特徴とする同期機能付き装置。
  2.  前記決定部は、前記位相調整値を変更する場合、1期間あたりの制限範囲内で前記位相調整値を増減させることを特徴とする請求項1の同期機能付き装置。
  3.  前記回路は、フリップフロップを有し、
     前記1期間あたりの制限範囲は、前記フリップフロップのセットアップ時間とホールド時間とを満たす範囲であることを特徴とする請求項2の同期機能付き装置。
  4.  前記決定部は、前記位相調整値を増やす場合、1期間あたりの固定値を前記位相調整値に加算し、前記位相調整値を減らす場合、前記1期間あたりの固定値を前記位相調整値から減算することを特徴とする請求項1の同期機能付き装置。
  5.  前記1期間あたりの固定値は、クロック周期の360分の1に相当する値であることを特徴とする請求項4の同期機能付き装置。
  6.  前記決定部は、前記内部クロックと前記ネットワークインタフェース部により受信されたネットワーククロックとの位相差がある場合、両クロックの位相差がクロック周期の2分の1以下であるかどうかに応じて、前記位相調整値を増やすのか、それとも減らすのかを決定することを特徴とする請求項1の同期機能付き装置。
  7.  前記決定部は、前記内部クロックと前記ネットワークインタフェース部により受信されたネットワーククロックとの位相差だけでなく、前記ネットワークの遅延にも基づいて前記位相調整値を決定することを特徴とする請求項1の同期機能付き装置。
  8.  1つのマスタ装置と、
     請求項1から7のいずれかの同期機能付き装置である複数の装置と
    を備え、
     前記複数の装置のそれぞれが、前記内部クロックを、前記マスタ装置又は他の同期機能付き装置から送信されるネットワーククロックと同期させることを特徴とする通信システム。
  9.  回路を駆動するための内部クロックを他の装置のクロックと同期させる同期方法であって、
     発振器により、前記他の装置のクロックとは独立した原クロックを生成し、
     ネットワークインタフェース部により、ネットワークを介して前記他の装置のクロックであるネットワーククロックを受信し、
     クロックコントローラにより、一定期間ごとに、前記内部クロックと前記ネットワークインタフェース部により受信されたネットワーククロックとを比較し、両クロックの位相差に基づいて位相調整値を決定し、
     前記クロックコントローラにより、前記位相調整値に応じて、前記発振器により生成された原クロックの位相を調整し、位相を調整したクロックを前記内部クロックとして前記回路に入力することを特徴とする同期方法。
PCT/JP2014/055358 2014-03-04 2014-03-04 同期機能付き装置及び通信システム及び同期方法 WO2015132866A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2014/055358 WO2015132866A1 (ja) 2014-03-04 2014-03-04 同期機能付き装置及び通信システム及び同期方法
TW103117854A TW201536016A (zh) 2014-03-04 2014-05-22 具同步機能之裝置與通訊系統以及同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/055358 WO2015132866A1 (ja) 2014-03-04 2014-03-04 同期機能付き装置及び通信システム及び同期方法

Publications (1)

Publication Number Publication Date
WO2015132866A1 true WO2015132866A1 (ja) 2015-09-11

Family

ID=54054708

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/055358 WO2015132866A1 (ja) 2014-03-04 2014-03-04 同期機能付き装置及び通信システム及び同期方法

Country Status (2)

Country Link
TW (1) TW201536016A (ja)
WO (1) WO2015132866A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112513751A (zh) * 2018-09-14 2021-03-16 欧姆龙株式会社 控制系统以及控制装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211558A (ja) * 1984-04-06 1985-10-23 Oki Electric Ind Co Ltd デ−タ転送方式
JP2009273114A (ja) * 2008-04-11 2009-11-19 Fujitsu Ltd 位相制御装置、位相制御プリント板、制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211558A (ja) * 1984-04-06 1985-10-23 Oki Electric Ind Co Ltd デ−タ転送方式
JP2009273114A (ja) * 2008-04-11 2009-11-19 Fujitsu Ltd 位相制御装置、位相制御プリント板、制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112513751A (zh) * 2018-09-14 2021-03-16 欧姆龙株式会社 控制系统以及控制装置

Also Published As

Publication number Publication date
TW201536016A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US5794020A (en) Data transfer apparatus fetching reception data at maximum margin of timing
US10944852B2 (en) Computer network packet transmission timing
JP4998699B2 (ja) 半導体装置、及び通信制御方法
KR100910853B1 (ko) 반도체 메모리 장치 및 그 구동방법
US20100054244A1 (en) Time sychronization method and relay apparatus
US8782459B2 (en) Apparatus and method for advanced synchronous strobe transmission
JP2001251283A (ja) インターフェース回路
US20140325107A1 (en) Reception apparatus, information processing apparatus and method of receiving data
US9246667B2 (en) Method and apparatus for clock recovery
WO2010087073A1 (ja) クロック制御回路及び送信機
CN107800529B (zh) 一种网络节点的时钟频率同步方法
US11144088B2 (en) Clocking synchronization method and apparatus
US20120331327A1 (en) Optimized synchronous strobe transmission mechanism
KR20130032505A (ko) 반도체 시스템
US20120331324A1 (en) Programmable mechanism for synchronous strobe advance
US8782460B2 (en) Apparatus and method for delayed synchronous data reception
WO2015132866A1 (ja) 同期機能付き装置及び通信システム及び同期方法
JP6800390B2 (ja) 通信装置、通信システム、通信方法および通信プログラム
US8751850B2 (en) Optimized synchronous data reception mechanism
JP2010114795A (ja) 遅延制御方法および遅延装置
US9800400B1 (en) Clock phase alignment in data transmission
TWI721948B (zh) 可同步網路及用於同步網路的方法
US20120331325A1 (en) Programmable mechanism for delayed synchronous data reception
WO2009115978A1 (en) Methods, systems and arrangements for edge detection
JP2010028579A (ja) データ受信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14884888

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14884888

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP